JP2005340852A - Semiconductor device and electronic apparatus - Google Patents

Semiconductor device and electronic apparatus Download PDF

Info

Publication number
JP2005340852A
JP2005340852A JP2005198205A JP2005198205A JP2005340852A JP 2005340852 A JP2005340852 A JP 2005340852A JP 2005198205 A JP2005198205 A JP 2005198205A JP 2005198205 A JP2005198205 A JP 2005198205A JP 2005340852 A JP2005340852 A JP 2005340852A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
laser
tft
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005198205A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Atsuo Isobe
敦生 磯部
Hidekazu Miyairi
秀和 宮入
Koichiro Tanaka
幸一郎 田中
Mai Akiba
麻衣 秋葉
Chiho Kokubo
千穂 小久保
Akihisa Shimomura
明久 下村
Tatsuya Arao
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005198205A priority Critical patent/JP2005340852A/en
Publication of JP2005340852A publication Critical patent/JP2005340852A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, and a semiconductor device manufactured by using the manufacturing method, in which a laser crystallization method is used that is capable of preventing the formation of grain boundaries in a TFT channel formation region, and capable of preventing conspicuous drops in TFT mobility, reduction in an on-current and increases in an off-current, that are caused by the grain boundaries. <P>SOLUTION: Depressions and projections with stripe shapes or rectangular shapes are formed. Continuous oscillation laser light is then made to irradiate a semiconductor film formed on the insulating film along the depressions and projections with the stripe shapes of the insulating film, or along the longitudinal axis direction or the minor axis direction of the rectangular shape. Although it is most preferable to use continuous oscillation laser light at this point, pulse oscillation laser light may also be used. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、結晶構造を有する半導体膜を用いて形成される半導体装置及びその作製方法に係り、絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を含む島状の半導体領域を形成した電界効果型トランジスタ、特に薄膜トランジスタを含む半導体装置及びその作製方法に関する。   The present invention relates to a semiconductor device formed using a semiconductor film having a crystal structure and a manufacturing method thereof, and an island-shaped semiconductor region including a channel formation region is formed using a crystalline semiconductor film formed over an insulating surface. The present invention relates to a field effect transistor, in particular, a semiconductor device including a thin film transistor and a manufacturing method thereof.

近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型の半導体表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたTFTは、従来の非晶質半導体膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。   In recent years, a technology for forming a TFT on a substrate has greatly advanced, and application development to an active matrix semiconductor display device has been advanced. In particular, a TFT using a polycrystalline semiconductor film has higher field effect mobility (also referred to as mobility) than a TFT using a conventional amorphous semiconductor film, and thus can operate at high speed. For this reason, it is possible to perform control of a pixel, which has been conventionally performed by a drive circuit provided outside the substrate, with a drive circuit formed on the same substrate as the pixel.

ところで半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。そしてガラス等による絶縁基板上に非晶質珪素膜を形成し、レーザ処理により結晶化させる技術が知られている。ガラス基板は耐熱性に劣り、熱変形しやすい。そのため、ガラス基板上にポリシリコンTFTを形成する場合において、半導体膜の結晶化にレーザアニールを用いることは、ガラス基板の熱変形を避けるのに非常に有効である。その結晶性珪素膜を用いて作製される薄膜トランジスタ(以下、TFTと記す)は、例えば、液晶表示装置等に応用されている。   By the way, as a substrate used for a semiconductor device, a glass substrate is considered promising rather than a single crystal silicon substrate in terms of cost. A technique is known in which an amorphous silicon film is formed on an insulating substrate made of glass or the like and crystallized by laser processing. A glass substrate is inferior in heat resistance and easily deforms by heat. Therefore, in the case where a polysilicon TFT is formed on a glass substrate, using laser annealing for crystallization of the semiconductor film is very effective for avoiding thermal deformation of the glass substrate. Thin film transistors (hereinafter referred to as TFTs) manufactured using the crystalline silicon film are applied to, for example, liquid crystal display devices.

レーザアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが上げられている。   The characteristics of laser annealing are that the processing time can be significantly shortened compared to annealing methods that use radiation heating or conduction heating, and that the substrate or semiconductor film is selectively and locally heated to cause almost no thermal damage to the substrate. Is not given.

なお、ここでいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、基板上に形成された半導体膜を結晶化させる技術、結晶構造を有する半導体膜(結晶性半導体膜)の結晶性を向上させる技術等を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。適用されるレーザ発振装置は、エキシマレーザに代表される気体レーザ発振装置、YAGレーザに代表される固体レーザ発振装置であり、レーザ光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。   The laser annealing method referred to here is a technique for recrystallizing a damaged layer formed on a semiconductor substrate or a semiconductor film, a technique for crystallizing a semiconductor film formed on a substrate, or a semiconductor film having a crystal structure. It refers to a technique for improving the crystallinity of (crystalline semiconductor film). Moreover, the technique applied to planarization and surface modification of a semiconductor substrate or a semiconductor film is also included. The laser oscillation device to be applied is a gas laser oscillation device typified by an excimer laser or a solid-state laser oscillation device typified by a YAG laser. A semiconductor surface layer is irradiated with laser light to tens of nanoseconds to tens of microseconds. It is known to be crystallized by heating for a very short time.

レーザ光の照射による非晶質半導体膜の結晶化の一例は、下記特許文献1で開示されているように、レーザ光の走査速度をビームスポット径×5000/秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するものや、下記特許文献2には島状に形成された半導体領域に、引き延ばされたレーザ光を照射して実質に単結晶領域を形成する技術が開示されている。或いは下記特許文献3に開示のレーザ処理装置のように光学系にて線状にビームを加工して照射する方法が知られている。   An example of crystallization of an amorphous semiconductor film by laser light irradiation is as follows. As disclosed in Patent Document 1 below, the amorphous semiconductor film is amorphous by high-speed scanning with a laser beam scanning speed of beam spot diameter × 5000 / second or more. A semiconductor film that is polycrystallized without reaching a complete molten state, or a semiconductor region formed in the following Patent Document 2 is irradiated with an extended laser beam to form a substantially single crystal. A technique for forming a region is disclosed. Alternatively, a method is known in which a beam is processed and irradiated linearly by an optical system as in a laser processing apparatus disclosed in Patent Document 3 below.

さらに、下記特許文献4に開示されているようにNd:YVO4レーザなど固体レーザ発振装置を用いて、その第2高調波であるレーザ光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、TFTを作製する技術が開示されている。
特開昭62−104117号公報(第92頁) 米国特許4,330,363号明細書(Fig.4) 特開平8−195357号公報(第3−4頁、第1−5図) 特開2001−144027号公報(第4頁)
Furthermore, as disclosed in the following Patent Document 4, a solid-state laser oscillation device such as an Nd: YVO 4 laser is used to irradiate an amorphous semiconductor film with a laser beam that is the second harmonic, compared to the conventional case. A technique for forming a TFT by forming a crystalline semiconductor film having a large crystal grain size is disclosed.
JP-A-62-104117 (page 92) US Pat. No. 4,330,363 (FIG. 4) JP-A-8-195357 (page 3-4, FIG. 1-5) JP 2001-144027 A (page 4)

絶縁表面上に単結晶半導体膜を形成する試みは古くから成され、より積極的な試みとしてグラフォエピタキシー(graphoepitaxy)という技術が考案されている。グラフォエピタキシーは石英基板の表面に段差を形成し、この上に非晶質半導体膜又は多結晶半導体膜を形成してから、レーザービームやヒーターで加熱させ、石英基板上に形成された段差形状を核として、エピタキシャル的な成長層を形成するという技術である。この技術は例えば非特許文献1等に開示されている。
J. Vac. Sci. Technol.,"Grapho-epitaxy of silicon on fused silica using surface micropatterns and laser crystallization", 16(6),1979,pp1640-1643.
Attempts to form a single crystal semiconductor film on an insulating surface have been made for a long time, and a technique called graphoepitaxy has been devised as a more aggressive attempt. Graphoepitaxy forms a step on the surface of a quartz substrate, forms an amorphous semiconductor film or a polycrystalline semiconductor film on it, and then heats it with a laser beam or heater to form a step shape formed on the quartz substrate. This is a technique of forming an epitaxial growth layer with nuclei as a nucleus. This technique is disclosed in Non-Patent Document 1, for example.
J. Vac. Sci. Technol., "Grapho-epitaxy of silicon on fused silica using surface micropatterns and laser crystallization", 16 (6), 1979, pp1640-1643.

また、例えば非特許文献2にも、グラフォエピタキシーと呼ばれる半導体膜の結晶化技術について開示されている。これは人為的に作られた非晶質基板表面のレリーフ格子(surface relief grating)の誘導によって半導体膜のエピ成長を試みるものであった。上記非特許文献3には、グラフォエピタキシーの技術とは、絶縁膜の表面に段差を設け、該絶縁膜上に形成された半導体膜に加熱又はレーザー光の照射等の処理を施すことで、該半導体膜の結晶をエピタキシャル成長させることが開示されている。
M. W. Geis, et al.,"CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY" Technical Digest of International Electron Devices Meeting, 1979, pp.210.
For example, Non-Patent Document 2 also discloses a semiconductor film crystallization technique called graphoepitaxy. This was an attempt to epitaxially grow a semiconductor film by induction of a surface relief grating on the surface of an artificially produced amorphous substrate. In Non-Patent Document 3, the technique of graphoepitaxy is that a step is provided on the surface of the insulating film, and the semiconductor film formed on the insulating film is subjected to processing such as heating or irradiation with laser light. It is disclosed that the crystal of the semiconductor film is epitaxially grown.
MW Geis, et al., "CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY" Technical Digest of International Electron Devices Meeting, 1979, pp.210.

レーザはその発振方法により、パルス発振と連続発振の2種類に大別される。パルス発振のレーザは出力エネルギーが比較的高いため、レーザビームの大きさを数cm2以上として量産性を上げることができる。特に、レーザビームの形状を光学系を用いて加工し、長さ10cm以上の線状にすると、基板へのレーザ光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザを用いるのが主流となりつつあった。 Lasers are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. Since the pulsed laser has a relatively high output energy, the mass productivity can be improved by setting the size of the laser beam to several cm 2 or more. In particular, when the shape of the laser beam is processed using an optical system so as to be a linear shape having a length of 10 cm or more, the substrate can be efficiently irradiated with laser light, and mass productivity can be further improved. For this reason, it has become the mainstream to use a pulsed laser for crystallization of the semiconductor film.

しかし近年では、半導体膜の結晶化においてパルス発振のレーザよりも連続発振のレーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるTFTの移動度が高くなる。そのため、連続発振のレーザはにわかに脚光を浴び始めている。   However, in recent years, it has been found that the crystal grain size formed in a semiconductor film is larger when a continuous wave laser is used than when a pulsed laser is used for crystallization of a semiconductor film. As the crystal grain size in the semiconductor film increases, the mobility of TFTs formed using the semiconductor film increases. For this reason, continuous wave lasers are starting to attract attention.

パルス発振と連続発振とに大別されるレーザアニール法を用いて作製される結晶性半導体膜は、一般的に複数の結晶粒が集合して形成される。その結晶粒の位置と大きさはランダムなものであり、結晶粒の位置や大きさを指定して結晶性半導体膜を形成する事は難しい。そのため前記結晶性半導体膜を島状にパターニングすることで形成された活性層中には、結晶粒の界面(粒界)が存在することがある。   A crystalline semiconductor film manufactured using a laser annealing method roughly divided into pulse oscillation and continuous oscillation is generally formed by aggregating a plurality of crystal grains. The positions and sizes of the crystal grains are random, and it is difficult to form a crystalline semiconductor film by specifying the positions and sizes of the crystal grains. Therefore, there may be a crystal grain interface (grain boundary) in the active layer formed by patterning the crystalline semiconductor film into an island shape.

結晶粒内と異なり、粒界には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。よって、TFTの活性層、特にチャネル形成領域中に粒界が存在すると、TFTの移動度が著しく低下したり、オン電流が低減したり、また粒界において電流が流れるためにオフ電流が増加したりと、TFTの特性に重大な影響を及ぼす。また同じ特性が得られることを前提に作製された複数のTFTにおいて、活性層中の粒界の有無によって特性がばらついたりする。   Unlike crystal grains, there are innumerable recombination centers and trap centers due to amorphous structures and crystal defects at grain boundaries. It is known that when carriers are trapped in this trapping center, the grain boundary potential increases and becomes a barrier against the carriers, so that the current transport characteristics of the carriers decrease. Therefore, if there is a grain boundary in the active layer of the TFT, particularly in the channel formation region, the mobility of the TFT is significantly reduced, the on-current is reduced, and the current flows at the grain boundary, so that the off-current increases. However, it has a significant effect on the TFT characteristics. In addition, in a plurality of TFTs manufactured on the assumption that the same characteristics can be obtained, the characteristics vary depending on the presence or absence of grain boundaries in the active layer.

半導体膜にレーザ光を照射したときに、得られる結晶粒の位置と大きさがランダムになるのは、以下の理由による。レーザ光の照射によって完全溶融した液体半導体膜中に固相核生成が発生するまでには、ある程度の時間が掛かる。そして時間の経過と共に、完全溶融領域において無数の結晶核が発生し、該結晶核からそれぞれ結晶が成長する。この結晶核の発生する位置は無作為であるため、不均一に結晶核が分布する。そして、互いの結晶粒がぶつかり合ったところで結晶成長が終了するため、結晶粒の位置と大きさはランダムなものとなる。   The reason for the random position and size of the crystal grains obtained when the semiconductor film is irradiated with laser light is as follows. A certain amount of time is required until solid-phase nucleation occurs in the liquid semiconductor film completely melted by the laser light irradiation. As time passes, innumerable crystal nuclei are generated in the complete melting region, and crystals grow from the crystal nuclei. Since the positions where the crystal nuclei are generated are random, the crystal nuclei are unevenly distributed. Since crystal growth ends when the crystal grains collide with each other, the position and size of the crystal grains are random.

よって、TFTの特性に重大な影響を及ぼすチャネル形成領域を、粒界の影響を排除して単一の結晶粒で形成することが理想的であるが、粒界の存在しない結晶質珪素膜をレーザアニール法で形成するのは殆ど不可能であった。そのためレーザアニール法を用いて結晶化された結晶質珪素膜を活性層とするTFTで、単結晶シリコン基板に作製されるMOSトランジスタの特性と同等なものは、今日まで得られていない。   Therefore, it is ideal to form the channel formation region having a significant influence on the characteristics of the TFT with a single crystal grain by eliminating the influence of the grain boundary, but a crystalline silicon film having no grain boundary is formed. It was almost impossible to form by laser annealing. Therefore, a TFT having a crystalline silicon film crystallized using a laser annealing method as an active layer and having characteristics equivalent to those of a MOS transistor manufactured on a single crystal silicon substrate has not been obtained to date.

欠陥や結晶粒界又は結晶亜粒界が少なく、且つ、配向の揃った高品質の結晶性半導体膜を絶縁表面上に形成するためには、帯域溶融法などとして知られているように単結晶基板上の半導体膜を高温に加熱して溶融状態としてから再結晶化する方法が主流であった。   In order to form a high-quality crystalline semiconductor film with few defects, crystal grain boundaries, or crystal sub-boundaries on the insulating surface, a single crystal is known as a zone melting method. The mainstream method is to recrystallize after heating the semiconductor film on the substrate to a high temperature to bring it into a molten state.

公知のグラフォエピタキシー技術のように下地の段差を利用しているので、その段差に沿って結晶が成長し、形成された単結晶半導体膜の表面にその段差が残ることが問題であると考えられている。さらに、歪み点が比較的低いガラス基板上にグラフォエピタキシーを用いて単結晶半導体膜を形成することは出来なかった。   Since the underlying step is used as in the known graphoepitaxy technology, the crystal grows along the step, and the step remains on the surface of the formed single crystal semiconductor film. It has been. Furthermore, a single crystal semiconductor film could not be formed on a glass substrate with a relatively low strain point using graphoepitaxy.

いずれにしても、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などによる欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体膜を形成することは出来なかった。よって、張り合わせSOI(Silicon on Insulator)を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるMOSトランジスタと同等の品質を得ることはできなかった。   In any case, it has not been possible to form a crystalline semiconductor film free from defects, crystal grain boundaries, or subgrain boundaries due to volumetric shrinkage of the semiconductor caused by crystallization, thermal stress or lattice mismatch with the base. Therefore, without the bonding SOI (Silicon on Insulator), a crystalline semiconductor film formed on an insulating surface and crystallized or recrystallized can obtain the same quality as a MOS transistor formed on a single crystal substrate. I couldn't.

本発明は上記問題点に鑑みなされたものであり、絶縁表面上に、少なくともチャネル長方向と交差する結晶粒界又は結晶亜粒界が可能な限り存在しない結晶性半導体膜を形成し、高速で電流駆動能力の高い半導体素子により構成される半導体装置の提供を課題とする。   The present invention has been made in view of the above problems, and forms a crystalline semiconductor film having at least a crystal grain boundary or a sub-grain boundary intersecting with the channel length direction as much as possible on an insulating surface at high speed. It is an object to provide a semiconductor device including a semiconductor element having high current driving capability.

またTFTのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザ結晶化法を用いた、半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。   Further, it is possible to prevent the formation of a grain boundary in the channel formation region of the TFT, and to prevent the mobility of the TFT from being significantly lowered, the on-current is reduced, or the off-current is increased due to the grain boundary. An object is to provide a method for manufacturing a semiconductor device using a laser crystallization method and a semiconductor device manufactured using the manufacturing method.

本発明者らは、凹凸を有する絶縁膜上に半導体膜を形成し、該半導体膜にレーザ光を照射すると、結晶化された半導体膜の、絶縁膜の凸部上に位置する部分において選択的に粒界が形成されることを見出した。   The inventors of the present invention formed a semiconductor film over an uneven insulating film and irradiated the laser film with a laser beam. When the semiconductor film was irradiated with laser light, the crystallized semiconductor film was selectively formed in a portion located on the convex portion of the insulating film. It was found that grain boundaries are formed.

図19に、凹凸を有する絶縁膜上に形成された200nmの非単結晶半導体膜に、連続発振のレーザ光を走査速度が5cm/secとなるように照射したときの、レーザ光の走査方向と垂直な方向におけるTEMの断面像を示す。図19(A)において、8001及び8002は絶縁膜に形成された凸部である。そして結晶化された半導体膜8004は、凸部8001、8002の上部において粒界8003を有している。   FIG. 19 shows the scanning direction of laser light when a non-single-crystal semiconductor film with a thickness of 200 nm formed over an uneven insulating film is irradiated with continuous-wave laser light at a scanning speed of 5 cm / sec. The cross-sectional image of TEM in a perpendicular direction is shown. In FIG. 19A, reference numerals 8001 and 8002 denote convex portions formed in the insulating film. The crystallized semiconductor film 8004 has a grain boundary 8003 above the convex portions 8001 and 8002.

図19(B)に、図19(A)に示したTEMの断面像を模式的に図示する。図19(B)に示すとおり、凸部8001、8002の上部において粒界8003が形成されている。本発明者らは、これはレーザ光の照射により一次的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくて粒界が生じたのではないかと考えた。そして、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部(点線で示す領域)8001、8002に位置する部分には粒界が形成されにくい。なお凹部は、凸部が形成されていない窪んだ領域を指す。   FIG. 19B schematically illustrates a cross-sectional image of the TEM illustrated in FIG. As shown in FIG. 19B, grain boundaries 8003 are formed on the upper portions of the convex portions 8001 and 8002. In the present inventors, this is because the semiconductor film is primarily melted by laser light irradiation, so that the semiconductor film located at the top of the insulating film moves in a volume direction toward the bottom of the concave portion. It was thought that the semiconductor film located above the film became thinner and could not withstand the stress, resulting in grain boundaries. In the crystallized semiconductor film, a grain boundary is selectively formed at the upper part of the convex part, while a grain boundary is formed in the part located in the concave parts (areas indicated by dotted lines) 8001 and 8002. Hateful. In addition, a recessed part points out the recessed area | region in which the convex part is not formed.

そこで本発明者らは、意図的に該半導体膜に応力が集中的にかかる部分を形成することで、粒界が形成される位置を選択的に定めることができるのではないかと考えた。本発明では、基板上に凹凸を設けた絶縁膜を形成し、該絶縁膜上に半導体膜を形成することで、レーザ光による結晶化の際に、該半導体膜に応力が集中的にかかる部分を選択的に形成する。具体的には、該半導体膜に凹凸を設ける。そして、該半導体膜に形成された凹凸の長手方向に沿って、連続発振のレーザ光を照射する。なおこのとき、連続発振のレーザ光を用いるのが最も好ましいが、パルス発振のレーザ光を用いても良い。なおレーザ光の走査方向に対して垂直な方向における凸部の断面は、矩形、三角形または台形であっても良い。   Therefore, the present inventors thought that the position where the grain boundary is formed can be selectively determined by intentionally forming a portion where stress is concentrated on the semiconductor film. In the present invention, an insulating film having projections and depressions is formed on a substrate, and a semiconductor film is formed on the insulating film, so that stress is concentrated on the semiconductor film during crystallization by laser light. Are selectively formed. Specifically, unevenness is provided in the semiconductor film. Then, continuous oscillation laser light is irradiated along the longitudinal direction of the unevenness formed in the semiconductor film. At this time, it is most preferable to use a continuous wave laser beam, but a pulsed laser beam may be used. The cross section of the convex portion in the direction perpendicular to the scanning direction of the laser beam may be a rectangle, a triangle, or a trapezoid.

上記構成により、レーザ光の照射による結晶化の際、半導体膜の凸部上において粒界が選択的に形成される。そして絶縁膜の凹部上に位置する半導体膜は比較的粒界が形成されにくい、絶縁膜の凹部上に位置する半導体膜は結晶性が優れているが、必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても絶縁膜の凸部上に位置する半導体膜に比較すると、その結晶粒は大きく、結晶性が比較的優れたものと言える。よって、絶縁膜の形状を設計した段階で、半導体膜の粒界の形成される位置をある程度予測することができる。つまり本発明では粒界が形成される位置を選択的に定めることができるので、活性層、より望ましくはチャネル形成領域に粒界がなるべく含まれないように、活性層をレイアウトすることが可能になる。   With the above structure, grain boundaries are selectively formed on the convex portions of the semiconductor film during crystallization by laser light irradiation. The semiconductor film located on the recessed portion of the insulating film is relatively difficult to form grain boundaries. The semiconductor film located on the recessed portion of the insulating film has excellent crystallinity, but does not necessarily include the grain boundaries. However, even if a grain boundary exists, it can be said that the crystal grains are large and the crystallinity is relatively excellent as compared with the semiconductor film positioned on the convex portion of the insulating film. Therefore, at the stage where the shape of the insulating film is designed, the position where the grain boundary of the semiconductor film is formed can be predicted to some extent. That is, according to the present invention, the position where the grain boundary is formed can be selectively determined, so that it is possible to lay out the active layer so that the grain boundary is not included in the active layer, more preferably the channel formation region. Become.

本発明では、絶縁膜の凹部上に位置する半導体膜を、TFTの活性層として積極的に用いることで、TFTのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。   In the present invention, the semiconductor film located on the recess of the insulating film is positively used as the active layer of the TFT, so that it is possible to prevent the formation of a grain boundary in the TFT channel formation region. It is possible to prevent the mobility of the TFT from being significantly lowered, the on-current is reduced, and the off-current is increased. It should be noted that the designer can appropriately determine how far is removed by patterning in the vicinity of the edge of the convex portion or the concave portion.

また上記問題点を解決するために本発明は、絶縁表面を有する基板上に開口部が設けられた絶縁膜を形成し、絶縁膜及び該開口部に非単結晶半導体膜を形成し、非単結晶半導体膜を溶融して結晶化又は再結晶化することにより、その開口部を充填する形態で結晶性半導体膜を形成するものであり、該開口部を充填する結晶性半導体膜とゲート電極とがゲート絶縁膜を介して重畳するように形成する各段階を有することを特徴とするものである。   In order to solve the above problems, the present invention provides an insulating film in which an opening is provided over a substrate having an insulating surface, and a non-single-crystal semiconductor film is formed in the insulating film and the opening. The crystalline semiconductor film is formed by filling the opening by melting and crystallizing or recrystallizing the crystalline semiconductor film. The crystalline semiconductor film filling the opening, the gate electrode, Are characterized in that each step is formed so as to overlap with the gate insulating film interposed therebetween.

当該開口部は絶縁基板の表面をエッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜等を用い、それをエッチング処理して開口部を形成しても良い。開口部は、薄膜トランジスタのチャネル形成領域を含む島状の半導体領域の配置に合わせて形成されるべきものであり、少なくともチャネル形成領域に合致するように形成されていることが望ましい。   The opening may be formed by etching the surface of the insulating substrate, or may be formed by etching the silicon oxide, silicon nitride, or silicon oxynitride film. The opening should be formed in accordance with the arrangement of the island-shaped semiconductor region including the channel formation region of the thin film transistor, and is desirably formed so as to match at least the channel formation region.

非単結晶半導体膜は、プラズマCVD法、スパッタリング法、減圧CVD法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。   As the non-single-crystal semiconductor film, an amorphous semiconductor film or a polycrystalline semiconductor film formed by a plasma CVD method, a sputtering method, or a low pressure CVD method, a polycrystalline semiconductor film formed by solid phase growth, or the like is applied. . Note that the amorphous semiconductor film referred to in the present invention is not limited to a film having a completely amorphous structure in a narrow sense, but includes a state in which fine crystal particles are included, or a so-called microcrystalline semiconductor film, local Includes a semiconductor film including a crystal structure. Typically, an amorphous silicon film is applied, and in addition, an amorphous silicon germanium film, an amorphous silicon carbide film, or the like can also be applied.

非単結晶半導体膜を溶融して結晶化させる手段としては、気体レーザ発振装置、固体レーザ発振装置を光源とするパルス発振又は連続発振レーザ光を適用する。照射するレーザ光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザ発振装置は、矩形ビーム固体レーザ発振装置が適用され、特に好ましくは、スラブレーザ発振装置が適用される。或いは、Nd、Yb、Tm、Hoをドープしたロッドを用いた固体レーザ発振装置であり、特にYAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザ発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使用される。スラブレーザでは、この板状のレーザ媒質の中を、全反射を繰り返しながらジグザグ光路で進む。 As a means for melting and crystallizing the non-single crystal semiconductor film, pulsed oscillation or continuous oscillation laser light using a gas laser oscillation device or a solid laser oscillation device as a light source is applied. The laser beam to be irradiated is condensed in a linear shape by an optical system, and its intensity distribution may have a uniform region in the longitudinal direction and may have a distribution in the lateral direction. As the oscillation device, a rectangular beam solid-state laser oscillation device is applied, and a slab laser oscillation device is particularly preferably applied. Alternatively, it is a solid-state laser oscillation device using a rod doped with Nd, Yb, Tm, and Ho, and in particular, a solid using a crystal doped with Nd, Tm, and Ho in a crystal such as YAG, YVO 4 , YLF, and YAlO 3 A laser oscillation device combined with a slab structure amplifier may be used. As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. A slab laser travels in a zigzag optical path through this plate-like laser medium while repeating total reflection.

また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズ等により集光したエネルギー密度の高い光であっても良い。   Moreover, you may irradiate the strong light according to it. For example, light having a high energy density obtained by collecting light emitted from a halogen lamp, xenon lamp, high-pressure mercury lamp, metal halide lamp, or excimer lamp with a reflecting mirror or lens may be used.

線状に集光及び拡張されたレーザ光又は強光は非単結晶半導体膜に照射し、かつ、レーザ光の照射位置と単結晶半導体膜が形成された基板とを相対的に動かして、レーザ光が一部又は全面を走査することにより非単結晶半導体膜の溶融と結晶化又は再結晶化が成される。レーザ光の走査方向は、開口部の長手方向又はチャネル長方向に沿って行うのが望ましい。これによりレーザ光の走査方向に沿って結晶が成長し、結晶粒界又は結晶亜粒界がチャネル長方向と交差することを防ぐことができる。しかし本発明は必ずしもこれに限定されない。   The laser light or strong light focused and expanded linearly is applied to the non-single crystal semiconductor film, and the laser light irradiation position and the substrate on which the single crystal semiconductor film is formed are moved relative to each other. By scanning light partially or entirely, the non-single crystal semiconductor film is melted and crystallized or recrystallized. The scanning direction of the laser light is desirably performed along the longitudinal direction of the opening or the channel length direction. Thereby, a crystal grows along the scanning direction of the laser beam, and it is possible to prevent the crystal grain boundary or the crystal sub-grain boundary from intersecting the channel length direction. However, the present invention is not necessarily limited to this.

上記の如く作製される本発明の半導体装置は、絶縁表面を有する基板上に開口部が形成された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域を有し、当該充填領域にチャネル形成領域が備えられていることを特徴としている。   In the semiconductor device of the present invention manufactured as described above, an insulating film having an opening formed on a substrate having an insulating surface is provided, and the crystalline semiconductor film formed on the substrate fills the opening. The channel region is provided in the filling region.

また他の構成は、絶縁表面を有する基板上にチャネル長方向に延在する開口部が形成された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域を有し、当該充填領域にチャネル形成領域が備えられていて、開口部は前記結晶性半導体膜と同じかそれ以上の深さを有していることを特徴としている。   In another structure, an insulating film in which an opening extending in the channel length direction is formed over a substrate having an insulating surface, and the crystalline semiconductor film formed on the substrate fills the opening. The channel region is provided in the filling region, and the opening has a depth equal to or greater than that of the crystalline semiconductor film.

また他の構成は、絶縁表面に形成された矩形又は帯状に延在する開口部に結晶性半導体が設けられていて、結晶性半導体とゲート電極とがゲート絶縁膜を介して重畳していることを特徴としている。   In another configuration, a crystalline semiconductor is provided in an opening formed in a rectangular shape or a strip shape formed on an insulating surface, and the crystalline semiconductor and the gate electrode overlap with each other through a gate insulating film. It is characterized by.

また他の構成は、絶縁表面に形成されたチャネル長方向に延在する開口部に結晶性半導体が設けられていて、結晶性半導体とゲート電極とがゲート絶縁膜を介して重畳していることを特徴としている。   In another configuration, a crystalline semiconductor is provided in an opening formed in the insulating surface and extending in the channel length direction, and the crystalline semiconductor and the gate electrode overlap with each other through the gate insulating film. It is characterized by.

開口部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザ光又は強光の照射により溶融した半導体が表面張力により開口部(即ち凹部)に凝集して固化する。その結果、凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また開口部の側面は結晶方位をある程度規定する効力を持つ。開口部の側面の角度は基板表面に対して5〜120度、好ましくは80〜100度で形成する。   By setting the depth of the opening to be equal to or greater than the thickness of the semiconductor film, the semiconductor melted by the irradiation with laser light or strong light aggregates and solidifies into the opening (that is, the recess) due to surface tension. As a result, the thickness of the semiconductor film on the convex portion is reduced, and stress strain can be concentrated there. Further, the side surface of the opening has the effect of defining the crystal orientation to some extent. The angle of the side surface of the opening is 5 to 120 degrees, preferably 80 to 100 degrees with respect to the substrate surface.

半導体膜がレーザ光又は強光の照射により溶融した後、固化を開始するのは開口部の底面と側面とが交わる領域からであり、ここから結晶成長が始まる。例えば、図17に示すように絶縁膜(1)と絶縁膜(2)により段差形状が形成された系においてA〜D点における熱解析シミュレーションを行った結果、図18のような特性が得られている。熱の逃げる場所として、直下の絶縁膜(2)と側面に存在する絶縁膜(1)の両方があるため、B点が最も早く温度が下がることになる。以降、A点、C点、D点の順である。このシミュレーション結果は側壁の角度が45度の場合であるが、90度の場合にも定性的には同様な現象が考えられる。   After the semiconductor film is melted by irradiation with laser light or strong light, solidification starts from a region where the bottom surface and side surface of the opening intersect, and crystal growth starts from here. For example, as shown in FIG. 17, in a system in which a step shape is formed by the insulating film (1) and the insulating film (2), a thermal analysis simulation at points A to D is performed. As a result, characteristics as shown in FIG. 18 are obtained. ing. Since there are both the insulating film (2) directly underneath and the insulating film (1) present on the side surface as a place for heat to escape, the temperature of the point B is the fastest. Thereafter, the order is A point, C point, and D point. This simulation result is for the case where the side wall angle is 45 degrees, but the same phenomenon can be considered qualitatively in the case of 90 degrees.

即ち、半導体膜を一旦溶融状態とし、表面張力により絶縁表面上に形成した開口部に凝集させ、開口部の底部と側壁の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができる。   In other words, the semiconductor film is once melted, aggregated into the opening formed on the insulating surface by surface tension, and crystal growth is caused from the approximate intersection of the bottom and side walls of the opening, thereby causing distortion caused by crystallization. It is possible to concentrate on other areas. That is, the crystalline semiconductor film formed so as to fill the opening can be freed from distortion.

なお、レーザ光のレーザビームのエッジの近傍は、中央付近に比べて一般的にエネルギー密度が低く、半導体膜の結晶性も劣る場合が多い。そのためレーザ光を走査する際に、後にTFTのチャネル形成領域となる部分と、その軌跡のエッジとが重ならないようにするのが望ましい。   Note that the energy density in the vicinity of the edge of the laser beam of the laser light is generally lower than that in the vicinity of the center, and the crystallinity of the semiconductor film is often poor. For this reason, when scanning with laser light, it is desirable that the portion that will later become the channel formation region of the TFT and the edge of the locus do not overlap.

そこで本発明では、まず設計の段階で得られた、基板上面から見た絶縁膜または半導体膜の形状のデータ(パターン情報)を記憶手段に記憶する。そしてそのパターン情報と、レーザ光のレーザビームの走査方向と垂直な方向における幅とから、少なくともTFTのチャネル形成領域となる部分と、レーザ光の軌跡のエッジとが重ならないように、レーザ光の走査経路を決定する。そして、マーカーを基準として基板の位置を合わせ、決定された走査経路にしたがってレーザ光を基板上の半導体膜に対して照射する。   Therefore, in the present invention, first, data (pattern information) of the shape of the insulating film or the semiconductor film viewed from the upper surface of the substrate, which is obtained at the design stage, is stored in the storage means. Then, from the pattern information and the width of the laser beam in the direction perpendicular to the scanning direction of the laser beam, at least the portion that becomes the channel formation region of the TFT and the edge of the laser beam trajectory do not overlap. Determine the scan path. Then, the position of the substrate is aligned with the marker as a reference, and the semiconductor film on the substrate is irradiated with laser light according to the determined scanning path.

上記構成により、基板全体にレーザ光を照射するのではなく、少なくとも必要不可欠な部分にのみレーザ光を走査するようにすることができる。よって、不必要な部分にレーザ光を照射するための時間を省くことができ、よって、レーザ光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。また不必要な部分にレーザ光を照射し、基板にダメージが与えられるのを防ぐことができる。   With the above-described configuration, it is possible to scan the laser beam at least at an indispensable portion instead of irradiating the entire substrate with the laser beam. Accordingly, it is possible to save time for irradiating the unnecessary portion with the laser beam, thereby shortening the time required for the laser beam irradiation and improving the processing speed of the substrate. Further, unnecessary portions can be irradiated with laser light to prevent the substrate from being damaged.

なお、マーカーは、基板を直接レーザ光等によりエッチングすることで形成しても良いし、凹凸を有する絶縁膜を形成する際に、同時に絶縁膜の一部にマーカーを形成するようにしても良い。また、実際に形成された絶縁膜または半導体膜の形状をCCD等の撮像素子を用いて読み取り、データとして第1の記憶手段に記憶し、第2の記憶手段に設計の段階で得られた絶縁膜または半導体膜のパターン情報を記憶し、第1の記憶手段に記憶されているデータと、第2の記憶手段に記憶されているパターン情報とを照合することで、基板の位置合わせを行うようにしても良い。   Note that the marker may be formed by directly etching the substrate with a laser beam or the like, or the marker may be formed on a part of the insulating film at the same time when the insulating film having unevenness is formed. . In addition, the shape of the actually formed insulating film or semiconductor film is read using an imaging device such as a CCD, stored as data in the first storage means, and the insulation obtained at the design stage in the second storage means. The pattern information of the film or semiconductor film is stored, and the substrate is aligned by collating the data stored in the first storage unit with the pattern information stored in the second storage unit Anyway.

絶縁膜の一部にマーカーを形成したり、絶縁膜の形状をマーカーとして用いることで、マーカー用のマスクを1枚減らすことができ、なおかつ基板にレーザ光で形成するよりも、正確な位置にマーカーを形成することができ、位置合わせの精度を向上させることができる。   By forming a marker on a part of the insulating film or using the shape of the insulating film as a marker, the number of marker masks can be reduced by one, and more accurately than a laser beam on the substrate. A marker can be formed, and the alignment accuracy can be improved.

なお、レーザ光のエネルギー密度は、一般的には完全に均一ではなく、レーザビーム内の位置によりその高さが変わる。本発明では、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体または凸部の平らな面全体に、一定のエネルギー密度のレーザ光を照射することが必要である。よって本発明では、レーザ光の走査により、均一なエネルギー密度を有する領域が、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体または凸部の平らな面全体と完全に重なるような、エネルギー密度の分布を有するレーザビームを用いることが必要である。上記エネルギー密度の条件を満たすためには、レーザビームの形状を、矩形または線形等にすることが望ましいと考えられる。   In general, the energy density of laser light is not completely uniform, and the height varies depending on the position in the laser beam. In the present invention, it is necessary to irradiate a laser beam having a certain energy density to a portion which becomes a channel forming region at least, more preferably, the entire flat surface of the concave portion or the entire flat surface of the convex portion. Therefore, in the present invention, by scanning with laser light, a region having a uniform energy density is completely overlapped with at least a portion that becomes a channel formation region, more preferably, the entire flat surface of the concave portion or the entire flat surface of the convex portion. It is necessary to use a laser beam having such an energy density distribution. In order to satisfy the above energy density condition, it is considered desirable to make the shape of the laser beam rectangular or linear.

さらにスリットを介し、レーザビームのうちエネルギー密度の低い部分を遮蔽するようにしても良い。スリットを用いることで、比較的均一なエネルギー密度のレーザ光を凹部の平らな面全体または凸部の平らな面全体に照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、絶縁膜または半導体膜のパターン情報によって部分的にレーザビームの幅を変えることができ、チャネル形成領域、さらにはTFTの活性層のレイアウトにおける制約を小さくすることができる。なおレーザビームの幅とは、走査方向と垂直な方向におけるレーザビームの長さを意味する。   Further, a portion of the laser beam having a low energy density may be shielded through a slit. By using the slit, a laser beam having a relatively uniform energy density can be applied to the entire flat surface of the concave portion or the entire flat surface of the convex portion, and crystallization can be performed uniformly. Further, by providing the slit, the width of the laser beam can be partially changed depending on the pattern information of the insulating film or the semiconductor film, and restrictions on the layout of the channel formation region and further the active layer of the TFT can be reduced. Note that the width of the laser beam means the length of the laser beam in a direction perpendicular to the scanning direction.

また複数のレーザ発振装置から発振されたレーザ光を合成することで得られた1つのレーザビームを、レーザ結晶化に用いても良い。上記構成により、各レーザ光のエネルギー密度の低い部分を補い合うことができる。   One laser beam obtained by combining laser beams oscillated from a plurality of laser oscillation devices may be used for laser crystallization. With the above configuration, it is possible to compensate for the low energy density portion of each laser beam.

また半導体膜を成膜した後、大気に曝さないように(例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする)レーザ光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザ光による結晶化の際に半導体膜に混入するのを防ぐことができる。   Further, after the semiconductor film is formed, laser light irradiation is performed so that the semiconductor film is not exposed to the air (for example, a specified gas atmosphere such as a rare gas, nitrogen, oxygen, or the like, or a reduced pressure atmosphere), and the semiconductor film is crystallized. Also good. With the above configuration, contaminants at the molecular level in the clean room, such as boron contained in a filter for increasing the cleanliness of air, can be prevented from being mixed into the semiconductor film during crystallization by laser light. it can.

なお、従来のグラフォエピタキシー(graphoepitaxy)と呼ばれる半導体膜の結晶化技術は、人為的に作られた非晶質基板表面のレリーフ格子(surface relief grating)の誘導によって半導体膜のエピ成長を試みるものであった。このグラフォエピタキシーに関する技術は、上記非特許文献2等に記載されている。上記論文等には、グラフォエピタキシーの技術とは、絶縁膜の表面に段差を設け、該絶縁膜上に形成された半導体膜に加熱又はレーザ光の照射等の処理を施すことで、該半導体膜の結晶をエピタキシャル成長させることが開示されている。しかし、エピタキシャル成長に必要な温度は、少なくとも700℃程度は必要であり、ガラス基板上においてエピタキシャル成長を行おうとすると、絶縁膜の凹部または凸部のエッジ近傍において半導体膜に粒界が形成されてしまう。本発明では、アイランドのマスクをレイアウトして、該アイランドとなる部分における結晶性を高められるように、絶縁膜の凹部または凸部の形状及びエッジの位置を、アイランドのレイアウトに合わせて設計する。具体的には凹部または凸部のエッジ及び凹部または凸部のエッジ間の中央付近と、アイランドとが重ならないように、凹部または凸部の形状、サイズ等を定める。そしてアイランドのレイアウトに合わせて設計された絶縁膜を用い、意図的に粒界の位置を選択的に定める。そして該半導体膜の選択的に形成された粒界の存在する部分をパターニングにより除去し、結晶性の比較的優れている部分をアイランドとして用いる。よって本発明において開示する技術は、従来のグラフォエピタキシーと、段差を設けた絶縁膜上に半導体膜を形成し、該段差を用いて半導体膜を結晶化させる点では一致しているが、従来のグラフォエピタキシーには段差を用いて粒界の位置を制御し、アイランド内の粒界を少なくするという概念は含まれておらず、本発明とは似て非
なるものである。
The conventional semiconductor film crystallization technology called graphoepitaxy attempts to epitaxially grow a semiconductor film by induction of a surface relief grating on the surface of an artificially produced amorphous substrate. Met. The technology related to this graphoepitaxy is described in Non-Patent Document 2 and the like. In the above-mentioned papers and the like, the graphoepitaxy technology means that a step is provided on the surface of an insulating film, and the semiconductor film formed on the insulating film is subjected to a treatment such as heating or irradiation with laser light. Epitaxial growth of film crystals is disclosed. However, the temperature required for the epitaxial growth is required to be at least about 700 ° C. When the epitaxial growth is performed on the glass substrate, a grain boundary is formed in the semiconductor film in the vicinity of the edge of the concave portion or the convex portion of the insulating film. In the present invention, the shape of the concave portion or convex portion of the insulating film and the position of the edge are designed in accordance with the layout of the island so that the island mask is laid out and the crystallinity in the portion to be the island can be improved. Specifically, the shape, size, and the like of the concave portion or the convex portion are determined so that the edge of the concave portion or the convex portion and the center between the edges of the concave portion or the convex portion do not overlap with the island. Then, using the insulating film designed in accordance with the island layout, the position of the grain boundary is selectively determined intentionally. Then, a part where the selectively formed grain boundary exists in the semiconductor film is removed by patterning, and a part with relatively excellent crystallinity is used as an island. Therefore, the technique disclosed in the present invention is consistent with conventional graphoepitaxy in that a semiconductor film is formed on an insulating film provided with a step and the semiconductor film is crystallized using the step. This graphoepitaxy does not include the concept of controlling the position of grain boundaries using steps and reducing the grain boundaries in the island, and is similar to the present invention.

絶縁表面上に形成した開口部に半導体を充填するように溶融結晶化させることにより、結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができる。   By melt crystallization so that the opening formed on the insulating surface is filled with a semiconductor, strain generated by crystallization can be concentrated in a region other than the opening. That is, the crystalline semiconductor film formed so as to fill the opening can be freed from distortion.

即ち、非単結晶半導体膜に連続発振レーザ光を照射する結晶化において、下地絶縁膜に開口部を設け、溶融結晶化の過程において当該開口部に半導体を充填するように形成することにより、結晶化に伴う歪みや結晶粒界又は結晶亜粒界を開口部以外の領域に集中させることができる。そして、開口部の結晶性半導体膜にチャネル形成領域が配設されるようにTFTを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。   That is, in crystallization in which continuous wave laser light is irradiated to a non-single-crystal semiconductor film, an opening is formed in the base insulating film, and the opening is filled with a semiconductor in the process of melt crystallization. It is possible to concentrate strains associated with crystallization, crystal grain boundaries, or crystal sub-grain boundaries in regions other than the openings. By forming the TFT so that the channel formation region is disposed in the crystalline semiconductor film in the opening, the current driving capability can be improved at high speed, and the reliability of the element can also be improved. It becomes.

本発明では、下地膜の凹部上に位置する半導体膜を、TFTの活性層として積極的に用いることで、TFTのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。   In the present invention, the semiconductor film located on the recess of the base film is positively used as the active layer of the TFT, so that it is possible to prevent the formation of a grain boundary in the TFT channel formation region. It is possible to prevent the mobility of the TFT from being significantly lowered, the on-current is reduced, and the off-current is increased. It should be noted that the designer can appropriately determine how far is removed by patterning in the vicinity of the edge of the convex portion or the concave portion.

また、TFTの複数のチャネル形成領域が互いに分離していることで、チャネル形成領域のうち、ゲート絶縁膜を間に挟んでゲート電極と重なっている領域を広く取ることができるので、チャネル幅を長くすることができる。チャネル幅を長くすることでオン電流を確保しつつ、TFTを駆動させることで発生した熱を効率的に放熱することができる。   In addition, since the plurality of channel formation regions of the TFT are separated from each other, a region overlapping with the gate electrode with the gate insulating film interposed therebetween can be widened in the channel formation region. Can be long. The heat generated by driving the TFT can be efficiently radiated while securing the on-current by increasing the channel width.

以下、図面を参照して本発明の実施の態様について説明する。図1において示す斜視図は、基板101上に第1絶縁膜102と帯状にパターン形成された第2絶縁膜103〜105が形成された形態を示している。ここでは、第2絶縁膜による帯状のパターンが3本示されているが、勿論その数に限定されることはない。基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. The perspective view shown in FIG. 1 shows a form in which the first insulating film 102 and the second insulating films 103 to 105 patterned in a strip shape are formed on the substrate 101. Here, three strip-like patterns are formed by the second insulating film, but the number is not limited to that. As the substrate, a commercially available non-alkali glass substrate, a quartz substrate, a sapphire substrate, a substrate obtained by coating the surface of a single crystal or polycrystalline semiconductor substrate with an insulating film, or a substrate obtained by coating the surface of a metal substrate with an insulating film can be applied.

帯状に形成される第2絶縁膜の幅W1は0.1〜10μm(好ましくは0.5〜1μm)隣接する第2絶縁膜の間隔W2は0.1〜5μm(好ましくは0.5〜1μm)であり、第2絶縁膜の厚さdはその上に形成する非単結晶半導体膜の厚さと同程度かそれ以上の厚さをもって形成する。また、段差形状は規則的な周期パターンである必要はなく、TFTのチャネル形成領域を含む島状の半導体領域の配置及び形状に合わせて形成すれば良い。よって、第2絶縁膜の長さLも限定はなく、例えばTFTのチャネル形成領域を形成することができる程度の長さがあれば良い。   The width W1 of the second insulating film formed in a strip shape is 0.1 to 10 μm (preferably 0.5 to 1 μm), and the interval W2 between adjacent second insulating films is 0.1 to 5 μm (preferably 0.5 to 1 μm). The thickness d of the second insulating film is the same as or greater than the thickness of the non-single-crystal semiconductor film formed thereon. Further, the step shape does not need to be a regular periodic pattern, and may be formed in accordance with the arrangement and shape of the island-shaped semiconductor regions including the channel formation region of the TFT. Accordingly, the length L of the second insulating film is not limited, and may be any length that can form a channel formation region of the TFT, for example.

第1絶縁膜は、窒化珪素又は窒酸化珪素を用いて形成する。また、第2絶縁膜は酸化珪素又は酸窒化珪素を用いて形成する。酸化珪素はオルトケイ酸テトラエチル(Tetraethyl Ortho Silicate:TEOS)とO2とを混合しプラズマCVD法で形成することができる。窒酸化珪素膜はSiH4、NH3、N2O又は、SiH4、N2Oを原料として用いプラズマCVD法で形成することができる。 The first insulating film is formed using silicon nitride or silicon nitride oxide. The second insulating film is formed using silicon oxide or silicon oxynitride. Silicon oxide can be formed by plasma CVD using a mixture of tetraethyl orthosilicate (TEOS) and O 2 . The silicon nitride oxide film can be formed by a plasma CVD method using SiH 4 , NH 3 , N 2 O, or SiH 4 , N 2 O as a raw material.

図1の形態であるように、開口部による凹凸形状を第1絶縁膜と第2絶縁膜により形成する場合には、エッチング加工における選択比を確保するために、第2絶縁膜のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第2絶縁膜で形成される開口部の側壁の角度は5〜120度、好ましくは80〜100度の範囲で適宜設定すれば良い。   As shown in FIG. 1, when the concave and convex shape by the opening is formed by the first insulating film and the second insulating film, the etching rate of the second insulating film is set to ensure the selection ratio in the etching process. It is desirable to appropriately adjust the material and the film formation conditions so as to be relatively fast. Then, the angle of the side wall of the opening formed by the second insulating film may be appropriately set in the range of 5 to 120 degrees, preferably 80 to 100 degrees.

図2で示すように、この第1絶縁膜102と第2絶縁膜103〜105から成る表面上および開口部を覆う非晶質半導体膜106を50〜200nmの厚さに形成する。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。   As shown in FIG. 2, an amorphous semiconductor film 106 is formed to a thickness of 50 to 200 nm covering the surface composed of the first insulating film 102 and the second insulating films 103 to 105 and the opening. For the amorphous semiconductor film, silicon, a compound or alloy of silicon and germanium, or a compound or alloy of silicon and carbon can be used.

そして、この非晶質半導体膜106に連続発振レーザ光を照射して結晶化を行う。適用されるレーザ光は光学系にて線状に集光及び拡張されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザ発振装置は、矩形ビーム固体レーザ発振装置が適用され、特に好ましくは、スラブレーザ発振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッドを用いた固体レーザ発振装置であり、特にYAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザ発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示すように、線状の長手方向に対し交差する方向に走査する。この時、下地絶縁膜に形成される帯状のパターンの長手方向と平行な方向
に走査することが最も望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が1対10以上のものをもって言う。
Then, the amorphous semiconductor film 106 is crystallized by irradiating it with continuous wave laser light. The applied laser light is linearly condensed and expanded by an optical system, and its intensity distribution may have a uniform region in the longitudinal direction and may have a distribution in the short direction. As the laser oscillation device used as a rectangular beam solid-state laser oscillation device, a slab laser oscillation device is particularly preferably applied. Alternatively, it is a solid-state laser oscillation device using a rod doped with Nd, Tm, and Ho, and in particular a solid-state laser oscillation using a crystal doped with Nd, Tm, and Ho in a crystal such as YAG, YVO 4 , YLF, and YAlO 3 A device in which a slab structure amplifier is combined may be used. Then, as indicated by the arrows in the figure, scanning is performed in a direction intersecting the linear longitudinal direction. At this time, it is most desirable to scan in a direction parallel to the longitudinal direction of the belt-like pattern formed on the base insulating film. The term “linear” as used herein means that the ratio of the length in the longitudinal direction to the length in the short direction is 1 to 10 or more.

スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使用される。スラブレーザでは、この板状のレーザ媒質の中を、全反射を繰り返しながらジグザグ光路で進む。   As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. A slab laser travels in a zigzag optical path through this plate-like laser medium while repeating total reflection.

また、連続発振レーザ光の波長は、非晶質半導体膜の光吸収係数を考慮して400〜700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リン酸二水素化アンモニウム)、Ba2NaNb515(ニオブ酸バリウムナトリウム)、CdSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用いることが望ましい。代表的な一例は、Nd:YVO4レーザ発振装置(基本波1064nm)の第2高調波(532nm)を用いる。また、レーザの発振モードはTEM00モードであるシングルモードを適用する。 The wavelength of the continuous wave laser light is preferably 400 to 700 nm in consideration of the light absorption coefficient of the amorphous semiconductor film. Light in such a wavelength band is obtained by taking out the second harmonic and the third harmonic of the fundamental wave using a wavelength conversion element. As wavelength conversion elements, ADP (ammonium dihydrogen phosphate), Ba 2 NaNb 5 O 15 (barium sodium niobate), CdSe (selenium cadmium), KDP (potassium dihydrogen phosphate), LiNbO 3 (lithium niobate) , Se, Te, LBO, BBO, KB5, etc. are applied. It is particularly desirable to use LBO. As a typical example, the second harmonic (532 nm) of an Nd: YVO 4 laser oscillation device (fundamental wave 1064 nm) is used. The laser oscillation mode is a single mode which is a TEM 00 mode.

最も適した材料として選ばれる珪素の場合、吸収係数が103〜104cm-1である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30〜200nmの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400〜700nmの可視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532nmの光の侵入長は概略100nm〜1000nmであり、膜厚30nm〜200nmで形成される非晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザ光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。 In the case of silicon selected as the most suitable material, the region having an absorption coefficient of 10 3 to 10 4 cm −1 is almost in the visible light region. When crystallizing a substrate having a high visible light transmittance such as glass and an amorphous semiconductor film formed with a thickness of 30 to 200 nm using silicon, by irradiating light in the visible light region with a wavelength of 400 to 700 nm, Crystallization can be performed without selectively damaging the base insulating film by selectively heating the semiconductor region. Specifically, the penetration depth of light having a wavelength of 532 nm is approximately 100 nm to 1000 nm with respect to the amorphous silicon film, and can sufficiently reach the inside of the amorphous semiconductor film 106 formed with a film thickness of 30 nm to 200 nm. it can. That is, heating can be performed from the inside of the semiconductor film, and almost the entire semiconductor film in the laser light irradiation region can be heated uniformly.

レーザ光の照射により溶融した半導体は、表面張力が働いて開口部(凹部)に集まる。それにより固化した状態では、図3で示すように表面がほぼ平坦になる。さらに結晶の成長端や結晶粒界又は結晶亜粒界は第2絶縁膜上(凸部上)に形成される(図中ハッチングで示す領域110)。こうして結晶性半導体膜107が形成される。   The semiconductor melted by the laser light irradiation collects in the opening (concave portion) due to the surface tension. In the solidified state, the surface becomes almost flat as shown in FIG. Further, a crystal growth edge, a crystal grain boundary, or a crystal sub-grain boundary is formed on the second insulating film (on the convex portion) (region 110 indicated by hatching in the drawing). Thus, the crystalline semiconductor film 107 is formed.

その後図4で示すように、結晶性半導体膜107をエッチングして島状の半導体領域108、109を形成する。この時、成長端や結晶粒界又は結晶亜粒界が集中する領域110をエッチング除去することにより良質な半導体領域のみ残すことができる。そして、この島状の半導体領域108、109の、特に開口部(凹部)を充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てTFTを完成させることができる。   Thereafter, as shown in FIG. 4, the crystalline semiconductor film 107 is etched to form island-shaped semiconductor regions 108 and 109. At this time, only a high-quality semiconductor region can be left by etching away the region 110 where the growth edge, crystal grain boundary, or crystal sub-grain boundary is concentrated. Then, a gate insulating film and a gate electrode are formed using the crystalline semiconductor filling the opening (concave portion) of the island-shaped semiconductor regions 108 and 109 so that the channel formation region is positioned. A TFT can be completed through these steps.

図5は第1絶縁膜102及び第2絶縁膜103〜105により形成される開口部の溝(段差)の深さ及び間隔と結晶成長の関係を模式的に説明する図である。尚、図5で示す長さに関する符号に関し、t01:第2絶縁膜上(凸部)の非晶質半導体膜の厚さ、t02:開口部(凹部)の非晶質半導体膜の厚さ、t11:第2絶縁膜上(凸部)の結晶性半導体膜の厚さ、t12:開口部(凹部)の結晶性半導体膜の厚さ、d:第2絶縁膜の厚さ(開口部の深さ)、W1:第2絶縁膜の幅、W2:開口部の幅、である。   FIG. 5 is a diagram schematically illustrating the relationship between the depth and interval of the groove (step) of the opening formed by the first insulating film 102 and the second insulating films 103 to 105 and crystal growth. 5, t01: the thickness of the amorphous semiconductor film on the second insulating film (convex portion), t02: the thickness of the amorphous semiconductor film on the opening (concave portion), t11: thickness of the crystalline semiconductor film on the second insulating film (convex portion), t12: thickness of the crystalline semiconductor film on the opening portion (concave portion), d: thickness of the second insulating film (depth of the opening portion) W1: the width of the second insulating film, W2: the width of the opening.

図5(A)は、d<t02、W1,W2≦1μmの場合であり、開口部の溝の深さが非晶質半導体膜106よりも小さい場合には、溶融結晶化の過程を経ても開口部に半導体が充填されることはなく結晶性半導体膜の表面が平坦化されることはない。即ち、結晶性半導体膜の下地の凹凸形状が概略保存されたまま残ってしまう。   FIG. 5A shows the case of d <t02, W1, W2 ≦ 1 μm. When the depth of the groove in the opening is smaller than that of the amorphous semiconductor film 106, the melt crystallization process is performed. The opening is not filled with a semiconductor, and the surface of the crystalline semiconductor film is not flattened. That is, the uneven shape of the base of the crystalline semiconductor film remains roughly preserved.

図5(B)は、d≧t02、W1,W2≦1μmの場合であり、開口部の溝の深さが非晶質半導体膜106とほぼ等しいかそれより大きい場合には、表面張力が働いて開口部(凹部)に集まる。それにより固化した状態では、図5(B)で示すように表面がほぼ平坦になる。この場合、t11<t12となり、膜厚が薄い部分120に応力が集中しここに歪みが蓄積され、また、結晶の成長端が形成されることになる。   FIG. 5B shows the case of d ≧ t02, W1, W2 ≦ 1 μm. When the groove depth of the opening is substantially equal to or larger than that of the amorphous semiconductor film 106, the surface tension works. Gather in the opening (recess). In the solidified state, the surface becomes almost flat as shown in FIG. In this case, t11 <t12, and stress concentrates on the thin portion 120, strain is accumulated therein, and a crystal growth end is formed.

図5(C)は、d>>t02、W1,W2≦1μmの場合であり、この場合は結晶性半導体膜107が開口部を充填するように形成され、第2絶縁膜上には殆ど残存しない。   FIG. 5C shows the case of d >> t02, W1, W2 ≦ 1 μm. In this case, the crystalline semiconductor film 107 is formed so as to fill the opening, and almost remains on the second insulating film. do not do.

図5(D)は、d≧t02、W1,W2>1μmの場合であり、開口部の幅が広がると結晶性半導体膜が開口部を充填して平坦化の効果はあるものの、開口部の中央付近には結晶粒界や結晶亜粒界が発生してくる。また、第2絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、また、結晶の成長端が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推察される。   FIG. 5D shows the case of d ≧ t02 and W1, W2> 1 μm. When the width of the opening is widened, the crystalline semiconductor film fills the opening and has a flattening effect. Near the center, a grain boundary and a sub-grain boundary are generated. Similarly, stress is concentrated on the second insulating film, strain is accumulated therein, and a crystal growth edge is formed. This is presumed to be because the effect of stress relaxation is reduced by increasing the interval.

図5(E)は、d≧t02、W1,W2>>1μmの場合であり、図5(D)の状態がさらに顕在化してくる。   FIG. 5E shows the case of d ≧ t02, W1, W2 >> 1 μm, and the state of FIG.

以上、図5を用いて説明したように、半導体素子を形成する場合、特にTFTを形成する場合には、図5(B)の条件が最も適していると考えられる。   As described above with reference to FIG. 5, it is considered that the conditions shown in FIG. 5B are most suitable when a semiconductor element is formed, particularly when a TFT is formed.

以上の説明において、結晶性半導体膜を形成する下地の凹凸形状は、第1絶縁膜と第2絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば良い。例えば、石英基板の表面に直接開口部を形成して凹凸形状を設けても良い。   In the above description, the example of the uneven shape of the base on which the crystalline semiconductor film is formed is formed using the first insulating film and the second insulating film, but is not limited to the form shown here and has the same shape If it is good. For example, the concave and convex shape may be provided by forming an opening directly on the surface of the quartz substrate.

図6は、結晶化に際し適用することのできるレーザ処理装置の構成の一例を示す。図6はレーザ発振装置301、シャッター302、高変換ミラー303〜306、スリット307、シリンドリカルレンズ308、309、載置台311、載置台311をX方向及びY方向に変位させる駆動手段312、313、当該駆動手段をコントロールする制御手段314、予め記憶されたプログラムに基づいてレーザ発振装置301や制御手段314に信号を送る情報処理手段315等から成っているレーザ処理装置の構成を正面図と側面図により示すものである。   FIG. 6 shows an example of the configuration of a laser processing apparatus that can be applied for crystallization. FIG. 6 shows a laser oscillation device 301, a shutter 302, high conversion mirrors 303 to 306, a slit 307, cylindrical lenses 308 and 309, a mounting table 311, driving means 312 and 313 for displacing the mounting table 311 in the X and Y directions, A front view and a side view of the configuration of a laser processing apparatus comprising a control means 314 for controlling the drive means and an information processing means 315 for sending a signal to the laser oscillation apparatus 301 and the control means 314 based on a prestored program. It is shown.

シリンドリカルレンズ308、309により照射面の断面形状において線状に集光されるレーザ光は、載置台311上の基板320表面に対し斜めに入射させる。これは、非点収差などの収差により焦点位置がずれ、照射面またはその近傍において線状の集光面を形成することができる。シリンドリカルレンズ308、309は合成石英製とすれば、高い透過率が得られ、レンズの表面に施されるコーティングは、レーザ光の波長に対する透過率が99%以上を実現するために適用される。勿論、照射面の断面形状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。いずれにしても、短軸と長軸の比が、1対10〜1対100の範囲に含まれるものを指している。また、波長変換素子310は基本波に対する高調波を得るために備えられている。   Laser light condensed linearly in the cross-sectional shape of the irradiation surface by the cylindrical lenses 308 and 309 is incident on the surface of the substrate 320 on the mounting table 311 obliquely. This is because the focal position shifts due to aberrations such as astigmatism, and a linear condensing surface can be formed at or near the irradiated surface. If the cylindrical lenses 308 and 309 are made of synthetic quartz, a high transmittance can be obtained, and the coating applied to the surface of the lens is applied in order to realize a transmittance of 99% or more with respect to the wavelength of the laser beam. Of course, the cross-sectional shape of the irradiation surface is not limited to a linear shape, and may be an arbitrary shape such as a rectangular shape, an elliptical shape, or an oval shape. In any case, the ratio of the short axis to the long axis is included in the range of 1:10 to 1: 100. Further, the wavelength conversion element 310 is provided for obtaining a harmonic with respect to the fundamental wave.

上述の如く、レーザ発振装置は矩形ビーム固体レーザ発振装置が適用され、特に好ましくは、スラブレーザ発振装置が適用される。或いは、YAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザ発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使用される。その他にも、連続発振可能な気体レーザ発振装置、固体レーザ発振装置を適用することもできる。連続発振固体レーザ発振装置としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使ったレーザ発振装置を適用する。
発振波長の基本波はドープする材料によっても異なるが、1μmから2μmの波長で発振する。より高い出力を得る為には、ダイオード励起の固体レーザ発振装置が適用され、カスケード接続されていても良い。
As described above, a rectangular beam solid-state laser oscillation device is applied as the laser oscillation device, and a slab laser oscillation device is particularly preferably applied. Alternatively, a slab structure amplifier may be combined with a solid-state laser oscillation device using a crystal in which Nd, Tm, and Ho are doped in a crystal such as YAG, YVO 4 , YLF, and YAlO 3 . As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. In addition, a gas laser oscillation device and a solid-state laser oscillation device capable of continuous oscillation can also be applied. As the continuous wave solid-state laser oscillator, a laser oscillator using a crystal in which Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm is doped into a crystal such as YAG, YVO 4 , YLF, or YAlO 3 is applied.
The fundamental wave of the oscillation wavelength varies depending on the material to be doped, but oscillates at a wavelength of 1 μm to 2 μm. In order to obtain a higher output, a diode-pumped solid state laser oscillation device may be applied and cascaded.

また、載置台311を駆動手段312、313により二軸方向に動かすことにより基板320のレーザ処理を可能としている。一方の方向への移動は基板320の一辺の長さよりも長い距離を1〜200cm/sec、好ましくは5〜50cm/secの等速度で連続的に移動させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステップ移動させることが可能となっている。レーザ発振装置301の発振と、載置台311は、マイクロプロセッサを搭載した情報処理手段315により同期して作動するようになっている。   Further, the substrate 320 can be laser-processed by moving the mounting table 311 in the biaxial direction by the driving units 312 and 313. The movement in one direction can be continuously performed at a constant speed of 1 to 200 cm / sec, preferably 5 to 50 cm / sec, over a distance longer than the length of one side of the substrate 320, and the other side is a line. It is possible to discontinuously step the distance as much as the longitudinal direction of the beam. The oscillation of the laser oscillation device 301 and the mounting table 311 are operated in synchronism with an information processing means 315 equipped with a microprocessor.

載置台311は図中で示すX方向に直線運動をすることにより、固定された光学系から照射されるレーザ光で基板全面の処理を可能としている。位置検出手段316は基板320がレーザ光の照射位置にあることを検出して、その信号を情報処理手段315に伝送し、情報処理手段315によりレーザ発振装置301の発振動作とのタイミングを同期させている。つまり、基板320がレーザ光の照射位置にない時は、レーザの発振を止め、その寿命を延長させている。   The mounting table 311 linearly moves in the X direction shown in the drawing, so that the entire surface of the substrate can be processed with a laser beam emitted from a fixed optical system. The position detection means 316 detects that the substrate 320 is at the irradiation position of the laser beam, transmits the signal to the information processing means 315, and synchronizes the timing with the oscillation operation of the laser oscillation device 301 by the information processing means 315. ing. In other words, when the substrate 320 is not at the irradiation position of the laser beam, the laser oscillation is stopped and the lifetime is extended.

このような構成のレーザ照射装置により基板320に照射されるレーザ光は、図中に示すX方向又はY方向に相対移動させることにより半導体膜の所望の領域または全面を処理することができる。   The laser light applied to the substrate 320 by the laser irradiation apparatus having such a structure can process a desired region or the entire surface of the semiconductor film by relatively moving in the X direction or the Y direction shown in the drawing.

以上のように、非晶質半導体膜に連続発振レーザ光を照射する結晶化において、下地絶縁膜に段差形状を設けることにより、その部分に結晶化に伴う歪み又は応力を集中させることができ、活性層とする結晶性半導体にその歪み又は応力がかからないようにすることができる。歪み又は応力から開放された結晶性半導体膜にチャネル形成領域が配設されるようにTFTを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。   As described above, in crystallization of irradiating the amorphous semiconductor film with continuous wave laser light, by providing a stepped shape in the base insulating film, strain or stress accompanying crystallization can be concentrated on that portion, The crystalline semiconductor used as the active layer can be prevented from being strained or stressed. By forming a TFT so that a channel formation region is disposed in a crystalline semiconductor film free from strain or stress, it becomes possible to improve current drive capability at high speed and improve device reliability. Is also possible.

また、図20を用いて、本発明で用いられるレーザ光の照射方法について説明する。   In addition, a laser light irradiation method used in the present invention will be described with reference to FIG.

まず、図20(A)に示すように基板上に絶縁膜からなる第1の下地膜9101を形成する。そして、第1の下地膜9101上に矩形状の絶縁膜からなる第2の下地膜9102が形成され、第1及び第2の下地膜9101、9102を覆うように、第3の下地膜9103が形成されている。本実施の形態では、第1の下地膜9101として窒化珪素を用い、第2の下地膜9102として酸化珪素を用い、第3の絶縁膜9103として酸化珪素膜を用いた。なお第1乃至第3の下地膜9101〜9103の材料はこれに限定されず、後の工程における熱処理に耐え得る材料で、なおかつ後に形成される半導体膜に、TFTの特性に悪影響を与えうるアルカリ金属が混入するのを防ぐことができ、凹凸を形成することができる絶縁膜であれば良い。なおこの凹凸の形成の仕方については、後段において詳しく説明する。また、これらの他の絶縁膜を用いても良い。また2つ以上の膜の
積層構造であってもよい。
First, as shown in FIG. 20A, a first base film 9101 made of an insulating film is formed over a substrate. Then, a second base film 9102 made of a rectangular insulating film is formed over the first base film 9101, and the third base film 9103 is formed so as to cover the first and second base films 9101 and 9102. Is formed. In this embodiment mode, silicon nitride is used as the first base film 9101, silicon oxide is used as the second base film 9102, and a silicon oxide film is used as the third insulating film 9103. Note that the material of the first to third base films 9101 to 9103 is not limited to this, and is an alkali that can withstand heat treatment in a later step and can adversely affect the characteristics of the TFT in a semiconductor film to be formed later. Any insulating film can be used as long as it can prevent metal from being mixed and can form unevenness. The method for forming the unevenness will be described in detail later. Further, these other insulating films may be used. Alternatively, a stacked structure of two or more films may be used.

そして図20では第1乃至第3の下地膜を区別して示しているが、3つの下地膜を合わせて下地膜9104と総称する。なお、本実施の形態では3つの下地膜を使って凹凸を有する下地膜9104を形成しているが、本発明で用いる下地膜の構成はこれに限定されない。   In FIG. 20, the first to third base films are distinguished from each other, but the three base films are collectively referred to as a base film 9104. Note that although the base film 9104 having unevenness is formed using three base films in this embodiment mode, the structure of the base film used in the present invention is not limited thereto.

このとき、下地膜9104と同時に、下地膜の一部を利用してマーカーを形成するようにしても良い。   At this time, the marker may be formed using a part of the base film simultaneously with the base film 9104.

基板(図示せず)は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。   The substrate (not shown) may be any material that can withstand the processing temperature of the subsequent process. For example, a quartz substrate, a silicon substrate, a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a metal substrate, or a stainless substrate. A substrate having an insulating film formed on the surface can be used. Further, a plastic substrate having heat resistance enough to withstand the processing temperature may be used.

次に、下地膜9104を覆うように、半導体膜9105を形成する。半導体膜9105は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。また珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。また、第3の下地膜9103を成膜した後、大気開放せずに連続的に成膜することで、半導体膜と下地膜との間に不純物が混入するのを防ぐことができる。   Next, a semiconductor film 9105 is formed so as to cover the base film 9104. The semiconductor film 9105 can be formed by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). Note that the semiconductor film may be an amorphous semiconductor film, a microcrystalline semiconductor film, or a crystalline semiconductor film. In addition to silicon, silicon germanium may be used. In addition, after the third base film 9103 is formed, the film is continuously formed without being exposed to the atmosphere, so that impurities can be prevented from being mixed between the semiconductor film and the base film.

なお、下地膜9104の凸部の形状及びそのサイズついては、設計者が適宜設定することができるが、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こさない程度の厚さに設定する必要がある。   Note that the shape and size of the convex portion of the base film 9104 can be set as appropriate by the designer, but the semiconductor film to be formed later is set to a thickness that does not cause film breakage in the vicinity of the edge of the convex portion. There is a need to.

次に、図20(B)に示すように、半導体膜9105にレーザ光を照射する。レーザ光の照射により、半導体膜9105は一次的に溶融し、白抜きの矢印で示したように、凸部の上部から凹部に向かってその体積が移動する。そして表面が平坦化され、なおかつ結晶性が高められた半導体膜(LC後)9106が形成される。レーザ光のエネルギー密度は、レーザビームのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分(リッジ)が出現する。そのため、レーザ光のレーザビームの軌跡のエッジと、チャネル形成領域となる部分または半導体膜9105の凹部上に位置する部分とが重ならないように照射する。   Next, as illustrated in FIG. 20B, the semiconductor film 9105 is irradiated with laser light. By irradiation with the laser light, the semiconductor film 9105 is temporarily melted, and its volume moves from the upper part of the convex part toward the concave part as indicated by the white arrow. Then, a semiconductor film (after LC) 9106 having a planarized surface and improved crystallinity is formed. The energy density of the laser beam is low in the vicinity of the edge of the laser beam. Therefore, crystal grains are small in the vicinity of the edge, and a protruding portion (ridge) appears along the crystal grain boundary. Therefore, the irradiation is performed so that the edge of the locus of the laser beam of the laser light does not overlap with the portion that becomes the channel formation region or the portion that is located on the concave portion of the semiconductor film 9105.

なおレーザ光の走査方向は、下地膜9104の凸部の長手方向と平行になるように定める。   Note that the scanning direction of the laser light is determined to be parallel to the longitudinal direction of the convex portion of the base film 9104.

本発明では公知のレーザを用いることができる。レーザ光は連続発振であることが望ましいが、パルス発振であってもある程度本発明の効果を得ることができると考えられる。レーザは、気体レーザもしくは固体レーザを用いることができる。気体レーザとして、エキシマレーザ、Arレーザ、Krレーザなどがあり、固体レーザとして、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、Y23レーザなどが挙げられる。固体レーザとしては、Cr、Nd、Er、Ho、Ce、Co、Ti、Yb又はTmがドーピングされたYAG、YVO4、YLF、YAlO3などの結晶を使ったレーザが適用される。当該レーザの基本波はドーピングする材料によって異なり、1μm前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。 In the present invention, a known laser can be used. Although it is desirable that the laser light be continuous oscillation, it is considered that the effect of the present invention can be obtained to some extent even if it is pulse oscillation. As the laser, a gas laser or a solid-state laser can be used. Examples of the gas laser include an excimer laser, an Ar laser, and a Kr laser. As the solid laser, a YAG laser, a YVO 4 laser, a YLF laser, a YAlO 3 laser, a glass laser, a ruby laser, an alexandrite laser, a Ti: sapphire laser, and a Y 2 laser. For example, an O 3 laser may be used. As the solid-state laser, a laser using a crystal such as YAG, YVO 4 , YLF, or YAlO 3 doped with Cr, Nd, Er, Ho, Ce, Co, Ti, Yb, or Tm is applied. The fundamental wave of the laser differs depending on the material to be doped, and a laser beam having a fundamental wave of about 1 μm can be obtained. The harmonic with respect to the fundamental wave can be obtained by using a nonlinear optical element.

またさらに、固体レーザから発せられらた赤外レーザ光を非線形光学素子でグリーンレーザ光に変換後、さらに別の非線形光学素子によって得られる紫外レーザ光を用いることもできる。   Furthermore, after converting infrared laser light emitted from a solid-state laser into green laser light by a nonlinear optical element, ultraviolet laser light obtained by another nonlinear optical element can also be used.

半導体膜(LC後)9106は、レーザ光の照射による体積移動により、下地膜9104の凹部上において膜厚が厚くなり、逆に凸部上において膜厚が薄くなっている。そのため応力によって凸部上に粒界9149が発生しやすく、逆に凹部上においてはほぼ結晶性の良い状態が得られる。なお、凹部上において半導体膜(LC後)9106が必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても結晶粒が大きいので、結晶性は比較的優れたものとなっている。   The semiconductor film (after LC) 9106 has a large thickness on the concave portion of the base film 9104 and conversely has a thin film thickness on the convex portion due to volume movement due to laser light irradiation. Therefore, a grain boundary 9149 is likely to be generated on the convex portion due to the stress, and on the contrary, a substantially crystalline state is obtained on the concave portion. Note that the semiconductor film (after LC) 9106 does not necessarily include a grain boundary over the recess. However, even if there are grain boundaries, the crystal grains are large, so that the crystallinity is relatively excellent.

次に、半導体膜(LC後)9106の表面をエッチングしていき、下地膜9104の凸部上面を露出させる。なお本実施の形態では、下地膜9104の凸部上面を露出させるように、半導体膜(LC後)9106をエッチングする。そして、図20(C)に示すように、下地膜9104の凹部に結晶性半導体膜(アイランド)9107が形成される。   Next, the surface of the semiconductor film (after LC) 9106 is etched to expose the upper surface of the convex portion of the base film 9104. Note that in this embodiment mode, the semiconductor film (after LC) 9106 is etched so that the upper surface of the convex portion of the base film 9104 is exposed. Then, as shown in FIG. 20C, a crystalline semiconductor film (island) 9107 is formed in the recess of the base film 9104.

上述した一連の工程によって得られたアイランドをTFTの活性層、より望ましくはTFTのチャネル形成領域として用いることで、TFTのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凹部または凸部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。   By using the island obtained by the above-described series of steps as an active layer of the TFT, more preferably as a channel formation region of the TFT, it is possible to prevent the formation of a grain boundary in the TFT channel formation region. Therefore, it is possible to prevent the mobility of the TFT from being significantly reduced, the on-current is reduced, and the off-current is increased. It should be noted that the designer can appropriately determine the extent to be removed by patterning as the vicinity of the edge of the concave portion or convex portion.

以下、本発明の実施例について説明する。   Examples of the present invention will be described below.

本実施例は、開口部を有する下地絶縁膜上に結晶性珪素膜を形成し、その開口部に充填された充填領域にチャネル形成領域が配設されるTFTを作製する一例を示す。   This embodiment shows an example in which a crystalline silicon film is formed over a base insulating film having an opening, and a TFT in which a channel formation region is provided in a filling region filled in the opening is shown.

図7において、ガラス基板601上に100nmの窒酸化珪素膜でなる第1絶縁膜602を形成する。その上に酸化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する第2絶縁膜603を形成する。酸化珪素膜はプラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度400℃とし、高周波(13.56MHz)電力密度0.6W/cm2で放電させ150nmの厚さに堆積し、その後エッチングにより開口部604a、604bを形成する。 In FIG. 7, a first insulating film 602 made of a 100 nm silicon oxynitride film is formed on a glass substrate 601. A silicon oxide film is formed thereon, and a second insulating film 603 having a rectangular pattern is formed by photolithography. The silicon oxide film is deposited with a thickness of 150 nm by mixing TEOS and O 2 by plasma CVD, discharging at a reaction pressure of 40 Pa, a substrate temperature of 400 ° C., and a high frequency (13.56 MHz) power density of 0.6 W / cm 2. Then, openings 604a and 604b are formed by etching.

尚、図7において(A)は上面図、(B)はA−A'線に対応する縦断面図、(C)はB−B'線に対応する縦断面図を示す。以降、図8〜図12は同様の扱いとする。   7A is a top view, FIG. 7B is a longitudinal sectional view corresponding to the line AA ′, and FIG. 7C is a longitudinal sectional view corresponding to the line BB ′. Hereinafter, FIGS. 8 to 12 are treated similarly.

そして図8で示すように第1絶縁膜602及び第2絶縁膜603を覆う非晶質珪素膜605を150nmの厚さで形成する。非晶質珪素膜605はプラズマCVD法でSiH4を原料気体として用い形成する。 Then, as shown in FIG. 8, an amorphous silicon film 605 covering the first insulating film 602 and the second insulating film 603 is formed with a thickness of 150 nm. The amorphous silicon film 605 is formed by plasma CVD using SiH 4 as a source gas.

そして、図9で示すように連続発振レーザ光を照射して結晶化させる。結晶化の条件は、連続発振モードのYVO4レーザ発振器を用い、その第2高調波(波長532nm)の出力5.5Wを長手方向に400μm、短手方向に50〜100μmに光学系にて長手方向に均一なエネルギー密度分布を有するように集光し、50cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±20%である。このようなレーザ光の照射は、図6で示す構成のレーザ処理装置を適用することができる。光学系にて集光したレーザ光は、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良い。結晶化はこの強度分布が長手方向において均一な領域で成されるようにし、これによりレーザ光の走査方向と平行な方向に結晶成長する効力を高めることができる。 Then, as shown in FIG. 9, it is crystallized by irradiation with continuous wave laser light. The crystallization condition is a continuous wave mode YVO 4 laser oscillator, and its second harmonic (wavelength 532 nm) output 5.5 W is longitudinally 400 μm in the longitudinal direction and 50-100 μm in the lateral direction by the optical system. The light is condensed so as to have a uniform energy density distribution in the direction, and is crystallized by scanning at a speed of 50 cm / sec. A uniform energy density distribution does not exclude anything that is completely constant, but the allowable range in the energy density distribution is ± 20%. A laser processing apparatus having the configuration shown in FIG. 6 can be applied to such laser light irradiation. The laser beam condensed by the optical system may have a region where the intensity distribution is uniform in the longitudinal direction and the distribution in the lateral direction. Crystallization allows the intensity distribution to be formed in a uniform region in the longitudinal direction, thereby increasing the effectiveness of crystal growth in a direction parallel to the laser beam scanning direction.

この条件でレーザ光を照射することにより、非晶質珪素膜は瞬間的に溶融し溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部(凹部)に凝集し固化する。これにより、開口部604a、604bを充填する形態で結晶性半導体膜606が形成される。   By irradiating laser light under these conditions, the amorphous silicon film is instantaneously melted and crystallization proceeds while the molten zone moves. The molten silicon is agglomerated and solidified in the opening (concave portion) due to surface tension. As a result, the crystalline semiconductor film 606 is formed so as to fill the openings 604a and 604b.

その後図10に示すように、少なくとも開口部604a、604bに結晶性半導体膜が残存するようにマスクパターンを形成してエッチング処理を施し、チャネル形成領域を含む島状の半導体領域607、608を形成する。   Thereafter, as shown in FIG. 10, a mask pattern is formed so that the crystalline semiconductor film remains in at least the openings 604a and 604b, and etching is performed to form island-shaped semiconductor regions 607 and 608 including a channel formation region. To do.

図11は、半導体領域607、608の上層側にゲート絶縁膜609、ゲート電極610、611が形成された状態を示している。ゲート絶縁膜609は80nmの酸化珪素膜をプラズマCVD法で形成すれば良い。ゲート電極610、611はタングステン又はタングステンを含有する合金で形成する。このような構造とすることにより、開口部604a、604bを充填する島状の半導体領域にチャネル形成領域を設けることができる。   FIG. 11 shows a state where the gate insulating film 609 and the gate electrodes 610 and 611 are formed on the upper layer side of the semiconductor regions 607 and 608. As the gate insulating film 609, an 80 nm silicon oxide film may be formed by a plasma CVD method. The gate electrodes 610 and 611 are formed using tungsten or an alloy containing tungsten. With such a structure, a channel formation region can be provided in the island-shaped semiconductor region that fills the openings 604a and 604b.

以降、ソース及びドレイン領域、低濃度ドレイン領域等を適宜形成すればTFTを完成させることができる。   Thereafter, the TFT can be completed by appropriately forming the source and drain regions, the low-concentration drain region, and the like.

実施例1と同様な工程で形成されるものであるが、図12で示すように、第2絶縁膜603に形成する開口部の形状を、細長い短冊状の領域とそれと連接する領域とで形成し、その開口部604cに合わせて結晶性珪素膜で成る島状の半導体領域620を形成し、ゲート絶縁膜621、ゲート電極622を形成することにより、シングルゲート・マルチチャネル型のTFTを形成することができる。   Although formed in the same process as in the first embodiment, as shown in FIG. 12, the shape of the opening formed in the second insulating film 603 is formed by an elongated strip-shaped region and a region connected thereto. Then, an island-shaped semiconductor region 620 made of a crystalline silicon film is formed in accordance with the opening 604c, and a gate insulating film 621 and a gate electrode 622 are formed, thereby forming a single-gate / multi-channel TFT. be able to.

実施例2において、第2絶縁膜を非晶質半導体膜の厚さよりも厚く形成し、例えば350nmで形成することで、図13に示すように、結晶性半導体膜で形成される島状の半導体領域620を開口部604dに完全に埋め込むことができる。そして、ゲート絶縁膜621及びゲート電極622を同様に形成すればシングルゲート・マルチチャネル型のTFTを形成することができる。   In Example 2, the second insulating film is formed thicker than the amorphous semiconductor film, for example, at 350 nm, thereby forming an island-shaped semiconductor formed of a crystalline semiconductor film as shown in FIG. Region 620 can be completely embedded in opening 604d. When the gate insulating film 621 and the gate electrode 622 are formed in the same manner, a single-gate / multi-channel TFT can be formed.

図14はシングルゲート・マルチチャネル型のTFTの他の一例を示している。基板601上に第1絶縁膜602、第2絶縁膜603、島状の半導体領域630、ゲート絶縁膜631、ゲート電極632は実施例1乃至3と同様に形成するものである。図14において異なる部分は、第2絶縁膜603で形成される開口部604eの他に、島状の半導体領域630が形成された後において、チャネル形成領域が形成される当該半導体領域の周辺の第2絶縁膜を除去して第2の開口部625を形成している点にある。   FIG. 14 shows another example of a single-gate / multi-channel TFT. The first insulating film 602, the second insulating film 603, the island-shaped semiconductor region 630, the gate insulating film 631, and the gate electrode 632 are formed over the substrate 601 in the same manner as in the first to third embodiments. 14 is different from the opening 604e formed by the second insulating film 603 in the periphery of the semiconductor region where the channel formation region is formed after the island-shaped semiconductor region 630 is formed. The second opening 625 is formed by removing the two insulating films.

チャネル形成領域付近の形態を図14(D)に拡大図として示すが、島状の半導体領域630の側面及び上面に接してゲート絶縁膜631が形成され、それを覆う形でゲート電極632が形成されることになり、この場合チャネル形成領域は半導体領域630の上部634と側面部635の両方に形成されることになる。これにより空乏化領域を増やすことができ、TFTの電流駆動能力を向上させることができる。   FIG. 14D shows an enlarged view of the vicinity of the channel formation region. A gate insulating film 631 is formed in contact with a side surface and an upper surface of the island-shaped semiconductor region 630, and a gate electrode 632 is formed so as to cover the gate insulating film 631. In this case, the channel formation region is formed in both the upper portion 634 and the side surface portion 635 of the semiconductor region 630. As a result, the depletion region can be increased, and the current drive capability of the TFT can be improved.

本発明は様々な半導体装置に適用できるものであり、実施例1乃至4に基づいて作製される表示パネルの形態を説明する。   The present invention can be applied to various semiconductor devices, and the mode of a display panel manufactured based on Examples 1 to 4 will be described.

図15において、基板900には画素部902、ゲート信号側駆動回路901a、901b、データ信号側駆動回路901c、入力端子935、配線又は配線群917が備えられている。シールパターン940はゲート信号側駆動回路901a、901b、データ信号側駆動回路901c及び当該駆動回路部と入力端子935とを接続する配線又は配線群917と一部が重なっていても良い。このようにすると、表示パネルの額縁領域(画素部の周辺領域)の面積を縮小させることができる。入力端子935には、FPC936が固着されている。   In FIG. 15, a substrate 900 includes a pixel portion 902, gate signal side driver circuits 901a and 901b, a data signal side driver circuit 901c, an input terminal 935, and a wiring or a wiring group 917. The seal pattern 940 may partially overlap with the gate signal side driving circuits 901a and 901b, the data signal side driving circuit 901c, and the wiring or wiring group 917 connecting the driving circuit portion and the input terminal 935. In this way, the area of the frame region (the peripheral region of the pixel portion) of the display panel can be reduced. An FPC 936 is fixed to the input terminal 935.

さらに、本発明のTFTを用いてマイクロプロセッサ、メモリ、又はメディアプロセッサ/DSP(Digital Signal Processor)等が形成されたチップ950が実装されていても良い。これらの機能回路は、画素部902、ゲート信号側駆動回路901a、901b、データ信号側駆動回路901cとは異なるデザインルールで形成されるものであり、具体的には1μm以下のデザインルールが適用される。実装の方法に限定はなくCOG方式等が適用されている。   Further, a chip 950 in which a microprocessor, a memory, a media processor / DSP (Digital Signal Processor), or the like is formed using the TFT of the present invention may be mounted. These functional circuits are formed with design rules different from those of the pixel portion 902, the gate signal side drive circuits 901a and 901b, and the data signal side drive circuit 901c. Specifically, a design rule of 1 μm or less is applied. The There is no limitation on the mounting method, and a COG method or the like is applied.

実施例1〜4で示すTFTは画素部902のスイッチング素子として、さらにゲート信号側駆動回路901a、901b、データ信号側駆動回路901cを構成する能動素子として適用することができる。   The TFTs shown in Embodiments 1 to 4 can be applied as switching elements of the pixel portion 902 and as active elements constituting the gate signal side driver circuits 901a and 901b and the data signal side driver circuit 901c.

図16は画素部902の一画素の構成を示す一例であり、TFT801〜803が備えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチング用、リセット用、駆動用のTFTである。   FIG. 16 shows an example of the configuration of one pixel in the pixel portion 902, which includes TFTs 801 to 803. These are switching TFTs, reset TFTs, and driving TFTs for controlling light emitting elements and liquid crystal elements included in the pixels.

これらのTFTのチャネル形成領域を含む島状の半導体領域812〜814は、その下層に形成されている下地絶縁膜の開口809〜811に合わせて形成されている。島状の半導体領域812〜814は実施例1〜5に基づいて形成することができる。島状の半導体領域812〜814の上層には、ゲート線815〜817が形成され、パッシベーション膜及び平坦化膜を介して信号線818、電源線819、その他各種配線820、821及び画素電極823が形成されている。   The island-shaped semiconductor regions 812 to 814 including the channel forming regions of these TFTs are formed in accordance with the openings 809 to 811 of the base insulating film formed in the lower layer. The island-shaped semiconductor regions 812 to 814 can be formed based on Examples 1 to 5. Gate lines 815 to 817 are formed above the island-shaped semiconductor regions 812 to 814, and a signal line 818, a power supply line 819, other various wirings 820 and 821, and a pixel electrode 823 are provided through a passivation film and a planarization film. Is formed.

このように、本発明は何ら影響を与えることなく表示パネルを完成させることができる。   Thus, the present invention can complete the display panel without any influence.

本実施例では、本発明の半導体装置に用いられる、互いに分離した複数のチャネル形成領域を有する、所謂マルチチャネル型のTFTの作製工程について述べる。   In this embodiment, a manufacturing process of a so-called multi-channel TFT having a plurality of channel formation regions separated from each other used in the semiconductor device of the present invention will be described.

まず図21(A)に示すように、絶縁表面上に凸部を有する下地膜9120を形成する。なお、図21(A)のA−A’における断面図を図21(B)に示し、図21(A)のB−B’における断面図を図21(C)に示す。   First, as illustrated in FIG. 21A, a base film 9120 having a convex portion is formed over an insulating surface. Note that FIG. 21B is a cross-sectional view taken along A-A ′ in FIG. 21A, and FIG. 21C is a cross-sectional view taken along B-B ′ in FIG.

本実施例では、実施の形態において示したのと同じ構成を有する下地膜9120を用いる。下地膜9120は、3つの下地膜からなり、まず窒化珪素からなる第1の下地膜9121上に、矩形状の酸化珪素から成る第2の下地膜9122が形成されており、第1及び第2の下地膜9121、9122を覆うように、酸化珪素からなる第3の下地膜9123が形成されている。本実施例では、第1乃至第3の下地膜9121〜9123で下地膜9120が形成されている。そして下地膜9120の凸部9124は、矩形状の第2の絶縁膜9122と、第3の絶縁膜9123のうち第1の絶縁膜9121ではなく第2の絶縁膜9122に接している部分と、で構成されている。   In this example, a base film 9120 having the same structure as that shown in the embodiment mode is used. The base film 9120 includes three base films. First, a second base film 9122 made of rectangular silicon oxide is formed on a first base film 9121 made of silicon nitride. A third base film 9123 made of silicon oxide is formed so as to cover the base films 9121 and 9122. In this embodiment, the base film 9120 is formed of the first to third base films 9121 to 9123. The convex portion 9124 of the base film 9120 includes a rectangular second insulating film 9122 and a portion of the third insulating film 9123 that is in contact with the second insulating film 9122 instead of the first insulating film 9121. It consists of

なお、凸部9124の形状及びそのサイズついては、設計者が適宜設定することができるが、後に形成される半導体膜が凸部9124のエッジ近傍において膜切れを起こさない程度の厚さに設定する必要がある。本実施例では凸部9124の高さを0.1〜1μm程度にする。   Note that the shape and size of the convex portion 9124 can be set as appropriate by the designer, but it is necessary to set the thickness so that a semiconductor film to be formed later does not cause film breakage in the vicinity of the edge of the convex portion 9124. There is. In this embodiment, the height of the convex portion 9124 is set to about 0.1 to 1 μm.

なお、基板の歪がそのまま後に形成される下地膜の形状に影響を与えることになる。下地膜の歪は後に形成される半導体膜の結晶性の均一性を乱す原因になるので、基板の表面を、その歪の差が10nm以下に抑えられるように化学的機械的研磨法(CMP法)を用いて研磨したり、後の工程における加熱処理により基板が歪まないように、下地膜を形成する前に予め基板に加熱処理を施しておくと良い。   Note that the distortion of the substrate directly affects the shape of the underlying film to be formed later. Since distortion of the base film causes disorder in the uniformity of crystallinity of a semiconductor film to be formed later, a chemical mechanical polishing method (CMP method) is performed on the surface of the substrate so that the difference in distortion is suppressed to 10 nm or less. It is preferable to heat-treat the substrate in advance before forming the base film so that the substrate is not distorted by heat treatment in a later step.

そして、下地膜9120を覆って非晶質半導体膜9125を形成する。非単結晶半導体膜9125は、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)により成膜することができる。本実施例ではプラズマCVD法により300nmの非単結晶半導体膜9125を成膜した。   Then, an amorphous semiconductor film 9125 is formed so as to cover the base film 9120. The non-single-crystal semiconductor film 9125 can be formed by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). In this embodiment, a 300 nm non-single-crystal semiconductor film 9125 is formed by a plasma CVD method.

次に、図22(A)に示すように、非単結晶半導体膜9125にレーザ光を照射し、結晶化を行なう。なお、図22(B)は、図22(A)の破線A−A’における断面図に相当する。本実施例では連続発振のYVO4レーザを用い、50cm/secの走査速度で照射を行った。このとき、レーザ光の走査方向は、後に形成されるチャネル形成領域においてキャリアが移動する方向と同じ方向に揃える。本実施例では、白抜きの矢印で示したように、走査方向を矩形の凸部9124の長手方向に揃えてレーザ光を照射した。レーザ光の照射により、非単結晶半導体膜9125は溶融し、凸部9124上から凹部上に体積が移動し、結晶性半導体膜9126が形成される。 Next, as illustrated in FIG. 22A, the non-single-crystal semiconductor film 9125 is irradiated with laser light to be crystallized. Note that FIG. 22B corresponds to a cross-sectional view taken along dashed line AA ′ in FIG. In this embodiment, continuous wave YVO 4 laser was used and irradiation was performed at a scanning speed of 50 cm / sec. At this time, the scanning direction of the laser light is aligned with the same direction as the carrier moves in a channel formation region to be formed later. In this embodiment, as indicated by the white arrow, the laser beam is irradiated with the scanning direction aligned with the longitudinal direction of the rectangular projection 9124. By irradiation with laser light, the non-single-crystal semiconductor film 9125 is melted, and the volume of the non-single-crystal semiconductor film 9125 is transferred from the top of the convex portion 9124 to the concave portion, so that a crystalline semiconductor film 9126 is formed.

次に、図23(A)に示すように結晶性半導体膜9126をパターニングすることで、サブアイランド9127を形成する。なお、図23(B)は、図23(A)の破線A−A’における断面図に相当する。サブアイランド9127は、凸部9124間に形成される凹部上にその一部が存在する。目的とするマルチチャネル型TFTのチャネル形成領域は、結晶性半導体膜9126の凹部上に位置する部分を用いて形成されるので、そのチャネル形成領域の数、チャネル長、チャネル幅を考慮して、サブアイランド9127と凸部9124との位置関係を定めることが肝要である。   Next, the sub-island 9127 is formed by patterning the crystalline semiconductor film 9126 as shown in FIG. Note that FIG. 23B corresponds to a cross-sectional view taken along dashed line A-A ′ in FIG. A part of the sub-island 9127 exists on the concave portion formed between the convex portions 9124. The channel formation region of the target multi-channel TFT is formed using a portion located on the concave portion of the crystalline semiconductor film 9126. Therefore, in consideration of the number of channel formation regions, the channel length, and the channel width, It is important to define the positional relationship between the sub island 9127 and the convex portion 9124.

次に、図24(A)に示すようにサブアイランド9127を上面から、下地膜9120の凸部9124の上面を露出させる程度に除去することで、アイランド9128を形成する。なお、図24(B)は、図24(A)の破線A−A’における断面図に相当する。サブアイランド9127の上面からの除去は、どのような方法を用いて行っても良く、例えばエッチングにより行っても良いし、CMP法により行っても良い。   Next, as illustrated in FIG. 24A, the island 9128 is formed by removing the sub-island 9127 from the upper surface so as to expose the upper surface of the convex portion 9124 of the base film 9120. Note that FIG. 24B corresponds to a cross-sectional view taken along dashed line A-A ′ in FIG. The sub-island 9127 can be removed from the upper surface by any method, for example, by etching or by CMP.

このサブアイランド9127の上面からの除去により、凸部9124上の粒界が存在する部分が除去され、凸部9124間に相当する凹部の上には、粒界が殆ど存在しておらず、後にチャネル形成領域となる部分において結晶性に優れた半導体膜が残される。そして、図24(A)、(B)に示すような、チャネル形成領域の部分のみ分離したスリット状のアイランド9128が形成される。なお、ソース領域またはドレイン領域となる部分はチャネル形成領域ほど半導体膜の結晶性によるTFTの特性への影響が大きくない。そのため、ソース領域またはドレイン領域となる部分が、チャネル形成領域となる部分に比べて結晶性が芳しくなくても然程問題にはならない。   By removing the sub-island 9127 from the upper surface, a portion where the grain boundary on the convex portion 9124 exists is removed, and there is almost no grain boundary on the concave portion corresponding to the convex portion 9124. A semiconductor film having excellent crystallinity is left in a portion to be a channel formation region. Then, as shown in FIGS. 24A and 24B, slit-like islands 9128 are formed by separating only the channel formation region. Note that the portion serving as the source region or the drain region is less affected by the crystallinity of the semiconductor film on the TFT characteristics than the channel formation region. Therefore, even if the portion that becomes the source region or the drain region has less crystallinity than the portion that becomes the channel formation region, it does not matter so much.

次に、図25(A)に示すように、アイランド9128を用いてTFTを作製する。なお、TFTの構造及びその作製方法は様々である。図25(B)は、図25(A)の破線A−A’における断面図に相当し、図25(C)は、図25(A)の破線B−B’における断面図に相当し、図26(A)は、図25(A)の破線C−C’における断面図に相当し、図26(B)は、図25(A)の破線D−D’における断面図に相当する。   Next, as illustrated in FIG. 25A, a TFT is manufactured using an island 9128. Note that there are various TFT structures and manufacturing methods. 25B corresponds to a cross-sectional view taken along a broken line AA ′ in FIG. 25A, and FIG. 25C corresponds to a cross-sectional view taken along a broken line BB ′ in FIG. 26A corresponds to a cross-sectional view taken along broken line CC ′ in FIG. 25A, and FIG. 26B corresponds to a cross-sectional view taken along broken line DD ′ in FIG.

アイランド9128が有するチャネル形成領域9130は、ゲート絶縁膜9131を間に挟んでゲート電極9132と重なっている。またチャネル形成領域9130は、同じくアイランド9128が有する2つの不純物領域9133に挟まれている。なお、2つの不純物領域9133はソース領域又はドレイン領域として機能する。   A channel formation region 9130 included in the island 9128 overlaps with the gate electrode 9132 with the gate insulating film 9131 interposed therebetween. Further, the channel formation region 9130 is sandwiched between two impurity regions 9133 that are also included in the island 9128. Note that the two impurity regions 9133 function as a source region or a drain region.

そして、アイランド9128、ゲート絶縁膜9131及びゲート電極9132を覆って、第1の層間絶縁膜9134が形成されている。そして第1の層間絶縁膜9134を覆って、第2の層間絶縁膜9135が形成されている。なお、第1の層間絶縁膜9134は無機の絶縁膜であり、第2の層間絶縁膜9135が有する炭素等の不純物がアイランド9128に入るのを防ぐことができる。また第2の層間絶縁膜9135は有機樹脂膜であり、後に形成される配線が断線されないように、表面を平坦化する効果がある。   A first interlayer insulating film 9134 is formed so as to cover the island 9128, the gate insulating film 9131, and the gate electrode 9132. A second interlayer insulating film 9135 is formed so as to cover the first interlayer insulating film 9134. Note that the first interlayer insulating film 9134 is an inorganic insulating film, and impurities such as carbon included in the second interlayer insulating film 9135 can be prevented from entering the island 9128. The second interlayer insulating film 9135 is an organic resin film, and has an effect of planarizing the surface so that wirings to be formed later are not disconnected.

そして、ゲート絶縁膜9131、第1の層間絶縁膜9134及び第2の層間絶縁膜9135に形成されたコンタクトホールを介して、不純物領域9133に接続された配線9136が、第2の層間絶縁膜9135上に形成されている。   A wiring 9136 connected to the impurity region 9133 through a contact hole formed in the gate insulating film 9131, the first interlayer insulating film 9134, and the second interlayer insulating film 9135 is provided in the second interlayer insulating film 9135. Formed on top.

上記作製工程によって、互いに分離した複数のチャネル形成領域を有するTFTが完成する。このような構成にすることで、TFTを駆動させることで発生した熱を効率的に放熱することができる。   Through the above manufacturing process, a TFT having a plurality of channel formation regions separated from each other is completed. With such a configuration, heat generated by driving the TFT can be efficiently radiated.

なお本発明において、TFTの構造は図25に示したものに限定されない。また、チャネル形成領域の数は4つに限定されず、1つまたは4以外の数のチャネル形成領域を有していても良い。   In the present invention, the structure of the TFT is not limited to that shown in FIG. Further, the number of channel formation regions is not limited to four, and the number of channel formation regions may be one or a number other than four.

また、TFTの構造は上記構成に限定されず、例えば、図27に示すような構成を有していても良い。図27(A)に示すTFTは、2層の導電膜9140、9141からなるゲート電極を有している。該導電膜9140の上面及び導電膜9141の側面に接するように、絶縁膜からなるサイドウォール9142が形成されている。例えば導電膜9140としてTaN、導電膜9141としてWを用い、サイドウォール9142としてSiO2などを用いることができる。図27(B)に示すTFTは、2層の導電膜9144、9145からなるゲート電極を有している。該導電膜9144は不純物領域の一部と重なっている。 Further, the structure of the TFT is not limited to the above structure, and for example, it may have a structure as shown in FIG. The TFT illustrated in FIG. 27A includes a gate electrode including two layers of conductive films 9140 and 9141. A sidewall 9142 made of an insulating film is formed so as to be in contact with the upper surface of the conductive film 9140 and the side surface of the conductive film 9141. For example, TaN can be used as the conductive film 9140, W can be used as the conductive film 9141, and SiO 2 can be used as the sidewall 9142. The TFT illustrated in FIG. 27B includes a gate electrode including two conductive films 9144 and 9145. The conductive film 9144 overlaps part of the impurity region.

なお、上記工程において、レーザ光の照射後または結晶質珪素膜を下地膜の凸部9124が露出する程度にエッチングした後において、500〜600℃で1分から60分程度加熱することで、半導体膜内において生じている応力を緩和することができる。   In the above step, after the laser light irradiation or the crystalline silicon film is etched to such an extent that the convex portion 9124 of the base film is exposed, the semiconductor film is heated at 500 to 600 ° C. for about 1 to 60 minutes. The stress generated inside can be relieved.

本発明では、絶縁膜の凹部上に位置する半導体膜を、TFTの活性層として積極的に用いることで、TFTのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってTFTの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。   In the present invention, the semiconductor film located on the recess of the insulating film is positively used as the active layer of the TFT, so that it is possible to prevent the formation of a grain boundary in the TFT channel formation region. It is possible to prevent the mobility of the TFT from being significantly lowered, the on-current is reduced, and the off-current is increased.

本実施例では、実施例6とは工程順序が異なる、アイランドの作製方法について説明する。なお、各工程の詳しい説明については、実施例6を参照する。   In this example, a method for manufacturing an island, which is different in order of steps from Example 6, will be described. In addition, Example 6 is referred for the detailed description of each process.

図28(A)に示すように、まず矩形状の凸部9301を有する下地膜を形成し、該下地膜上に非単結晶半導体膜9302を形成する。次に、該非単結晶半導体膜9302にレーザ光を照射し、結晶性半導体膜9303を形成する(図28(B))。   As shown in FIG. 28A, first, a base film having a rectangular projection 9301 is formed, and a non-single-crystal semiconductor film 9302 is formed over the base film. Next, the non-single-crystal semiconductor film 9302 is irradiated with laser light, so that a crystalline semiconductor film 9303 is formed (FIG. 28B).

次に、結晶性半導体膜9303を、凸部9301の上面が露出する程度まで、その表面から一部を除去していく。なお、本実施例ではエッチングを用いて除去を行い、除去後の結晶性半導体膜をここでは結晶性半導体膜(エッチング後)9304とする(図28(C))。   Next, part of the crystalline semiconductor film 9303 is removed from the surface thereof until the upper surface of the convex portion 9301 is exposed. Note that in this embodiment, the removal is performed by etching, and the crystalline semiconductor film after the removal is here a crystalline semiconductor film (after etching) 9304 (FIG. 28C).

次に、結晶性半導体膜(エッチング後)9304をパターニングし、アイランド9305を形成する(図28(D))。   Next, the crystalline semiconductor film (after etching) 9304 is patterned to form islands 9305 (FIG. 28D).

なお、上記工程において、レーザ光の照射後、結晶性半導体膜を下地膜の凸部が露出する程度にエッチングした後またはアイランドを形成した後において、500〜600℃で1分から60分程度加熱することで、半導体膜内において生じている応力を緩和することができる。   Note that in the above step, after laser light irradiation, the crystalline semiconductor film is etched to the extent that the protrusions of the base film are exposed, or the island is formed, and then heated at 500 to 600 ° C. for about 1 to 60 minutes. Thus, the stress generated in the semiconductor film can be relaxed.

上記工程によって、アイランドを形成する前に、結晶性半導体膜を下地膜の凸部が露出する程度にエッチングすることで、アイランドの端部及び側面が一部エッチングによって除去されてしまうのを防ぐことができる。   By the above process, before the island is formed, the crystalline semiconductor film is etched to such an extent that the convex portion of the base film is exposed, thereby preventing the end portion and the side surface of the island from being partially removed by etching. Can do.

本実施例では、実施例6、7とは工程順序が異なる、アイランドの作製方法について説明する。なお、各工程の詳しい説明については、実施例6を参照する。   In this example, an island manufacturing method in which the process order is different from those in Examples 6 and 7 will be described. In addition, Example 6 is referred for the detailed description of each process.

図29(A)に示すように、まず矩形状の凸部9311を有する下地膜を形成し、該下地膜上に非単結晶半導体膜9312を形成する。   As shown in FIG. 29A, first, a base film having a rectangular protrusion 9311 is formed, and a non-single-crystal semiconductor film 9312 is formed over the base film.

次に、非単結晶半導体膜9312をパターニングし、サブアイランド9313を形成する(図29(B))。   Next, the non-single-crystal semiconductor film 9312 is patterned to form a sub-island 9313 (FIG. 29B).

次に、該サブアイランド9313にレーザ光を照射し、結晶化させる。本実施例では結晶化後のサブアイランドをサブアイランド(結晶化後)9314とする(図29(C))。   Next, the sub-island 9313 is irradiated with laser light to be crystallized. In this embodiment, the sub-island after crystallization is defined as a sub-island (after crystallization) 9314 (FIG. 29C).

次に、サブアイランド(結晶化後)9314を、凸部9311の上面が露出する程度まで、その表面から一部を除去していく。なお、本実施例ではエッチングを用いて除去を行い、アイランド9315を形成する(図29(D))。   Next, a part of the sub-island (after crystallization) 9314 is removed from the surface thereof until the upper surface of the convex portion 9311 is exposed. Note that in this embodiment, removal is performed using etching to form an island 9315 (FIG. 29D).

なお、上記工程において、レーザ光の照射後またはアイランドを形成した後において、500〜600℃で1分から60分程度加熱することで、半導体膜内において生じている応力を緩和することができる。   Note that in the above steps, after laser light irradiation or island formation, the stress generated in the semiconductor film can be reduced by heating at 500 to 600 ° C. for about 1 to 60 minutes.

本実施例では、複数の凸部を用いて、マルチチャネル型のTFTと、チャネル形成領域を1つだけ有するシングルチャネル型のTFTとを形成する例について説明する。   In this embodiment, an example in which a multi-channel TFT and a single-channel TFT having only one channel formation region are formed using a plurality of convex portions will be described.

図30(A)に、矩形状の複数の凸部9330を有する下地膜を示す。該下地膜上に形成されたアイランドを用いたTFTを、図30(B)に示す。図30(B)では、4つのチャネル形成領域を有するマルチチャネル型TFT9331と、2つのチャネル形成領域を有するマルチチャネル型TFT9332と、シングルチャネル型TFT9333とを有している。   FIG. 30A shows a base film having a plurality of rectangular projections 9330. A TFT using an island formed over the base film is shown in FIG. In FIG. 30B, a multi-channel TFT 9331 having four channel formation regions, a multi-channel TFT 9332 having two channel formation regions, and a single-channel TFT 9333 are included.

各TFTは、チャネル形成領域が凸部9330間に位置する凹部上に形成されている。より好ましくは、チャネル形成領域と、LDD領域とが凸部9330間に位置する凹部上に形成されていることが望ましい。   Each TFT is formed on a concave portion in which a channel formation region is located between the convex portions 9330. More preferably, it is desirable that the channel formation region and the LDD region are formed on a recess located between the protrusions 9330.

本実施例は、実施例6〜8と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6-8.

本実施例では、半導体膜の結晶化に際し、レーザ光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせた例について説明する。触媒元素を用いる場合、特開平7−130652号公報、特開平8−78329号公報で開示された技術を用いることが望ましい。   In this embodiment, an example in which a laser light irradiation process and a semiconductor film crystallization process using a catalyst are combined in crystallization of a semiconductor film will be described. In the case of using a catalyst element, it is desirable to use the techniques disclosed in Japanese Patent Application Laid-Open Nos. 7-130652 and 8-78329.

まず図31(A)に示すように、凸部9350を有する下地膜9351上に、非単結晶半導体膜9352を成膜する。次に触媒元素を用いて非単結晶半導体膜9352を結晶化させる(図31(B))。例えば特開平7−130652号公報に開示されている技術を用いる場合、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を非単結晶半導体膜9352に塗布してニッケル含有層9353を形成し、500℃、1時間の脱水素工程の後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い、結晶性が高められた結晶性半導体膜9354を形成する。尚、使用可能な触媒元素は、ニッケル(Ni)以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)、と
いった元素を用いても良い。
First, as illustrated in FIG. 31A, a non-single-crystal semiconductor film 9352 is formed over a base film 9351 having a protrusion 9350. Next, the non-single-crystal semiconductor film 9352 is crystallized using a catalyst element (FIG. 31B). For example, in the case of using the technique disclosed in Japanese Patent Laid-Open No. 7-130652, a nickel-containing layer 9353 is formed by applying a nickel acetate salt solution containing 10 ppm of nickel in terms of weight to the non-single-crystal semiconductor film 9352, and 500 After the dehydrogenation step at 1 ° C. for 1 hour, heat treatment is performed at 500 to 650 ° C. for 4 to 12 hours, for example, 550 ° C. for 8 hours, so that a crystalline semiconductor film 9354 with improved crystallinity is formed. In addition to nickel (Ni), usable catalyst elements include germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt). ), Copper (Cu), gold (Au), or the like may be used.

そして、レーザ光照射により、NiSPCにより結晶化された結晶性半導体膜(NiSPC後)9354から、結晶性がさらに高められた結晶性半導体膜(LC後)9355が形成される(図31(C))。結晶性半導体膜(LC後)9355は、レーザ光の照射の際に一次的に溶融し、凸部9350の上部から凹部に向かって体積移動し、表面が平坦化される。そして、凸部9350上においてその膜厚が薄くなっており、応力によって粒界9356ができやすくなっている。   Then, a crystalline semiconductor film (after LC) 9355 with further improved crystallinity is formed from the crystalline semiconductor film (after NiSPC) 9354 crystallized by NiSPC by laser light irradiation (FIG. 31C). ). The crystalline semiconductor film (after LC) 9355 is primarily melted when irradiated with laser light, and moves in volume from the upper part of the convex part 9350 toward the concave part, so that the surface is flattened. And the film thickness is thin on the convex part 9350, The grain boundary 9356 is easy to be made with stress.

次に、結晶性半導体膜(LC後)9355中の触媒元素をゲッタリングする工程について説明する。なお本実施例ではゲッタリングをレーザ光の照射後に行なっているが、結晶性半導体膜(LC後)9355をエッチングしてから行っても良い。   Next, a step of gettering the catalytic element in the crystalline semiconductor film (after LC) 9355 will be described. Note that in this embodiment, gettering is performed after laser light irradiation, but may be performed after the crystalline semiconductor film (after LC) 9355 is etched.

結晶性半導体膜(LC後)9355に珪素を主成分とするバリア層9357を形成する(図31(D))。なお、このバリア層9357は極薄いものでよく、自然酸化膜であってもよいし、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜であってもよい。また、このバリア層9357として、炭素、即ち有機物の除去のために行われるヒドロ洗浄と呼ばれる表面処理に使用するオゾンを含む溶液で酸化させた酸化膜であってもよい。このバリア層9357は、主にエッチングストッパーとして用いるものである。また、このバリア層9357を形成した後、チャネルドープを行い、その後、強光を照射して活性化させてもよい。   A barrier layer 9357 containing silicon as a main component is formed in the crystalline semiconductor film (after LC) 9355 (FIG. 31D). Note that the barrier layer 9357 may be an extremely thin layer, and may be a natural oxide film, or may be an oxide film that is oxidized by generating ozone by irradiation of ultraviolet rays in an atmosphere containing oxygen. The barrier layer 9357 may be an oxide film oxidized with a solution containing ozone used for surface treatment called hydro-cleaning performed for removing carbon, that is, organic substances. This barrier layer 9357 is mainly used as an etching stopper. Further, after this barrier layer 9357 is formed, channel doping may be performed, and then activated by irradiation with strong light.

次いで、バリア層9357上にゲッタリング用の第1半導体膜9358を形成する。このゲッタリング用の第1半導体膜9358は非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。このゲッタリング用の第1半導体膜9358の膜厚は、5〜50nm、好ましくは10〜20nmとする。ゲッタリング用の第1半導体膜9358には、酸素(SIMS分析での濃度が5×1018atoms/cm3以上、好ましくは1×1019atoms/cm3以上)を含有させてゲッタリング効率を向上させることが望ましい。 Next, a first semiconductor film 9358 for gettering is formed over the barrier layer 9357. The first semiconductor film 9358 for gettering may be a semiconductor film having an amorphous structure or a semiconductor film having a crystal structure. The thickness of the first semiconductor film 9358 for gettering is 5 to 50 nm, preferably 10 to 20 nm. The first semiconductor film 9358 for gettering contains oxygen (concentration in SIMS analysis is 5 × 10 18 atoms / cm 3 or more, preferably 1 × 10 19 atoms / cm 3 or more) to improve the gettering efficiency. It is desirable to improve.

次に、ゲッタリング用の第1半導体膜9358上に希ガス元素を含む第2の半導体膜(ゲッタリングサイト)9359を形成する。このゲッタリング用の第2半導体膜9359はプラズマCVD法、減圧熱CVD法、またはスパッタ法を用いた非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。第2の半導体膜は、成膜段階で希ガス元素を含む半導体膜であってもよいし、希ガス元素を含んでいない半導体膜の成膜後に希ガス元素を添加してもよい。本実施例では成膜段階で希ガス元素を含むゲッタリング用の第2半導体膜9359を形成した後、さらに希ガス元素を選択的に添加してゲッタリング用の第2半導体膜9359を形成した例を示した。また、ゲッタリング用の第1半導体膜と第2半導体膜とを大気に触れることなく連続的に成膜してもよい。また、第1の半導体膜の膜厚と第2の半導体膜の膜厚との和は30〜200nm、例えば50nmとすればよい。   Next, a second semiconductor film (gettering site) 9359 containing a rare gas element is formed over the first semiconductor film 9358 for gettering. The second semiconductor film 9359 for gettering may be a semiconductor film having an amorphous structure using a plasma CVD method, a low pressure thermal CVD method, or a sputtering method, or a semiconductor film having a crystal structure. Also good. The second semiconductor film may be a semiconductor film containing a rare gas element in the film formation stage, or a rare gas element may be added after the formation of the semiconductor film not containing the rare gas element. In this embodiment, the second semiconductor film 9359 for gettering containing a rare gas element is formed in the film formation stage, and then the second semiconductor film 9359 for gettering is formed by selectively adding a rare gas element. An example is shown. Further, the first semiconductor film and the second semiconductor film for gettering may be continuously formed without being exposed to the atmosphere. Further, the sum of the thickness of the first semiconductor film and the thickness of the second semiconductor film may be 30 to 200 nm, for example, 50 nm.

本実施例は、ゲッタリング用の第1半導体膜9358によって、結晶性半導体膜(LC後)9355と第2の半導体膜9359との間隔を空けている。ゲッタリングの際、結晶性半導体膜(LC後)9355中に存在する金属等の不純物元素は、ゲッタリングサイトの境界付近に集まりやすい傾向があるため、本実施例のようにゲッタリング用の第1半導体膜9358によって、ゲッタリングサイトの境界を結晶性半導体膜(LC後)9355から遠ざけてゲッタリング効率を向上させることが望ましい。加えて、ゲッタリング用の第1半導体膜9358は、ゲッタリングの際、ゲッタリングサイトに含まれる不純物元素が拡散して第1の半導体膜の界面に達することがないようにブロッキングする効果も有している。また、ゲッタリング用の第1半導体膜9358は、希ガス元素を添加する場合、
結晶性半導体膜(LC後)9355にダメージを与えないように保護する効果も有している。
In this embodiment, a gap between the crystalline semiconductor film (after LC) 9355 and the second semiconductor film 9359 is provided by the first semiconductor film 9358 for gettering. At the time of gettering, impurity elements such as metals existing in the crystalline semiconductor film (after LC) 9355 tend to gather near the boundary of the gettering site. It is desirable to improve the gettering efficiency by moving the boundary of the gettering site away from the crystalline semiconductor film (after LC) 9355 by the one semiconductor film 9358. In addition, the first semiconductor film 9358 for gettering also has an effect of blocking the impurity element contained in the gettering site from diffusing and reaching the interface of the first semiconductor film during gettering. doing. In addition, the first semiconductor film 9358 for gettering includes a rare gas element,
It also has an effect of protecting the crystalline semiconductor film (after LC) 9355 from being damaged.

次いで、ゲッタリングを行う。ゲッタリングを行う工程としては、窒素雰囲気中で450〜800℃、1〜24時間、例えば550℃にて14時間の熱処理を行えばよい。また、熱処理に代えて強光を照射してもよい。また、加熱したガスを噴射して基板を加熱するようにしても良い。この場合、600℃〜800℃、より望ましくは650℃〜750℃で1〜60分加熱を行えば良く。時間を短縮化することができる。このゲッタリングにより、図31(D)中の矢印に示したように第2半導体膜9359に不純物元素が移動し、バリア層9357で覆われた結晶性半導体膜(LC後)9355に含まれる不純物元素の除去、または不純物元素の濃度の低減が行われる。このゲッタリングにより、含まれる不純物元素がほとんど存在しない、即ち膜中の不純物元素濃度が1×1018atoms/cm3以下、望ましくは1×1017atoms/cm3以下になるような結晶性半導体膜(ゲッタリング後)9360が形成される。 Next, gettering is performed. As a step of performing gettering, heat treatment may be performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, at 550 ° C. for 14 hours. Moreover, you may irradiate strong light instead of heat processing. Further, the substrate may be heated by injecting heated gas. In this case, heating may be performed at 600 ° C. to 800 ° C., more preferably at 650 ° C. to 750 ° C. for 1 to 60 minutes. Time can be shortened. By this gettering, the impurity element moves to the second semiconductor film 9359 as indicated by an arrow in FIG. 31D, and the impurity contained in the crystalline semiconductor film (after LC) 9355 covered with the barrier layer 9357 Element removal or impurity element concentration reduction is performed. By this gettering, a crystalline semiconductor in which almost no impurity element is present, that is, the impurity element concentration in the film is 1 × 10 18 atoms / cm 3 or less, preferably 1 × 10 17 atoms / cm 3 or less. A film (after gettering) 9360 is formed.

次いで、バリア層9357をエッチングストッパーとして、ゲッタリング用の第1半導体膜9358と、第2の半導体膜9359を選択的に除去する。   Next, the first semiconductor film 9358 for gettering and the second semiconductor film 9359 are selectively removed using the barrier layer 9357 as an etching stopper.

そしてバリア層9357をエッチング条件を変えて除去した後、図31(E)に示すように、凸部9350の上面を露出させる程度に結晶性半導体膜(ゲッタリング後)9360をエッチングし、エッチング後の結晶性半導体膜9361が凹部に形成される。   Then, after removing the barrier layer 9357 by changing the etching conditions, the crystalline semiconductor film (after gettering) 9360 is etched to the extent that the upper surface of the convex portion 9350 is exposed, as shown in FIG. The crystalline semiconductor film 9361 is formed in the recess.

なお、結晶化前の半導体膜に触媒元素を含む溶液を塗布した後に、SPCではなく、レーザ光の照射により結晶成長を行うようにしても良い。またゲッタリングは、特開平10−135468号公報または特開平10−135469号公報等に記載された技術を用いても良い。   Note that after applying a solution containing a catalytic element to the semiconductor film before crystallization, crystal growth may be performed by laser light irradiation instead of SPC. For the gettering, a technique described in JP-A-10-135468 or JP-A-10-135469 may be used.

なお本実施例ではレーザ光を照射した後にゲッタリングを行っているが、本発明はこの構成に限定されない。図31(E)のエッチングを行った後にゲッタリングをするようにしても良い。   In this embodiment, gettering is performed after laser light irradiation, but the present invention is not limited to this configuration. Gettering may be performed after the etching shown in FIG.

本実施例は、実施例6〜9と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6 to 9.

次に、本発明において用いられるレーザ照射装置の構成について、図32を用いて説明する。9151はレーザ発振装置である。図32では4つのレーザ発振装置を用いているが、レーザ照射装置が有するレーザ発振装置はこの数に限定されない。   Next, the structure of the laser irradiation apparatus used in the present invention will be described with reference to FIG. Reference numeral 9151 denotes a laser oscillation device. Although four laser oscillation devices are used in FIG. 32, the number of laser oscillation devices included in the laser irradiation device is not limited to this number.

なお、レーザ発振装置9151は、チラー9152を用いてその温度を一定に保つようにしても良い。チラー9152は必ずしも設ける必要はないが、レーザ発振装置9151の温度を一定に保つことで、出力されるレーザ光のエネルギーが温度によってばらつくのを抑えることができる。   Note that the laser oscillation device 9151 may use a chiller 9152 to keep the temperature constant. The chiller 9152 is not necessarily provided. However, by keeping the temperature of the laser oscillation device 9151 constant, it is possible to prevent the energy of the laser beam to be output from varying depending on the temperature.

また9154は光学系であり、レーザ発振装置9151から出力された光路を変更したり、そのレーザビームの形状を加工したりして、レーザ光を集光することができる。さらに、図32のレーザ照射装置では、光学系9154によって、複数のレーザ発振装置9151から出力されたレーザ光のレーザビームを互いに一部を重ね合わせることで、合成することができる。   Reference numeral 9154 denotes an optical system which can focus the laser light by changing the optical path output from the laser oscillation device 9151 or processing the shape of the laser beam. Further, in the laser irradiation apparatus of FIG. 32, the laser beams of the laser beams output from the plurality of laser oscillation apparatuses 9151 can be combined by the optical system 9154 by overlapping each other.

なお、レーザ光の進行方向を極短時間で変化させるAO変調器9153を、被処理物である基板9156とレーザ発振装置9151との間の光路に設けても良い。また、AO変調器9153の代わりに、アテニュエイター(光量調整フィルタ)を設けて、レーザ光のエネルギー密度を調整するようにしても良い。   Note that an AO modulator 9153 that changes the traveling direction of the laser light in a very short time may be provided in the optical path between the substrate 9156 that is an object to be processed and the laser oscillation device 9151. Further, an attenuator (light quantity adjustment filter) may be provided instead of the AO modulator 9153 to adjust the energy density of the laser light.

また、被処理物である基板9156とレーザ発振装置9151との間の光路に、レーザ発振装置9151から出力されたレーザ光のエネルギー密度を測定する手段(エネルギー密度測定手段)9165を設け、測定したエネルギー密度の経時変化をコンピューター9160において監視するようにしても良い。この場合、レーザ光のエネルギー密度の減衰を補うように、レーザ発振装置9151からの出力を高めるようにしても良い。   Further, a means (energy density measuring means) 9165 for measuring the energy density of the laser beam output from the laser oscillation device 9151 is provided in the optical path between the substrate 9156 that is the object to be processed and the laser oscillation device 9151, and the measurement is performed. The computer 9160 may monitor the energy density with time. In this case, the output from the laser oscillation device 9151 may be increased so as to compensate for the attenuation of the energy density of the laser beam.

合成されたレーザビームは、スリット9155を介して被処理物である基板9156に照射される。スリット9155は、レーザ光を遮ることが可能であり、なおかつレーザ光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット9155はスリットの幅が可変であり、該スリットの幅によってレーザビームの幅を変更することができる。   The combined laser beam is applied to the substrate 9156 as an object to be processed through the slit 9155. The slit 9155 is preferably formed of a material that can block the laser beam and that is not deformed or damaged by the laser beam. The slit 9155 has a variable slit width, and the width of the laser beam can be changed according to the slit width.

なお、スリット9155を介さない場合の、レーザ発振装置9151から発振されるレーザ光の基板9156におけるレーザビームの形状は、レーザの種類によって異なり、また光学系により成形することもできる。   Note that the shape of the laser beam on the substrate 9156 of the laser light oscillated from the laser oscillation device 9151 without the slit 9155 differs depending on the type of laser, and can also be shaped by an optical system.

基板9156はステージ9157上に載置されている。図32では、位置制御手段9158、9159が、被処理物におけるレーザビームの位置を制御する手段に相当しており、ステージ9157の位置が、位置制御手段9158、9159によって制御されている。   The substrate 9156 is placed on the stage 9157. In FIG. 32, position control means 9158 and 9159 correspond to means for controlling the position of the laser beam on the workpiece, and the position of the stage 9157 is controlled by the position control means 9158 and 9159.

図32では、位置制御手段9158がX方向におけるステージ9157の位置の制御を行っており、位置制御手段9159はY方向におけるステージ9157の位置制御を行う。   In FIG. 32, the position control means 9158 controls the position of the stage 9157 in the X direction, and the position control means 9159 controls the position of the stage 9157 in the Y direction.

また図32のレーザ照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター9160を有している。コンピューター9160は、レーザ発振装置9151の発振を制御し、レーザ光の走査経路を定め、なおかつレーザ光のレーザビームが定められた走査経路にしたがって走査されるように、位置制御手段9158、9159を制御し、基板を所定の位置に移動させることができる。   32 has a computer 9160 having both a storage means such as a memory and a central processing unit. The computer 9160 controls the oscillation of the laser oscillation device 9151, determines the laser beam scanning path, and controls the position control means 9158 and 9159 so that the laser beam of the laser beam is scanned according to the determined scanning path. The substrate can be moved to a predetermined position.

なお図32では、レーザビームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。   In FIG. 32, the position of the laser beam is controlled by moving the substrate, but it may be moved by using an optical system such as a galvanometer mirror, or both.

さらに図32では、コンピューター9160によって、該スリット9155の幅を制御し、マスクのパターン情報に従ってレーザビームの幅を変更することができるようにしても良い。なおスリットは必ずしも設ける必要はない。   Further, in FIG. 32, the width of the slit 9155 may be controlled by the computer 9160 so that the width of the laser beam can be changed in accordance with the mask pattern information. Note that the slit is not necessarily provided.

さらにレーザ照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザ光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ9157に基板を加熱するための手段(基板加熱手段)を設けるようにしても良い。   Further, the laser irradiation apparatus may include means for adjusting the temperature of the object to be processed. Further, since the laser light is light having high directivity and energy density, a damper may be provided to prevent the reflected light from being irradiated to an inappropriate place. The damper desirably has a property of absorbing reflected light, and cooling water may be circulated in the damper to prevent the temperature of the partition wall from rising due to absorption of the reflected light. Further, the stage 9157 may be provided with means for heating the substrate (substrate heating means).

なお、マーカーをレーザで形成する場合、マーカー用のレーザ発振装置を設けるようにしても良い。この場合、マーカー用のレーザ発振装置の発振を、コンピューター9160において制御するようにしても良い。さらにマーカー用のレーザ発振装置を設ける場合、マーカー用のレーザ発振装置から出力されたレーザ光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザは、代表的にはYAGレーザ、CO2レーザ等が挙げられるが、無論この他のレーザを用いて形成することは可能である。 When the marker is formed by a laser, a marker laser oscillation device may be provided. In this case, the oscillation of the marker laser oscillation device may be controlled by the computer 9160. Further, when a marker laser oscillation device is provided, an optical system for condensing the laser light output from the marker laser oscillation device is separately provided. The laser used for forming the marker is typically a YAG laser, a CO 2 laser, or the like, but of course, other lasers can be used.

またマーカーを用いた位置合わせのために、CCDカメラ9163を1台、場合によっては数台設けるようにしても良い。なおCCDカメラとは、CCD(電荷結合素子)を撮像素子として用いたカメラを意味する。   In addition, one CCD camera 9163, or in some cases, several may be provided for alignment using markers. The CCD camera means a camera using a CCD (charge coupled device) as an image sensor.

なお、マーカーを設けずに、CCDカメラ9163によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター9160に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、CCDカメラ9163において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。   In addition, without providing the marker, the CCD camera 9163 may recognize the pattern of the insulating film or the semiconductor film and align the substrate. In this case, the pattern information of the insulating film or semiconductor film by the mask input to the computer 9160 and the actual insulating film or semiconductor film pattern information collected by the CCD camera 9163 are collated to grasp the position information of the substrate. can do. In this case, it is not necessary to provide a marker separately.

また、基板に入射したレーザ光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。   In addition, the laser light incident on the substrate is reflected by the surface of the substrate and returns to the same optical path as the incident light, which is so-called return light, but the return light is a change in laser output, frequency, rod breakage, etc. Adverse effects. Therefore, an isolator may be installed in order to remove the return light and stabilize the oscillation of the laser.

なお、図32では、レーザ発振装置を複数台設けたレーザ照射装置の構成について示したが、レーザ発振装置は1台であってもよい。図33にレーザ発振装置が1台の、レーザ照射装置の構成を示す。図33において、9201はレーザ発振装置、9202はチラーである。また9215はエネルギー密度測定手段、9203はAO変調器、9204は光学系、9205はスリット、9213はCCDカメラである。基板9206はステージ9207上に設置し、ステージ9207の位置はX方向位置制御手段9208、Y方向位置制御手段9209によって制御されている。そして図32に示したものと同様に、コンピューター9210によって、レーザ照射装置が有する各手段の動作が制御されており、図32と異なるのはレーザ発振装置が1つであることである。また光学系9204は図32の場合と異なり、1つのレーザ光を集光する機能を有していれば良い。   Note that FIG. 32 shows the configuration of the laser irradiation apparatus provided with a plurality of laser oscillation apparatuses, but one laser oscillation apparatus may be provided. FIG. 33 shows a configuration of a laser irradiation apparatus having one laser oscillation apparatus. In FIG. 33, reference numeral 9201 denotes a laser oscillation device, and 9202 denotes a chiller. 9215 is an energy density measuring means, 9203 is an AO modulator, 9204 is an optical system, 9205 is a slit, and 9213 is a CCD camera. The substrate 9206 is placed on the stage 9207, and the position of the stage 9207 is controlled by the X direction position control means 9208 and the Y direction position control means 9209. 32, the operation of each unit included in the laser irradiation apparatus is controlled by the computer 9210. The difference from FIG. 32 is that there is one laser oscillation apparatus. Unlike the case of FIG. 32, the optical system 9204 only needs to have a function of condensing one laser beam.

なお、半導体膜全体にレーザ光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザ光を走査することで、半導体膜を結晶化させた後パターニングにより除去される部分にレーザ光を照射する時間を省くことができ、基板1枚あたりにかかる処理時間を大幅に短縮することができる。   Instead of scanning and irradiating the entire semiconductor film with laser light, the semiconductor film is crystallized and removed by patterning by scanning the laser light so that at least the indispensable part can be crystallized at least. The time for irradiating the portion to be irradiated with laser light can be saved, and the processing time per substrate can be greatly shortened.

本実施例は、実施例6〜10と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6 to 10.

本実施例では、凹凸を有する下地膜の形成の仕方について説明する。   In this embodiment, a method for forming a base film having unevenness will be described.

まず、図34(A)に示すように、基板9250上に絶縁膜からなる第1の下地膜9251を成膜する。第1の下地膜9251は本実施例では酸化窒化珪素を用いるがこれに限定されず、第2の下地膜とエッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第1の下地膜9251をCVD装置でSiH4とN2Oを用いて50〜200nmの厚さになるように形成した。なお第1の下地膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。 First, as shown in FIG. 34A, a first base film 9251 made of an insulating film is formed over a substrate 9250. In this embodiment, silicon oxynitride is used for the first base film 9251; however, the present invention is not limited to this, and any insulating film having a high selectivity in etching with respect to the second base film may be used. In this embodiment, the first base film 9251 is formed with a CVD apparatus so as to have a thickness of 50 to 200 nm using SiH 4 and N 2 O. Note that the first base film may be a single layer or a structure in which a plurality of insulating films are stacked.

次に、図34(B)に示すように、第1の下地膜9251に接するように絶縁膜からなる第2の下地膜9252を形成する。第2の下地膜9252は後の工程においてパターニングし、凹凸を形成したときに、その後に成膜される半導体膜の表面に凹凸が現れる程度の膜厚にする必要がある。本実施例では第2の下地膜9252として、プラズマCVD法を用いて30nm〜300nmの酸化珪素を形成する。   Next, as shown in FIG. 34B, a second base film 9252 made of an insulating film is formed so as to be in contact with the first base film 9251. The second base film 9252 needs to be patterned in a later step so that when the unevenness is formed, the unevenness appears on the surface of the semiconductor film to be formed thereafter. In this embodiment, as the second base film 9252, silicon oxide with a thickness of 30 nm to 300 nm is formed by a plasma CVD method.

次に、図34(C)に示すようにマスク9253を形成し、第2の下地膜9252をエッチングする。なお本実施例では、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)をエッチャントとし、20℃においてウエットエッチングを行う。このエッチングにより、矩形状の凸部9254が形成される。本明細書では、第1の下地膜9251と凸部9254とを合わせて1つの下地膜とみなす。 Next, a mask 9253 is formed as shown in FIG. 34C, and the second base film 9252 is etched. In this example, a mixed solution (product name: LAL500, manufactured by Stella Chemifa) containing 7.13% ammonium hydrogen fluoride (NH 4 HF 2 ) and 15.4% ammonium fluoride (NH 4 F) was used as an etchant. And wet etching at 20 ° C. By this etching, a rectangular convex portion 9254 is formed. In this specification, the first base film 9251 and the protrusion 9254 are combined and regarded as one base film.

なお、第1の下地膜9251として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第2の下地膜9252として酸化珪素膜を用いる場合、RFスパッタ法を用いて第2の下地膜9252をパターニングすることが望ましい。第1の下地膜9251として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、TFTの劣化を防ぐことができる。   Note that in the case where aluminum nitride, aluminum nitride oxide, or silicon nitride is used as the first base film 9251 and a silicon oxide film is used as the second base film 9252, the second base film 9252 is patterned by an RF sputtering method. It is desirable. Since aluminum nitride, aluminum nitride oxide, or silicon nitride as the first base film 9251 has high thermal conductivity, generated heat can be quickly diffused, and deterioration of the TFT can be prevented.

次に、第1の下地膜9251と凸部9254を覆うように半導体膜を形成する。本実施例では凸部の厚さが30nm〜300nmであるので、半導体膜の膜厚を50〜200nmとするのが望ましく、ここでは60nmとする。なお、半導体膜と下地膜との間に不純物が混入すると、半導体膜の結晶性に悪影響を与え、作製するTFTの特性ばらつきやしきい値電圧の変動を増大させる可能性があるため、下地膜と半導体膜とは連続して成膜するのが望ましい。そこで本実施例では、第1の下地膜9251と凸部9254とからなる下地膜を形成した後は、酸化珪素膜9255を薄く該下地膜上に成膜し、その後大気にさらさないように連続して半導体膜9256を成膜する。酸化珪素膜の厚さは設計者が適宜設定することができるが、本実施例では5nm〜30nm程度とした。   Next, a semiconductor film is formed so as to cover the first base film 9251 and the convex portion 9254. In this embodiment, since the thickness of the convex portion is 30 nm to 300 nm, the thickness of the semiconductor film is desirably 50 to 200 nm, and here, 60 nm. Note that if an impurity is mixed between the semiconductor film and the base film, the crystallinity of the semiconductor film may be adversely affected, which may increase variations in characteristics of TFTs to be manufactured and variations in threshold voltage. The semiconductor film is preferably formed continuously. Therefore, in this embodiment, after the formation of the base film composed of the first base film 9251 and the convex portion 9254, the silicon oxide film 9255 is thinly formed on the base film and then continuously exposed not to the atmosphere. Thus, a semiconductor film 9256 is formed. The thickness of the silicon oxide film can be set as appropriate by the designer, but in this embodiment, the thickness is about 5 nm to 30 nm.

次に、図34とは異なる下地膜の形成の仕方について説明する。まず図35(A)に示すように基板9260上に絶縁膜からなる第1の下地膜9261を形成する。第1の下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。   Next, a method of forming a base film different from that in FIG. 34 will be described. First, as shown in FIG. 35A, a first base film 9261 made of an insulating film is formed over a substrate 9260. The first base film is formed using a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like.

酸化珪素膜を用いる場合には、プラズマCVD法で、オルトケイ酸テトラエチル(Tetraethyl Orthosilicate:TEOS)とO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化珪素膜、またはSiH4、N2Oから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波(60MHz)電力密度0.1〜1.0W/cm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。 In the case of using a silicon oxide film, tetraethyl orthosilicate (TEOS) and O 2 are mixed by plasma CVD to have a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and high frequency (13.56 MHz) power. It can be formed by discharging at a density of 0.5 to 0.8 W / cm 2 . In the case of using a silicon oxynitride film, SiH 4, N 2 O, by forming silicon oxynitride film, or SiH 4, N silicon oxynitride film made from 2 O, made from NH 3 by the plasma CVD method It ’s fine. The production conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm 2 . Alternatively, a silicon oxynitride silicon film formed from SiH 4 , N 2 O, and H 2 may be used. Similarly, the silicon nitride film can be formed from SiH 4 and NH 3 by plasma CVD.

第1の下地膜は20〜200nm(好ましくは30〜60nm)の厚さに基板の全面に形成した後、図35(B)に示すように、フォトリソグラフィーの技術を用いマスク9262を形成する。そして、エッチングにより不要な部分を除去して、矩形状の凸部9263を形成する。第1の下地膜9261に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム(NH4HF2)を7.13%とフッ化アンモニウム(NH4F)を15.4%含む混合溶液(ステラケミファ社製、商品名LAL500)でエッチングすると良い。 The first base film is formed over the entire surface of the substrate to a thickness of 20 to 200 nm (preferably 30 to 60 nm), and then a mask 9262 is formed using a photolithography technique as shown in FIG. Then, unnecessary portions are removed by etching, and a rectangular convex portion 9263 is formed. For the first base film 9261, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the latter method is selected, for example, a mixed solution containing 7.13% ammonium hydrogen fluoride (NH 4 HF 2 ) and 15.4% ammonium fluoride (NH 4 F) (manufactured by Stella Chemifa Corporation, Etching under the trade name LAL500) is preferable.

次いで、凸部9263及び基板9260を覆うように、絶縁膜からなる第2の下地膜9264を形成する。この層は第1の下地膜9261と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで50〜300nm(好ましくは100〜200nm)の厚さに形成する。   Next, a second base film 9264 made of an insulating film is formed so as to cover the protrusions 9263 and the substrate 9260. This layer is formed of a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or the like with a thickness of 50 to 300 nm (preferably 100 to 200 nm), like the first base film 9261.

上記作製工程によって、凸部9263及び第2の下地膜9264からなる下地膜が形成される。なお、第2の下地膜9264を形成した後、大気に曝さないように連続して半導体膜を成膜するようにすることで、半導体膜と下地膜の間に大気中の不純物が混入するのを防ぐことができる。   Through the manufacturing process, a base film including the convex portion 9263 and the second base film 9264 is formed. Note that after the second base film 9264 is formed, impurities in the air are mixed between the semiconductor film and the base film by continuously forming the semiconductor film so as not to be exposed to the air. Can be prevented.

本実施例は実施例6〜11と自由に組み合わせて実施することが可能である。   This embodiment can be implemented by freely combining with Embodiments 6-11.

本実施例では、複数のレーザビームを重ね合わせることで合成される、レーザビームの形状について説明する。   In this embodiment, the shape of a laser beam synthesized by superimposing a plurality of laser beams will be described.

図36(A)に、複数のレーザ発振装置からそれぞれ発振されるレーザ光の、スリットを介さない場合の被処理物におけるレーザビームの形状の一例を示す。図36(A)に示したレーザビームは楕円形状を有している。なお本発明において、レーザ発振装置から発振されるレーザ光のレーザビームの形状は、楕円に限定されない。レーザビームの形状はレーザの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のXeClエキシマレーザ(波長308nm、パルス幅30ns)L3308から射出されたレーザ光の形状は、10mm×30mm(共にビームプロファイルにおける半値幅)の矩形状である。また、YAGレーザから射出されたレーザ光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザ光を光
学系により、さらに成形することにより、所望の大きさのレーザ光をつくることもできる。
FIG. 36A shows an example of the shape of a laser beam on the object to be processed in the case where the laser light emitted from each of the plurality of laser oscillation devices does not pass through the slit. The laser beam shown in FIG. 36A has an elliptical shape. In the present invention, the shape of the laser beam emitted from the laser oscillation device is not limited to an ellipse. The shape of the laser beam varies depending on the type of laser and can also be shaped by an optical system. For example, the shape of a laser beam emitted from a Lambda XeCl excimer laser (wavelength 308 nm, pulse width 30 ns) L3308 is a rectangular shape of 10 mm × 30 mm (both half-value width in the beam profile). Further, the shape of the laser light emitted from the YAG laser is circular when the rod shape is cylindrical, and is rectangular when the rod shape is slab type. By further shaping such laser light with an optical system, laser light of a desired size can be produced.

図36(B)に図36(A)に示したレーザビームの長軸Y方向におけるレーザ光のエネルギー密度の分布を示す。図36(A)に示すレーザビームは、図36(B)におけるエネルギー密度のピーク値の1/e2のエネルギー密度を満たしている領域に相当する。レーザビームが楕円形状であるレーザ光のエネルギー密度の分布は、楕円の中心Oに向かうほど高くなっている。このように図36(A)に示したレーザビームは、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。 FIG. 36B shows the energy density distribution of the laser light in the long axis Y direction of the laser beam shown in FIG. The laser beam shown in FIG. 36A corresponds to a region satisfying an energy density of 1 / e 2 of the peak value of the energy density in FIG. The energy density distribution of the laser beam having a laser beam having an elliptical shape becomes higher toward the center O of the ellipse. As described above, in the laser beam illustrated in FIG. 36A, the energy density in the central axis direction follows a Gaussian distribution, and a region where it can be determined that the energy density is uniform is narrowed.

次に、図36(A)に示したレーザビームを有するレーザ光を合成したときの、レーザビームの形状を、図36(C)に示す。なお図36(C)では4つのレーザ光のレーザビームを重ね合わせることで1つの線状のレーザビームを形成した場合について示しているが、重ね合わせるレーザビームの数はこれに限定されない。   Next, FIG. 36C illustrates the shape of a laser beam when the laser light including the laser beam illustrated in FIG. Note that FIG. 36C illustrates the case where one linear laser beam is formed by superimposing four laser beams, but the number of superimposed laser beams is not limited thereto.

図36(C)に示すように、各レーザ光のレーザビームは、各楕円の長軸が一致し、なおかつ互いにレーザビームの一部が重なることで合成され、1つのレーザビーム9360が形成されている。なお以下、各楕円の中心Oを結ぶことで得られる直線をレーザビーム9360の中心軸とする。   As shown in FIG. 36C, the laser beams of the respective laser beams are synthesized by matching the long axes of the respective ellipses and overlapping a part of the laser beams to form one laser beam 9360. Yes. Hereinafter, a straight line obtained by connecting the centers O of the ellipses will be referred to as a central axis of the laser beam 9360.

図36(D)に、図36(D)に示した合成後のレーザビームの、中心軸y方向におけるレーザ光のエネルギー密度の分布を示す。なお、図36(C)に示すレーザビームは、図36(B)におけるエネルギー密度のピーク値の1/e2のエネルギー密度を満たしている領域に相当する。合成前の各レーザビームが重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったビームのエネルギー密度E1とE2を加算すると、ビームのエネルギー密度のピーク値E3とほぼ等しくなり、各楕円の中心Oの間においてエネルギー密度が平坦化される。 FIG. 36D shows the energy density distribution of the laser light in the central axis y direction of the combined laser beam shown in FIG. Note that the laser beam illustrated in FIG. 36C corresponds to a region satisfying an energy density of 1 / e 2 of the peak value of the energy density in FIG. The energy density is added at the portion where the laser beams before synthesis are overlapped. For example, when the energy densities E1 and E2 of the overlapping beams are added as shown in the figure, the energy density peak value E3 is approximately equal, and the energy density is flattened between the centers O of the ellipses.

なお、E1とE2を加算するとE3と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。E1とE2を加算した値とE3との値のずれの許容範囲は、設計者が適宜設定することが可能である。   Note that when E1 and E2 are added, it is ideally equal to E3, but in reality, it is not necessarily equal. The allowable range of deviation between the value obtained by adding E1 and E2 and the value of E3 can be appropriately set by the designer.

レーザビームを単独で用いると、エネルギー密度の分布がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜またはアイランドとなる部分全体に均一なエネルギー密度のレーザ光を照射することが難しい。しかし、図36(D)からわかるように、複数のレーザ光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザ光を重ね合わせないで単独で用いるよりも、エネルギー密度が均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。   When the laser beam is used alone, the energy density distribution follows a Gaussian distribution, so that the entire semiconductor film or island part in contact with the flat part of the insulating film can be irradiated with laser light with a uniform energy density. difficult. However, as can be seen from FIG. 36D, by superimposing a plurality of laser beams to complement each other with low energy density, it is possible to save energy compared to using a plurality of laser beams without overlapping. A region having a uniform density is enlarged, and the crystallinity of the semiconductor film can be increased efficiently.

なお、計算によって求めた図36(C)のB−B’、C−C’におけるエネルギー密度の分布を、図37に示す。なお、図37は、合成前のレーザビームの、ピーク値の1/e2のエネルギー密度を満たしている領域を基準としている。合成前のレーザビームの短軸方向の長さを37μm、長軸方向の長さを410μmとし、中心間の距離を192μmとしたときの、B−B’、C−C’におけるエネルギー密度は、それぞれ図37(A)、図37(B)に示すような分布を有している。B−B’の方がC−C’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザビームのピーク値の1/e2のエネルギー密度を満たしている領域における、合成されたレーザビームの形状は、線状と言い表すことができる。 FIG. 37 shows energy density distributions along BB ′ and CC ′ in FIG. 36C obtained by calculation. Note that FIG. 37 is based on a region satisfying an energy density of 1 / e 2 of the peak value of the laser beam before synthesis. When the length of the laser beam before synthesis is 37 μm, the length of the long axis is 410 μm, and the distance between centers is 192 μm, the energy density at BB ′ and CC ′ is as follows: The distributions are as shown in FIGS. 37A and 37B, respectively. BB ′ is smaller than CC ′, but it can be regarded as almost the same size, and satisfies the energy density of 1 / e 2 of the peak value of the laser beam before synthesis. The shape of the synthesized laser beam in can be expressed as a linear shape.

図38(A)は、合成されたレーザビームのエネルギー分布を示す図である。9361で示した領域はエネルギー密度が均一な領域であり、9362で示した領域はエネルギー密度が低い領域である。図38において、レーザビームの中心軸方向の長さをWTBWとし、エネルギー密度が均一な領域9361における中心軸方向の長さをWmaxとする。WTBWがWmaxに比べて大きくなればなるほど、結晶化に用いることができるエネルギー密度が均一な領域9361に対する、半導体膜の結晶化に用いることができないエネルギー密度が均一ではない領域9362の割合が大きくなる。エネルギー密度が均一ではない領域9362のみが照射された半導体膜は、微結晶が生成し結晶性が芳しくない。よって半導体膜のアイランドとなる領域と、領域9362のみを重ねないように、走査経路及び絶縁膜の凹凸のレイアウトを定める必要が生じ、領域9361に対する領域9362の比率が高くなるとその制約はさらに大きくなる。よってスリットを用いて、エネルギー密度が均一ではない領域9362のみが絶縁膜の凹部または凸部上に形成された半導体膜に照射されるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイアウトの際に生じる制約を小さくするのに有効である。 FIG. 38A is a diagram showing the energy distribution of the combined laser beam. A region indicated by 9361 is a region having a uniform energy density, and a region indicated by 9362 is a region having a low energy density. In FIG. 38, the length in the central axis direction of the laser beam is W TBW, and the length in the central axis direction in a region 9361 having a uniform energy density is W max . As W TBW becomes larger than W max , the ratio of the region 9362 that has a non-uniform energy density that cannot be used for crystallization of the semiconductor film to the region 9361 that has a uniform energy density that can be used for crystallization. growing. In the semiconductor film irradiated only with the region 9362 where the energy density is not uniform, microcrystals are generated and the crystallinity is not good. Accordingly, it is necessary to determine the layout of the scanning path and the unevenness of the insulating film so that only the region 9362 and the region to be the island of the semiconductor film do not overlap, and the restriction becomes larger as the ratio of the region 9362 to the region 9361 increases. . Therefore, using the slits to prevent the semiconductor film formed on the concave portion or the convex portion of the insulating film from being irradiated with only the region 9362 having a non-uniform energy density can prevent the layout of the scanning path and the concave and convex portions of the insulating film. This is effective in reducing the constraints that occur in the process.

本実施例は実施例6〜12と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6-12.

本実施例では、本発明に用いられるレーザ照射装置の光学系と、各光学系とスリットとの位置関係について説明する。   In this embodiment, the optical system of the laser irradiation apparatus used in the present invention and the positional relationship between each optical system and the slit will be described.

楕円形状のレーザビームを有するレーザ光は、走査方向と垂直な方向におけるエネルギー密度の分布がガウス分布に従っているので、エネルギー密度の低い領域の全体に占める割合が、矩形または線形のレーザビームを有するレーザ光に比べて高い。そのため本発明では、レーザ光のレーザビームが、エネルギー密度の分布が比較的均一な矩形または線形であることが望ましい。   Laser light having an elliptical laser beam has a rectangular or linear laser beam in which the energy density distribution in the direction perpendicular to the scanning direction follows a Gaussian distribution, so that the ratio of the low energy density region to the entire region is a rectangular or linear laser beam. Higher than light. Therefore, in the present invention, it is desirable that the laser beam of the laser beam is rectangular or linear with a relatively uniform energy density distribution.

図39は、レーザビームを4つ合成して1つのレーザビームにする場合の光学系を示している。図39に示す光学系は、6つのシリンドリカルレンズ9417〜9422を有している。矢印の方向から入射した4つのレーザ光は、4つのシリンドリカルレンズ9419〜9422のそれぞれに入射する。そしてシリンドリカルレンズ9419、9421において成形された2つのレーザ光は、シリンドリカルレンズ9417において再びそのレーザビームの形状が成形されて被処理物9423に照射される。一方シリンドリカルレンズ9420、9422において成形された2つのレーザ光は、シリンドリカルレンズ9418において再びそのレーザビームの形状が成形されて被処理物9423に照射される。   FIG. 39 shows an optical system in the case where four laser beams are combined into one laser beam. The optical system shown in FIG. 39 has six cylindrical lenses 9417-9422. The four laser beams incident from the directions of the arrows are incident on the four cylindrical lenses 9419 to 9422, respectively. The two laser beams formed by the cylindrical lenses 9419 and 9421 are irradiated again onto the object 9423 after the shape of the laser beam is formed again by the cylindrical lens 9417. On the other hand, the two laser beams shaped by the cylindrical lenses 9420 and 9422 are shaped again by the cylindrical lens 9418 and irradiated to the object 9423.

被処理物9423における各レーザ光のレーザビームは、互いに一部重なることで合成されて1つのレーザビームを形成している。   The laser beams of the respective laser beams on the workpiece 9423 are combined by overlapping each other to form one laser beam.

各レンズの焦点距離及び入射角は設計者が適宜設定することが可能であるが、被処理物9423に最も近いシリンドリカルレンズ9417、9418の焦点距離は、シリンドリカルレンズ9419〜9422の焦点距離よりも小さくする。例えば、被処理物9423に最も近いシリンドリカルレンズ9417、9418の焦点距離を20mmとし、シリンドリカルレンズ9419〜9422の焦点距離を150mmとする。そしてシリンドリカルレンズ9417、9418から被処理物9400へのレーザ光の入射角は、本実施例では25°とし、シリンドリカルレンズ9419〜9422からシリンドリカルレンズ9417、9418へのレーザ光の入射角を10°とするように各レンズを設置する。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザ光の基板への入射角度を0°より大きく、望ましくは5〜30°に保つのが望ましい。   The focal length and incident angle of each lens can be set as appropriate by the designer, but the focal lengths of the cylindrical lenses 9417 and 9418 closest to the object 9423 are smaller than the focal lengths of the cylindrical lenses 9419 to 9422. To do. For example, the focal lengths of the cylindrical lenses 9417 and 9418 closest to the workpiece 9423 are 20 mm, and the focal lengths of the cylindrical lenses 9419 to 9422 are 150 mm. The incident angle of laser light from the cylindrical lenses 9417 and 9418 to the object 9400 is 25 ° in this embodiment, and the incident angle of laser light from the cylindrical lenses 9419 to 9422 to the cylindrical lenses 9417 and 9418 is 10 °. Install each lens as you want. In order to prevent return light and perform uniform irradiation, it is desirable to keep the incident angle of the laser light on the substrate larger than 0 °, preferably 5 to 30 °.

図39では、4つのレーザビームを合成する例について示しており、この場合4つのレーザ発振装置にそれぞれ対応するシリンドリカルレンズを4つと、該4つのシリンドリカルレンズに対応する2つのシリンドリカルレンズとを有している。合成するレーザビームの数はこれに限定されず、合成するレーザビームの数は2以上8以下であれば良い。n(n=2、4、6、8)のレーザビームを合成する場合、nのレーザ発振装置にそれぞれ対応するnのシリンドリカルレンズと、該nのシリンドリカルレンズに対応するn/2のシリンドリカルレンズとを有している。n(n=3、5、7)のレーザビームを合成する場合、nのレーザ発振装置にそれぞれ対応するnのシリンドリカルレンズと、該nのシリンドリカルレンズに対応する(n+1)/2のシリンドリカルレンズとを有している。   FIG. 39 shows an example of synthesizing four laser beams. In this case, there are four cylindrical lenses respectively corresponding to the four laser oscillation devices and two cylindrical lenses corresponding to the four cylindrical lenses. ing. The number of laser beams to be combined is not limited to this, and the number of laser beams to be combined may be 2 or more and 8 or less. When combining n (n = 2, 4, 6, 8) laser beams, n cylindrical lenses respectively corresponding to the n laser oscillation devices, and n / 2 cylindrical lenses corresponding to the n cylindrical lenses, have. When combining n (n = 3, 5, 7) laser beams, n cylindrical lenses respectively corresponding to the n laser oscillation devices, and (n + 1) / 2 cylindrical lenses corresponding to the n cylindrical lenses, have.

そして、レーザビームを5つ以上重ね合わせるとき、光学系を配置する場所及び干渉等を考慮すると、5つ目以降のレーザ光は基板の反対側から照射するのが望ましく、その場合スリットを基板の反対側にも設ける必要がある。また、基板は透過性を有していることが必要である。   When superposing five or more laser beams, it is desirable to irradiate the fifth and subsequent laser beams from the opposite side of the substrate in consideration of the location where the optical system is disposed and interference, etc. It must also be provided on the opposite side. Further, the substrate needs to have transparency.

なお、戻り光がもときた光路をたどって戻るのを防ぐために、基板に対する入射角は、0より大きく90°より小さくなるように保つようにするのが望ましい。   In order to prevent the return light from returning along the original optical path, it is desirable to keep the incident angle with respect to the substrate larger than 0 and smaller than 90 °.

また、均一なレーザー光の照射を実現するためには、照射面に垂直な平面であって、かつ合成前の各ビームの形状をそれぞれ長方形と見立てたときの短辺を含む面または長辺を含む面のいずれか一方を入射面と定義すると、前記レーザー光の入射角度θは、入射面に含まれる前記短辺または前記長辺の長さがW、前記照射面に設置され、かつ、前記レーザー光に対して透光性を有する基板の厚さがdであるとき、θ≧arctan(W/2d)を満たすのが望ましい。この議論は合成前の個々のレーザー光について成り立つ必要がある。なお、レーザー光の軌跡が、前記入射面上にないときは、該軌跡を該入射面に射影したものの入射角度をθとする。この入射角度θでレーザー光が入射されれば、基板の表面での反射光と、前記基板の裏面からの反射光とが干渉せず、一様なレーザー光の照射を行うことができる。以上の議論は、基板の屈折率を1として考えた。実際は、基板の屈折率が
1.5前後のものが多く、この数値を考慮に入れると上記議論で算出した角度よりも大きな計算値が得られる。しかしながら、ビームスポットの長手方向の両端のエネルギーは減衰があるため、この部分での干渉の影響は少なく、上記の算出値で十分に干渉減衰の効果が得られる。上記のθに対する不等式は、基板がレーザビームに対して透光性のあるもの以外には適用されない。
Also, in order to realize uniform laser light irradiation, a plane or long side that is a plane perpendicular to the irradiation surface and includes a short side when the shape of each beam before synthesis is regarded as a rectangle is obtained. If any one of the surfaces to be included is defined as an incident surface, the incident angle θ of the laser light is set such that the length of the short side or the long side included in the incident surface is W, and is set on the irradiation surface, and It is desirable that θ ≧ arctan (W / 2d) is satisfied when the thickness of the substrate having translucency with respect to the laser beam is d. This argument needs to hold for each laser beam before synthesis. When the locus of the laser beam is not on the incident surface, the incident angle of the projection of the locus onto the incident surface is defined as θ. If the laser light is incident at this incident angle θ, the reflected light from the surface of the substrate and the reflected light from the back surface of the substrate do not interfere with each other, and uniform laser light irradiation can be performed. In the above discussion, the refractive index of the substrate was considered as 1. Actually, in many cases, the refractive index of the substrate is around 1.5, and if this value is taken into consideration, a calculated value larger than the angle calculated in the above discussion can be obtained. However, since the energy at both ends in the longitudinal direction of the beam spot is attenuated, the influence of interference in this portion is small, and the effect of interference attenuation can be sufficiently obtained with the above calculated value. The above inequality for θ does not apply to anything other than the substrate being translucent to the laser beam.

なお本発明に用いられるレーザ照射装置が有する光学系は、本実施例で示した構成に限定されない。   Note that the optical system included in the laser irradiation apparatus used in the present invention is not limited to the structure shown in this embodiment.

また、複数のレーザビームを組み合わせなくとも矩形または線形のレーザビームを得られるガスレーザとして代表的なのはエキシマレーザがあり、固体レーザとして代表的なのはスラブレーザである。本発明では、これらのレーザを用いていても良い。また光ファイバーを用いて、エネルギー密度が均一な線状又は矩形状のレーザビームを形成することも可能である。   An excimer laser is a typical gas laser that can obtain a rectangular or linear laser beam without combining a plurality of laser beams, and a slab laser is a typical solid-state laser. In the present invention, these lasers may be used. It is also possible to form a linear or rectangular laser beam with a uniform energy density using an optical fiber.

本実施例は実施例6〜13と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6 to 13.

本実施例では、レーザビームを重ね合わせたときの、各レーザビームの中心間の距離と、エネルギー密度との関係について説明する。   In this embodiment, the relationship between the distance between the centers of laser beams and the energy density when the laser beams are superimposed will be described.

図40に、各レーザビームの中心軸方向におけるエネルギー密度の分布を実線で、合成されたレーザビームのエネルギー密度の分布を破線で示す。レーザビームの中心軸方向におけるエネルギー密度の値は、一般的にガウス分布に従っている。   In FIG. 40, the energy density distribution in the central axis direction of each laser beam is indicated by a solid line, and the energy density distribution of the synthesized laser beam is indicated by a broken line. The value of the energy density in the central axis direction of the laser beam generally follows a Gaussian distribution.

合成前のビームスポットにおいて、ピーク値の1/e2以上のエネルギー密度を満たしている中心軸方向の距離を1としたときの、各ピーク間の距離をXとする。また、合成されたビームスポットにおいて、合成後のピーク値と、バレー値の平均値に対するピーク値の割増分をYとする。シミュレーションで求めたXとYの関係を、図41に示す。なお図41では、Yを百分率で表した。 Let X be the distance between peaks when the distance in the central axis direction satisfying the energy density of 1 / e 2 or more of the peak value in the beam spot before synthesis is 1. In the combined beam spot, Y is the percent increment of the peak value after the combination and the average value of the valley values. The relationship between X and Y obtained by simulation is shown in FIG. In FIG. 41, Y is expressed as a percentage.

図41において、エネルギー差Yは以下の(数1)の近似式で表される。
(数1)
Y=60−293X+340X2(Xは2つの解のうち大きい方とする)
In FIG. 41, the energy difference Y is expressed by the following approximate expression (Equation 1).
(Equation 1)
Y = 60-293X + 340X 2 (X is the larger of the two solutions)

数1に従えば、例えばエネルギー差を5%程度にしたい場合、X≒0.584となるようにすれば良いということがわかる。Y=0となるのが理想的だが、それではビームスポットの長さが短くなるので、スループットとのバランスでXを決定すると良い。   According to Equation 1, for example, when the energy difference is desired to be about 5%, it can be understood that X≈0.584. Ideally, Y = 0. However, since the length of the beam spot is shortened, it is preferable to determine X in balance with the throughput.

次に、Yの許容範囲について説明する。図42に、レーザビームが楕円形状を有している場合の、中心軸方向におけるビーム幅に対するYVO4レーザの出力(W)の分布を示す。斜線で示す領域は、良好な結晶性を得るために必要な出力エネルギーの範囲であり、3.5〜6Wの範囲内に合成したレーザ光の出力エネルギーが納まっていれば良いことがわかる。 Next, the allowable range of Y will be described. FIG. 42 shows a distribution of the output (W) of the YVO 4 laser with respect to the beam width in the central axis direction when the laser beam has an elliptical shape. The region indicated by hatching is the range of output energy necessary for obtaining good crystallinity, and it is understood that it is sufficient that the output energy of the synthesized laser beam falls within the range of 3.5 to 6 W.

合成後のビームスポットの出力エネルギーの最大値と最小値が、良好な結晶性を得るために必要な出力エネルギー範囲にぎりぎりに入るとき、良好な結晶性が得られるエネルギー差Yが最大になる。よって図42の場合は、エネルギー差Yが±26.3%となり、上記範囲にエネルギー差Yが納まっていれば良好な結晶性が得られることがわかる。   When the maximum value and the minimum value of the output energy of the beam spot after synthesis enter the limit of the output energy range necessary for obtaining good crystallinity, the energy difference Y for obtaining good crystallinity is maximized. Therefore, in the case of FIG. 42, the energy difference Y is ± 26.3%, and it can be seen that good crystallinity can be obtained if the energy difference Y is within the above range.

なお、良好な結晶性を得るために必要な出力エネルギーの範囲は、どこまでを結晶性が良好だと判断するかによって変わり、また出力エネルギーの分布もレーザビームの形状によって変わってくるので、エネルギー差Yの許容範囲は必ずしも上記値に限定されない。設計者が、良好な結晶性を得るために必要な出力エネルギーの範囲を適宜定め、用いるレーザの出力エネルギーの分布からエネルギー差Yの許容範囲を設定する必要がある。   Note that the range of output energy required to obtain good crystallinity varies depending on how far the crystallinity is judged to be good, and the distribution of output energy also varies depending on the shape of the laser beam. The allowable range of Y is not necessarily limited to the above value. The designer needs to appropriately determine the range of output energy necessary for obtaining good crystallinity, and set the allowable range of the energy difference Y from the distribution of the output energy of the laser used.

本実施例は、実施例6〜14と組み合わせて実施することが可能である。   This example can be implemented in combination with Examples 6-14.

本発明は様々な半導体装置に適用できるものであり、実施例6〜10に基づいて作製される表示パネルの形態を図43と図44を用いて説明する。   The present invention can be applied to various semiconductor devices. A display panel manufactured based on Examples 6 to 10 will be described with reference to FIGS. 43 and 44. FIG.

図43は基板9901には画素部9902、ゲート信号側駆動回路9901a、9901b、データ信号側駆動回路9901c、入出力端子部9908、配線又は配線群9904が備えられている。シールドパターン9905はゲート信号側駆動回路9901a、9901b、データ信号側駆動回路9901c及び当該駆動回路部と入力端子とを接続する配線又は配線群9904と一部が重なっていても良い。このようにすると、表示パネルの額縁領域(画素部の周辺領域)の面積を縮小させることができる。入出力端子部9908には、FPC9903が固着されている。   43, a substrate 9901 is provided with a pixel portion 9902, gate signal side driver circuits 9901a and 9901b, a data signal side driver circuit 9901c, an input / output terminal portion 9908, and a wiring or a wiring group 9904. The shield pattern 9905 may partially overlap with the gate signal side driver circuits 9901a and 9901b, the data signal side driver circuit 9901c, and a wiring or a wiring group 9904 that connects the driver circuit portion and the input terminal. In this way, the area of the frame region (the peripheral region of the pixel portion) of the display panel can be reduced. An FPC 9903 is fixed to the input / output terminal portion 9908.

本発明は、画素部9902、ゲート信号側駆動回路9901a、9901b、データ信号側駆動回路9901cを構成する能動素子に用いることができる。   The present invention can be used for active elements constituting the pixel portion 9902, the gate signal side driver circuits 9901a and 9901b, and the data signal side driver circuit 9901c.

図44は図43で示す画素部9902の一画素の構成を示す一例である。本実施例では本発明の半導体装置の1つである発光装置の、画素について説明する。なお、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにTFT等を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(発光層)と陽極と、陰極とを有する。   FIG. 44 shows an example of the structure of one pixel of the pixel portion 9902 shown in FIG. In this embodiment, a pixel of a light-emitting device which is one of the semiconductor devices of the present invention will be described. Note that the light emitting device is a general term for a display panel in which a light emitting element formed on a substrate is sealed between the substrate and a cover material, and a display module in which a TFT or the like is mounted on the display panel. Note that the light-emitting element includes a layer (light-emitting layer) containing an organic compound from which luminescence (Electro Luminescence) generated by applying an electric field is obtained, an anode, and a cathode.

なお本実施例で用いられる発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。   Note that the light-emitting element used in this example is formed using a material in which a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, or the like is an inorganic compound alone or an organic compound is mixed with an inorganic compound. It can also take the form which is made. These layers may be partially mixed with each other.

9801は画素に入力されるビデオ信号の入力を制御するスイッチング素子としてのTFT(スイッチング用TFT)であり、9802はビデオ信号が有する情報に基づき、画素電極に電流を供給するためのTFT(駆動用TFT)である。   Reference numeral 9801 denotes a TFT (switching TFT) as a switching element that controls input of a video signal input to the pixel. Reference numeral 9802 denotes a TFT (driving TFT) for supplying current to the pixel electrode based on information included in the video signal. TFT).

スイッチング用TFT9801は、1〜2μm程度のチャネル幅の、複数のチャネル形成領域を有する活性層9803と、ゲート絶縁膜(図示せず)と、ゲート線9804の一部であるゲート電極9805とを有している。スイッチング用TFT9801は、ゲート信号側駆動回路9901a、9901bからゲート線9804に入力される選択信号によって、そのスイッチングが制御されている。   The switching TFT 9801 has an active layer 9803 having a channel width of about 1 to 2 μm and having a plurality of channel formation regions, a gate insulating film (not shown), and a gate electrode 9805 which is a part of the gate line 9804. doing. Switching of the switching TFT 9801 is controlled by a selection signal input to the gate line 9804 from the gate signal side driving circuits 9901a and 9901b.

スイッチング用TFT9801の活性層9803が有するソース領域とドレイン領域は、一方はデータ信号側駆動回路9901cによってビデオ信号が入力される信号線9806に、もう一方は素子の接続用の配線9807に接続されている。   One of a source region and a drain region of the active layer 9803 of the switching TFT 9801 is connected to a signal line 9806 to which a video signal is input by the data signal side driver circuit 9901c, and the other is connected to a wiring 9807 for connecting elements. Yes.

9820は活性層9803を形成する際に用いた下地膜の凸部である。   Reference numeral 9820 denotes a convex portion of the base film used when the active layer 9803 is formed.

一方、駆動用TFT9802は、1〜2μm程度のチャネル幅の、複数のチャネル形成領域を有する活性層9808と、ゲート絶縁膜(図示せず)と、容量用配線9809の一部であるゲート電極9810とを有している。   On the other hand, the driving TFT 9802 has an active layer 9808 having a channel width of about 1 to 2 μm and a plurality of channel formation regions, a gate insulating film (not shown), and a gate electrode 9810 which is a part of the capacitor wiring 9809. And have.

駆動用TFT9802の活性層9808が有するソース領域とドレイン領域は、一方は電源線9811に、もう一方は画素電極9812に接続されている。   One of a source region and a drain region of the active layer 9808 of the driving TFT 9802 is connected to the power supply line 9811 and the other is connected to the pixel electrode 9812.

9821は活性層9808を形成する際に用いた下地膜の凸部である。   Reference numeral 9821 denotes a convex portion of the base film used when the active layer 9808 is formed.

9813は容量用の半導体膜であり、ゲート絶縁膜を間に挟んで容量用配線9809と重なっている。容量用の半導体膜9813は電源線9811と接続されている。この容量用の半導体膜9813とゲート絶縁膜と容量用配線9809とが重なっている部分が駆動用TFT9802のゲート電圧を保持するための容量として機能する。また、容量用配線9809と電源線9811は、間に層間絶縁膜(図示せず)を間に挟んで重なっている。この容量用配線9809と、層間絶縁膜と、電源線9811とが重なり合っている部分も、駆動用TFT9802のゲート電圧を保持するための容量として機能させることは可能である。   A capacitor semiconductor film 9813 overlaps the capacitor wiring 9809 with a gate insulating film interposed therebetween. The capacitor semiconductor film 9813 is connected to the power supply line 9811. A portion where the capacitor semiconductor film 9813, the gate insulating film, and the capacitor wiring 9809 overlap functions as a capacitor for holding the gate voltage of the driving TFT 9802. Further, the capacitor wiring 9809 and the power supply line 9811 overlap with each other with an interlayer insulating film (not shown) interposed therebetween. A portion where the capacitor wiring 9809, the interlayer insulating film, and the power supply line 9811 overlap can function as a capacitor for holding the gate voltage of the driving TFT 9802.

なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。   In this specification, connection means an electrical connection unless otherwise specified.

スイッチング用TFT9801の活性層9803と、駆動用TFT9802の活性層9808とがそれぞれ有するチャネル形成領域のキャリアが移動する方向は、全て矢印に示したレーザ光の走査方向と揃っている。   The carrier movement directions of the channel formation regions of the active layer 9803 of the switching TFT 9801 and the active layer 9808 of the driving TFT 9802 are all aligned with the scanning direction of the laser beam indicated by the arrow.

駆動用TFT9802の活性層9808が有するチャネル形成領域の数は、スイッチング用TFT9801の活性層9803が有するチャネル形成領域の数よりも多くすることが望ましい。なぜなら、駆動用TFT9802の方がスイッチング用TFT9801よりも大きな電流能力が必要であり、チャネル形成領域が多いほどオン電流を大きくすることができるからである。   The number of channel formation regions included in the active layer 9808 of the driving TFT 9802 is desirably larger than the number of channel formation regions included in the active layer 9803 of the switching TFT 9801. This is because the driving TFT 9802 requires a larger current capability than the switching TFT 9801, and the on-current can be increased as the channel formation region increases.

なお本実施例では発光装置に用いられるTFT基板の構成について説明したが、本実施例の作製工程を用いて液晶表示装置を作製することもできる。   Note that although the structure of the TFT substrate used in the light-emitting device is described in this embodiment, a liquid crystal display device can also be manufactured using the manufacturing process of this embodiment.

本実施例は、実施例6〜実施例10と自由に組み合わせて実施することが可能である。   This embodiment can be implemented in combination with Embodiments 6 to 10.

本発明の半導体装置が有するTFTは、チャネル形成領域において結晶性が優れているため、通常は単結晶シリコンを用いた素子で形成される回路、例えばLSIを用いたCPU、各種ロジック回路の記憶素子(例えばSRAM)、カウンタ回路、分周回路ロジック等を、形成することができる。   Since the TFT of the semiconductor device of the present invention has excellent crystallinity in the channel formation region, it is usually a circuit formed by an element using single crystal silicon, for example, a CPU using LSI, a memory element of various logic circuits (E.g., SRAM), a counter circuit, a divider circuit logic, and the like can be formed.

超LSIは最小寸法がサブミクロン領域に近づいており、より高集積化を目指すためには部分的な素子の三次元化が必要である。本実施例では、スタック構造を有する本発明の半導体装置の構造について説明する。   The minimum dimension of the VLSI approaches the sub-micron region, and partial element three-dimensionalization is required to achieve higher integration. In this embodiment, a structure of a semiconductor device of the present invention having a stack structure will be described.

図46に本実施例の半導体装置の断面図を示す。基板9700上に第1の絶縁膜9701が形成されている。そして、第1の絶縁膜9701上に第1のTFT9702が形成されている。なお、第1のTFT9702のチャネル形成領域のチャネル幅は、1〜2ミクロン程度である。   FIG. 46 shows a cross-sectional view of the semiconductor device of this example. A first insulating film 9701 is formed over the substrate 9700. A first TFT 9702 is formed over the first insulating film 9701. Note that the channel width of the channel formation region of the first TFT 9702 is approximately 1 to 2 microns.

第1のTFT9702を覆うように第1の層間絶縁膜9703が形成されており、第1の層間絶縁膜9703上に、第1の接続配線9705と、第1のTFT9702に電気的に接続されている配線9704とが形成されている。   A first interlayer insulating film 9703 is formed so as to cover the first TFT 9702, and is electrically connected to the first connection wiring 9705 and the first TFT 9702 over the first interlayer insulating film 9703. Wiring 9704 is formed.

そして、配線9704、第1の接続配線9705を覆うように、第2の層間絶縁膜9706が形成されている。第2の層間絶縁膜9706は無機の絶縁膜で形成されており、酸化珪素、酸化窒化珪素などに、後の工程において照射されるレーザ光を吸収するような物質、例えば有色の顔料やカーボンを混入したものを混ぜたものを用いる。   A second interlayer insulating film 9706 is formed so as to cover the wiring 9704 and the first connection wiring 9705. The second interlayer insulating film 9706 is formed of an inorganic insulating film, and a substance that absorbs laser light irradiated in a later step, such as a colored pigment or carbon, is applied to silicon oxide, silicon oxynitride, or the like. Use a mixture of mixed materials.

そして、第2の層間絶縁膜9706の上面を、化学的機械研磨法(CMP法)を用いて研磨しておくと、後に形成される第2の絶縁膜がより平坦化され、第2の絶縁膜上に形成される半導体膜をレーザ光により結晶化するときに、その結晶性をより高めることができる。   Then, if the upper surface of the second interlayer insulating film 9706 is polished by a chemical mechanical polishing method (CMP method), the second insulating film to be formed later is planarized, and the second insulating film When the semiconductor film formed over the film is crystallized with laser light, the crystallinity can be further increased.

そして第2の層間絶縁膜9706上に第2の絶縁膜9708が形成されている。そして、第2の絶縁膜9707上に第2のTFT9708が形成されている。なお、第2の絶縁膜9707のチャネル形成領域のチャネル幅は、1〜2ミクロン程度である。   A second insulating film 9708 is formed over the second interlayer insulating film 9706. A second TFT 9708 is formed over the second insulating film 9707. Note that the channel width of the channel formation region of the second insulating film 9707 is approximately 1 to 2 microns.

第2のTFT9708を覆うように第3の層間絶縁膜9709が形成されており、第3の層間絶縁膜9709上に、第2の接続配線9711と、第2のTFT9708に電気的に接続されている配線9710とが形成されている。なお、第1の接続配線9705と第2の接続配線9711との間にはダマシンプロセス等によって埋め込み配線(プラグ)9712が形成されている。   A third interlayer insulating film 9709 is formed so as to cover the second TFT 9708, and is electrically connected to the second connection wiring 9711 and the second TFT 9708 on the third interlayer insulating film 9709. Wiring 9710 is formed. Note that a buried wiring (plug) 9712 is formed between the first connection wiring 9705 and the second connection wiring 9711 by a damascene process or the like.

そして、配線9710、第2の接続配線9711を覆うように、第4の層間絶縁膜9713が形成されている。   A fourth interlayer insulating film 9713 is formed so as to cover the wiring 9710 and the second connection wiring 9711.

本実施例では、第1のTFT9702と第2のTFT9708とを、層間絶縁膜を介して重ね合わせることができる、所謂スタック構造を有している。図46(A)では、2層のスタック構造を有する半導体装置について示したが、3層以上のスタック構造を有していても良い。その場合、下層に形成された素子にレーザ光が照射されるのを防ぐため、各層の間に、第2の層間絶縁膜9706のようなレーザ光を吸収する無機の絶縁膜を設けるようにする。   In this embodiment, the first TFT 9702 and the second TFT 9708 have a so-called stack structure in which they can be stacked with an interlayer insulating film interposed therebetween. FIG. 46A illustrates a semiconductor device having a two-layer stack structure; however, the semiconductor device may have a stack structure of three or more layers. In that case, in order to prevent the element formed in the lower layer from being irradiated with laser light, an inorganic insulating film that absorbs the laser light such as the second interlayer insulating film 9706 is provided between the layers. .

このように三次元化された半導体装置は高集積化が可能であり、また各素子間を電気的に接続する配線を短くすることができるので、配線の容量による信号の遅延を防ぎ、より高速な動作が可能になる。   Such a three-dimensional semiconductor device can be highly integrated, and the wiring that electrically connects each element can be shortened, so that signal delay due to the capacitance of the wiring can be prevented and higher speed can be achieved. Operation becomes possible.

なお本発明を用いたTFTは、第4回新機能素子技術シンポジウム予稿集、1985年7月p205.に記載されている、CAM、RAM共存チップにも用いることができる。図46(B)は、メモリ(RAM)に対応するプロセッサを配置した連想メモリ(CAM)と、RAMの共存チップ化を図ったモデルである。第1層目はワード処理系の回路が形成された層であり、第2層目は3層目のRAMに対応したプロセッサが各種論理回路によって形成された層であり、第3層目はRAMセルが形成された層である。第2層目のプロセッサと3層目のRAMセルとによって連想メモリ(CAM)が形成される。さらに、第4層目はデータ用のRAM(データRAM)であり、2層目及び3層目で形成される連想メモリと共存している。   Note that the TFT using the present invention is the 4th New Functional Device Technology Symposium Proceedings, July 1985, p205. It can also be used for CAM and RAM coexisting chips described in 1. FIG. 46B shows a model in which a content addressable memory (CAM) in which a processor corresponding to a memory (RAM) is arranged and a RAM are coexisting. The first layer is a layer in which a word processing system circuit is formed, the second layer is a layer in which a processor corresponding to the third layer RAM is formed by various logic circuits, and the third layer is a RAM. A layer in which cells are formed. The second layer processor and the third layer RAM cell form an associative memory (CAM). Further, the fourth layer is a data RAM (data RAM), which coexists with an associative memory formed by the second and third layers.

このように、本発明は、三次元化された様々な半導体装置に応用することが可能である。   As described above, the present invention can be applied to various three-dimensional semiconductor devices.

本実施例は、実施例6〜11と自由に組み合わせて実施することが可能である。   This embodiment can be implemented in combination with Embodiments 6-11.

本発明を用いて作製されるTFTを搭載した半導体装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図45に示す。   A semiconductor device including a TFT manufactured using the present invention can be applied to various electronic devices. Examples thereof include portable information terminals (electronic notebooks, mobile computers, mobile phones, etc.), video cameras, digital cameras, personal computers, television receivers, mobile phones, projection display devices, and the like. Specific examples of these electronic devices are shown in FIGS.

図45(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の半導体装置を表示部2003に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。   FIG. 45A illustrates a display device, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, a video input terminal 2005, and the like. By using the semiconductor device of the present invention for the display portion 2003, the display device of the present invention is completed. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The display devices include all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

図45(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の半導体装置を表示部2102に用いることで、本発明のデジタルスチルカメラが完成する。   FIG. 45B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103, operation keys 2104, an external connection port 2105, a shutter 2106, and the like. By using the semiconductor device of the present invention for the display portion 2102, the digital still camera of the present invention is completed.

図45(C)はノート型パーソナルコンピュータであり、本体2201、筐体
2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の半導体装置を表示部2203に用いることで、本発明のノート型パーソナルコンピュータが完成する。
FIG. 45C shows a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. By using the semiconductor device of the present invention for the display portion 2203, the notebook personal computer of the present invention is completed.

図45(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の半導体装置を表示部2302に用いることで、本発明のモバイルコンピュータが完成する。   FIG. 45D shows a mobile computer, which includes a main body 2301, a display portion 2302, a switch 2303, operation keys 2304, an infrared port 2305, and the like. By using the semiconductor device of the present invention for the display portion 2302, the mobile computer of the present invention is completed.

図45(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部A、B2403、2404に用いることで、本発明の画像再生装置が完成する。   FIG. 45E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. A display portion A2403 mainly displays image information, and a display portion B2404 mainly displays character information. Note that an image reproducing device provided with a recording medium includes a home game machine and the like. By using the semiconductor device of the present invention for the display portions A, B 2403 and 2404, the image reproducing device of the present invention is completed.

図45(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の半導体装置を表示部2502に用いることで、本発明のゴーグル型ディスプレイが完成する。   FIG. 45F shows a goggle type display (head mounted display), which includes a main body 2501, a display portion 2502, and an arm portion 2503. By using the semiconductor device of the present invention for the display portion 2502, the goggle type display of the present invention is completed.

図45(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、接眼部2610等を含む。本発明の半導体装置を表示部2602に用いることで、本発明のビデオカメラが完成する。   FIG. 45G illustrates a video camera, which includes a main body 2601, a display portion 2602, a housing 2603, an external connection port 2604, a remote control reception portion 2605, an image receiving portion 2606, a battery 2607, an audio input portion 2608, operation keys 2609, and an eyepiece. Part 2610 and the like. By using the semiconductor device of the present invention for the display portion 2602, the video camera of the present invention is completed.

ここで図45(H)は携帯電話であり、本体2701、筐体2702、表示部
2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部2703に用いることで、本発明の携帯電話が完成する。
Here, FIG. 45H shows a cellular phone, which includes a main body 2701, a housing 2702, a display portion 2703, an audio input portion 2704, an audio output portion 2705, operation keys 2706, an external connection port 2707, an antenna 2708, and the like. Note that the display portion 2703 can suppress current consumption of the mobile phone by displaying white characters on a black background. By using the semiconductor device of the present invention for the display portion 2703, the cellular phone of the present invention is completed.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例6〜12に示したいずれの構成とも組み合わせて実施することが可能である。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, this embodiment can be implemented in combination with any of the configurations shown in Embodiments 6 to 12.

本発明の半導体装置が有するマルチチャネルTFTは、フラットな絶縁膜上において結晶化された半導体膜を用いて形成されるシングルチャネルTFT及びマルチチャネルTFTよりも、S値、移動度、閾値などのばらつきが抑えられる。   The multi-channel TFT included in the semiconductor device of the present invention has more variations in S value, mobility, threshold value, etc. than single-channel TFT and multi-channel TFT formed using a semiconductor film crystallized on a flat insulating film. Is suppressed.

図47(A)に、本発明のn型のマルチチャネルTFTの、S値の度数分布を示す。本発明のマルチチャネルTFTは、凹凸を有する絶縁膜上において、レーザー光の照射により結晶化された半導体膜を用いている。絶縁膜の凸部と凹部の幅はそれぞれ1.25μm、1.50μmであり、TFTのチャネル長は8μm、トータルのチャネル幅は12μmである。   FIG. 47A shows a frequency distribution of S values of the n-type multichannel TFT of the present invention. The multi-channel TFT of the present invention uses a semiconductor film crystallized by laser light irradiation on an insulating film having unevenness. The widths of the protrusions and recesses of the insulating film are 1.25 μm and 1.50 μm, respectively, the TFT channel length is 8 μm, and the total channel width is 12 μm.

また比較のために、図47(B)に、フラットな絶縁膜上において結晶化されたn型のシングルチャネルTFTの、S値の度数分布を示す。TFTのチャネル長は8μm、チャネル幅は8μmである。また、図47(C)に、フラットな絶縁膜上において結晶化されたn型のマルチチャネルTFTの、S値の度数分布を示す。TFTのチャネル長は8μm、トータルのチャネル幅は12μm、各チャネルの幅が2μm、チャネル間の間隔が2μmである。   For comparison, FIG. 47B shows a frequency distribution of S values of an n-type single channel TFT crystallized on a flat insulating film. The channel length of the TFT is 8 μm and the channel width is 8 μm. FIG. 47C shows a frequency distribution of S values of an n-type multichannel TFT crystallized on a flat insulating film. The channel length of the TFT is 8 μm, the total channel width is 12 μm, the width of each channel is 2 μm, and the interval between channels is 2 μm.

図47(B)では標準偏差がσ=15.8mV/dec.、図47(C)では標準偏差がσ=19.9mV/dec.なのに対し、図47(A)では標準偏差がσ=8.1mV/dec.となっており、先の2つに比べて小さい。よって図47(A)に示す本発明のn型のマルチチャネルTFTはS値のばらつきが抑えられていることがわかる。   In FIG. 47B, the standard deviation is σ = 15.8 mV / dec. 47C, the standard deviation is σ = 19.9 mV / dec. In contrast, in FIG. 47A, the standard deviation is σ = 8.1 mV / dec. It is smaller than the previous two. Therefore, it can be seen that the n-type multi-channel TFT of the present invention shown in FIG.

なお、図47(B)のTFTのチャネル幅は、図47(A)のTFTのトータルのチャネル幅よりも短い。また図47(C)のTFTは図47(A)のTFTよりも各チャネルの幅とチャネル間の間隔が長い。しかし、これらの条件を考慮に入れても図47(B)及び図47(C)に比べて図47(A)の標準偏差は著しく小さいと考えられ、よって、本発明のnチャネル型のTFTは、S値が抑えられるという効果を有すると推測される。   Note that the channel width of the TFT in FIG. 47B is shorter than the total channel width of the TFT in FIG. In addition, the TFT of FIG. 47C has a longer width of each channel and an interval between the channels than the TFT of FIG. However, even if these conditions are taken into consideration, the standard deviation of FIG. 47A is considered to be remarkably smaller than that of FIGS. 47B and 47C. Therefore, the n-channel TFT of the present invention is considered. Is presumed to have an effect of suppressing the S value.

次に図48(A)に、本発明のn型のマルチチャネルTFTの、閾値の度数分布を示す。図48(A)のTFTの構成は図47(A)の場合と同じである。また比較のために、図48(B)に、フラットな絶縁膜上において結晶化されたn型のシングルチャネルTFTの、閾値の度数分布を示す。図48(B)のTFTの構成は図47(C)の場合と同じである。また、図48(C)に、フラットな絶縁膜上において結晶化されたn型のマルチチャネルTFTの、閾値の度数分布を示す。図48(C)のTFTの構成は図47(B)の場合と同じである。   Next, FIG. 48A shows a frequency distribution of threshold values of the n-type multi-channel TFT of the present invention. The structure of the TFT in FIG. 48A is the same as that in FIG. For comparison, FIG. 48B shows a frequency distribution of threshold values of an n-type single channel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 48B is the same as that in FIG. FIG. 48C shows a frequency distribution of threshold values of an n-type multichannel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 48C is the same as that in FIG.

図48(B)では標準偏差がσ=126mV、図48(C)では標準偏差がσ=153mVなのに対し、図48(A)では標準偏差がσ=80mVとなっており、先の2つに比べて小さい。よって図48(A)に示す本発明のn型のマルチチャネルTFTは閾値のばらつきが抑えられていることがわかる。   In FIG. 48B, the standard deviation is σ = 126 mV, and in FIG. 48C, the standard deviation is σ = 153 mV, whereas in FIG. 48A, the standard deviation is σ = 80 mV. Smaller than that. Therefore, it can be seen that the variation in threshold value is suppressed in the n-type multi-channel TFT of the present invention shown in FIG.

なお、図48(B)のTFTのチャネル幅は、図48(A)のTFTのトータルのチャネル幅よりも短い。また図48(C)のTFTは図48(A)のTFTよりも各チャネルの幅とチャネル間の間隔が長い。しかし、これらの条件を考慮に入れても図48(B)及び図48(C)に比べて図48(A)の標準偏差は著しく小さいと考えられ、よって、本発明のnチャネル型のTFTは、閾値が抑えられるという効果を有すると推測される。   Note that the channel width of the TFT in FIG. 48B is shorter than the total channel width of the TFT in FIG. In addition, the TFT of FIG. 48C has a longer width of each channel and an interval between channels than the TFT of FIG. However, even if these conditions are taken into consideration, the standard deviation of FIG. 48A is considered to be remarkably smaller than those of FIGS. 48B and 48C. Therefore, the n-channel TFT of the present invention is considered. Is presumed to have an effect that the threshold is suppressed.

次に図49(A)に、本発明のn型のマルチチャネルTFTの、移動度の度数分布を示す。図49(A)のTFTの構成は図47(A)の場合と同じである。また比較のために、図49(B)に、フラットな絶縁膜上において結晶化されたn型のシングルチャネルTFTの、移動度の度数分布を示す。図49(B)のTFTの構成は図47(B)の場合と同じである。また、図49(C)に、フラットな絶縁膜上において結晶化されたn型のマルチチャネルTFTの、移動度の度数分布を示す。図49(C)のTFTの構成は図47(B)の場合と同じである。   Next, FIG. 49A shows a frequency distribution of mobility of the n-type multi-channel TFT of the present invention. The structure of the TFT in FIG. 49A is the same as that in FIG. For comparison, FIG. 49B shows a frequency distribution of mobility of an n-type single channel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 49B is the same as that in FIG. FIG. 49C shows a frequency distribution of mobility of an n-type multichannel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 49C is the same as that in FIG.

図49(B)では標準偏差がσ=7.9%、図49(C)では標準偏差がσ=9.2%なのに対し、図49(A)では標準偏差がσ=5.2%となっており、先の2つに比べて小さい。よって図49(A)に示す本発明のn型のマルチチャネルTFTは移動度のばらつきが抑えられていることがわかる。なお図49(A)ではチャネル幅の設計値を用いて移動度を計算しているので、実際の移動度は2割程度低いと考えられる。   In FIG. 49B, the standard deviation is σ = 7.9%, and in FIG. 49C, the standard deviation is σ = 9.2%, whereas in FIG. 49A, the standard deviation is σ = 5.2%. It is smaller than the previous two. Therefore, it can be seen that the n-type multi-channel TFT of the present invention shown in FIG. In FIG. 49A, the mobility is calculated using the channel width design value, so the actual mobility is considered to be about 20% lower.

図49(B)のTFTのチャネル幅は、図49(A)のTFTのトータルのチャネル幅よりも短い。また図49(C)のTFTは図49(A)のTFTよりも各チャネルの幅とチャネル間の間隔が長い。
しかし、これらの条件を考慮に入れても図49(B)及び図49(C)に比べて図49(A)の標準偏差は著しく小さいと考えられ、よって、本発明のnチャネル型のTFTは、移動度が抑えられるという効果を有すると推測される。
The channel width of the TFT in FIG. 49B is shorter than the total channel width of the TFT in FIG. In addition, the TFT of FIG. 49C has a longer width of each channel and an interval between the channels than the TFT of FIG.
However, even if these conditions are taken into consideration, the standard deviation in FIG. 49A is considered to be remarkably smaller than those in FIGS. 49B and 49C. Therefore, the n-channel TFT of the present invention is considered. Is presumed to have the effect of reducing mobility.

次に図50(A)に、本発明のp型のマルチチャネルTFTの、閾値の度数分布を示す。図50(A)のTFTの構成は、極性が異なるだけで図47(A)の場合と同じである。また比較のために、図50(B)に、フラットな絶縁膜上において結晶化されたp型のシングルチャネルTFTの、閾値の度数分布を示す。図50(B)のTFTの構成は、極性が異なるだけで図47(B)の場合と同じである。また、図50(C)に、フラットな絶縁膜上において結晶化されたp型のマルチチャネルTFTの、閾値の度数分布を示す。図50(C)のTFTの構成は、極性が異なるだけで図47(C)の場合と同じである。   Next, FIG. 50A shows a frequency distribution of threshold values of the p-type multichannel TFT of the present invention. The structure of the TFT in FIG. 50A is the same as that in FIG. 47A except that the polarity is different. For comparison, FIG. 50B shows a frequency distribution of threshold values of a p-type single channel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 50B is the same as that in FIG. 47B except that the polarities are different. FIG. 50C shows a frequency distribution of threshold values of a p-type multichannel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 50C is the same as that in FIG. 47C except that the polarity is different.

図50(B)では標準偏差がσ=218mV、図50(C)では標準偏差がσ=144mVなのに対し、図50(A)では標準偏差がσ=77mVとなっており、先の2つに比べて小さい。よって図50(A)に示す本発明のp型のマルチチャネルTFTは閾値のばらつきが抑えられていることがわかる。   In FIG. 50B, the standard deviation is σ = 218 mV, and in FIG. 50C, the standard deviation is σ = 144 mV, whereas in FIG. 50A, the standard deviation is σ = 77 mV. Smaller than that. Therefore, it can be seen that the p-type multi-channel TFT of the present invention shown in FIG.

なお、図50(B)のTFTのチャネル幅は、図50(A)のTFTのトータルのチャネル幅よりも短い。また図50(C)のTFTは図50(A)のTFTよりも各チャネルの幅とチャネル間の間隔が長い。しかし、これらの条件を考慮に入れても図50(B)及び図50(C)に比べて図50(A)の標準偏差は著しく小さいと考えられ、よって、本発明のpチャネル型のTFTは、閾値が抑えられるという効果を有すると推測される。   Note that the channel width of the TFT in FIG. 50B is shorter than the total channel width of the TFT in FIG. In addition, the TFT of FIG. 50C has a longer width of each channel and an interval between the channels than the TFT of FIG. However, even if these conditions are taken into consideration, the standard deviation of FIG. 50A is considered to be remarkably smaller than that of FIGS. 50B and 50C. Therefore, the p-channel TFT of the present invention is considered. Is presumed to have an effect that the threshold is suppressed.

次に図51(A)に、本発明のp型のマルチチャネルTFTの、移動度の度数分布を示す。図51(A)のTFTの構成は、極性が異なるだけで図47(A)の場合と同じである。また比較のために、図51(B)に、フラットな絶縁膜上において結晶化されたp型のシングルチャネルTFTの、移動度の度数分布を示す。図51(B)のTFTの構成は、極性が異なるだけで図47(B)の場合と同じである。また、図51(C)に、フラットな絶縁膜上において結晶化されたp型のマルチチャネルTFTの、移動度の度数分布を示す。図51(C)のTFTの構成は、極性が異なるだけで図47(B)の場合と同じである。   Next, FIG. 51A shows the frequency distribution of the mobility of the p-type multi-channel TFT of the present invention. The structure of the TFT in FIG. 51A is the same as that in FIG. 47A except that the polarity is different. For comparison, FIG. 51B shows a frequency distribution of mobility of a p-type single channel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 51B is the same as that in FIG. 47B except that the polarity is different. FIG. 51C shows a frequency distribution of mobility of a p-type multichannel TFT crystallized on a flat insulating film. The structure of the TFT in FIG. 51C is the same as that in FIG. 47B except that the polarity is different.

図51(B)では標準偏差がσ=7.6%、図51(C)では標準偏差がσ=5.9%なのに対し、図51(A)では標準偏差がσ=4.6%となっており、先の2つに比べて小さい。よって図51(A)に示す本発明のp型のマルチチャネルTFTは移動度のばらつきが抑えられていることがわかる。なお図51(A)ではチャネル幅の設計値を用いて移動度を計算しているので、実際の移動度は2割程度低いと考えられる。   In FIG. 51B, the standard deviation is σ = 7.6%, and in FIG. 51C, the standard deviation is σ = 5.9%, whereas in FIG. 51A, the standard deviation is σ = 4.6%. It is smaller than the previous two. Therefore, it can be seen that the p-type multi-channel TFT of the present invention shown in FIG. In FIG. 51A, since the mobility is calculated using the design value of the channel width, the actual mobility is considered to be about 20% lower.

なお、図51(B)のTFTのチャネル幅は、図51(A)のTFTのトータルのチャネル幅よりも短い。また図51(C)のTFTは図51(A)のTFTよりも各チャネルの幅とチャネル間の間隔が長い。しかし、これらの条件を考慮に入れても図51(B)及び図51(C)に比べて図51(A)の標準偏差は著しく小さいと考えられ、よって、本発明のpチャネル型のTFTは、移動度が抑えられるという効果を有すると推測される。   Note that the channel width of the TFT in FIG. 51B is shorter than the total channel width of the TFT in FIG. In addition, the TFT in FIG. 51C has a longer width of each channel and a gap between the channels than the TFT in FIG. However, even if these conditions are taken into consideration, the standard deviation of FIG. 51A is considered to be remarkably smaller than that of FIGS. 51B and 51C. Therefore, the p-channel TFT of the present invention is considered. Is presumed to have the effect of reducing mobility.

図47〜図51に示したように、本発明のマルチチャネルTFTは特性のばらつきが抑えられるという効果を有している。本発明のマルチチャネルTFTは、フラットな絶縁膜上において結晶化を行なったシングルチャネルTFT及びマルチチャネルTFTに比べて、各チャネルの結晶方位が回転しやすいので、種々の結晶方位を含んでいる。よって結晶方位に起因する特性のばらつきが平均化され易いのではないかと考えられる。   As shown in FIGS. 47 to 51, the multi-channel TFT of the present invention has an effect of suppressing variation in characteristics. The multi-channel TFT of the present invention includes various crystal orientations because the crystal orientation of each channel is more easily rotated than the single-channel TFT and multi-channel TFT crystallized on a flat insulating film. Therefore, it is considered that the variation in characteristics due to the crystal orientation is easily averaged.

本発明における結晶化方法を説明する斜視図。The perspective view explaining the crystallization method in this invention. 本発明における結晶化方法を説明する斜視図。The perspective view explaining the crystallization method in this invention. 本発明における結晶化方法を説明する斜視図。The perspective view explaining the crystallization method in this invention. 本発明における結晶化方法を説明する斜視図。The perspective view explaining the crystallization method in this invention. 結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。The longitudinal cross-sectional view explaining the detail of the relationship between the shape of the opening part in crystallization, and the form of a crystalline semiconductor film. 本発明に適用するレーザ照射装置の一態様を示す配置図。1 is a layout diagram illustrating one embodiment of a laser irradiation apparatus applied to the present invention. 本発明により作製されるTFTの作製工程を説明する上面図及び縦断面図。8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention. 本発明により作製されるTFTの作製工程を説明する上面図及び縦断面図。8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention. 本発明により作製されるTFTの作製工程を説明する上面図及び縦断面図。8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention. 本発明により作製されるTFTの作製工程を説明する上面図及び縦断面図。8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention. 本発明により作製されるTFTの作製工程を説明する上面図及び縦断面図。8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention. 本発明により作製されるTFTの一例を説明する上面図及び縦断面図。The top view and longitudinal cross-sectional view explaining an example of TFT produced by this invention. 本発明により作製されるTFTの一例を説明する上面図及び縦断面図。The top view and longitudinal cross-sectional view explaining an example of TFT produced by this invention. 本発明により作製されるTFTの一例を説明する上面図及び縦断面図。The top view and longitudinal cross-sectional view explaining an example of TFT produced by this invention. 表示パネルの外観図。The external view of a display panel. 本発明を用いて作製される表示パネルの画素部の構造を説明する上面図。FIG. 6 is a top view illustrating a structure of a pixel portion of a display panel manufactured using the present invention. 熱解析のシミュレーションに用いた構造を示す断面図。Sectional drawing which shows the structure used for the simulation of thermal analysis. 熱解析のシミュレーションの結果を示すグラフ。The graph which shows the result of the simulation of thermal analysis. 凸部を有する下地膜上に形成された半導体膜にレーザ光を照射して結晶化させた後のTEMの断面像と、その模式図。A cross-sectional image of a TEM after a semiconductor film formed on a base film having a convex portion is irradiated with laser light to be crystallized, and a schematic diagram thereof. 本発明の半導体膜の結晶化の流れを示す図。The figure which shows the flow of crystallization of the semiconductor film of this invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの断面図。Sectional drawing of TFT of this invention. 本発明のTFTの断面図。Sectional drawing of TFT of this invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 本発明のTFTの作製工程を示す図。4A and 4B illustrate a manufacturing process of a TFT of the present invention. 下地膜上に形成された複数のTFTの上面図。FIG. 6 is a top view of a plurality of TFTs formed on a base film. 触媒元素を用いた本発明の半導体膜の結晶化の流れを示す図。The figure which shows the flow of crystallization of the semiconductor film of this invention using a catalyst element. レーザ照射装置の図。The figure of a laser irradiation apparatus. レーザ照射装置の図。The figure of a laser irradiation apparatus. 凸部を有する下地膜の作製方法を示す図。10A and 10B illustrate a method for manufacturing a base film having a convex portion. 凸部を有する下地膜の作製方法を示す図。10A and 10B illustrate a method for manufacturing a base film having a convex portion. レーザビームのエネルギー密度の分布を示す図。The figure which shows distribution of the energy density of a laser beam. レーザビームのエネルギー密度の分布を示す図。The figure which shows distribution of the energy density of a laser beam. レーザビームのエネルギー密度の分布を示す図。The figure which shows distribution of the energy density of a laser beam. 光学系の図。FIG. 重ね合わせたレーザビームの中心軸方向におけるエネルギー密度の分布を示す図。The figure which shows distribution of the energy density in the central-axis direction of the superimposed laser beam. レーザビームの中心間の距離とエネルギー差の関係を示す図。The figure which shows the relationship between the distance between the centers of a laser beam, and an energy difference. レーザビームの中心軸方向における出力エネルギーの分布を示す図。The figure which shows distribution of the output energy in the center axis direction of a laser beam. 本発明の半導体装置の一例である発光装置の構造を示す図。FIG. 6 illustrates a structure of a light-emitting device that is an example of a semiconductor device of the present invention. 本発明の半導体装置の一例である発光装置の画素の構造を示す図。3A and 3B each illustrate a structure of a pixel of a light-emitting device that is an example of a semiconductor device of the present invention. 本発明の半導体装置を用いた電子機器の図。FIG. 16 is a diagram of an electronic device using the semiconductor device of the invention. スタック構造を有するTFTの断面図及びそれを用いた半導体装置の構成の一例。Sectional drawing of TFT which has a stack structure, and an example of a structure of a semiconductor device using the same. S値の度数分布を示す図。The figure which shows the frequency distribution of S value. 閾値の度数分布を示す図。The figure which shows the frequency distribution of a threshold value. 移動度の度数分布を示す図。The figure which shows the frequency distribution of a mobility. 閾値の度数分布を示す図。The figure which shows the frequency distribution of a threshold value. 移動度の度数分布を示す図。The figure which shows the frequency distribution of a mobility.

Claims (12)

画素部と、複数の入力端子と、前記複数の入力端子に接続された配線または配線群とが備えられた基板と、
前記複数の入力端子に固着された第1のFPC及び第2のFPCとを有することを特徴とする半導体装置。
A substrate including a pixel portion, a plurality of input terminals, and a wiring or a wiring group connected to the plurality of input terminals;
A semiconductor device having a first FPC and a second FPC fixed to the plurality of input terminals.
画素部と、複数の入力端子と、前記複数の入力端子に接続された配線または配線群とが備えられた基板と、
前記複数の入力端子に固着された第1のFPC及び第2のFPCと、
前記第1のFPCと前記第2のFPCとの間で前記基板上に実装されたチップとを有することを特徴とする半導体装置。
A substrate including a pixel portion, a plurality of input terminals, and a wiring or a wiring group connected to the plurality of input terminals;
A first FPC and a second FPC fixed to the plurality of input terminals;
A semiconductor device comprising: a chip mounted on the substrate between the first FPC and the second FPC.
請求項2において、前記チップは、COG方式で前記基板上に実装されていることを特徴とする半導体装置。   3. The semiconductor device according to claim 2, wherein the chip is mounted on the substrate by a COG method. 画素部と、ゲート信号側駆動回路と、データ信号側駆動回路と、複数の入力端子と、前記複数の入力端子に接続された配線または配線群とが備えられた基板と、
前記複数の入力端子に固着された第1のFPC及び第2のFPCと、
前記ゲート信号側駆動回路の外側に形成されたシールパターンとを有することを特徴とする半導体装置。
A substrate provided with a pixel portion, a gate signal side drive circuit, a data signal side drive circuit, a plurality of input terminals, and a wiring or a wiring group connected to the plurality of input terminals;
A first FPC and a second FPC fixed to the plurality of input terminals;
A semiconductor device comprising: a seal pattern formed outside the gate signal side driving circuit.
請求項4において、前記シールパターンは、前記ゲート信号側駆動回路と一部重なっていることを特徴とする半導体装置。   5. The semiconductor device according to claim 4, wherein the seal pattern partially overlaps the gate signal side driving circuit. 画素部と、ゲート信号側駆動回路と、データ信号側駆動回路と、複数の入力端子と、前記複数の入力端子に接続された配線または配線群とが備えられた基板と、
前記複数の入力端子に固着された第1のFPC及び第2のFPCと、
前記データ信号側駆動回路の外側に一部重なって形成されたシールパターンとを有することを特徴とする半導体装置。
A substrate provided with a pixel portion, a gate signal side drive circuit, a data signal side drive circuit, a plurality of input terminals, and a wiring or a wiring group connected to the plurality of input terminals;
A first FPC and a second FPC fixed to the plurality of input terminals;
And a seal pattern formed so as to partially overlap the outside of the data signal side driving circuit.
画素部と、ゲート信号側駆動回路と、データ信号側駆動回路と、複数の入力端子と、前記複数の入力端子に接続された配線または配線群とが備えられた基板と、
前記複数の入力端子に固着された第1のFPC及び第2のFPCと、
前記ゲート信号側駆動回路、前記データ信号側駆動回路、及び前記配線または配線群の外側に一部重なって形成されたシールパターンとを有することを特徴とする半導体装置。
A substrate provided with a pixel portion, a gate signal side drive circuit, a data signal side drive circuit, a plurality of input terminals, and a wiring or a wiring group connected to the plurality of input terminals;
A first FPC and a second FPC fixed to the plurality of input terminals;
A semiconductor device comprising: the gate signal side driving circuit, the data signal side driving circuit, and a seal pattern formed to partially overlap the outside of the wiring or the wiring group.
請求項4乃至7のいずれか一において、前記配線または配線群は、前記ゲート信号側駆動回路または前記データ信号側駆動回路と前記複数の入力端子とを接続していることを特徴とする半導体装置。   8. The semiconductor device according to claim 4, wherein the wiring or the wiring group connects the gate signal side driving circuit or the data signal side driving circuit and the plurality of input terminals. . 請求項4乃至8のいずれか一において、前記第1のFPCと前記第2のFPCとの間で前記基板上に実装されたチップを有することを特徴とする半導体装置。   9. The semiconductor device according to claim 4, further comprising a chip mounted on the substrate between the first FPC and the second FPC. 請求項9において、前記チップは、COG方式で前記基板上に実装されていることを特徴とする半導体装置。   10. The semiconductor device according to claim 9, wherein the chip is mounted on the substrate by a COG method. 請求項1乃至10のいずれか一に記載の半導体装置が表示部に用いられていることを特徴とする電子機器。   11. An electronic apparatus, wherein the semiconductor device according to claim 1 is used for a display portion. 請求項11において、前記電子機器は、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、テレビ受像器のいずれか一であることを特徴とする電子機器。
12. The electronic device according to claim 11, wherein the electronic device is any one of a mobile phone, a portable information terminal, a video camera, a digital camera, and a television receiver.
JP2005198205A 2002-01-28 2005-07-07 Semiconductor device and electronic apparatus Withdrawn JP2005340852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005198205A JP2005340852A (en) 2002-01-28 2005-07-07 Semiconductor device and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JP2002027381 2002-02-04
JP2005198205A JP2005340852A (en) 2002-01-28 2005-07-07 Semiconductor device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003018377A Division JP4312466B2 (en) 2002-01-28 2003-01-28 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005340852A true JP2005340852A (en) 2005-12-08

Family

ID=35493968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005198205A Withdrawn JP2005340852A (en) 2002-01-28 2005-07-07 Semiconductor device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2005340852A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969859B2 (en) 2006-07-21 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110486U (en) * 1990-02-27 1991-11-13
JPH04180030A (en) * 1990-11-15 1992-06-26 Seiko Epson Corp Liquid crystal panel
JP2001091941A (en) * 1999-09-20 2001-04-06 Seiko Epson Corp Liquid crystal display device and electronic appliance using the device
JP2001144027A (en) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd Laser device, laser annealing method and producing method for semiconductor device
JP2001324723A (en) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03110486U (en) * 1990-02-27 1991-11-13
JPH04180030A (en) * 1990-11-15 1992-06-26 Seiko Epson Corp Liquid crystal panel
JP2001144027A (en) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd Laser device, laser annealing method and producing method for semiconductor device
JP2001091941A (en) * 1999-09-20 2001-04-06 Seiko Epson Corp Liquid crystal display device and electronic appliance using the device
JP2001324723A (en) * 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969859B2 (en) 2006-07-21 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9029859B2 (en) 2006-07-21 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9236404B2 (en) 2006-07-21 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9257451B2 (en) 2006-07-21 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9564539B2 (en) 2006-07-21 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US9941346B2 (en) 2006-07-21 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10181506B2 (en) 2006-07-21 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10586842B2 (en) 2006-07-21 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10692961B2 (en) 2006-07-21 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US10854704B2 (en) 2006-07-21 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11605696B2 (en) 2006-07-21 2023-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US11937475B2 (en) 2006-07-21 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device

Similar Documents

Publication Publication Date Title
JP7062799B2 (en) Display panel
US7737506B2 (en) Semiconductor device and method of manufacturing the same
US10515983B2 (en) Semiconductor device and semiconductor device production system
JP4137460B2 (en) Method for manufacturing semiconductor device
JP4312466B2 (en) Method for manufacturing semiconductor device
JP4387099B2 (en) Semiconductor device production method
JP2005340852A (en) Semiconductor device and electronic apparatus
JP4397599B2 (en) Method for manufacturing semiconductor device
JP4137461B2 (en) Method for manufacturing semiconductor device
JP4627135B2 (en) Semiconductor device production method
JP4526764B2 (en) Semiconductor device and semiconductor device production system
CN101299412B (en) Semiconductor device and method of manufacturing the same
JP4338996B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100727

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100910

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120625