JP2005333126A - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP2005333126A JP2005333126A JP2005126647A JP2005126647A JP2005333126A JP 2005333126 A JP2005333126 A JP 2005333126A JP 2005126647 A JP2005126647 A JP 2005126647A JP 2005126647 A JP2005126647 A JP 2005126647A JP 2005333126 A JP2005333126 A JP 2005333126A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- cladding layer
- emitting device
- ridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体レーザ等として有用な半導体発光装置に関し、特に素子抵抗が低く、高出力動作が可能な半導体発光装置に関する。 The present invention relates to a semiconductor light emitting device useful as a semiconductor laser or the like, and more particularly to a semiconductor light emitting device having low element resistance and capable of high output operation.
近年、コンパクトディスクや光ディスク等の情報処理機器の光源としてIII−V族化合物半導体材料を用いたレーザダイオード(LD)の開発が盛んに行われている。III−V族化合物半導体材料を用いた従来のLDの一例として、図4に模式的に示すような構造のAlGaInP系化合物半導体からなるLDが挙げられる。図4において、401はn型基板、402はn型第1クラッド層、403は活性層、404はp型第2クラッド層、405はp型エッチングストップ層、406はリッジ構造からなるp型第3クラッド層、407はn型電流阻止層、408はp型コンタクト層、409はp側電極、410はn側電極である。 In recent years, laser diodes (LD) using III-V compound semiconductor materials have been actively developed as light sources for information processing equipment such as compact disks and optical disks. An example of a conventional LD using a III-V group compound semiconductor material is an LD made of an AlGaInP-based compound semiconductor having a structure schematically shown in FIG. In FIG. 4, 401 is an n-type substrate, 402 is an n-type first cladding layer, 403 is an active layer, 404 is a p-type second cladding layer, 405 is a p-type etching stop layer, and 406 is a p-type first cladding layer having a ridge structure. 3 cladding layers, 407 is an n-type current blocking layer, 408 is a p-type contact layer, 409 is a p-side electrode, and 410 is an n-side electrode.
図4に示す従来のAlGaInP系半導体材料を用いたLD(以下「従来型LD」という)は、p型第3クラッド層406が電流阻止層407で挟まれ、p型第3クラッド層406のリッジ部分で電流が狭窄される構造を有するため、一般に通過抵抗、熱抵抗および素子抵抗が高い。そのため、従来型LDは、高電流注入時に素子の発熱量が増加し、熱飽和により光出力が下がる、室温よりも高い温度で動作させた場合に動作電流が多くなる、および高周波重畳がかかり難くなる等の問題があった。
In the LD using the conventional AlGaInP-based semiconductor material shown in FIG. 4 (hereinafter referred to as “conventional LD”), a p-type
また従来型LDは、p型クラッド層404、406において、p型不純物として亜鉛が用いられていた。亜鉛はAlGaInP結晶中で拡散し易い性質を有しているため、エピタキシャル成長を繰り返している間に、p型クラッド層中の亜鉛が活性層に拡散してしまうことがしばしば発生した。このように活性層に亜鉛が拡散してしまうと、活性層の結晶性が劣悪化し、寿命が短くなる。一方、拡散を防ぐために亜鉛濃度を低くすると、動作電圧が高くなり、レーザ発振が困難になる。
In the conventional LD, zinc is used as a p-type impurity in the p-
さらに、従来型LDにおいて、n型クラッド層およびp型クラッド層は、発光する光を活性層内に閉じ込めるために、活性層よりもAl組成を大きくしたダブルへテロ構造がとられている。しかるに、光の閉じ込めを強くするために、例えばp型クラッド層のAl量を大きくすると、キャリア濃度が下がってしまい、その結果、素子抵抗が高くなり、駆動電流が高くなるという問題があった。一方、逆に駆動電流を低くするために、p型クラッド層内のAl量を少なくすると、光閉じ込めやキャリア閉じ込めが弱くなり、発光効率が悪くなるという問題があった。 Further, in the conventional LD, the n-type cladding layer and the p-type cladding layer have a double hetero structure having an Al composition larger than that of the active layer in order to confine emitted light in the active layer. However, for example, when the amount of Al in the p-type cladding layer is increased in order to increase the light confinement, the carrier concentration decreases, resulting in a problem that the device resistance increases and the drive current increases. On the other hand, if the amount of Al in the p-type cladding layer is decreased in order to reduce the drive current, there is a problem that light confinement and carrier confinement become weak and the light emission efficiency deteriorates.
上記問題を解決するために、これまでにいくつかの半導体発光装置が開発されている。例えば、特許文献1(特開平7−297483号公報)には、素子抵抗を低減させるために、高濃度にドーピングしたp型第2クラッド層(リッジ:電流狭窄部)を有する半導体レーザが記載されている。しかし、エピタキシャル成長の間や通電中に亜鉛などのp型ドーパントが活性層に拡散し、素子特性の劣化や信頼性の低下を招くという欠点がある。一方、特許文献2(特開平11−26880号公報)には、p型ドーパントの活性層への拡散を防止するために、p型第2クラッド層(リッジ:電流狭窄部)と活性層との間にキャリア拡散抑制層を設けた半導体レーザ装置が記載されている。しかるに、特許文献2に記載のキャリア拡散抑制層は、成長温度、結晶性などによるp型ドーパントの拡散状態の変化により十分対応できず、さらに素子特性にバラツキがあり、信頼性の再現性に問題があった。さらに、特許文献3(特開平11−87832号公報)には、p型ドーパントの活性層への拡散を防止するために、p型クラッド層と活性層との間に、p型クラッド層と活性層との中間のバンドギャップを有する層を形成した半導体レーザが記載されている。しかし、この半導体レーザは、リッジ部分のエッチングプロセスが複雑であり、かつエッチングによりリッジ部の側面上部に窪みが発生するなど安定したリッジ形状を形成することが困難であるという欠点があった。 In order to solve the above problems, several semiconductor light emitting devices have been developed so far. For example, Patent Document 1 (Japanese Patent Laid-Open No. 7-297483) describes a semiconductor laser having a p-type second cladding layer (ridge: current confinement portion) doped at a high concentration in order to reduce device resistance. ing. However, there is a drawback in that a p-type dopant such as zinc diffuses into the active layer during epitaxial growth or during energization, leading to deterioration of device characteristics and reliability. On the other hand, in Patent Document 2 (Japanese Patent Laid-Open No. 11-26880), in order to prevent diffusion of a p-type dopant into the active layer, a p-type second cladding layer (ridge: current confinement portion) and an active layer are provided. A semiconductor laser device is described in which a carrier diffusion suppression layer is provided therebetween. However, the carrier diffusion suppression layer described in Patent Document 2 cannot sufficiently cope with the change in the diffusion state of the p-type dopant due to the growth temperature, crystallinity, etc., and further has variations in device characteristics, which causes a problem in reliability reproducibility. was there. Further, in Patent Document 3 (Japanese Patent Laid-Open No. 11-87832), in order to prevent diffusion of the p-type dopant into the active layer, the p-type cladding layer and the active layer are interposed between the p-type cladding layer and the active layer. A semiconductor laser in which a layer having an intermediate band gap with the layer is formed is described. However, this semiconductor laser has the disadvantages that the etching process of the ridge portion is complicated and that it is difficult to form a stable ridge shape, for example, a depression is generated in the upper part of the side surface of the ridge portion.
一方、従来型LDは、通常、[−110]方向にストライプ状のリッジを形成することにより基本横モードを制御している(非特許文献1:藤井他、エレクトロニクスレターズ誌第23巻、第18号、938−939頁)。リッジのストライプ方向を[−110]方向に選ぶことにより、[110]方向と比べてAlGaInP秩序結晶からなる活性層の発光効率が向上し、閾値電流密度が低下できるためである。しかし、より高出力で基本横モードを行うために、リッジ幅をより狭く、かつリッジ高さをより高くする必要があり、[−110]方向ではリッジ内に大きなジュール熱が発生するという問題があった。 On the other hand, the conventional LD usually controls the fundamental transverse mode by forming a striped ridge in the [−110] direction (Non-patent Document 1: Fujii et al., Electronics Letters Vol. 23, No. 18). No., pages 938-939). This is because by selecting the ridge stripe direction in the [−110] direction, the luminous efficiency of the active layer made of the AlGaInP ordered crystal can be improved and the threshold current density can be lowered compared to the [110] direction. However, in order to perform the basic transverse mode at a higher output, it is necessary to make the ridge width narrower and the ridge height higher, and there is a problem that large Joule heat is generated in the ridge in the [−110] direction. there were.
リッジ形成方向における上記問題を解決するために、ストライプ状リッジを[110]方向に形成した半導体レーザがこれまでに開発されている(特許文献4:特開平7−193313号公報)。しかるに、特許文献4に記載のリッジ構造は、逆メサ形状であり、この逆メサ形状のp型第3クラッド層を形成するために、無秩序状態で高温成長(700〜850℃)させる必要がある。無秩序状態にするために高温で成長させると、その成長過程にp型ドーパントが活性層に拡散し、活性層の結晶性が劣悪化し、寿命が短くなり、信頼性の低下を招くため好ましくない。
本発明は、上記課題に鑑みてなされたものであり、本発明の目的は、素子抵抗、熱抵抗、通過抵抗および動作電流がいずれも低く、かつ高出力動作が可能な半導体発光装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor light-emitting device that has low element resistance, thermal resistance, passage resistance, and operating current, and is capable of high output operation. There is.
本発明者は、上記従来技術の課題を解決するために、リッジ構造を有する半導体装置の構造につき鋭意検討を進めた結果、リッジ構造を特定の条件を満たすように構成することにより、動作電流を大幅に低減でき高温動作が可能となり、かつ高出力動作が可能な半導体発光装置が得られることを見出し、本発明を完成するに至った。 In order to solve the above-described problems of the prior art, the present inventor has intensively studied the structure of a semiconductor device having a ridge structure, and as a result, the operating current is reduced by configuring the ridge structure to satisfy a specific condition. It has been found that a semiconductor light emitting device capable of being greatly reduced and capable of high temperature operation and capable of high output operation can be obtained, and the present invention has been completed.
すなわち、本発明の課題は以下の構成を有する半導体発光装置により達成される。
[1]基板と、該基板上に形成された少なくとも1層からなる第1導電型クラッド層と、該第1導電型クラッド層上に形成された活性層と、該活性層上に形成された第2導電型第1クラッド層と、該第2導電型第1クラッド層上に形成されたストライプ状のリッジ構造を有する第2導電型第2クラッド層と、前記第2導電型第2クラッド層のリッジの両側面を挟むように前記第2導電型第1クラッド層上に形成された電流阻止層と、前記第2導電型第2クラッド層のリッジ上および該リッジ近傍の前記電流阻止層上に形成された第2導電型第3クラッド層とから少なくとも構成されており、前記リッジ構造のストライプ長手方向に直交する横断面が下記式を満足する台形である半導体発光装置。
0.05 < h/[(a+b)/2] < 0.5
(上式において、hは横断面の高さ、aは横断面の上底、bは横断面の下底である。)
[2]前記横断面が、上底よりも下底が長い台形である[1]に記載の半導体発光装置。
[3]前記横断面が、上底が0.4μm〜4μmの台形である[1]または[2]に記載の半導体発光装置。
[4]前記横断面が、高さが0.2μm〜1.5μmの台形である[1]〜[3]のいずれか一項に記載の半導体発光装置。
[5]前記横断面の形状が左右非対称である[1]〜[4]のいずれか一項に記載の半導体発光装置。
[6]基板と、該基板上に形成された少なくとも1層からなる第1導電型クラッド層と、該第1導電型クラッド層上に形成された活性層と、該活性層上に形成された第2導電型第1クラッド層と、該第2導電型第1クラッド層上に形成されたストライプ状のリッジ構造を有する第2導電型第2クラッド層と、前記第2導電型第2クラッド層のリッジの両側面を挟むように前記第2導電型第1クラッド層上に形成された電流阻止層と、前記第2導電型第2クラッド層のリッジ上および該リッジ近傍の前記電流阻止層上に形成された第2導電型第3クラッド層とから少なくとも構成されており、25℃でのパルス駆動において単一横モード発振で最大光出力が80mW以上である半導体発光装置。
[7]前記最大光出力が200mW以上である[6]に記載の半導体発光装置。
[8]光出力密度が4mW/μm2以上である[6]または「7]に記載の半導体発光装置。
[9]前記電流阻止層の厚さが、前記第2導電型第2クラッド層よりも薄い[1]〜[8]のいずれか一項に記載の半導体発光装置。
[10]前記電流阻止層の屈折率が前記第2導電型第2クラッド層の屈折率より小さい[1]〜[9]のいずれか一項に記載の半導体発光装置。
[11]前記電流阻止層がAlGaInP、AlInP、AlGaAsおよびAlGaAsPからなる群から選ばれる一種で構成されている[1]〜[10]のいずれか一項に記載の半導体発光装置。
[12]前記電流阻止層がAlGaAsまたはAlGaAsPで構成されている[11]に記載の半導体発光装置。
[13]前記リッジ構造上に酸化抑制層を有する[1]〜[12]のいずれか一項に記載の半導体発光装置。
[14]前記酸化抑制層が、前記活性層の材料よりもバンドギャップが大きい材料で構成されている[13]に記載の半導体発光装置。
[15]前記第2導電型第2クラッド層と前記酸化抑制層がともにAlGaInPで構成されている[13]または[14]に記載の半導体発光装置。
[16]前記第2導電型第3クラッド層の屈折率が前記第2導電型第2クラッド層の屈折率より小さい[1]〜[15]のいずれか一項に記載の半導体発光装置。
[17]前記第2導電型第3クラッド層の構成元素が前記第2導電型第2クラッド層の構成元素と異なる[1]〜[16]のいずれか一項に記載の半導体発光装置。
[18]前記第2導電型第3クラッド層の抵抗率が前記第2導電型第2クラッド層の抵抗率より小さい[1]〜[17]のいずれか一項に記載の半導体発光装置。
[19]前記第2導電型第3クラッド層がAlGaAsまたはAlGaAsPで構成されている[1]〜[18]のいずれか一項に記載の半導体発光装置。
[20]前記電流阻止層の上に表面保護層を有する[1]〜[19]のいずれか一項に記載の半導体発光装置。
[21]前記表面保護層が、前記活性層の材料よりもバンドギャップが大きい材料で構成されている[20]に記載の半導体発光装置。
[22]前記活性層が構成元素として少なくともGaとInとを含有するか、または少なくともAlとInとを含有する[1]〜[21]のいずれか一項に記載の半導体発光装置。
[23]前記基板が(100)面と等価な面からオフアングルを有する[1]〜[22]のいずれか一項に記載の半導体発光装置。
[24]前記基板のオフアングルの方向が、前記ストライプ状のリッジ構造のストライプ長手方向に直交する方向から±30°以内である[23]に記載の半導体発光装置。
[25]前記半導体発光装置が半導体レーザ装置である[1]〜[24]のいずれか一項に記載の半導体発光装置。
[26]基板と、該基板上に形成された少なくとも1層からなる第1導電型クラッド層と、該第1導電型クラッド層上に形成された活性層と、該活性層上に形成された第2導電型第1クラッド層と、該第2導電型第1クラッド層上に形成された第2導電型第2クラッド層とから少なくとも構成される積層体を用意し、該積層体の前記第2導電型第2クラッド層上にストライプ状の保護膜を形成し、前記第2導電型第2クラッド層を部分的にエッチングすることにより前記第2導電型第2クラッド層をストライプ状のリッジ構造に成形し、前記第2導電型第2クラッド層のリッジの両側面を挟むように電流阻止層を形成し、前記保護層を除去し、前記第2導電型第2クラッド層のリッジ上および該リッジ近傍の前記電流阻止層上に第2導電型第3クラッド層を形成する工程を含む、[1]〜[25]のいずれか一項に記載の半導体発光装置の製造方法。
[27]前記電流阻止層の形成後に、前記電流阻止層上に表面保護層を形成する工程をさらに有する[26]に記載の半導体発光装置の製造方法。
That is, the object of the present invention is achieved by a semiconductor light emitting device having the following configuration.
[1] A substrate, a first conductivity type cladding layer comprising at least one layer formed on the substrate, an active layer formed on the first conductivity type cladding layer, and an active layer formed on the active layer A second conductivity type first cladding layer; a second conductivity type second cladding layer having a striped ridge structure formed on the second conductivity type first cladding layer; and the second conductivity type second cladding layer. A current blocking layer formed on the second conductivity type first cladding layer so as to sandwich both side surfaces of the ridge, and on the ridge of the second conductivity type second cladding layer and on the current blocking layer in the vicinity of the ridge And a second light emitting type third cladding layer formed on the semiconductor ridge structure, wherein the cross section perpendicular to the stripe longitudinal direction of the ridge structure is a trapezoid satisfying the following formula.
0.05 <h / [(a + b) / 2] <0.5
(In the above equation, h is the height of the cross section, a is the upper base of the cross section, and b is the lower base of the cross section.)
[2] The semiconductor light-emitting device according to [1], wherein the cross section is a trapezoid whose lower base is longer than the upper base.
[3] The semiconductor light emitting device according to [1] or [2], wherein the cross section is a trapezoid having an upper base of 0.4 μm to 4 μm.
[4] The semiconductor light-emitting device according to any one of [1] to [3], wherein the cross section is a trapezoid having a height of 0.2 μm to 1.5 μm.
[5] The semiconductor light emitting device according to any one of [1] to [4], wherein a shape of the cross section is asymmetrical.
[6] A substrate, a first conductivity type cladding layer comprising at least one layer formed on the substrate, an active layer formed on the first conductivity type cladding layer, and formed on the active layer A second conductivity type first cladding layer; a second conductivity type second cladding layer having a striped ridge structure formed on the second conductivity type first cladding layer; and the second conductivity type second cladding layer. A current blocking layer formed on the second conductivity type first cladding layer so as to sandwich both side surfaces of the ridge, and on the ridge of the second conductivity type second cladding layer and on the current blocking layer in the vicinity of the ridge A semiconductor light emitting device comprising at least a second conductivity type third clad layer formed on the substrate and having a maximum light output of 80 mW or more in a single transverse mode oscillation in pulse driving at 25 ° C.
[7] The semiconductor light emitting device according to [6], wherein the maximum light output is 200 mW or more.
[8] The semiconductor light emitting device according to [6] or [7], wherein the light output density is 4 mW / μm 2 or more.
[9] The semiconductor light emitting device according to any one of [1] to [8], wherein the current blocking layer is thinner than the second conductivity type second cladding layer.
[10] The semiconductor light emitting device according to any one of [1] to [9], wherein a refractive index of the current blocking layer is smaller than a refractive index of the second conductivity type second cladding layer.
[11] The semiconductor light-emitting device according to any one of [1] to [10], wherein the current blocking layer is configured of one kind selected from the group consisting of AlGaInP, AlInP, AlGaAs, and AlGaAsP.
[12] The semiconductor light emitting device according to [11], wherein the current blocking layer is made of AlGaAs or AlGaAsP.
[13] The semiconductor light-emitting device according to any one of [1] to [12], which includes an oxidation suppression layer on the ridge structure.
[14] The semiconductor light-emitting device according to [13], wherein the oxidation suppression layer is made of a material having a larger band gap than the material of the active layer.
[15] The semiconductor light-emitting device according to [13] or [14], wherein the second conductivity type second cladding layer and the oxidation suppression layer are both made of AlGaInP.
[16] The semiconductor light emitting device according to any one of [1] to [15], wherein a refractive index of the second conductive type third cladding layer is smaller than a refractive index of the second conductive type second cladding layer.
[17] The semiconductor light emitting device according to any one of [1] to [16], wherein a constituent element of the second conductivity type third cladding layer is different from a constituent element of the second conductivity type second cladding layer.
[18] The semiconductor light emitting device according to any one of [1] to [17], wherein a resistivity of the second conductivity type third cladding layer is smaller than a resistivity of the second conductivity type second cladding layer.
[19] The semiconductor light emitting device according to any one of [1] to [18], wherein the second conductivity type third cladding layer is made of AlGaAs or AlGaAsP.
[20] The semiconductor light-emitting device according to any one of [1] to [19], which has a surface protective layer on the current blocking layer.
[21] The semiconductor light-emitting device according to [20], wherein the surface protective layer is made of a material having a larger band gap than the material of the active layer.
[22] The semiconductor light emitting device according to any one of [1] to [21], wherein the active layer contains at least Ga and In as constituent elements, or contains at least Al and In.
[23] The semiconductor light emitting device according to any one of [1] to [22], wherein the substrate has an off-angle from a plane equivalent to the (100) plane.
[24] The semiconductor light-emitting device according to [23], wherein an off-angle direction of the substrate is within ± 30 ° from a direction orthogonal to a stripe longitudinal direction of the stripe-shaped ridge structure.
[25] The semiconductor light-emitting device according to any one of [1] to [24], wherein the semiconductor light-emitting device is a semiconductor laser device.
[26] A substrate, a first conductivity type cladding layer comprising at least one layer formed on the substrate, an active layer formed on the first conductivity type cladding layer, and formed on the active layer A laminate comprising at least a second conductivity type first cladding layer and a second conductivity type second cladding layer formed on the second conductivity type first cladding layer is prepared, and A stripe-shaped protective film is formed on the second-conductivity-type second clad layer, and the second-conductivity-type second clad layer is partially etched to form the second-conductivity-type second clad layer in a stripe-shaped ridge structure. Forming a current blocking layer so as to sandwich both side surfaces of the ridge of the second conductivity type second cladding layer, removing the protective layer, and on the ridge of the second conductivity type second cladding layer A second conductivity type second electrode on the current blocking layer near the ridge; Comprising the step of forming a cladding layer, [1] to a method of manufacturing a semiconductor light emitting device according to any one of [25].
[27] The method for manufacturing a semiconductor light-emitting device according to [26], further including a step of forming a surface protective layer on the current blocking layer after the formation of the current blocking layer.
本発明の半導体発光装置は、特定の条件を満たすように断面構造が設計されたリッジ構造を有する第2導電第2クラッド層の両側にリアルガイド構造を有する電流阻止層が形成され、さらにリッジ構造の上に光閉じ込め用の第2導電第3クラッド層を有する。この構成により、本発明によれば、素子抵抗、通過抵抗および熱抵抗の少ない、高出力動作が可能な半導体発光装置を提供できる。 In the semiconductor light emitting device of the present invention, a current blocking layer having a real guide structure is formed on both sides of a second conductive second cladding layer having a ridge structure whose cross-sectional structure is designed so as to satisfy a specific condition, and further a ridge structure A second conductive third cladding layer for confining light. With this configuration, according to the present invention, it is possible to provide a semiconductor light-emitting device capable of high output operation with less element resistance, passage resistance and thermal resistance.
本発明の半導体発光装置について、図面を参照しつつ具体的に説明する。
なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
The semiconductor light emitting device of the present invention will be specifically described with reference to the drawings.
In the present specification, a numerical range represented by using “to” means a range including numerical values described before and after “to” as a lower limit value and an upper limit value.
図1は、本発明の基板から第2導電型第3クラッド層まで構成を有する半導体発光装置の概略断面図である。図1より、本発明の半導体発光装置は、基板101上に、第1導電型クラッド層102と、第1導電型クラッド層102上に形成された活性層106と、活性層106上に形成された第2導電型第1クラッド層107と、第2導電型第1クラッド層107上に形成されたストライプ状のリッジ構造を有する第2導電型第2クラッド層108と、第2導電型第1クラッド層107上に前記リッジ構造の両側面を挟むように形成された電流阻止層109と、第2導電型第2クラッド層108上および電流阻止層109上に形成された第2導電型第3クラッド層110とから少なくとも構成されている。
FIG. 1 is a schematic cross-sectional view of a semiconductor light emitting device having a configuration from a substrate of the present invention to a second conductivity type third cladding layer. As shown in FIG. 1, the semiconductor light emitting device of the present invention is formed on a
図2は、本発明の好適な一実施態様の半導体レーザの概略断面図である。図2に示す態様の半導体レーザは、基板201と、基板201上に形成されたバッファー層202と、バッファー層上に形成された第1導電型第1クラッド層203と、第1導電型第1クラッド層203上に形成された第1導電型第2クラッド層204と、第1導電型第2クラッド層204上に形成された活性層205と、活性層205上に形成された第2導電型第1クラッド層206と、第2導電型第1クラッド層上に形成されたエッチングストップ層207と、エッチングストップ層207上に形成されたストライプ上のリッジ構造を有する第2導電型第2クラッド層208と、エッチングストップ層207上においてリッジ構造を有する第2導電型第2クラッド層の両側面を挟むように形成された電流阻止層209と、第2導電型第2クラッド層208のリッジ構造の上に形成された酸化抑制層210と、電流阻止層209上に形成された表面保護層(キャップ層)211と、表面保護層211上に形成された第2導電型第3クラッド層212と、第2導電型第3クラッド層212上に形成されたコンタクト層213と、コンタクト層213側および基板201側にそれぞれ形成されたp側電極214およびn側電極215とから構成されている。
FIG. 2 is a schematic cross-sectional view of a semiconductor laser according to a preferred embodiment of the present invention. 2 includes a
本明細書において「A層上に形成されたB層」という表現は、A層の上面にB層の底面が接するようにB層が形成されている場合と、A層の上面に1以上の層が形成され、さらにその層上にB層が形成されている場合の両方を含む。また、A層の上面とB層の底面が部分的に接していて、その他の部分ではA層とB層の間に1以上の層が存在している場合も、上記表現に含まれる。具体的な態様については、以下の各層の説明と実施例の具体例から明らかである。 In this specification, the expression “B layer formed on the A layer” means that the B layer is formed so that the bottom surface of the B layer is in contact with the top surface of the A layer, and one or more on the top surface of the A layer. It includes both of the case where a layer is formed and a B layer is formed on the layer. Further, the above expression also includes the case where the upper surface of the A layer and the bottom surface of the B layer are in partial contact and one or more layers exist between the A layer and the B layer in other portions. Specific embodiments are apparent from the following description of each layer and specific examples.
図1および図2において、基板101、201は、その上にダブルへテロ構造の結晶を成長することができるものであれば、その導電性や材料は特に限定されない。好ましくは、導電性を有する半導体基板である。具体的には、基板上への結晶薄膜成長に適したGaAs、InP、GaP、ZnSe、ZnO、Si、Al2O3等の結晶基板、特に閃亜鉛鉱型構造を有する結晶基板を用いるのが好ましい。その場合、基板結晶成長面は低次な面またはそれと結晶学的に等価な面が好ましく、(100)面が最も好ましい。
In FIGS. 1 and 2, the conductivity and material of the
なお、本明細書において(100)面という場合、必ずしも厳密に(100)ジャストの面である必要はなく、(100)面と等価な面、すなわち最大30°程度のオフアングルを有する面まで包含する。オフアングルの大きさは、上限は30°以下であることが好ましく、14°以下であることがより好ましい。オフアングルの大きさの下限は0.5°以上であることが好ましく、2°以上であることがより好ましく、6°以上であることがさらに好ましく、10°以上であることが最も好ましい。 In the present specification, the (100) plane does not necessarily have to be a strictly (100) plane, and includes a plane equivalent to the (100) plane, that is, a plane having an off-angle of about 30 ° at the maximum. To do. The upper limit of the off-angle size is preferably 30 ° or less, and more preferably 14 ° or less. The lower limit of the off-angle size is preferably 0.5 ° or more, more preferably 2 ° or more, further preferably 6 ° or more, and most preferably 10 ° or more.
また、基板101、201のオフアングルの方向は、後述する第2導電型第2クラッド層108、208のリッジ構造を構成するストライプの伸びる方向に直交する方向から、±30°以内の方向が好ましく、±7°以内の方向がより好ましく、±2°以内の方向が最も好ましい。また、リッジ構造のストライプの方向は、基板101、201の面方位が(100)の場合、[0−11]またはそれと等価な方向が好ましく、オフアングルの方向は[011]方向またはそれと等価な方向から±30°以内の方向が好ましく、±7°以内の方向であることがより好ましく、±2°以内の方向が最も好ましい。
The off-angle direction of the
なお、本明細書において[01−1]方向という場合は、一般的なIII−V族、II−VI族半導体において、(100)面と[01−1]面との間に存在する[11−1]面が、それぞれV族又はVI族元素が現れる面であるように[01−1]方向を定義する。 In this specification, the [01-1] direction refers to a [11] plane between a (100) plane and a [01-1] plane in general III-V and II-VI semiconductors. The [01-1] direction is defined so that the [-1] plane is a plane on which a group V or group VI element appears, respectively.
また、基板101、201は六方晶型の基板でもよく、例えば、Al2O3、6H−SiC等からなる基板を用いることもできる。
Further, the
図2に示すように、基板201上には、通常基板の欠陥をエピタキシャル成長層に持ち込まないために厚さ0.2〜2μm程度のバッファー層202を形成しておくことが好ましい。バッファー層の材料には、通常は基板と同じ材料が用いられることが多く、例えば第1導電型のGaAs、GaP、InP、GaN、GaInP、GaInAs、GaInN、ZnSe、ZnSSe、ZnOなどが好ましい。
As shown in FIG. 2, it is preferable to form a
基板101、201の上には、活性層106、205を含む化合物半導体層が形成される。化合物半導体層は、活性層106、205の上下に活性層より屈折率の小さい層を含んでおり、そのうち基板側の層は第1導電型クラッド層(好ましくはn型クラッド層)、他方のエピタキシャル側の層は第2導電型クラッド層(好ましくはp型クラッド層)としてそれぞれ機能する。これらの屈折率の大小関係は、各層の材料組成を当業者に公知の方法に従って適宜選択することにより調節できる。活性層およびクラッド層は、例えばAlxGa1-xAs、(AlxGa1-x)yIn1-yP、AlxGa1-xNなどのAl組成を変化させることによって屈折率を調節できる。
A compound semiconductor layer including
図1に示すように、第1導電型のクラッド層が1層の場合、第1導電型クラッド層102は、活性層106よりも屈折率の小さい材料で形成することができる。また、第1導電型クラッド層102の屈折率は、後述する第2導電型第1クラッド層、第2導電型第2クラッド層および第2導電型第3クラッド層の屈折率よりも大きいことが好ましい。第1導電型クラッド層102は、例えば、第1導電型のAlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族半導体材料を使用いて形成することができる。
As shown in FIG. 1, when the first conductivity type cladding layer is one layer, the first conductivity
第1導電型クラッド層102のキャリア濃度は、下限が1×1016cm-3以上であることが好ましく、5×1016cm-3以上であることがより好ましく、1×1017cm-3以上であることが最も好ましい。一方、キャリア濃度の上限は5×1019cm-3以下であることが好ましく、5×1018cm-3以下であることがより好ましく、2×1018cm-3以下であることが最も好ましい。
The lower limit of the carrier concentration of the first conductivity
第1導電型クラッド層102の厚さは、単層からなる場合、好ましくは0.5〜4μm、より好ましくは1〜3μm程度である。
The thickness of the first conductivity
第1導電型クラッド層は、例えば、図2の好適な実施例に示すように、キャリア濃度、組成などが異なる複数の層で構成されていてもよい。第1導電型クラッド層がキャリア濃度が異なる複数の層で形成されている場合、活性層205側の第1導電型第2クラッド層204のキャリア濃度は、基板201側の第1導電型第1クラッド層203のキャリア濃度より低くすることが好ましい。基板201側の第1導電型第1クラッド層203のキャリア濃度は、1×1016〜3×1018cm-3の範囲が好ましく、5×1016〜2×1018cm-3であることが好ましい。また、活性層205側の第1導電型第2クラッド層204の厚さは、第1導電型第1クラッド層203の厚さより薄くすることが好ましい。第1導電型第2クラッド層204の厚さの下限は、0.01μm以上であることが好ましく、0.03μm以上であることがより好ましく、上限は1μm以下であることが好ましく、0.7μm以下であることがより好ましい。第1導電型クラッド層が組成の異なる複数の層で形成されている場合の例としては、例えば、基板201側にAlGaAsまたはAlGaAsPからなる第1導電型第1クラッド層203と、その層よりも活性層205側にあるAlGaInPまたはAlInPからなる第1導電型第2クラッド層204とからなる態様を例示することができる。
The first conductivity type cladding layer may be composed of a plurality of layers having different carrier concentrations, compositions, etc., as shown in the preferred embodiment of FIG. When the first conductivity type cladding layer is formed of a plurality of layers having different carrier concentrations, the carrier concentration of the first conductivity type
本発明の半導体発光装置を構成する活性層106、205の構造は、特に制限されない。図1の一例においては、活性層106は多重量子井戸(MQW)構造を有している。この多重量子井戸構造は、具体的には光閉じ込め層(ノンドープ)103、量子井戸層(ノンドープ)104、バリア層(ノンドープ)105、量子井戸層(ノンドープ)104および閉じ込め層(ノンドープ)103を順次積層した構造を有する。活性層は、このように3層以上の量子井戸層およびそれらに挟まれたバリア層並びに最上の量子井戸層の上および最下の量子井戸層の下に積層された光閉じ込め層を有する多量子井戸構造(MQW)以外にも、例えば、量子井戸層および前記量子井戸層を上下から挟む光閉じ込め層からなる単一量子井戸構造(SQW)や、二重量子井戸構造(DQW)であってもよい。活性層を量子井戸構造とすることにより、単層のバルク活性層と比較して、短波長化(630nm〜660nm)かつ低しきい値化を達成することができる。
The structure of the
活性層106、205の材料としては、GaInP、AlGaInP、GaInAs、AlGaInAs、GaInAsP、AlGaInNなどを例示することができる。特にGaとInあるいはAlとInを構成元素として含む材料である場合は、自然超格子が形成されやすいために、オフ基板を用いることによる自然超格子抑制の効果が大きくなる。
なお、光導波路の両端部分における活性層は、光導波路中央の電流注入領域における活性層内において発生した光に対して透明となるバンドギャップを有することが好ましい。
実用的な高出力レーザを実現させるためには、活性層総厚の下限は2nm以上が好ましく、25nm以上がより好ましく、30nm以上がさらに好ましく、35nm以上が最も好ましい。一方、活性層総厚の上限は、活性層に歪が入っていない場合、高いCODレベルを実現し、かつ量子効果が機能する厚み以下とすることが好ましい。すなわち、活性層総厚の上限は、50nm以下が好ましく、40nm以下がより好ましく、35nm以下がさらに好ましい。また、活性層に歪が入っている場合は、臨界膜厚を超えない厚み以下とすることが好ましい。すなわち、活性層総厚の上限は、40nm以下が好ましく、30nm以下がより好ましく、25nm以下がさらに好ましい。
好ましい量子井戸数は、600nm帯赤色レーザの室温(25℃)での発振波長が630〜670nmの場合、1〜5、好ましくは1〜4、より好ましくは2〜3、最も好ましくは3であり、一方、室温付近の発振波長が670〜700nmの場合、1〜5、好ましくは1〜4、より好ましくは2〜3、最も好ましくは2である。量子井戸の厚さは、室温(25℃)付近の発振波長が630〜670nmの場合、3〜7nmが好ましく、4〜6nmがより好ましい。一方、室温(25℃)付近の発振波長が670〜700nmの場合、6〜10nmが好ましく、7〜9nmがより好ましい。
Examples of the material of the
Note that the active layers at both ends of the optical waveguide preferably have a band gap that is transparent to light generated in the active layer in the current injection region at the center of the optical waveguide.
In order to realize a practical high-power laser, the lower limit of the total active layer thickness is preferably 2 nm or more, more preferably 25 nm or more, further preferably 30 nm or more, and most preferably 35 nm or more. On the other hand, the upper limit of the total thickness of the active layer is preferably set to be equal to or less than a thickness at which a high COD level is realized and the quantum effect functions when the active layer is not strained. That is, the upper limit of the active layer total thickness is preferably 50 nm or less, more preferably 40 nm or less, and further preferably 35 nm or less. Moreover, when the active layer is distorted, it is preferable to set the thickness not to exceed the critical film thickness. That is, the upper limit of the total active layer thickness is preferably 40 nm or less, more preferably 30 nm or less, and even more preferably 25 nm or less.
The preferable number of quantum wells is 1 to 5, preferably 1 to 4, more preferably 2 to 3, most preferably 3 when the oscillation wavelength of a 600 nm band red laser at room temperature (25 ° C.) is 630 to 670 nm. On the other hand, when the oscillation wavelength near room temperature is 670 to 700 nm, it is 1 to 5, preferably 1 to 4, more preferably 2 to 3, and most preferably 2. The thickness of the quantum well is preferably 3 to 7 nm and more preferably 4 to 6 nm when the oscillation wavelength near room temperature (25 ° C.) is 630 to 670 nm. On the other hand, when the oscillation wavelength near room temperature (25 ° C.) is 670 to 700 nm, 6 to 10 nm is preferable, and 7 to 9 nm is more preferable.
活性層106、205上には、第2導電型のクラッド層が形成される。エッチングストップ層が形成される場合は第2導電型のクラッド層は、少なくとも3層形成される。以下の説明では、活性層106に近い方から順に第2導電型第1クラッド層107、206、第2導電型第2クラッド層108、208、および第2導電型第3クラッド層110、212を有する好ましい態様を例にとって説明する。エッチングストップ層が形成されない場合は、第2導電型クラッド層は少なくとも2層形成される。
A second conductivity type cladding layer is formed on the
第2導電型第1クラッド層107、206は、活性層に光を閉じ込めるため活性層106、205よりも屈折率の小さい材料で形成することができる。例えば、第2導電型第1クラッド層107、206は、第2導電型のAlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族半導体を用いることができる。第2導電型第1クラッド層107、206がAlを含むIII−V族化合物半導体で構成されている場合は、その成長可能な実質的全面をGaAs、GaAsP、GaInAs、GaInP、GaInN等のAlを含まないIII−V族化合物半導体で覆えば表面酸化を防止することができるため好ましい。
The second conductivity type first cladding layers 107 and 206 can be formed of a material having a refractive index lower than that of the
第2導電型第1クラッド層107、206のキャリア濃度は、下限は2×1017cm-3以上であることが好ましく、3×1017cm-3であることがより好ましく、5×1017cm-3であることが最も好ましい。またキャリア濃度の上限は、5×1018cm-3であることが好ましく、4×1018cm-3であることがより好ましく、2×1018cm-3であることが最も好ましい。 The lower limit of the carrier concentration of the second conductivity type first cladding layers 107 and 206 is preferably 2 × 10 17 cm −3 or more, more preferably 3 × 10 17 cm −3 , and more preferably 5 × 10 17. Most preferably, it is cm −3 . The upper limit of the carrier concentration is preferably 5 × 10 18 cm −3 , more preferably 4 × 10 18 cm −3 , and most preferably 2 × 10 18 cm −3 .
第2導電型第1クラッド層107、206の厚さは、薄くなりすぎると、光閉じ込めが強くなりすぎ、高出力まで単一横モード発振させることが困難となるほか、後述する電流阻止層109、209のリーク電流が発生しやすくなる。一方、厚くなりすぎると、第2導電型第1クラッド層107、206中で電流が横方向に拡がり過ぎて、しきい値電流や動作電流が増加してしまう。これらを考慮して第2導電型第1クラッド層107、206の厚さは、下限を0.03μm以上とすることが好ましく、0.05μm以上とすることがより好ましく、0.07μm以上とすることが最も好ましい。また上限は、0.5μm以下とすることが好ましく、0.3μm以下とすることがより好ましく、0.2μm以下とすることが最も好ましい。
If the thickness of the second conductivity type first cladding layers 107 and 206 becomes too thin, the optical confinement becomes too strong, making it difficult to oscillate a single transverse mode up to a high output, and a
第2導電型第1クラッド層107、206の屈折率は、第1導電型クラッド層102の屈折率よりも小さくすることもできる。このようにすれば、活性層から光ガイド層側へ有効に光が滲み出すように光分布(近視野像)を制御することが可能となる。また、活性領域(活性層の存在する部分)から亜鉛拡散領域への光導波損失を低減することもできるため、高出力動作におけるレーザ特性や信頼性の向上を達成することができる。
The refractive indexes of the second conductivity type first cladding layers 107 and 206 may be smaller than the refractive index of the first conductivity
図2に示すように、第2導電型第1クラッド層206上には、エッチング処理時における第2導電型第1クラッド層206のエッチング試薬による浸食を防止する目的でエッチングストップ層207を形成することができる。エッチングストップ層207を有すれば、少なくともリッジ構造の第2導電型第2クラッド層208を再成長させる際に、再成長界面で通過抵抗を増大させるような高抵抗層の発生を容易に防ぐことができるようになる。
As shown in FIG. 2, an
エッチングストップ層207の材料は、エッチング処理時にエッチング試薬に対し抵抗性のあるもの、すなわち浸食されないものであれば、特に限定はない。またエッチングストップ層207の材料は、浸食防止機能のほか、酸化防止機能を併有していても構わない。具体的には、AlXGa1-xAs(0≦x≦1)、lnyGal-yP(0≦y≦1)、(AluGa1-u)vInP(0<u≦1、0<v≦1)、InpAlqGarN(0≦p≦1、0≦q≦1、0≦r≦1)、InlAlmGanAs(0≦l≦1、0≦m≦1、0≦n≦1)、InsGa1-sAstP1-t(0≦s≦1、0≦t≦1)などが挙げられる。
The material of the
エッチングストップ207の厚みは、一般に活性層205の材料よりもバンドギャップが大きくなるように選択され、その上限は20nm以下であることが好ましく、10nm以下であることがより好ましく、6nm以下であることがさらに好ましい。またその下限は1nm以上であることが好ましく、1.5nm以上であることがより好ましく、2nm以上であることがさらに好ましい。
The thickness of the
エッチングストップ層207の導電型は、エッチングにより除去される場合は特に制限はないが、第2導電型であることが好ましい。また、エッチングストップ層207は基板201になるべく格子整合させることが好ましい。さらに、動作電流低減などの観点から、材料と厚みを適宜選択することによって活性層205からの光を吸収しないようにすることが好ましい。
The conductivity type of the
第2導電型第1クラッド層107上またはエッチングストップ層207上にはストライプ状のリッジ構造を有する半導体層が形成される。このリッジ構造を有する半導体層には、第2導電型第2クラッド層108、208が少なくとも含まれており、酸化抑制層210などその他の半導体層が含まれていてもよい。リッジの上には光閉じ込めのための第2導電型第3クラッド層110、212を別途形成し、所望のクラッド層厚みを第2導電型第2クラッド層108、208の厚さと第2導電型第3クラッド層110、212の厚さの合計で実現できるようにすることにより、第2導電型第2クラッド層108、208の厚みを薄く、すなわちリッジの高さを低くすることができる。これにより通過抵抗を低くすることができ、かつリッジ非対称の影響を低減でき、高いキンクレベルを達成することができる。
A semiconductor layer having a striped ridge structure is formed on the second conductivity type
リッジの高さ(第2導電型第2クラッド層108、208の厚さ)は、通過抵抗をできる限り低減する観点からは低くすることが好ましいが、リッジの高さが低くなり過ぎると、電流阻止層109、209を形成する際に選択成長マスク上のオーバーグロースが起こりやすくなる。リッジ部、とりわけ第2導電型第2クラッド層108、208にAlが含まれると抵抗率が増加しやすくなり、AlとInを含有する場合にはさらに増加しやすくなる。この抵抗率の増加は、p型においてより顕著となる。また、リッジのストライプ長手方向に直交するリッジ横断面の形状が順メサ形状である場合には、逆メサ形状の場合と比べて通過抵抗が上昇しやすくなる。
本発明の半導体発光装置は、リッジの横断面が下記式を満足する台形である。
0.05 < h/[(a+b)/2] < 0.5
上式において、hは横断面の高さ、aは横断面の上底、bは横断面の下底である。h/[(a+b)/2]の範囲は、0.07〜0.45であるのが好ましく、0.1〜0.35であるのがより好ましく、0.12〜0.3であるのがさらに好ましく、0.15〜0.25であるのが最も好ましい。
AlGaInP系のように、順メサ方向を形成する必要がある場合において、リッジ部分をウェットエッチングで形成すると、通常、リッジ横断面の台形の両底角の合計が小さくなり(具体的には130°以下)、通過抵抗が上昇しやすくなる。これらの観点から、リッジの高さ(横断面の高さ)の上限は、1.5μm以下であることが好ましく、1.0μm以下であることがより好ましく、0.8μm以下であることがさらに好ましく、0.55μm以下であることが最も好ましい。また、リッジの高さの下限は、0.1μm以上であることが好ましく、0.2μm以上であることがより好ましく、0.3μm以上であることがさらに好ましく、0.35μm以上であることが最も好ましい。リッジの高さを上記範囲内とすることにより、台形の両底角の合計を130〜140°、好ましくは135〜140°の範囲に調整することができる。
The height of the ridge (the thickness of the second conductivity type second cladding layers 108 and 208) is preferably low from the viewpoint of reducing the passage resistance as much as possible, but if the height of the ridge is too low, the current When the blocking layers 109 and 209 are formed, overgrowth on the selective growth mask easily occurs. When Al is contained in the ridge portion, particularly the second conductivity type second cladding layers 108 and 208, the resistivity is likely to increase, and when Al and In are contained, the resistivity is further increased. This increase in resistivity becomes more significant in the p-type. Further, when the shape of the ridge cross section perpendicular to the longitudinal direction of the stripe of the ridge is a forward mesa shape, the passage resistance is likely to increase as compared with the case of the reverse mesa shape.
In the semiconductor light emitting device of the present invention, the ridge has a trapezoidal cross section that satisfies the following formula.
0.05 <h / [(a + b) / 2] <0.5
In the above formula, h is the height of the cross section, a is the upper base of the cross section, and b is the lower base of the cross section. The range of h / [(a + b) / 2] is preferably 0.07 to 0.45, more preferably 0.1 to 0.35, and 0.12 to 0.3. Is more preferable, and 0.15-0.25 is most preferable.
When it is necessary to form the forward mesa direction as in the AlGaInP system, if the ridge portion is formed by wet etching, the sum of both bottom angles of the trapezoid of the ridge cross section is usually reduced (specifically, 130 °). And the like), the passage resistance is likely to increase. From these viewpoints, the upper limit of the height of the ridge (cross section height) is preferably 1.5 μm or less, more preferably 1.0 μm or less, and further preferably 0.8 μm or less. Preferably, it is 0.55 μm or less. The lower limit of the height of the ridge is preferably 0.1 μm or more, more preferably 0.2 μm or more, further preferably 0.3 μm or more, and 0.35 μm or more. Most preferred. By setting the height of the ridge within the above range, the total of both base angles of the trapezoid can be adjusted to a range of 130 to 140 °, preferably 135 to 140 °.
単一横モードで発振される場合には、第2導電型第2クラッド層108、208のリッジ底部の幅(前記台形の下底の長さ)の上限は5.0μm以下であることが好ましく、4.0μm以下であることがより好ましく、3.5μm以下であることがさらに好ましく、3.0μm以下であることが最も好ましい。また、リッジ底部の幅の下限は0.5μm以上であることが好ましく、1.0μm以上であることがより好ましく、1.3μm以上であることがさらに好ましく、1.5μm以上であることが最も好ましい。また、電流阻止層109、209が第2導電型第2クラッド層108、208より屈折率が低い場合、すなわち、実屈折率導波構造(リアルガイド構造)の場合、電流阻止層109、209が活性層106、205で発生する光を吸収する構造(ロスガイド構造)の場合と比べて、リッジ底部の幅を狭くする必要があり、順メサ形状ではリッジの高さを高くすることは大幅な通過抵抗の増大を招いてしまう。このような観点から、実屈折率導波構造の場合、リッジ底部の幅の上限は4.0μm以下であることが好ましく、3.5μm以下であることがより好ましく、3.0μm以下であることがさらに好ましく、2.8μm以下であることが最も好ましい。またリッジ底部の幅の下限は0.5μm以上であることが好ましく、1.0μm以上であることがより好ましく、1.3μm以上であることがさらに好ましく、1.5μm以上であることが最も好ましい。リッジ底部の幅をWa、リッジ上部の幅をWbとした場合、実屈折率導波構造において、平均値(Wa+Wb)/2の上限は4.5μm以下が好ましく、4μm以下がより好ましく、3.5μm以下がさらに好ましい。また、下限は1.8μm以上が好ましく、2μm以上がより好ましく、2.2μm以上がさらに好ましい。
When oscillating in a single transverse mode, the upper limit of the width of the bottom of the ridge (the length of the lower base of the trapezoid) of the second conductivity type second cladding layers 108 and 208 is preferably 5.0 μm or less. It is more preferably 4.0 μm or less, further preferably 3.5 μm or less, and most preferably 3.0 μm or less. Further, the lower limit of the width of the ridge bottom is preferably 0.5 μm or more, more preferably 1.0 μm or more, further preferably 1.3 μm or more, and most preferably 1.5 μm or more. preferable. When the current blocking layers 109 and 209 have a lower refractive index than the second conductivity type second cladding layers 108 and 208, that is, in the case of an actual refractive index waveguide structure (real guide structure), the current blocking layers 109 and 209 are Compared to the structure that absorbs light generated in the
基板101、201がオフアングルを有し、かつこのオフアングル方向と直交する方向にストライプを形成した場合、一般にはリッジ構造の横断面の形状は左右非対称となるが、本発明の半導体発光装置では、リッジ(第2導電型第2クラッド層108、208)の上に光閉じ込め層としての第2導電型第3クラッド層110、212を別途形成することにより、リッジの高さを低くすることができる。これにより、本発明の半導体発光装置は、オフアングルを有する場合であっても、リッジの非対称の影響を小さくすることができ、その結果、高いキンクレベルを達成することができる。
When the
リッジ形状が左右非対称の場合、一方の底角と他方の底角の差の絶対値である │(一方の底角)−(他方の底角)│ の下限は2°以上であることが好ましく、11°以上であることがより好ましく、15°以上であることが最も好ましい。上限は35°以下であることが好ましく、30°以下であることがより好ましく、25°以下であることが最も好ましい。 When the ridge shape is asymmetrical, the lower limit of | (one base angle) − (the other base angle) |, which is the absolute value of the difference between one base angle and the other base angle, is preferably 2 ° or more. 11 ° or more, more preferably 15 ° or more. The upper limit is preferably 35 ° or less, more preferably 30 ° or less, and most preferably 25 ° or less.
同様の理由により、ウルツァイト型の基板を用いた場合には、リッジ構造のストライプ領域の伸びる方向は、例えば(0001)面上では[11−20]又は[1−100]が好ましい。HVPE(Hydride Vapor Phase Epitaxy)ではどちらの方向でもよいが、MOVPEでは[11−20]方向がより好ましい。 For the same reason, when a wurtzite substrate is used, the extending direction of the stripe region of the ridge structure is preferably [11-20] or [1-100] on the (0001) plane, for example. In HVPE (Hydride Vapor Phase Epitaxy), either direction is acceptable, but in MOVPE, the [11-20] direction is more preferable.
第2導電型第2クラッド層108、208の材料は、前述の第2導電型第1クラッド層107、206と同様、第2導電型のAlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族半導体を用いることができる。但し、第2導電型第2クラッド層108、208が活性層106、205から発光される光に対して透明とする観点からは、少なくとも3種類の元素で構成されるIII−V族、II−VI族半導体であることが好ましく、Alを含有することがより好ましく、AlおよびInを含有することがさらに好ましく、AlGaInPまたはAlInPであることが最も好ましい。
The materials of the second conductivity type second cladding layers 108 and 208 are the same as those of the second conductivity type first cladding layers 107 and 206 described above, but the second conductivity type AlGaInP, AlInP, AlGaAs, AlGaAsP, AlGaInAs, GaInAsP, AlGaInN, Common III-V group and II-VI group semiconductors such as BeMgZnSe, MgZnSSe, and CdZnSeTe can be used. However, from the viewpoint of making the second conductivity type second cladding layers 108 and 208 transparent to the light emitted from the
リッジ(第2導電第2クラッド層108、208)におけるキャリア濃度は、下限は1×1017cm-3以上であることが好ましく、3×1017cm-3以上であることがより好ましく、5×1017cm-3以上であることが最も好ましい。またキャリア濃度の上限は、2×1019cm-3以下であることが好ましく、5×1018cm-3以下であることがより好ましく、3×1018cm-3以下であることが最も好ましい。
The lower limit of the carrier concentration in the ridge (second conductive
リッジ構造を有する第2導電型第2クラッド層108、208のリッジ構造の両側面は電流阻止層109、209に挟まれている。このとき、第2導電型第2クラッド層108、208のリッジ構造の側面は上端から下端まで全部が電流阻止層109、209に挟まれていなくてもよく、例えば、側面の中腹から下端までの間が電流阻止層109、209に挟まれているものであってもよい。電流は、電流阻止層109、209により狭窄された状態で第2導電型第2クラッド層108、208を流れることから、素子の通過抵抗は第2導電型第2クラッド層108、208の抵抗に大きく依存する。本発明のリッジ構造を有する第2導電型第2クラッド層108、109の厚さおよび幅を調整することにより得られる本発明の通過抵抗の低減の効果は、特に第2導電型第2クラッド層108、208の導電型がp型である場合に顕著である。これは、p型はn型と比べて移動度が小さく、抵抗率が大きいこと、p型の方がドーパントの不純物が拡散しやすいこと(例えば、p型では亜鉛(Zn)、n型ではシリコン(Si)をドーパントとして用いるが、p型の方が拡散しやすい)、およびp型の方が活性層で発光した光の吸収の影響を受けやすいなどの理由により、従来のように第2導電型第2クラッド層のキャリア濃度を上げて通過抵抗を下げることは、レーザの素子特性および信頼性の劣化を招くため、妥当ではないからである。
Both side surfaces of the ridge structure of the second conductivity type second cladding layers 108 and 208 having the ridge structure are sandwiched between current blocking
また、図示していないが、第2導電型第2クラッド層108、208と第2導電型第3クラッド層109、209との間にエッチングストップ層を形成してもよい。エッチングストップ層を形成することにより、第2導電型第2クラッド層108、208のリッジ形状、特にリッジ底部の幅の制御性を高めることができる。 Although not shown, an etching stop layer may be formed between the second conductivity type second cladding layers 108 and 208 and the second conductivity type third cladding layers 109 and 209. By forming the etching stop layer, the controllability of the ridge shape of the second conductivity type second cladding layers 108 and 208, particularly the width of the bottom of the ridge can be improved.
また、図2に示すように、第2導電型第2クラッド層208上に第2導電型の酸化抑制層210を形成することができる。第2導電型第2クラッド層208がAlを含むIII−V族化合物半導体で構成されている場合は、酸化抑制層210のAl組成は第2導電型第2クラッド層208のAl組成より小さいことが好ましい。第2導電型第2クラッド層208上に酸化抑制層210を形成することにより、少なくともリッジ上に第2導電型第3クラッド層212を再成長させる際に、再成長界面で通過抵抗を増大させるような高抵抗層の発生を容易に防ぐことができる。酸化抑制層210の材料は、酸化され難いか、あるいは酸化されてもクリーニングが容易な材料であれば特に限定されない。具体的に例示すると、Al等の酸化されやすい元素の含有率の低いIII−V族化合物半導体層が挙げられる。Alを含有する場合、Alの含有率は0.3以下が好ましく、0.25以下がより好ましく、0.15以下が最も好ましい。例えば、AlGaInPまたはGaInPが好ましい。また、酸化抑制層210の材料と厚みを選択することにより、活性層205で発生した光に対して透明であることが好ましい。特に実屈折率ガイドの場合は、ロスガイドの場合よりも、このような形態を採用することが好ましい。酸化抑制層210の材料は、一般に活性層205の材料よりもバンドギャップが大きい材料から選択されるが、バンドギャップが小さい材料であっても、酸化抑制層210の厚さが30nm以下、好ましくは20nm以下、さらに好ましくは10nm以下であれば、実質的に光の吸収をある程度無視できるため用いることができる。
Further, as shown in FIG. 2, a second conductivity type
電流阻止層109、209は、第2導電型第1クラッド層107またはエッチングストップ層207上に形成され、かつ第2導電型第2クラッド層108、208の両側面を挟むように形成される。電流阻止層109、209は電流が第2導電型第2クラッド層108、208のリッジに流れるように狭窄させる働きを有する。電流阻止層109、209の材料は、半導体であっても誘電体であってもよい。半導体と誘電体にはそれぞれ以下に記載するような利点と欠点があるため、電流阻止層の材料にはこれらの利点と欠点を考慮して適宜決定することが好ましい。
The current blocking layers 109 and 209 are formed on the second conductivity type
電流阻止層109、209の材料として半導体を用いた場合は、誘電体膜と比較して熱伝導率が高いために放熱性がよい、劈開性がよい、平坦化しやすいためにジャンクション・ダウンで組立てやすい、コンタクト層を全面に形成しやすいのでコンタクト抵抗を下げやすいなどの利点がある。しかしながら、半導体には低屈折率にするためにAlGaAs、AlInPなどの高Al組成化合物を用いる場合には表面酸化などの対策が必要である等の欠点がある。 When a semiconductor is used as the material for the current blocking layers 109 and 209, the heat conductivity is higher than that of the dielectric film, so that the heat dissipation is good, the cleaving property is good, and the flattening is easy to assemble in a junction-down manner. There is an advantage that the contact resistance can be easily lowered because the contact layer is easily formed on the entire surface. However, when using a high Al composition compound such as AlGaAs or AlInP in order to make the semiconductor have a low refractive index, there is a drawback that measures such as surface oxidation are necessary.
電流阻止層109、209の材料として誘電体を用いる場合は、例えばSiNx、SiO2、Al2O3、AlNなどを用いることができる。誘電体を用いると、低屈折率で絶縁特性に優れた電流阻止層とすることができる。しかしながら、熱伝導率が低いために放熱性が悪い、劈開性が悪い、平坦にし難いためにジャンクションダウンで組み立てにくいなどの欠点も有している。 When a dielectric is used as the material of the current blocking layers 109 and 209, for example, SiN x , SiO 2 , Al 2 O 3 , AlN, or the like can be used. When a dielectric is used, a current blocking layer having a low refractive index and excellent insulating properties can be obtained. However, it has disadvantages such as poor heat dissipation due to low thermal conductivity, poor cleavage, and difficulty in assembling with junction down because it is difficult to flatten.
第2導電型第2クラッド層108、208よりも低屈折率にすることや、GaAs基板との格子整合を考慮すると、半導体からなる電流阻止層としてAlGaAsまたはAlGaAsPもしくはAlGaInPまたはAlInPを用いることが好ましい。AlGaInPまたはAlInPは、AlGaAsまたはAlGaAsPと比べて、熱伝導が悪い、自然超格子の形成による屈折率の変化、選択成長(リッジ側壁と底面)におけるIn組成が不安定であることから、選択成長時の保護膜へのポリの堆積防止(HCl添加選択成長)ができるのであれば、AlGaAsまたはAlGaAsPを選択する方が好ましい。但し、AlGaAsまたはAlGaAsPの場合は、AlAsやAlPが潮解性を示すので、Al組成の上限は0.97以下が好ましく、0.95以下がより好ましく、0.93以下が最も好ましい。第2導電型第2クラッド層108、208よりも低屈折率にする必要があることから、Al組成の下限は0.3以上が好ましく、0.35以上がより好ましく、0.4以上が最も好ましい。 In consideration of a lower refractive index than the second conductivity type second cladding layers 108 and 208 and lattice matching with the GaAs substrate, it is preferable to use AlGaAs, AlGaAsP, AlGaInP, or AlInP as a current blocking layer made of a semiconductor. . AlGaInP or AlInP has poor thermal conductivity compared to AlGaAs or AlGaAsP, changes in refractive index due to the formation of a natural superlattice, and unstable In composition in selective growth (ridge sidewall and bottom surface). If it is possible to prevent poly deposition on the protective film (selective growth with addition of HCl), it is preferable to select AlGaAs or AlGaAsP. However, in the case of AlGaAs or AlGaAsP, since AlAs and AlP exhibit deliquescence, the upper limit of the Al composition is preferably 0.97 or less, more preferably 0.95 or less, and most preferably 0.93 or less. Since it is necessary to make the refractive index lower than that of the second conductivity type second cladding layers 108 and 208, the lower limit of the Al composition is preferably 0.3 or more, more preferably 0.35 or more, and most preferably 0.4 or more. preferable.
電流阻止層109、209の屈折率は、電流阻止層109、209に挟まれた第2導電型第2クラッド層108、208の屈折率よりも低くする(実屈折率導波構造)。このような屈折率の制御を行うことにより、従来のロスガイド構造と比べて動作電流を低減することが可能になる。電流阻止層109、209と第2導電型第2クラッド層108、208との屈折率差は、電流阻止層109、209が化合物半導体で形成されている場合、下限は0.001以上であることが好ましく、0.003以上であることがより好ましく、0.007以上であることが最も好ましい。また屈折率差の上限は、1.0以下であることが好ましく、0.5以下であることがより好ましく、0.1以下であることが最も好ましい。また電流阻止層109、209が誘電体で構成されている場合には、下限は0.1以上であることが好ましく、0.3以上であることがより好ましく、0.7以上であることが最も好ましい。また屈折率差の上限は、3.0以下であることが好ましく、2.5以下であることがより好ましく、1.8以下であることが最も好ましい。 The refractive indexes of the current blocking layers 109 and 209 are made lower than the refractive indexes of the second conductivity type second cladding layers 108 and 208 sandwiched between the current blocking layers 109 and 209 (actual refractive index waveguide structure). By controlling the refractive index in this way, the operating current can be reduced as compared with the conventional loss guide structure. The lower limit of the refractive index difference between the current blocking layers 109 and 209 and the second conductivity type second cladding layers 108 and 208 is 0.001 or more when the current blocking layers 109 and 209 are formed of a compound semiconductor. Is more preferable, 0.003 or more is more preferable, and 0.007 or more is most preferable. The upper limit of the refractive index difference is preferably 1.0 or less, more preferably 0.5 or less, and most preferably 0.1 or less. When the current blocking layers 109 and 209 are made of a dielectric, the lower limit is preferably 0.1 or more, more preferably 0.3 or more, and 0.7 or more. Most preferred. The upper limit of the refractive index difference is preferably 3.0 or less, more preferably 2.5 or less, and most preferably 1.8 or less.
電流阻止層109、209の導電型は、第1導電型または高抵抗(アンドープまたは深い順位を形成する不純物(O、Cr、Feなど)をドープ)、あるいはこれら2つの組み合わせのいずれであってもよく、導電型または組成の異なる複数の層から形成されていてもよい。例えば、活性層106、205に近い側から第2導電型あるいは高抵抗の半導体層、および第1導電型の半導体層の順に形成されている電流阻止層を好ましく用いることができる。電流阻止機能の観点からは、電流阻止層109、209の導電型は第1導電型であることが好ましい。電流阻止層109、209が第1導電型である場合、キャリア濃度は低くし過ぎると電流がリークしやすくなり、一方高くし過ぎると光吸収によるロスが大きくなるという問題がある。これらの観点から電流阻止層のキャリア濃度の下限は、1×1016cm-3以上であることが好ましく、1×1017cm-3以上であることがより好ましく、3×1017cm-3以上であることが最も好ましい。またキャリア濃度の上限は、2×1019cm-3以下であることが好ましく、5×1018cm-3以下であることがより好ましく、3×1018cm-3以下であることが最も好ましい。
The conductivity type of the current blocking layers 109 and 209 may be either the first conductivity type or high resistance (undoped or doped with impurities (O, Cr, Fe, etc.) forming a deep order), or a combination of the two. Alternatively, it may be formed of a plurality of layers having different conductivity types or compositions. For example, a current blocking layer formed in the order of the second conductive type or high resistance semiconductor layer and the first conductive type semiconductor layer from the side close to the
半導体からなる電流阻止層109、209の厚さは、薄すぎると電流がリークする問題があり、一方厚すぎると選択成長保護膜にオーバーグロースして、リッジ両脇の保護膜の除去が困難になるという問題がある。そのような観点から、半導体からなる電流阻止層109、209のリッジ脇平坦部での厚みの下限は、0.03μm以上が好ましく、0.1μm以上がより好ましく、0.2μm以上が最も好ましい。また、電流阻止層のリッジ脇平坦部での厚み(d)の上限は、リッジの高さ(h)を基準としたときに、h+0.2μm以下であることが好ましく、h以下であることがより好ましく、h−0.05μm以下であることが最も好ましい。リッジ両脇での電流阻止層の厚みが平坦部の厚みよりも大きくなっている場合、0.8<d/h<2が好ましく、0.9<d/h<1.5がより好ましく、1<d/h<1.3がさらに好ましい。 If the thickness of the current blocking layers 109 and 209 made of a semiconductor is too thin, there is a problem that current leaks. On the other hand, if the thickness is too large, the selective growth protective film overgrows and it is difficult to remove the protective film on both sides of the ridge. There is a problem of becoming. From such a viewpoint, the lower limit of the thickness at the ridge side flat portion of the current blocking layers 109 and 209 made of a semiconductor is preferably 0.03 μm or more, more preferably 0.1 μm or more, and most preferably 0.2 μm or more. In addition, the upper limit of the thickness (d) at the ridge side flat portion of the current blocking layer is preferably h + 0.2 μm or less, and preferably h or less, based on the height (h) of the ridge. More preferably, it is most preferably h-0.05 μm or less. When the thickness of the current blocking layer on both sides of the ridge is larger than the thickness of the flat portion, 0.8 <d / h <2 is preferable, 0.9 <d / h <1.5 is more preferable, More preferably, 1 <d / h <1.3.
なお、前述したとおり、電流阻止層109、209の材料は、選択成長保護膜におけるオーバーグロースの観点からAlGaAsで形成することが好ましい。すなわち、電流阻止層109、209をAlGaInPまたはAlInPで形成した場合、選択成長保護膜にオーバーグロースが起こりやすいという問題と、組成がリッジ脇と平坦部で異なるという問題とがある。これに対し、電流阻止層109、209をAlGaAsで形成した場合、比較的オーバーグロースは起こりにくく、組成もリッジ脇と平坦部で均一である。このような理由から電流阻止層109、209はAlGaAsで形成することが好ましい。 As described above, the material of the current blocking layers 109 and 209 is preferably formed of AlGaAs from the viewpoint of overgrowth in the selective growth protective film. That is, when the current blocking layers 109 and 209 are formed of AlGaInP or AlInP, there are a problem that overgrowth is likely to occur in the selective growth protective film and a problem that the composition differs between the ridge side and the flat portion. In contrast, when the current blocking layers 109 and 209 are formed of AlGaAs, overgrowth is relatively difficult to occur, and the composition is uniform between the ridge side and the flat portion. For this reason, the current blocking layers 109 and 209 are preferably formed of AlGaAs.
電流阻止層109、209は、光分布(特に横方向の光分布)を制御したり電流阻止の機能を向上させたりするために、屈折率、キャリア濃度または導電型が異なる2つ以上の層から形成してもよい。 The current blocking layers 109 and 209 are made of two or more layers having different refractive indexes, carrier concentrations, or conductivity types in order to control the light distribution (particularly the lateral light distribution) or improve the current blocking function. It may be formed.
また、図2に示すように、電流阻止層209の上に表面保護層211を形成してもよい。表面保護層211を形成することにより、電流阻止層209の表面酸化を抑制でき、また、選択成長用保護膜の除去時に電流阻止層がダメージを受けたり、エッチングされたりすることを防止することができ、さらに再成長時の昇温段階で電流阻止層の表面が荒れるのを防止することができ、再成長層の表面モホロジーや結晶性を向上させることができる。電流阻止層209が活性層205で発生した光に対して透明である場合には、表面保護層211も活性層205で発生した光に対して透明であること、すなわち活性層205の材料よりもバンドギャップが大きい材料で形成されていることが好ましい。電流阻止層が誘電体で、特に実屈折率ガイドの場合に、ロスガイドに比べて、このような形態を採用することが好ましい。但し、バンドギャップが小さい材料であっても、厚さが30nm以下、好ましくは20nm以下、さらに好ましくは10nm以下であれば、実質的に光の吸収がある程度無視できるので、本発明における表面保護層211の材料として用いることができる。表面保護層211のAl組成は、電流阻止層209のAl組成より小さいことが好ましい。表面保護層211の材料としては各種の材料が挙げられるが、再成長時の昇温段階でのV族元素置換等による下地層の表面荒れによる再成長の表面モホロジーや結晶性の低下を防止するために、リッジ上部表面、すなわち第2導電型第2クラッド層108、208あるいは酸化防止層210と同じ材料系であることが好ましく、中でもAlGaInPまたはGaInPであることが好ましい。表面保護層211の導電型は特に限定されないが、第2導電型とすることにより電流阻止機能を向上することができる。
Further, as shown in FIG. 2, a surface
第2導電型第2クラッド層108、208のリッジ上および該リッジ近傍の電流阻止層109、209上には、第2導電型第3クラッド層110、212が形成される。第2導電型第3クラッド層110、212は、電流阻止層109、209上のすべてを覆うものであってもよいし、リッジ近傍のみを覆うものであってもよい。第2導電型第3クラッド層110、212は、活性層106、205より屈折率の小さい材料で形成される。例えば、第2導電型のAlGaInP、AlInP、AlGaAs、AlGaAsP、AlGaInAs、GaInAsP、AlGaInN、BeMgZnSe、MgZnSSe、CdZnSeTe等の一般的なIII−V族、II−VI族半導体を用いることができる。
Second conductivity type third cladding layers 110 and 212 are formed on the ridges of the second conductivity type second cladding layers 108 and 208 and on the current blocking layers 109 and 209 in the vicinity of the ridges. The second conductivity type third cladding layers 110 and 212 may cover all over the current blocking layers 109 and 209 or may cover only the vicinity of the ridge. The second conductivity type third cladding layers 110 and 212 are made of a material having a refractive index lower than that of the
第2導電型第3クラッド層110、212の厚さは、薄すぎると光閉じ込めが不十分となり、コンタクト層213で光吸収が顕著となり、しきい値電流や動作電流が増加してしまう。一方、厚すぎると、通過抵抗が増大し、この通過抵抗の増大はp型AlGaInPのように抵抗率が高い材料の場合に深刻な問題となる。そこで、第2導電型第3クラッド層の材料としてはAlGaAsまたはAlGaAsPを用いることが好ましく、かつ第2導電型第3クラッド層110、212の厚さの下限を0.1μm以上とすることが好ましく、0.4μm以上とすることがより好ましく、0.8μm以上とすることがさらに好ましく、1.1μm以上とすることが最も好ましい。また、第2導電型第3クラッド層110、212の厚さの上限は、3μm以下とすることが好ましく、2.5μm以下とすることがより好ましく、2μm以下とすることがさらに好ましく、1.6μm以下とすることが最も好ましい。
If the thickness of the second conductivity type third cladding layers 110 and 212 is too thin, light confinement becomes insufficient, light absorption becomes remarkable in the
第2導電型第3クラッド層110、212のキャリア濃度の下限は、1×1017cm-3以上であることが好ましく、3×1017cm-3以上であることがより好ましく、5×1017cm-3以上であることが最も好ましい。またキャリア濃度の上限は、2×1019cm-3以下であることが好ましく、5×1018cm-3以下であることがより好ましく、3×1018cm-3以下であることが最も好ましい。 The lower limit of the carrier concentration of the second conductivity type third cladding layers 110 and 212 is preferably 1 × 10 17 cm −3 or more, more preferably 3 × 10 17 cm −3 or more, and 5 × 10. Most preferably, it is 17 cm −3 or more. The upper limit of the carrier concentration is preferably 2 × 10 19 cm −3 or less, more preferably 5 × 10 18 cm −3 or less, and most preferably 3 × 10 18 cm −3 or less. .
第2導電型第3クラッド層110、212の屈折率は、第2導電型第2クラッド層108、208の屈折率よりも小さいことが好ましい。これにより、第2導電型のコンタクト層側へ光の漏れを小さくすることができ、しきい値電流を低減でき、第2導電型第3クラッド層の膜厚を薄くすることができ、通過抵抗及び熱抵抗を低減することができる。屈折率差の上限は、0.1以下であることが好ましく、0.03以下であることがより好ましく、0.01以下であることがさらに好ましい。また、屈折率差の下限は、0.001以上であることが好ましく、0.002以上であることがより好ましく、0.004以上であることがさらに好ましい。第2導電型第3クラッド層110、212の材料は、第2導電型第2クラッド層108、208よりも抵抗率あるいは熱抵抗を低くする観点から、AlGaAs、AlGaAsPが好ましく、さらに第2導電型第2クラッド層108、208よりも屈折率を低くする観点から、Al組成の下限は0.67以上が好ましく、0.72以上がより好ましく、0.76以上が最も好ましい。AlAs、AlPは潮解性を示すために、Al組成の上限は0.97以下が好ましく、0.93以下がより好ましく、0.79以下が最も好ましい。 The refractive index of the second conductivity type third cladding layers 110 and 212 is preferably smaller than the refractive index of the second conductivity type second cladding layers 108 and 208. Thereby, light leakage to the second conductivity type contact layer side can be reduced, the threshold current can be reduced, the film thickness of the second conductivity type third cladding layer can be reduced, and the passage resistance can be reduced. In addition, the thermal resistance can be reduced. The upper limit of the refractive index difference is preferably 0.1 or less, more preferably 0.03 or less, and still more preferably 0.01 or less. Further, the lower limit of the refractive index difference is preferably 0.001 or more, more preferably 0.002 or more, and further preferably 0.004 or more. The material of the second conductivity type third cladding layers 110 and 212 is preferably AlGaAs or AlGaAsP from the viewpoint of lowering the resistivity or thermal resistance than the second conductivity type second cladding layers 108 and 208, and further the second conductivity type. From the viewpoint of lowering the refractive index than the second cladding layers 108 and 208, the lower limit of the Al composition is preferably 0.67 or more, more preferably 0.72 or more, and most preferably 0.76 or more. In order for AlAs and AlP to show deliquescence, the upper limit of the Al composition is preferably 0.97 or less, more preferably 0.93 or less, and most preferably 0.79 or less.
第2導電型第3クラッド層110、212上には、電極材料との接触抵抗を低減するために、図2に示すように低抵抗(高キャリア濃度)の(第2導電型)コンタクト層213を形成することが好ましい。特に電極を形成しようとする最上層(第2導電型第3クラッド層212)の表面全体にコンタクト層を形成した後に電極を形成することが好ましい。コンタクト層213の材料は、通常はクラッド層、さらに好ましくは活性層よりバンドギャップが小さい材料の中から選択し、具体的にはGaAs、GaAsP、GaInAs、GaInP、GaInN等のAlを含まないIII−V族化合物半導体で形成すれば、表面酸化を防止することができるため好ましい。
On the second conductivity type third cladding layers 110 and 212, in order to reduce the contact resistance with the electrode material, a (second conductivity type)
また、コンタクト層213は、金属電極とのオーミック性を取るため、低抵抗で適当なキャリア密度を有することが好ましい。コンタクト層213のキャリア密度の下限は、1×1018cm-3以上であることが好ましく、3×1018cm-3以上であることがより好ましく、5×1018cm-3以上であることが最も好ましい。またキャリア濃度の上限は、2×1020cm-3以下であることが好ましく、5×1019cm-3以下であることがより好ましく、3×1018cm-3以下であることが最も好ましい。コンタクト層213の厚みは、0.1〜10μmであることが好ましく、0.2〜7μmであることがより好ましく、1〜5μmであることが最も好ましい。
The
また、第2導電第3クラッド層212とコンタクト層213との間には、第2導電型の中間バンドギャップ層を形成してもよい。これにより、第2導電型第3クラッド層212とコンタクト層213との間のヘテロ障壁による通過抵抗を低減することができる。中間バンドギャップ層のキャリア密度の下限は、1×1017cm-3以上であることが好ましく、5×1017cm-3以上であることがより好ましく、1×1018cm-3以上であることが最も好ましい。また、中間バンドギャップのキャリア密度の上限は、5×1019cm-3以下であることが好ましく、1×1019cm-3以下であることがより好ましく、5×1018cm-3以下であることが最も好ましい。また、中間バンドギャップ層の厚さは、0.01〜0.5μmであることが好ましく、0.02〜0.3μmであることがより好ましく、0.03〜0.2μmであることが最も好ましい。
Further, an intermediate band gap layer of the second conductivity type may be formed between the second conductive
本発明の半導体発光装置の構造において、まず、所望の垂直拡がり角を得るために活性層の厚みとクラッド層の組成を決定する。通常、垂直拡がり角を狭くすると、活性層からクラッド層への光の浸みだしが促進され、端面での光密度が小さくなり、出射端面の光学的損傷(COD)レベルが向上することができる。このため、高出力動作を必要とする時には、垂直拡がり角を比較的に狭めに設定されるが、垂直拡がり角の下限は、活性層内の光閉じ込めの低減による発振しきい値電流の増大およびキャリアのオーバーフローによる温度特性の低下を抑制することによる制限があり、12°以上であることが好ましく、14°以上であることがより好ましく、15°以上であることが最も好ましい。また垂直拡がり角の上限は、30°以下であることが好ましく、25°以下であることがより好ましく、22°以下であることが最も好ましい。 In the structure of the semiconductor light emitting device of the present invention, first, the thickness of the active layer and the composition of the cladding layer are determined in order to obtain a desired vertical divergence angle. Usually, when the vertical divergence angle is narrowed, the light penetration from the active layer to the cladding layer is promoted, the light density at the end face is reduced, and the optical damage (COD) level of the emission end face can be improved. Therefore, when high output operation is required, the vertical divergence angle is set to be relatively narrow. However, the lower limit of the vertical divergence angle is that the oscillation threshold current increases due to the reduction of optical confinement in the active layer and There is a limitation due to suppression of deterioration of temperature characteristics due to carrier overflow, preferably 12 ° or more, more preferably 14 ° or more, and most preferably 15 ° or more. The upper limit of the vertical divergence angle is preferably 30 ° or less, more preferably 25 ° or less, and most preferably 22 ° or less.
次に、垂直拡がり角を決定すると、高出力特性を大きく支配する構造パラメータは活性層106、205と電流阻止層109、209との間の距離(dp)とリッジ底部におけるストライプ幅(以下「ストライプ幅」という)(Wb)となる。なお、通常、活性層106、205と電流阻止層109、209との間には第2導電型第1クラッド層107、206が存在するが、その場合、dpは第2導電型第1クラッド層107、206の厚みとなる。また、活性層106、205が量子井戸構造である場合、最も電流阻止層近い活性層と該電流阻止層との距離がdpになる。dpについては、0.003〜0.5μmが好ましく、0.04〜0.3μmがより好ましく、0.05〜0.25μmがさらに好ましく、0.06〜0.2μmが特に好ましい。Wについては1〜4μmが好ましく、1.2〜3.5μmがより好ましく、1.6〜2.9μmがさらに好ましく、1.9〜2.7μmが特に好ましい。
Next, when the vertical divergence angle is determined, the structural parameters that largely control the high output characteristics are the distance (dp) between the
本発明の半導体発光装置を製造する方法は特に制限されない。いかなる方法により製造されたものであっても、上記本発明の要件を満たすものであれば本発明の範囲に含まれる。
本発明の半導体発光装置を製造する際には、従来から用いられている方法を適宜選択して使用することができる。結晶の成長方法は特に限定されるものではなく、ダブルヘテロ構造の結晶成長やリッジ部の選択成長には、有機金属気相成長法(MOCVD法)、分子線エピタキシー法(MBE法)、ハイドライドあるいはハライド気相成長法(VPE法)、液相成長法(LPE法)等の公知の成長方法を適宜選択して用いることができる。
The method for producing the semiconductor light emitting device of the present invention is not particularly limited. Any method manufactured by any method is included in the scope of the present invention as long as it satisfies the requirements of the present invention.
When manufacturing the semiconductor light emitting device of the present invention, a conventionally used method can be appropriately selected and used. The crystal growth method is not particularly limited. For crystal growth of a double heterostructure and selective growth of a ridge portion, metal organic vapor phase epitaxy (MOCVD), molecular beam epitaxy (MBE), hydride or A known growth method such as a halide vapor phase growth method (VPE method) or a liquid phase growth method (LPE method) can be appropriately selected and used.
本発明の半導体発光装置の製造方法としては、まず基板上に第1導電型第1クラッド層を形成する工程と、該第1導電型クラッド層上に活性層を形成する工程と、該活性層上に第2導電型第1クラッド層を形成する工程と、該第2導電型第1クラッド層上にストライプ状のリッジ構造を有する第2導電型第2クラッド層を形成する工程と、前記第2導電型第1クラッド層上において前記第2導電型第2クラッド層の両側面を挟持するように電流阻止層を形成する工程と、前記第2導電型第2クラッド層のリッジの上および少なくとも前記電流阻止層の一部の上に第2導電型第3クラッド層を形成する工程を例示することができる。その他、基板上にバッファー層を形成する工程、第2導電型第1クラッド層上にエッチングストップ層を形成する工程と、第2導電型第2クラッド層上に酸化抑制層を形成する工程、電流阻止層上に表面保護層を形成する工程、第2導電型第3クラッド層上にコンタクト層を形成する工程を有することもできる。 As a method for manufacturing a semiconductor light emitting device of the present invention, first, a step of forming a first conductivity type first cladding layer on a substrate, a step of forming an active layer on the first conductivity type cladding layer, and the active layer Forming a second conductivity type first cladding layer thereon, forming a second conductivity type second cladding layer having a striped ridge structure on the second conductivity type first cladding layer; Forming a current blocking layer so as to sandwich both side surfaces of the second conductivity type second cladding layer on the two conductivity type first cladding layer; and on the ridge of the second conductivity type second cladding layer and at least A step of forming a second conductivity type third cladding layer on a part of the current blocking layer can be exemplified. In addition, a step of forming a buffer layer on the substrate, a step of forming an etching stop layer on the second conductivity type first cladding layer, a step of forming an oxidation suppression layer on the second conductivity type second cladding layer, a current A step of forming a surface protective layer on the blocking layer and a step of forming a contact layer on the second conductivity type third cladding layer may be included.
各層の具体的成長条件等は、層の組成、成長方法、装置の形状等に応じて異なるが、MOCVD法を用いてIII−V族化合物半導体層を成長する場合、ダブルへテロ構造は、成長温度650〜750℃程度、V/III比20〜60程度(AlGaAsの場合)または300〜600程度(InGaAsP、AlGaInPの場合)、NAM領域およびブロック領域は、成長温度600〜700℃、V/III比40〜60程度(AlGaAsの場合)、または350〜550程度(InGaAsP、AlGaInPの場合)で行うことが好ましい。 The specific growth conditions of each layer vary depending on the layer composition, growth method, device shape, etc., but when a III-V compound semiconductor layer is grown using the MOCVD method, the double heterostructure grows. The temperature is about 650 to 750 ° C., the V / III ratio is about 20 to 60 (in the case of AlGaAs) or about 300 to 600 (in the case of InGaAsP and AlGaInP), the NAM region and the block region are grown at a growth temperature of 600 to 700 ° C., V / III The ratio is preferably about 40 to 60 (in the case of AlGaAs) or 350 to 550 (in the case of InGaAsP or AlGaInP).
特に保護膜を用いて選択成長により形成する電流阻止層がAlGaAs、AlGaInPのようにAlを含む場合、成長中に微量のHClガスを導入することにより、マスク上へのポリの堆積を防止することができるため非常に好ましい。Alの組成が高いほど、あるいはマスク幅あるいはマスク面積比が大きいほど、他の成長条件を一定とした場合、ポリの堆積を防止し、かつ半導体表面露出部のみに選択成長を行う(セレクティブモード)のに必要なHCl導入量は増加する。一方、HClガスの導入量が多すぎるとAlGaAs層の成長が起こらず、逆に半導体層がエッチングされてしまうが(エッチングモード)が、Al組成が高くなるほど他の成長条件を一定とした場合、エッチングモードになるのに必要なHCl導入量は増加する。このため、最適なHCl導入量はトリメチルアルミニウム等のAlを含んだIII族原料供給モル数に大きく依存する。具体的には、HClの供給モル数とAlを含んだIII族原料供給モル数の比(HCl/III族)は、下限は0.01以上であることが好ましく、0.05以上であることがより好ましく、0.1以上であることが最も好ましい。上限は、50以下が好ましく、10以下がより好ましく、5以下が最も好ましい。但し、Inを含む化合物半導体層を選択成長(特に、HCl導入)させる場合は、組成制御が困難になりやすい。 In particular, when a current blocking layer formed by selective growth using a protective film contains Al, such as AlGaAs or AlGaInP, a small amount of HCl gas is introduced during growth to prevent poly deposition on the mask. Is very preferable. When the Al composition is higher, or the mask width or mask area ratio is larger, the other growth conditions are constant, so that poly deposition is prevented and selective growth is performed only on the exposed surface of the semiconductor (selective mode). The amount of HCl introduced necessary for this increases. On the other hand, when the introduction amount of HCl gas is too large, the growth of the AlGaAs layer does not occur, and conversely, the semiconductor layer is etched (etching mode), but when other growth conditions are made constant as the Al composition becomes higher, The amount of HCl introduced necessary to enter the etching mode increases. For this reason, the optimum amount of HCl introduced greatly depends on the number of moles of the group III raw material containing Al such as trimethylaluminum. Specifically, the lower limit of the ratio of the number of moles of HCl supplied to the number of moles of Group III raw material containing Al (HCl / Group III) is preferably 0.01 or more, and 0.05 or more. Is more preferable and 0.1 or more is most preferable. The upper limit is preferably 50 or less, more preferably 10 or less, and most preferably 5 or less. However, when the compound semiconductor layer containing In is selectively grown (particularly, HCl is introduced), composition control tends to be difficult.
リッジ形成や選択成長を行う場合、保護膜を使用することができる。保護膜は誘電体であることが好ましく、具体的にはSiNx膜、SiO2膜、SiON膜、Al2O3膜、ZnO膜、SiC膜およびアモルファスSiからなる群から選択される。保護膜は、マスクとしてMOCVDなどを用いてリッジ部を選択再成長により形成する場合に用いられる。 When performing ridge formation or selective growth, a protective film can be used. The protective film is preferably a dielectric, and is specifically selected from the group consisting of SiN x film, SiO 2 film, SiON film, Al 2 O 3 film, ZnO film, SiC film and amorphous Si. The protective film is used when the ridge portion is formed by selective regrowth using MOCVD or the like as a mask.
本発明の半導体発光装置を半導体レーザとして用いる場合、半導体レーザとしては、情報処理用光源(通常AlGaAs系(波長780nm近傍)、AlGaInP系(波長600nm帯)、InGaN系(波長400nm近傍))、通信用信号光源(通常InGaAsPあるいはInGaAsを活性層とする1.3μm帯、1.5μm帯)レーザ、ファイバー励起用光源(InGaAs歪み量子井戸活性層/GaAs基板を用いる980nm近傍、InGaAsP歪み量井戸活性層/InP基板を用いる1480nm近傍など)レーザなどの通信用半導体レーザ装置などの、特に高出力動作が求められる多用な装置を挙げることができる。本発明の半導体レーザは、高速パルスで駆動させた場合における単一横モードでの出力は、80mW以上であることが好ましく、100mW以上であることがより好ましく、120mW以上であることがさらに好ましく、160mW以上であることが特に好ましい。また、本発明の半導体レーザは、駆動させている場合における通過抵抗は低い方が好ましく、8Ω以下であることが好ましく、7Ω以下であることがより好ましく、6Ω以下であることが最も好ましい。 When the semiconductor light emitting device of the present invention is used as a semiconductor laser, information processing light sources (usually AlGaAs (wavelength near 780 nm), AlGaInP (wavelength 600 nm band), InGaN (wavelength near 400 nm)), communication Signal light source (usually 1.3 μm band and 1.5 μm band with InGaAsP or InGaAs active layer) laser, fiber excitation light source (InGaAs strained quantum well active layer / near 980 nm using GaAs substrate, InGaAsP strained well active layer Examples of such devices include a semiconductor laser device for communication such as a laser using a / InP substrate). When the semiconductor laser of the present invention is driven with a high-speed pulse, the output in the single transverse mode is preferably 80 mW or more, more preferably 100 mW or more, and further preferably 120 mW or more, It is especially preferable that it is 160 mW or more. Further, the semiconductor laser of the present invention preferably has a low passage resistance when driven, preferably 8Ω or less, more preferably 7Ω or less, and most preferably 6Ω or less.
本発明の半導体レーザは、通信用レーザとしても円形に近いレーザはファイバーとの結合効率を高める点で有効である。また、遠視野像が単一ピークであるものは、情報処理や光通信などの幅広い用途に好適なレーザとして供することができる。さらに、本発明の構造は半導体レーザ以外に端面発光型などの発光ダイオード(LED)としても応用可能である。 The semiconductor laser of the present invention is effective in that a laser having a nearly circular shape as a communication laser increases the coupling efficiency with a fiber. In addition, a far-field image having a single peak can be used as a laser suitable for a wide range of applications such as information processing and optical communication. Furthermore, the structure of the present invention can be applied to a light emitting diode (LED) such as an edge emitting type in addition to the semiconductor laser.
以下に具体例を挙げて、本発明をさらに詳細に説明する。以下の実施例に示す材料、試薬、割合、操作等は、本発明の精神から逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例に制限されるものではない。 Hereinafter, the present invention will be described in more detail with reference to specific examples. The materials, reagents, ratios, operations, and the like shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Therefore, the scope of the present invention is not limited to the specific examples shown below.
(実施例1)
本実施例において、図3に示す半導体発光装置を製造した。厚さ350μmで(100)面から[011]方向に10°オフしたn型GaAs(n=1×1018cm-3)基板301上に、MOCVD法により、厚さ2.0μmのn型(Al0.7Ga0.3)0.5In0.5P(n=8×1017cm-3,屈折率3.2454)クラッド層302、(Al0.5Ga0.5)0.5In0.5P光閉じ込め層(ノンドープ)321、厚さ5nmのGa0.5In0.5P歪量子井戸層(ノンドープ)322、厚さ5nmの(Al0.5Ga0.5)0.5In0.5Pバリア層(ノンドープ)323、厚さ5nmのGa0.5In0.5P歪量子井戸層(ノンドープ)324、厚さ5nmの(Al0.5Ga0.5)0.5In0.5Pバリア層(ノンドープ)325、厚さ5nmのGa0.5In0.5P歪量子井戸層(ノンドープ)326及び(Al0.5Ga0.5)In0.5P光閉じ込め層(ノンドープ)327を順次積層してなる三重量子井戸(TQW)活性層303、厚さ0.15μmのp型(Al0.7Ga0.3)0.5In0.5P(p=1×1018cm-3,屈折率3.2454)からなるp型第1クラッド層304、厚さ5nmのp型Ga0.5In0.5P(p=1×1018cm-3)からなるp型エッチングストップ層305、厚さ0.5μmの(Al0.7Ga0.3)0.5In0.5P(Znドープ:p=1×1018cm-3,屈折率3.2454)からなるp型第2クラッド層306、厚さ0.01μmのp型(Al0.2Ga0.8)0.5In0.5P(p=1×1018cm-3)からなるp型酸化抑制層307を順次積層することにより、ダブルヘテロ構造を形成した(図3(a))。次に、このダブルヘテロ基板の表面にプラズマCVDにより厚さ100nmのSiNx保護膜を堆積した後に、フォトリソグラフィーにより[01−1]方向(基板のオフ方向と直交する方向)を長手方向とするストライプ状のSiNx保護膜351を多数形成した(図3(b))。
(Example 1)
In this example, the semiconductor light emitting device shown in FIG. 3 was manufactured. On an n-type GaAs (n = 1 × 10 18 cm −3 )
次に、このストライプ状のSiNx保護膜351を用いて、エッチングストップ層305の表面までウェットエッチングを行い、リッジ底部のストライプ幅が2.5μmとなるようにした。このとき、リッジ上部の幅は1.7μmであり、また、リッジ形状は左右非対称であり、2つの底角の合計は105°(一方の底角62°、他方の底角43°)であった。(図3(c))。このとき、ウェットエッチングのエッチング液には塩酸系混合液あるいは硫酸系混合液を用いた。
Next, wet etching was performed up to the surface of the
上記のストライプ状のSiNx保護膜351を用いたリッジ形成のためのエッチングにより除去された部分に、MOCVD法を用いた選択成長により、厚さ0.4μmのn型Al0.9Ga0.1As電流阻止層(n=2×1018cm-3,屈折率3.1590)308および厚さ0.01μmのn型(Al0.7Ga0.3)0.5In0.5P表面保護層(n=1×1018cm-3)309を形成した(図3(d))。その後、ストライプ状のSiNx保護膜351を緩衝フッ酸液などを用いたウェットエッチングまたはSF6、CF4などのガスを用いたドライエッチングにより除去し(図3(e))、再びMOCVD法により厚さ0.8μmのp型Al0.78Ga0.22As第3クラッド層(p=1×1018cm-3,屈折率3.2407)310、厚さ0.05μmのp型Al0.35Ga0.65As中間バンドギャップ層(p=1.5×1018cm-3)311および厚さ3.5μmのp型GaAsコンタクト層(p=7×1018cm-3)312を成長させた。
In the portion removed by etching for ridge formation using the stripe-shaped SiN x
この後、p側の電極313を蒸着し、基板を100μmまで薄くした後に、n側電極314を蒸着し、アロイした(図3(f))。このようにして作製したウエハーを劈開して、レーザ光出射端面を形成(1次劈開)するようにチップバーに切り出した。このときの共振器長は1000μmとした。前端面に低反射膜、後端面に高反射膜を非対称コーティングした後、2次劈開によりチップに分離した。分離したチップをジャンクションダウンで組立して半導体レーザ装置を得た。
Thereafter, a p-
なお、上記のMOCVD法では、III族原料としてトリメチルガリウム(TMG)、トリメチルインジウム(TMI)およびトリメチルアルミニウム(TMA)、V族原料としてアルシンおよびホスフィン、キャリアガスとして水素をそれぞれ用いた。また、p型ドーパントにはジメチル亜鉛(DMZ)を用い、n型ドーパントにはジシランを用いた。また、n型Al0.9Ga0.1As層(アンドープ)308の成長時には、SiNx保護膜上へのポリの堆積を抑制するために、HClガスをHCl/III族のモル比が0.2、特にHCl/TMAのモル比が0.22となるように導入した。 In the MOCVD method, trimethylgallium (TMG), trimethylindium (TMI), and trimethylaluminum (TMA) were used as group III materials, arsine and phosphine as group V materials, and hydrogen as a carrier gas. Further, dimethyl zinc (DMZ) was used as the p-type dopant, and disilane was used as the n-type dopant. Further, during the growth of the n-type Al 0.9 Ga 0.1 As layer (undoped) 308, HCl gas is used in an HCl / III group molar ratio of 0.2, particularly in order to suppress the deposition of poly on the SiN x protective film. The molar ratio of HCl / TMA was introduced to be 0.22.
作製した半導体レーザ装置を25℃で連続通電(CW)し、高速パルス測定(パルス幅:100nsec、duty:50%)により得られた電流−光出力および電流−電圧特性を測定した。
結果を図5に示す。本実施例によって作製した半導体レーザ装置では、高速パルス測定において、動作電流の増加とともに光出力が増加し、200mWまでキンクは発生せず、高出力特性が得られた。本実施例の半導体レーザ装置では、発振波長が平均667nm、しきい値電流が37mA、スロープ効率が平均0.95mW/mAと優れた特性を示した。さらに本発明の半導体レーザの垂直広がり角は平均19°、水平拡がり角は8°であり、p側クラッド層を厚膜にしたにもかかわらず、素子抵抗を5.5Ω程度と小さく抑えることができた。
このように、本実施例の半導体レーザ装置は、通過抵抗が小さいために、素子の発熱を低減することができ、高温・高出力(たとえば70℃、CW70mW)における長時間の安定動作が充分に可能となる。
The manufactured semiconductor laser device was continuously energized (CW) at 25 ° C., and current-light output and current-voltage characteristics obtained by high-speed pulse measurement (pulse width: 100 nsec, duty: 50%) were measured.
The results are shown in FIG. In the semiconductor laser device fabricated according to this example, in high-speed pulse measurement, the optical output increased with an increase in operating current, no kinks occurred up to 200 mW, and high output characteristics were obtained. The semiconductor laser device of this example showed excellent characteristics such as an oscillation wavelength of 667 nm on average, a threshold current of 37 mA, and a slope efficiency of 0.95 mW / mA on average. Further, the semiconductor laser of the present invention has an average vertical divergence angle of 19 ° and a horizontal divergence angle of 8 °, and the device resistance can be suppressed to a small value of about 5.5Ω even though the p-side cladding layer is made thick. did it.
As described above, since the semiconductor laser device of this example has a small passage resistance, it can reduce the heat generation of the element, and can stably operate for a long time at a high temperature and a high output (for example, 70 ° C., CW 70 mW). It becomes possible.
(比較例1)
p型第3クラッド層(厚さ1.2μm)を形成せずに、その他は実施例1と同様の方法により半導体レーザ素子を作製し、高速パルス測定により得られた電流−光出力および電流−電圧特性を測定した。しきい値電流は75mAと高く、スロープ効率は0.35mW/mAと低くなってしまった。
このようにレーザ特性が悪化した原因は、p型コンタクト層への光の漏れが大きくなり、光のロスが増加、すなわち導波路ロスが大幅に増加したことにあると考えられる。
(Comparative Example 1)
A semiconductor laser device was fabricated by the same method as in Example 1 without forming the p-type third cladding layer (thickness 1.2 μm), and current-light output and current- obtained by high-speed pulse measurement Voltage characteristics were measured. The threshold current was as high as 75 mA, and the slope efficiency was as low as 0.35 mW / mA.
It is considered that the cause of the deterioration of the laser characteristics is that the light leakage to the p-type contact layer is increased, the light loss is increased, that is, the waveguide loss is greatly increased.
(比較例2)
p型第3クラッド層(厚さ1.2μm)を形成せずに、その厚みを補うためp型第2クラッド層の厚みを1.7μmとし、リッジ底部の幅を3μm(実施例1よりも0.5μm広い)として、その他は実施例1と同様の方法により半導体レーザ装置を作製し、高速パルス測定により得られた電流−光出力および電流−電圧特性を測定した。得られた半導体レーザ装置ではレーザ発振しなかった。
その原因は、ストライプ状のSiNx保護膜下のサイドエッチングのために、リッジ上部の幅が0.2μmとかなり狭くなり、素子抵抗がかなり高く(20Ω以上)なってしまったことが原因であると考えられる。
(Comparative Example 2)
Without forming the p-type third cladding layer (thickness 1.2 μm), the thickness of the p-type second cladding layer is 1.7 μm to compensate for the thickness, and the width of the bottom of the ridge is 3 μm (compared to Example 1). Other than that, a semiconductor laser device was manufactured by the same method as in Example 1, and current-light output and current-voltage characteristics obtained by high-speed pulse measurement were measured. The obtained semiconductor laser device did not oscillate.
This is because the width of the upper portion of the ridge is considerably narrowed to 0.2 μm due to the side etching under the stripe-like SiN x protective film, and the device resistance is considerably high (20Ω or more). it is conceivable that.
(実施例2)
p型第3クラッド層310を厚さ0.5μmの(Al0.75Ga0.25)0.5In0.5P(p=7×1018cm-3)に変更したこと以外は実施例1と同様の方法により半導体発光装置を作製した。
初期特性については、実施例1とほぼ同程度であったが、素子抵抗は8Ωと実施例1に比べて少し高くなった。その理由は、(Al0.75Ga0.25)0.5In0.5Pの抵抗率がp型Al0.8Ga0.2Asの抵抗率より大きいことによると考えられる。
(Example 2)
The semiconductor was fabricated in the same manner as in Example 1 except that the p-type
The initial characteristics were almost the same as in Example 1, but the element resistance was 8Ω, which was a little higher than that in Example 1. The reason is considered to be that the resistivity of (Al 0.75 Ga 0.25 ) 0.5 In 0.5 P is larger than the resistivity of p-type Al 0.8 Ga 0.2 As.
本発明の半導体発光装置は、、素子抵抗、通過抵抗および熱抵抗の少ない、高出力動作が可能な半導体レーザとして好適に用いることができる。光ディスクの読み取り用や書き込み用光源として好適なレーザ、特に高出力動作が求められる情報処理用や光通信用のレーザ、情報処理、光通信、医療、レーザDDZ用などの幅広い用途に好適なレーザ、端面発光型などの発光ダイオード(LED)としても応用可能である。 The semiconductor light emitting device of the present invention can be suitably used as a semiconductor laser capable of high output operation with low element resistance, passage resistance and thermal resistance. Lasers suitable as light sources for optical disc reading and writing, lasers suitable for a wide range of applications such as lasers for information processing and optical communication, information processing, optical communication, medical care, laser DDZ, etc. that require high output operation, The present invention can also be applied as a light emitting diode (LED) such as an edge emitting type.
101 基板
102 第1導電型クラッド層
103 光閉じ込め層
104 量子井戸層
105 光閉じ込め層
106 活性層
107 第2導電型第1クラッド層
108 第2導電型第2クラッド層
109 電流阻止層
110 第2導電型第3クラッド層
201 基板
202 バッファー層
203 第1導電型第1クラッド層
204 第2導電型第2クラッド層
205 活性層
206 第2導電型第1クラッド層
207 エッチングストップ層
208 第2導電型第2クラッド層
209 電流阻止層
210 酸化抑制層
211 表面保護層
212 第2導電型第3クラッド層
213 コンタクト層
214 p側電極
215 n側電極
301 n型GaAs基板
302 n型クラッド層
303 三重量子井戸(TQW)活性層
304 p型第1クラッド層
305 p型エッチングストップ層
306 p型第2クラッド層
307 p型酸化抑制層
308 n型Al0.9Ga0.1As電流阻止層
309 n型(Al0.7Ga0.3)0.5In0.5P表面保護層
310 p型Al0.78Ga0.22As第3クラッド層
311 p型Al0.35Ga0.25As中間バンドギャップ層
312 p型GaAsコンタクト層
313 p側電極
314 n型電極
321 (Al0.5Ga0.5)0.5In0.5P光閉じ込め層
322 Ga0.5In0.5P歪量子井戸層
323 (Al0.5Ga0.5)0.5In0.5Pバリア層
324 Ga0.5In0.5P歪量子井戸層
325 (Al0.5Ga0.5)0.5In0.5Pバリア層
326 Ga0.5In0.5P歪量子井戸層
327 (Al0.5Ga0.5)In0.5P光閉じ込め層
351 SiNx保護膜
401 n型基板
402 n型第1クラッド層
403 活性層
404 p型第2クラッド層
405 p型エッチングストップ層
406 p型第3クラッド層
407 n型電流阻止層
408 p型コンタクト層
409 p側電極
410 n側電極
DESCRIPTION OF SYMBOLS 101 Substrate 102 1st conductivity type cladding layer 103 Optical confinement layer 104 Quantum well layer 105 Optical confinement layer 106 Active layer 107 2nd conductivity type 1st cladding layer 108 2nd conductivity type 2nd cladding layer 109 Current blocking layer 110 2nd conductivity Type third cladding layer 201 substrate 202 buffer layer 203 first conductivity type first cladding layer 204 second conductivity type second cladding layer 205 active layer 206 second conductivity type first cladding layer 207 etching stop layer 208 second conductivity type second 2 Cladding layer 209 Current blocking layer 210 Oxidation suppressing layer 211 Surface protective layer 212 Second conductivity type third cladding layer 213 Contact layer 214 p side electrode 215 n side electrode 301 n type GaAs substrate 302 n type cladding layer 303 Triple quantum well ( TQW) active layer 304 p-type first cladding layer 305 p-type Tsu quenching stop layer 306 p-type second cladding layer 307 p-type oxidation control layer 308 n-type Al 0.9 Ga 0.1 As current blocking layer 309 n-type (Al 0.7 Ga 0.3) 0.5 In 0.5 P surface protective layer 310 p-type Al 0.78 Ga 0.22 As Third cladding layer 311 p-type Al 0.35 Ga 0.25 As intermediate band gap layer 312 p-type GaAs contact layer 313 p-side electrode 314 n-type electrode 321 (Al 0.5 Ga 0.5 ) 0.5 In 0.5 P optical confinement layer 322 Ga 0.5 In 0.5 P strained quantum well layer 323 (Al 0.5 Ga 0.5) 0.5 In 0.5 P barrier layers 324 Ga 0.5 In 0.5 P strained quantum well layer 325 (Al 0.5 Ga 0.5) 0.5In 0.5 P barrier layers 326 Ga 0.5 In 0.5 P strained quantum well layer 327 (Al 0.5 Ga 0.5) In 0.5 P light confining layer 351 SiN x protective film 401 n-type substrate 402 n-type First cladding layer 403 an active layer 404 p-type second cladding layer 405 p-type etching stop layer 406 p-type third cladding layer 407 n-type current blocking layer 408 p-type contact layer 409 p-side electrode 410 n-side electrode
Claims (20)
0.05 < h/[(a+b)/2] < 0.5
(上式において、hは横断面の高さ、aは横断面の上底、bは横断面の下底である。) A substrate, a first conductivity type cladding layer comprising at least one layer formed on the substrate, an active layer formed on the first conductivity type cladding layer, and a second conductivity formed on the active layer A first conductivity type second cladding layer, a second conductivity type second cladding layer having a striped ridge structure formed on the second conductivity type first cladding layer, and a ridge of the second conductivity type second cladding layer. A current blocking layer formed on the second conductivity type first cladding layer so as to sandwich both side surfaces; a ridge of the second conductivity type second cladding layer; and a current blocking layer in the vicinity of the ridge. And a second light emitting type third cladding layer, wherein the ridge structure has a trapezoidal shape in which a cross section perpendicular to the longitudinal direction of the stripe satisfies the following formula.
0.05 <h / [(a + b) / 2] <0.5
(In the above equation, h is the height of the cross section, a is the upper base of the cross section, and b is the lower base of the cross section.)
The method of manufacturing a semiconductor light emitting device according to claim 19, further comprising forming a surface protective layer on the current blocking layer after forming the current blocking layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005126647A JP2005333126A (en) | 2004-04-23 | 2005-04-25 | Semiconductor light emitting device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004127624 | 2004-04-23 | ||
JP2005126647A JP2005333126A (en) | 2004-04-23 | 2005-04-25 | Semiconductor light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005333126A true JP2005333126A (en) | 2005-12-02 |
Family
ID=35487532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005126647A Pending JP2005333126A (en) | 2004-04-23 | 2005-04-25 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005333126A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034252A (en) * | 2008-07-29 | 2010-02-12 | Sony Corp | Semiconductor laser, its driving method, and semiconductor laser device |
-
2005
- 2005-04-25 JP JP2005126647A patent/JP2005333126A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034252A (en) * | 2008-07-29 | 2010-02-12 | Sony Corp | Semiconductor laser, its driving method, and semiconductor laser device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6707071B2 (en) | Semiconductor light-emitting device | |
WO2001095446A1 (en) | Semiconductor laser device, and method of manufacturing the same | |
US20120076165A1 (en) | Asymmetrically cladded laser diode | |
JP3716974B2 (en) | Semiconductor laser device and manufacturing method thereof | |
JP4991025B2 (en) | Nitride semiconductor laser device | |
JP3864634B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4028158B2 (en) | Semiconductor optical device equipment | |
JP2006054426A (en) | Self-oscillation semiconductor laser device | |
JP3892637B2 (en) | Semiconductor optical device equipment | |
JP3889910B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP3889896B2 (en) | Semiconductor light emitting device | |
JP2002124738A (en) | Semiconductor optical device and manufacturing method thereof | |
JP2007049209A (en) | Semiconductor optical device and manufacturing method thereof | |
JP4045792B2 (en) | Nitride semiconductor laser device | |
JP2001358409A (en) | Semiconductor optical device and its manufacturing method | |
JP2005333126A (en) | Semiconductor light emitting device | |
JP3963632B2 (en) | Semiconductor optical device equipment | |
JP2001057458A (en) | Semiconductor light-emitting device | |
JP3889911B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2002026451A (en) | Semiconductor optical device | |
JP2000332359A (en) | Semiconductor light emitting device | |
JP2000312053A (en) | Semiconductor optical device | |
WO2005104318A1 (en) | Semiconductor light-emitting device | |
JP2001024276A (en) | Semiconductor light emitting device | |
JP4240085B2 (en) | Semiconductor light emitting device and manufacturing method thereof |