JP2005333038A - Manufacturing method of solid state imaging device, and manufacturing method of substrate - Google Patents

Manufacturing method of solid state imaging device, and manufacturing method of substrate Download PDF

Info

Publication number
JP2005333038A
JP2005333038A JP2004151196A JP2004151196A JP2005333038A JP 2005333038 A JP2005333038 A JP 2005333038A JP 2004151196 A JP2004151196 A JP 2004151196A JP 2004151196 A JP2004151196 A JP 2004151196A JP 2005333038 A JP2005333038 A JP 2005333038A
Authority
JP
Japan
Prior art keywords
oxide film
sidewall
semiconductor substrate
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004151196A
Other languages
Japanese (ja)
Inventor
Atsuhiro Ando
厚博 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004151196A priority Critical patent/JP2005333038A/en
Publication of JP2005333038A publication Critical patent/JP2005333038A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To decrease dark current generated in a solid state imaging device and a generation of flake in such a way that a stress generated in a substrate is made to be dispersed by forming a sidewall in an oxidation mask used in a thermal oxidation process when forming groove in the substrate. <P>SOLUTION: The manufacturing method of the solid state imaging device prepares a photoelectric device converting incident light in photoelectric effect. A readout gate reads a signal charge. A perpendicular charge transmission transmits the signal charge read out in a semiconductor substrate, and forms the readout gate portion and the perpendicular charge transmission portion in a groove prepared in the semiconductor substrate. A forming process of the groove comprises the processes of forming an oxidation mask 15 in a semiconductor 11 front surface on a region in which a photoelectric device portion is formed, forming a sidewall 17 in a side wall of the oxidation mask 15, forming an oxidation film 18 by oxidizing the semiconductor substrate 11 of a region not covered by the oxidation mask 15 and the sidewall 17, and removing the oxidation 18. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、応力の発生を緩和した溝の形成が容易な固体撮像装置の製造方法および基板の製造方法に関するものである。   The present invention relates to a method for manufacturing a solid-state imaging device and a method for manufacturing a substrate, which can easily form a groove in which the generation of stress is reduced.

基板に溝を形成し、電荷をフォトダイオードから垂直転送部へ読み出す際に使用する読み出し電極および電荷を転送する転送電極に対向するチャネルを上記溝に形成することで、読み出し電圧の低電圧化、制御マージンの拡大を図った固体撮像装置が開示されている(例えば、特許文献1参照。)。また、基板に溝を形成する技術としては、LOCOS酸化後、LOCOS酸化膜を除去することで、基板に溝を形成する技術が知られている。   By forming a groove in the substrate and forming a channel facing the transfer electrode for transferring the charge from the photodiode to the vertical transfer unit and the transfer electrode for transferring the charge, the read voltage can be reduced. There is disclosed a solid-state image pickup device in which a control margin is expanded (see, for example, Patent Document 1). As a technique for forming a groove in a substrate, a technique is known in which a groove is formed in a substrate by removing the LOCOS oxide film after LOCOS oxidation.

例えば、図4に示すように、基板111に溝112を形成し、その溝112を利用して、センサー121と垂直転送部122間(読み出しゲート部)の電荷転送性能を改善した構造がある。上記基板構造の製造方法を、図5の製造工程図によって説明する。   For example, as illustrated in FIG. 4, there is a structure in which a groove 112 is formed in a substrate 111 and the charge transfer performance between the sensor 121 and the vertical transfer unit 122 (read gate unit) is improved by using the groove 112. The manufacturing method of the substrate structure will be described with reference to the manufacturing process diagram of FIG.

図5(1)に示すように、シリコン基板上211に5nm〜10nmの熱酸化膜212を形成した後、CVD法によって150nm〜200nmの厚さに窒化シリコン膜213を形成する。次いで塗布技術によって塗布形成したフォトレジスト膜をリソグラフィー技術を用いてパターニングし、窒化シリコン膜213上にレジストパターン214を形成する。   As shown in FIG. 5A, after a 5 nm to 10 nm thermal oxide film 212 is formed on a silicon substrate 211, a silicon nitride film 213 is formed to a thickness of 150 nm to 200 nm by a CVD method. Next, the photoresist film coated and formed by the coating technique is patterned by using a lithography technique to form a resist pattern 214 on the silicon nitride film 213.

次に、図5(2)に示すように、反応性イオンエッチング加工技術を用いて、上記窒化シリコン膜213および熱酸化膜212を加工する。加工後は酸素(O2)ガスを用いたアッシング処理および主に硫酸過水を主成分としたウエット処理により、上記加工後の窒化シリコン膜213上のフォトレジスト〔前記図5(1)参照〕を除去する。 Next, as shown in FIG. 5B, the silicon nitride film 213 and the thermal oxide film 212 are processed using a reactive ion etching processing technique. After the processing, the photoresist on the silicon nitride film 213 after the above processing is obtained by an ashing processing using oxygen (O 2 ) gas and a wet processing mainly containing sulfuric acid / hydrogen peroxide (see FIG. 5 (1)). Remove.

次に、図5(3)に示すように、窒化シリコン膜213により被覆されていない部分のシリコン基板211を熱酸化(LOCOS酸化)することで酸化シリコン層215を形成する。このとき、シリコン基板211に熱酸化で発生する熱応力が発生する。特に、窒化シリコン膜213の端面のシリコン基板211には応力集中部211Sが形成され、結晶欠陥が発生する。このLOCOS酸化時の応力に起因すると予想される結晶欠陥により、上記溝を形成した基板を用いた固体撮像装置では、暗電流および白点の増加が問題となっている。   Next, as shown in FIG. 5C, a silicon oxide layer 215 is formed by thermally oxidizing (LOCOS oxidation) a portion of the silicon substrate 211 not covered with the silicon nitride film 213. At this time, thermal stress generated by thermal oxidation is generated in the silicon substrate 211. In particular, a stress concentration portion 211S is formed in the silicon substrate 211 on the end face of the silicon nitride film 213, and crystal defects are generated. Due to crystal defects that are expected to be caused by the stress at the time of LOCOS oxidation, in the solid-state imaging device using the substrate in which the groove is formed, an increase in dark current and white spot is a problem.

特開平11−97666号公報JP-A-11-97666

解決しようとする問題点は、固体撮像装置に用いる基板にLOCOS酸化法を用いて酸化膜を形成し、その酸化膜を除去することで溝を形成する技術では、LOCOS酸化膜端の基板に発生する応力集中、結晶欠陥の発生を防止できない点である。上記問題は、固体撮像装置に用いる基板に限らず、LOCOS酸化法を用いて半導体基板に酸化膜を形成し、その酸化膜を除去することで溝を形成する技術全般の問題である。   The problem to be solved is that the oxide film is formed on the substrate used for the solid-state imaging device by using the LOCOS oxidation method, and the groove is formed by removing the oxide film. The stress concentration and the generation of crystal defects cannot be prevented. The above problem is not limited to a substrate used in a solid-state imaging device, but is a general problem of forming a groove by forming an oxide film on a semiconductor substrate using a LOCOS oxidation method and removing the oxide film.

本発明の固体撮像装置の製造方法は、入射光を光電変換する光電変換部と、前記光電変換部から信号電荷を読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された前記信号電荷の転送を行う垂直電荷転送部とを半導体基板に備え、前記読み出しゲート部および前記垂直電荷転送部を前記半導体基板に設けた溝に形成する固体撮像装置の製造方法であって、前記溝を形成する工程は、前記光電変換部を形成する領域上の前記半導体基板表面に酸化マスクを形成する工程と、前記酸化マスクの側壁にサイドウォールを形成する工程と、前記酸化マスクに被覆されていない領域の前記半導体基板を酸化させて酸化膜を形成する工程と、前記酸化膜を除去する工程とを備えたことを特徴とする固体撮像素子の製造方法。
ことを最も主要な特徴とする。
The manufacturing method of the solid-state imaging device of the present invention includes a photoelectric conversion unit that photoelectrically converts incident light, a read gate unit that reads signal charges from the photoelectric conversion unit, and transfer of the signal charges read by the read gate unit. A solid-state imaging device manufacturing method, wherein the readout gate unit and the vertical charge transfer unit are formed in a groove provided in the semiconductor substrate, wherein the step of forming the groove is provided. Forming an oxidation mask on the surface of the semiconductor substrate on the region where the photoelectric conversion part is to be formed, forming a sidewall on the sidewall of the oxidation mask, and the region not covered with the oxidation mask. A method for manufacturing a solid-state imaging device, comprising: a step of oxidizing a semiconductor substrate to form an oxide film; and a step of removing the oxide film.
This is the main feature.

本発明の基板の製造方法は、半導体基板表面に酸化マスクを形成する工程と、前記酸化マスクの側壁にサイドウォールを形成する工程と、前記酸化マスクに被覆されていない前記半導体基板を酸化させて酸化膜を形成する工程と、前記酸化膜を除去して前記半導体基板に溝を形成する工程とを備えたことを最も主要な特徴とする。   The substrate manufacturing method of the present invention includes a step of forming an oxidation mask on a surface of a semiconductor substrate, a step of forming a sidewall on a sidewall of the oxidation mask, and oxidizing the semiconductor substrate that is not covered with the oxidation mask. The main feature is that it includes a step of forming an oxide film and a step of removing the oxide film to form a groove in the semiconductor substrate.

本発明の固体撮像装置の製造方法および基板の製造方法は、酸化マスクの側壁にサイドウォールを形成したことで、酸化膜を形成する半導体基板の酸化工程では、サイドウォールが酸化性を有する膜で形成されている場合には、サイドウォールも酸化されるために、その時に発生する酸化膜端部の半導体基板への応力集中を防ぐことができるという利点がある。さらには、サイドウォールが形成されているため、半導体基板に形成される酸化膜がサイドウォール下部にはもぐり込むように形成されるが、酸化マスク下部には達しない。このため、酸化マスクによる半導体基板側方向への応力は発生しないため、半導体基板に酸化膜を形成したことによる応力集中は起こらず、よって結晶欠陥も発生しない。また、サイドウォールが酸化膜で形成されている場合でも、酸化膜中に酸素が拡散するので、酸化マスク下部方向への酸化を抑制することができるので、上記とほぼ同様に酸化マスクによる半導体基板への応力の発生を防止することができる。   In the solid-state imaging device manufacturing method and the substrate manufacturing method of the present invention, the sidewall is formed on the side wall of the oxidation mask. If formed, the side walls are also oxidized, so that there is an advantage that concentration of stress on the semiconductor substrate at the end of the oxide film generated at that time can be prevented. Furthermore, since the sidewall is formed, the oxide film formed on the semiconductor substrate is formed so as to be embedded in the lower portion of the sidewall, but does not reach the lower portion of the oxidation mask. For this reason, no stress is generated in the direction of the semiconductor substrate due to the oxidation mask, so that stress concentration due to the formation of the oxide film on the semiconductor substrate does not occur, and therefore no crystal defects occur. Even when the sidewall is formed of an oxide film, oxygen diffuses in the oxide film, so that oxidation in the lower direction of the oxidation mask can be suppressed. It is possible to prevent the stress from being generated.

これにより、半導体基板に結晶欠陥が発生し難くなるので、固体撮像装置の基板として上記半導体基板を用いたとき、その固体撮像装置の暗電流や白点発生を低減することができる。また、犠牲酸化膜を形成したことで、酸化マスクを加工する時に半導体基板に対し損傷が入らなくなるので、その基板を用いて固体撮像装置としたとき、その固体撮像装置の暗電流や白点発生をさらに低減することができる。   This makes it difficult for crystal defects to occur in the semiconductor substrate. Therefore, when the semiconductor substrate is used as the substrate of the solid-state imaging device, dark current and white spot generation in the solid-state imaging device can be reduced. In addition, since the sacrificial oxide film is formed, the semiconductor substrate is not damaged when the oxide mask is processed. Therefore, when a solid-state image pickup device is formed using the substrate, dark current and white spots of the solid-state image pickup device are generated. Can be further reduced.

電荷読み出し部および電荷転送部溝を形成する溝を結晶欠陥の発生を抑制して基板に形成することで、固体撮像装置の発生していた暗電流および白点の発生を低減するという目的を、基板に溝を形成する際の熱酸化工程で用いる酸化マスクにサイドウォールを形成し、基板に発生する応力を分散させることで実現した。   The purpose of reducing the occurrence of dark current and white spots, which has occurred in the solid-state imaging device, is to form a groove that forms the charge readout portion and the charge transfer portion groove on the substrate while suppressing the occurrence of crystal defects. This was realized by forming sidewalls on the oxidation mask used in the thermal oxidation process when forming grooves in the substrate and dispersing the stress generated on the substrate.

本発明の固体撮像装置の製造方法および基板の製造方法に係る第1実施例を、図1の製造工程断面図によって説明する。   A first embodiment relating to a method of manufacturing a solid-state imaging device and a method of manufacturing a substrate according to the present invention will be described with reference to the manufacturing process sectional view of FIG.

図1(1)に示すように、半導体基板11表面に犠牲酸化膜12を形成する。この半導体基板11には例えばシリコン基板を用い、上記犠牲酸化膜12は、一例として熱酸化膜で形成され、5nm〜10nmの厚さに形成される。このように犠牲酸化膜12を形成することにより、その後に酸化マスクを形成する際の半導体基板11に入るエッチングダメージが緩和される。次いで、上記犠牲酸化膜12上に酸化マスク形成膜13として、例えば窒化シリコン膜を形成する。この窒化シリコン膜は、例えば熱CVD法によった、例えば150nm〜200nmの厚さに形成される。この成膜条件の一例としては、原料ガスにジクロロシラン(SiH2Cl2)とアンモニア(NH3)と窒素(N2)との混合ガスを用い、それぞれの供給流量を、50cm3/min、200cm3/min、200cm3/min(いずれも標準状態)に設定し、成膜雰囲気の圧力を70Pa、基板温度を760℃に設定する、次いで塗布技術によってフォトレジスト膜を塗布形成した後、リソグラフィー技術を用いてパターニングし、酸化マスク形成膜13上にレジストパターン14を形成する。 As shown in FIG. 1A, a sacrificial oxide film 12 is formed on the surface of the semiconductor substrate 11. For example, a silicon substrate is used as the semiconductor substrate 11, and the sacrificial oxide film 12 is formed of a thermal oxide film as an example, and has a thickness of 5 nm to 10 nm. By forming the sacrificial oxide film 12 in this way, etching damage that enters the semiconductor substrate 11 when an oxide mask is subsequently formed is mitigated. Next, a silicon nitride film, for example, is formed on the sacrificial oxide film 12 as the oxidation mask formation film 13. This silicon nitride film is formed to a thickness of, for example, 150 nm to 200 nm by, for example, a thermal CVD method. As an example of the film forming conditions, a mixed gas of dichlorosilane (SiH 2 Cl 2 ), ammonia (NH 3 ), and nitrogen (N 2 ) is used as a raw material gas, and each supply flow rate is 50 cm 3 / min, 200 cm 3 / min, 200 cm 3 / min (both are standard conditions), the pressure of the film formation atmosphere is set to 70 Pa, the substrate temperature is set to 760 ° C., and then a photoresist film is applied and formed by a coating technique. Patterning is performed using a technique, and a resist pattern 14 is formed on the oxidation mask forming film 13.

次に、図1(2)に示すように、レジストマスク14を用いた反応性イオンエッチング(RIE)加工により、窒化シリコン膜を加工して酸化マスク15を形成する。このとき、酸化シリコンからなる犠牲酸化膜12とのエッチング選択比を確保し、窒化シリコン膜を加工中のイオンが半導体基板11に入射しないようにすることが重要である。また、酸化シリコンからなる犠牲酸化膜12は、その後のサイドウォールを加工する時のストッパ膜としても使用される。このときの窒化シリコン加工条件は、一例として、2周波の並行平板型RIE加工装置を用い、エッチングガスにジフロロメタン(CH22)と酸素(O2)とアルゴン(Ar)の混合ガスを用い、それぞれの供給流量を40cm3/min、30cm3/min、200cm3/min(いずれも標準状態)に設定し、エッチング雰囲気の圧力を4.0Pa、ソースパワーを1000W,バイアスパワーを300W、基板温度を40℃に設定した。 Next, as shown in FIG. 1B, the silicon nitride film is processed by reactive ion etching (RIE) processing using the resist mask 14 to form an oxide mask 15. At this time, it is important to ensure an etching selectivity with respect to the sacrificial oxide film 12 made of silicon oxide so that ions during processing of the silicon nitride film do not enter the semiconductor substrate 11. The sacrificial oxide film 12 made of silicon oxide is also used as a stopper film when processing the subsequent sidewalls. As an example of the silicon nitride processing conditions at this time, a two-frequency parallel plate RIE processing apparatus is used, and a mixed gas of difluoromethane (CH 2 F 2 ), oxygen (O 2 ), and argon (Ar) is used as an etching gas. The respective supply flow rates are set to 40 cm 3 / min, 30 cm 3 / min, and 200 cm 3 / min (all are standard conditions), the pressure of the etching atmosphere is 4.0 Pa, the source power is 1000 W, the bias power is 300 W, the substrate The temperature was set to 40 ° C.

上記エッチング加工後、例えば酸素(O2)ガスを用いたアッシング処理、および主に硫酸過水を主成分としたウエット処理によって、酸化マスク15上のレジストマスク14を除去した。このレジストマスク14のアッシング条件は、一例として、ICP(Inductively Coupled Plasma)型のプラズマアッシング装置を用い、アッシングガスに酸素(O2)ガスを用い、その供給流量を3750cm3/min(標準状態)に設定し、アッシング雰囲気の圧力を266Pa、RF電力を1000W、基板温度を180℃に設定した。 After the etching process, the resist mask 14 on the oxidation mask 15 was removed by, for example, an ashing process using oxygen (O 2 ) gas and a wet process mainly containing sulfuric acid / hydrogen peroxide as a main component. As an example of the ashing conditions for the resist mask 14, an ICP (Inductively Coupled Plasma) type plasma ashing apparatus is used, oxygen (O 2 ) gas is used as the ashing gas, and the supply flow rate is 3750 cm 3 / min (standard state). The pressure of the ashing atmosphere was set to 266 Pa, the RF power was set to 1000 W, and the substrate temperature was set to 180 ° C.

次に、図1(3)に示すように、上記酸化マスク15を被覆する状態にサイドウォール形成膜16を成膜する。このサイドウォール形成膜16は、例えばポリシリコン膜で形成される。このポリシリコン膜厚はその後の半導体基板(シリコン基板)11を酸化する際にポリシリコン膜が全て酸化されることが必要であるため、シリコン基板の酸化量に対して2/3以下の膜厚とすることが好ましい。ここで、上記サイドウォール形成膜16をポリシリコンで成膜する条件の一例を以下に説明する。原料ガスには、モノシラン(SiH4)とヘリウム(He)と窒素(N2)との混合ガスを用い、それぞれの供給流量は、100cm3/min、400cm3/min、200cm3/min(それぞれ標準状態)とし、成膜雰囲気の圧力を70Pa、基板温度を610℃に設定した。 Next, as shown in FIG. 1C, a sidewall formation film 16 is formed so as to cover the oxidation mask 15. The sidewall forming film 16 is formed of, for example, a polysilicon film. This polysilicon film thickness is 2/3 or less with respect to the oxidation amount of the silicon substrate because it is necessary to oxidize all the polysilicon film when the subsequent semiconductor substrate (silicon substrate) 11 is oxidized. It is preferable that Here, an example of conditions for forming the sidewall forming film 16 with polysilicon will be described below. As the source gas, a mixed gas of monosilane (SiH 4 ), helium (He), and nitrogen (N 2 ) is used, and the supply flow rates are 100 cm 3 / min, 400 cm 3 / min, and 200 cm 3 / min (respectively). Standard condition), the pressure of the film formation atmosphere was set to 70 Pa, and the substrate temperature was set to 610 ° C.

次に、図1(4)に示すように、反応性イオンエッチング加工技術を用いて、サイドウォール形成膜16を全面エッチバックすることで、酸化マスク15の側壁にポリシリコンからなるサイドウォール17を形成する。上記エッチバック時には、酸化シリコン膜からなる犠牲酸化膜12がストッパ膜となり、半導体基板11がエッチングされることはない。上記エッチング加工条件の一例としては、エッチング装置には電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)プラズマ加工装置を用い、エッチングガスにはトリクロロフルオロエタン(C2Cl33)とサルファーヘキサフルオライド(SF6)との混合ガスを用い、その供給流量をそれぞれ60cm3/min、10cm3/min(それぞれ標準状態)に設定し、エッチング雰囲気の圧力を1.3Pa、マイクロ波電力を850W、RF電力を150Wに設定した。上記サイドウォール形成膜16をポリシリコンで形成したことにより、サイドウォール17を形成する際のエッチングにおいて、犠牲酸化膜12によりエッチングが停止され、下地の半導体基板11にエッチングダメージが加わらないという利点がある。したがって、上記サイドウォール形成膜16は、犠牲酸化膜12とのエッチング選択性を有するアモルファスシリコンで形成することも可能である。 Next, as shown in FIG. 1 (4), the sidewall forming film 16 is entirely etched back by using a reactive ion etching processing technique, so that the sidewall 17 made of polysilicon is formed on the sidewall of the oxide mask 15. Next, as shown in FIG. Form. At the time of the etch back, the sacrificial oxide film 12 made of a silicon oxide film serves as a stopper film, and the semiconductor substrate 11 is not etched. As an example of the above etching processing conditions, an electron cyclotron resonance (ECR) plasma processing apparatus is used as an etching apparatus, and trichlorofluoroethane (C 2 Cl 3 F 3 ) and sulfur hexafluoride (S2) are used as etching gases. SF 6 ) and a supply flow rate of 60 cm 3 / min and 10 cm 3 / min (respectively, standard conditions), an etching atmosphere pressure of 1.3 Pa, a microwave power of 850 W, and an RF power Was set to 150W. Since the sidewall forming film 16 is formed of polysilicon, the etching when the sidewall 17 is formed is stopped by the sacrificial oxide film 12, and the underlying semiconductor substrate 11 is not damaged by etching. is there. Therefore, the sidewall formation film 16 can also be formed of amorphous silicon having etching selectivity with respect to the sacrificial oxide film 12.

次に、図1(5)に示すように、上記酸化マスク15を用いた熱酸化法によって、酸化マスク15に被覆されていない半導体基板11表面に酸化膜18を形成する。このとき、ポリシリコンからなるサイドウォール17も同時に酸化される。この酸化では、酸化膜18の先端が酸化マスク15の下方まで延びないように制御する必要がある。したがって、上記サイドウォール17は、上記酸化膜18を形成する際に上記サイドウォール17下方に入り込む上記酸化膜18の長さよりも長くなる厚さに形成する。このように、酸化マスク15の側壁にサイドウォール17を形成することで、酸化膜18が酸化マスク15の下方に入り込むように形成されるのを防ぐことができ、これによって、酸化マスク15より半導体基板11にかかる応力の発生を緩和し、酸化工程において半導体基板11に入る結晶欠陥等のダメージを抑制することができる。そして、上記酸化工程では、酸化マスク15端面はポリシリコンからなるサイドウォール17により覆われているため、半導体基板11はサイドウォール17端から酸化マスク15端にかけてなだらかに酸化され、急峻な体積膨張が制限されることで発生する応力を低減することができる。さらにサイドウォール17が酸化されるために、その時に発生する酸化膜18端部の半導体基板11への応力集中を防ぐことができる。よって、半導体基板11には酸化膜18を形成したことによる結晶欠陥も発生しない。   Next, as shown in FIG. 1 (5), an oxide film 18 is formed on the surface of the semiconductor substrate 11 not covered with the oxide mask 15 by a thermal oxidation method using the oxide mask 15. At this time, the sidewall 17 made of polysilicon is also oxidized simultaneously. In this oxidation, it is necessary to control so that the tip of the oxide film 18 does not extend below the oxidation mask 15. Therefore, the sidewall 17 is formed to have a thickness that is longer than the length of the oxide film 18 that enters under the sidewall 17 when the oxide film 18 is formed. Thus, by forming the sidewall 17 on the side wall of the oxidation mask 15, it is possible to prevent the oxide film 18 from being formed so as to enter below the oxidation mask 15. Generation of stress applied to the substrate 11 can be reduced, and damage such as crystal defects entering the semiconductor substrate 11 in the oxidation process can be suppressed. In the oxidation step, since the end face of the oxide mask 15 is covered with the sidewall 17 made of polysilicon, the semiconductor substrate 11 is gently oxidized from the end of the sidewall 17 to the end of the oxidation mask 15, resulting in a steep volume expansion. The stress generated by being limited can be reduced. Further, since the sidewall 17 is oxidized, it is possible to prevent stress concentration on the semiconductor substrate 11 at the end of the oxide film 18 generated at that time. Therefore, no crystal defects due to the formation of the oxide film 18 on the semiconductor substrate 11 occur.

次に、上記酸化マスク15を除去する。この酸化マスク15は窒化シリコン膜で形成されているため、例えば熱リン酸によるウエット処理によってエッチング除去できる。また、酸化膜18、酸化されたサイドウォール17、犠牲酸化膜12は酸化シリコンからなるので、フッ酸を用いたウエット処理によってエッチング除去することができる。この結果、図1(6)に示すように、半導体基板11に酸化膜18〔前記図1(5)参照〕が除去された部分に溝19が形成される。上記のようにして、半導体基板11に溝19を形成することができた。   Next, the oxidation mask 15 is removed. Since this oxidation mask 15 is formed of a silicon nitride film, it can be etched away by wet treatment with, for example, hot phosphoric acid. Further, since the oxide film 18, the oxidized sidewall 17, and the sacrificial oxide film 12 are made of silicon oxide, they can be etched away by wet treatment using hydrofluoric acid. As a result, as shown in FIG. 1 (6), a groove 19 is formed in the semiconductor substrate 11 where the oxide film 18 [see FIG. 1 (5)] is removed. As described above, the groove 19 was formed in the semiconductor substrate 11.

その後、上記半導体基板11を用いて固体撮像装置1を形成する。その製造方法の一例を図2の概略構成断面図を用いて説明する。   Thereafter, the solid-state imaging device 1 is formed using the semiconductor substrate 11. An example of the manufacturing method will be described with reference to the schematic sectional view of FIG.

図2に示すように、既知の固体撮像装置の製造プロセスを適用して、上記溝19の内面を含む半導体基板11表面に垂直電荷転送部および読み出しゲート部のゲート絶縁膜31を形成する。   As shown in FIG. 2, a gate insulating film 31 of a vertical charge transfer portion and a read gate portion is formed on the surface of the semiconductor substrate 11 including the inner surface of the groove 19 by applying a known solid-state imaging device manufacturing process.

次いで、既存の不純物ドーピング技術(例えばイオン注入法)によって、上記溝19の底部の半導体基板11にP-型層からなる読み出しゲート部23を形成する。さらにP+型層からなる画素分離領域24を形成する。さらに、P+型層22pとその上層にN型層22nを形成して垂直電荷転送部22を形成する。さらに、半導体基板11に光電変換部21となるN型層21nを形成する。上記各不純物ドーピング技術では、例えばその都度、例えばレジストマスクを形成して行う。 Next, a read gate portion 23 made of a P -type layer is formed on the semiconductor substrate 11 at the bottom of the trench 19 by an existing impurity doping technique (for example, ion implantation method). Further, a pixel isolation region 24 made of a P + type layer is formed. Further, the vertical charge transfer portion 22 is formed by forming the P + type layer 22p and the N type layer 22n thereon. Further, an N-type layer 21 n that becomes the photoelectric conversion unit 21 is formed on the semiconductor substrate 11. For example, each impurity doping technique is performed by forming a resist mask each time.

次いで、上記溝19内のゲート絶縁膜31上に電荷転送電極および読み出し電極となる電極32を形成する。この電極22は、通常の固体撮像素子の転送電極を形成する技術により形成される。この電極32は、例えば、1層構造、2層構造、3層構造もしくは4層構造に形成される。上記電極32の垂直転送方向に形成された部分は、溝19内の垂直電荷転送部22および読み出しゲート部23上に形成されることが好ましい。もしくは、リソグラフィー技術でのマスク合わせずれ、エッチング誤差等により、画素分離領域24の少なくとも一部上および垂直電荷転送部22上および読み出しゲート部23上に形成されてもよい。もしくは、画素分離領域24の少なくとも一部上および垂直電荷転送部22上および読み出しゲート部23の一部上に形成されてもよい。   Next, an electrode 32 serving as a charge transfer electrode and a readout electrode is formed on the gate insulating film 31 in the trench 19. The electrode 22 is formed by a technique for forming a transfer electrode of a normal solid-state image sensor. The electrode 32 is formed in, for example, a one-layer structure, a two-layer structure, a three-layer structure, or a four-layer structure. The portion of the electrode 32 formed in the vertical transfer direction is preferably formed on the vertical charge transfer portion 22 and the read gate portion 23 in the groove 19. Alternatively, it may be formed on at least a part of the pixel isolation region 24, on the vertical charge transfer unit 22, and on the read gate unit 23 due to mask misalignment in lithography technique, etching error, or the like. Alternatively, it may be formed on at least part of the pixel isolation region 24, on the vertical charge transfer unit 22, and on part of the readout gate unit 23.

その次に、不純物ドーピング技術(例えばイオン注入法)によって、上記N型層21nの上層にホールアキュムレーション層(正孔蓄積層)21pを形成する。このようにして、N型層21nおよびホールアキュムレーション層21pからなる光電変換部21が形成される。この時、溝19の側壁部はエッチングダメージや、局所酸化時の応力による結晶欠陥等が発生しやすくなっているため、その箇所から発生する電子がノイズ成分となることが予想される。これを防ぐために溝19の側壁部の基板表面側にもP型不純物を注入することで、ノイズ成分をさらに低減することが可能になる。   Next, a hole accumulation layer (hole accumulation layer) 21p is formed on the N-type layer 21n by an impurity doping technique (for example, ion implantation). In this manner, the photoelectric conversion unit 21 including the N-type layer 21n and the hole accumulation layer 21p is formed. At this time, etching damage and crystal defects due to stress during local oxidation are likely to occur in the side wall of the groove 19, so that electrons generated from the location are expected to be noise components. In order to prevent this, it is possible to further reduce the noise component by injecting P-type impurities into the substrate surface side of the side wall portion of the groove 19.

次いで、上記電極32を被覆する層間絶縁膜33を形成した後、溝19と電極32との隙間を埋め込むように上記層間絶縁膜33を介して基板11上に遮光膜34を形成する。このように、溝19と電極32との隙間の全てもしくは一部を遮光膜34で埋め込むことにより、垂直電荷転送部22に直接入ってくる光の成分を遮断することができ、CCD(電荷結合素子)のノイズ成分のひとつであるスミアを低減することができる。その後、リソグラフィー技術とエッチング技術とによって、光電変換部21上の遮光膜34を加工して開口する。   Next, after forming an interlayer insulating film 33 covering the electrode 32, a light shielding film 34 is formed on the substrate 11 through the interlayer insulating film 33 so as to fill a gap between the groove 19 and the electrode 32. In this way, by embedding all or part of the gap between the groove 19 and the electrode 32 with the light shielding film 34, the light component directly entering the vertical charge transfer unit 22 can be blocked, and the CCD (charge coupling) It is possible to reduce smear, which is one of the noise components of the device. Thereafter, the light-shielding film 34 on the photoelectric conversion unit 21 is processed and opened by the lithography technique and the etching technique.

上記製造方法において、上記溝19の底部の深さと上記光電変換部21の上層に形成されるホールアキュムレーション層21pとN型層21nとの接合部の深さは同一に形成されることが望ましい。上記遮光膜34はパルス電圧が印加されるように形成することが好ましい。もしくは、上記遮光膜34は直流電圧が印加されるように形成することが好ましい。   In the manufacturing method, it is desirable that the depth of the bottom of the groove 19 and the depth of the junction between the hole accumulation layer 21p and the N-type layer 21n formed in the upper layer of the photoelectric conversion portion 21 are the same. The light shielding film 34 is preferably formed so that a pulse voltage is applied. Alternatively, the light shielding film 34 is preferably formed so that a DC voltage is applied.

その後、層間絶縁膜35を形成し、その表面を平坦化した後にカラーフィルター層36を形成し、さらにはオンチップレンズ37を形成する。このようにして、固体撮像装置1が形成される。   Thereafter, an interlayer insulating film 35 is formed, the surface is planarized, a color filter layer 36 is formed, and an on-chip lens 37 is further formed. In this way, the solid-state imaging device 1 is formed.

このように、結晶欠陥が発生し難くい半導体基板11を用いて固体撮像装置1が製造されるので、その固体撮像装置1の暗電流や白点発生を低減することができる。また、犠牲酸化膜を形成したことで、酸化マスク15に加工する時に半導体基板11に対し損傷が入らなくなるので、その半導体基板11を用いて固体撮像装置1としたとき、その固体撮像装置1の暗電流や白点発生をさらに低減することができる。   As described above, since the solid-state imaging device 1 is manufactured using the semiconductor substrate 11 in which crystal defects are hardly generated, dark current and white spot generation of the solid-state imaging device 1 can be reduced. In addition, since the sacrificial oxide film is formed, the semiconductor substrate 11 is not damaged when the oxide mask 15 is processed. Therefore, when the solid-state imaging device 1 is formed using the semiconductor substrate 11, Dark current and white spot generation can be further reduced.

上記実施例1では、サイドウォール17をポリシリコンで形成したが、他のシリコン、例えばアモルファスシリコンで形成することも可能である。 In the first embodiment, the sidewall 17 is formed of polysilicon, but it may be formed of other silicon, for example, amorphous silicon.

本発明の固体撮像装置の製造方法に係る第2実施例は、上記第1実施例において、上記サイドウォール17を酸化シリコン膜で形成したものである。その他の構成は、前記実施例1に記載した事項と同様である。このようにサイドウォール17を酸化シリコンで形成する場合でも、酸化膜中には酸素が拡散されることからサイドウォール17中に酸素が拡散するので、酸化マスク15下部方向への酸化を抑制することができる。このため、上記実施例1とほぼ同様に酸化マスク15による半導体基板11への応力の発生を防止することができる。   The second embodiment of the method for manufacturing a solid-state imaging device according to the present invention is the same as the first embodiment, except that the sidewall 17 is formed of a silicon oxide film. Other configurations are the same as those described in the first embodiment. Even when the sidewalls 17 are formed of silicon oxide in this way, oxygen diffuses into the sidewalls 17 because oxygen diffuses into the oxide film, so that oxidation toward the lower portion of the oxidation mask 15 is suppressed. Can do. Therefore, the generation of stress on the semiconductor substrate 11 by the oxidation mask 15 can be prevented in substantially the same manner as in the first embodiment.

次に、本発明の固体撮像装置の製造方法および基板の製造方法に係る第3実施例を、図3の製造工程断面図によって説明する。   Next, a third embodiment of the method for manufacturing a solid-state imaging device and the method for manufacturing a substrate according to the present invention will be described with reference to the manufacturing process sectional view of FIG.

図3(1)に示すように、前記実施例1の図1(1)によって説明したプロセスと同様にして、半導体基板11表面に犠牲酸化膜12を形成する。この半導体基板11には例えばシリコン基板を用い、上記犠牲酸化膜12は、一例として熱酸化膜で形成され、5nm〜10nmの厚さに形成される。このように犠牲酸化膜12を形成することにより、その後に酸化マスクを形成する際の半導体基板11に入るエッチングダメージが緩和される。次いで、上記犠牲酸化膜12上に酸化マスク形成膜13として、例えば窒化シリコン膜を形成する。この窒化シリコン膜は、例えば熱CVD法によった、例えば150nm〜200nmの厚さに形成される。次いで塗布技術によってフォトレジスト膜を塗布形成した後、リソグラフィー技術を用いてパターニングし、酸化マスク形成膜13上にレジストパターン14を形成する。   As shown in FIG. 3A, a sacrificial oxide film 12 is formed on the surface of the semiconductor substrate 11 in the same manner as the process described with reference to FIG. For example, a silicon substrate is used as the semiconductor substrate 11, and the sacrificial oxide film 12 is formed of a thermal oxide film as an example, and has a thickness of 5 nm to 10 nm. By forming the sacrificial oxide film 12 in this way, etching damage that enters the semiconductor substrate 11 when an oxide mask is subsequently formed is mitigated. Next, a silicon nitride film, for example, is formed on the sacrificial oxide film 12 as the oxidation mask formation film 13. This silicon nitride film is formed to a thickness of, for example, 150 nm to 200 nm by, for example, a thermal CVD method. Next, after a photoresist film is applied and formed by a coating technique, patterning is performed using a lithography technique to form a resist pattern 14 on the oxidation mask forming film 13.

次に、図3(2)に示すように、前記実施例1の図1(2)によって説明したプロセスと同様にして、レジストマスク14を用いた反応性イオンエッチング(RIE)加工により、窒化シリコン膜を加工して酸化マスク15を形成する。このとき、酸化シリコンからなる犠牲酸化膜12とのエッチング選択比を確保し、窒化シリコン膜を加工中のイオンが半導体基板11に入射しないようにすることが重要である。上記エッチング加工後、例えば酸素(O2)ガスを用いたアッシング処理、および主に硫酸過水を主成分としたウエット処理によって、酸化マスク15上のレジストマスク14を除去した。 Next, as shown in FIG. 3B, silicon nitride is formed by reactive ion etching (RIE) processing using a resist mask 14 in the same manner as the process described with reference to FIG. The oxide mask 15 is formed by processing the film. At this time, it is important to secure an etching selectivity with respect to the sacrificial oxide film 12 made of silicon oxide so that ions during processing of the silicon nitride film do not enter the semiconductor substrate 11. After the etching process, the resist mask 14 on the oxidation mask 15 was removed by, for example, an ashing process using oxygen (O 2 ) gas and a wet process mainly containing sulfuric acid / hydrogen peroxide as a main component.

次に、図3(3)に示すように、前記実施例1の図1(3)によって説明したプロセスと同様にして、上記酸化マスク15を被覆する状態にサイドウォール形成膜16を成膜する。このサイドウォール形成膜16は、例えば酸化シリコン膜で形成される。   Next, as shown in FIG. 3 (3), a sidewall formation film 16 is formed so as to cover the oxidation mask 15 in the same manner as the process described with reference to FIG. 1 (3) of the first embodiment. . The sidewall forming film 16 is formed of, for example, a silicon oxide film.

次に、図3(4)に示すように、前記実施例1の図1(4)によって説明したプロセスと同様にして、反応性イオンエッチング加工技術を用いて、サイドウォール形成膜16を全面エッチバックすることで、酸化マスク15の側壁にポリシリコンからなるサイドウォール17を形成する。上記エッチバック時には、犠牲酸化膜12もエッチングされ、半導体基板11が露出する。   Next, as shown in FIG. 3 (4), the side wall forming film 16 is entirely etched using the reactive ion etching processing technique in the same manner as the process described with reference to FIG. 1 (4) of the first embodiment. By performing the back, sidewalls 17 made of polysilicon are formed on the sidewalls of the oxide mask 15. At the time of the etch back, the sacrificial oxide film 12 is also etched, and the semiconductor substrate 11 is exposed.

次に、図3(5)に示すように、上記酸化マスク15およびサイドウォール17をマスクに用いて、半導体基板11をエッチングし、溝41を形成する。溝41の深さは、後に形成される酸化膜の厚さによって適宜設定される。例えば、後の酸化工程で半導体基板11に酸化膜を形成した際に、その酸化膜表面の高さが半導体基板11表面と同等の高さとなるように、上記溝41の深さを設定する。   Next, as shown in FIG. 3 (5), the semiconductor substrate 11 is etched using the oxidation mask 15 and the sidewalls 17 as masks, thereby forming grooves 41. The depth of the groove 41 is appropriately set depending on the thickness of the oxide film to be formed later. For example, when the oxide film is formed on the semiconductor substrate 11 in the subsequent oxidation step, the depth of the groove 41 is set so that the height of the oxide film surface becomes equal to the surface of the semiconductor substrate 11.

次に、図3(6)に示すように、溝41内の半導体基板11表面を酸化し、犠牲酸化膜42を形成する。     Next, as shown in FIG. 3 (6), the surface of the semiconductor substrate 11 in the trench 41 is oxidized to form a sacrificial oxide film 42.

次に、図3(7)に示すように、前記実施例1の図1(5)によって説明したプロセスと同様にして、上記酸化マスク15を用いた熱酸化法によって、酸化マスク15に被覆されていない半導体基板11表面に酸化膜18を形成する。この酸化では、酸化膜18の先端が酸化マスク15の下方まで延びないように制御する必要がある。したがって、上記サイドウォール17は、上記酸化膜18を形成する際に上記サイドウォール17下方に入り込む上記酸化膜18の長さよりも長くなる厚さに形成する。このように、酸化マスク15の側壁にサイドウォール17を形成することで、酸化膜18が酸化マスク15の下方に入り込むように形成されるのを防ぐことができ、これによって、酸化マスク15の半導体基板11方向にかかる応力の発生を緩和し、酸化工程において半導体基板11に入る結晶欠陥等のダメージを抑制することができる。そして、上記酸化工程では、酸化マスク15端面は酸化シリコンからなるサイドウォール17により覆われているため、酸化の際の酸素は酸化シリコンからなるサイドウォール中にも拡散されるので、その時に発生する酸化膜18端部の半導体基板11への応力集中を防ぐことができる。よって、半導体基板11は酸化膜18を形成したことによる結晶欠陥を発生しない。   Next, as shown in FIG. 3 (7), the oxide mask 15 is coated by the thermal oxidation method using the oxidation mask 15 in the same manner as the process described in FIG. 1 (5) of the first embodiment. An oxide film 18 is formed on the surface of the semiconductor substrate 11 that has not been formed. In this oxidation, it is necessary to control so that the tip of the oxide film 18 does not extend below the oxidation mask 15. Therefore, the sidewall 17 is formed to have a thickness that is longer than the length of the oxide film 18 that enters under the sidewall 17 when the oxide film 18 is formed. Thus, by forming the sidewall 17 on the side wall of the oxide mask 15, it is possible to prevent the oxide film 18 from being formed so as to enter below the oxide mask 15, and thereby the semiconductor of the oxide mask 15. It is possible to relieve the generation of stress in the direction of the substrate 11 and suppress damage such as crystal defects that enter the semiconductor substrate 11 in the oxidation process. In the oxidation step, since the end face of the oxidation mask 15 is covered with the sidewall 17 made of silicon oxide, oxygen at the time of oxidation is diffused also into the sidewall made of silicon oxide, and is generated at that time. Stress concentration on the semiconductor substrate 11 at the end of the oxide film 18 can be prevented. Therefore, the semiconductor substrate 11 does not generate crystal defects due to the formation of the oxide film 18.

次に、上記酸化マスク15を除去する。この酸化マスク15は窒化シリコン膜で形成されているため、例えば熱リン酸によるウエット処理によってエッチング除去できる。また、酸化膜18、酸化されたサイドウォール17、犠牲酸化膜12は酸化シリコンからなるので、フッ酸を用いたウエット処理によってエッチング除去することができる。この結果、図3(8)に示すように、半導体基板11に酸化膜18〔前記図3(7)参照〕が除去された半導体基板11に溝19が形成される。上記のようにして、半導体基板11に溝19を形成することができた。また、半導体基板11をエッチングした時に発生するエッチングダメージは、上記酸化工程により酸化膜18中にとり込まれ、その酸化膜18を除去することから、溝19内に露出する半導体基板11中に上記エッチングダメージは残らない。   Next, the oxidation mask 15 is removed. Since this oxidation mask 15 is formed of a silicon nitride film, it can be etched away by wet treatment with, for example, hot phosphoric acid. Further, since the oxide film 18, the oxidized sidewall 17, and the sacrificial oxide film 12 are made of silicon oxide, they can be etched away by wet treatment using hydrofluoric acid. As a result, as shown in FIG. 3 (8), a groove 19 is formed in the semiconductor substrate 11 from which the oxide film 18 [see FIG. 3 (7)] has been removed. As described above, the groove 19 was formed in the semiconductor substrate 11. Etching damage that occurs when the semiconductor substrate 11 is etched is taken into the oxide film 18 by the oxidation step, and the oxide film 18 is removed, so that the etching into the semiconductor substrate 11 exposed in the groove 19 is performed. No damage remains.

その後、前記図2の概略構成断面図を用いて説明したのと同様にして、固体撮像装置を製造することができる。   Thereafter, a solid-state imaging device can be manufactured in the same manner as described with reference to the schematic sectional view of FIG.

上記各実施例で説明した基板の製造方法において、半導体基板11に形成した酸化膜18を除去して溝19を形成する際に、酸化膜18の一部にマスクを形成し、酸化膜18の除去の際に一部の酸化膜18を残すことも可能である。このようなプロセスを経ることによって、半導体基板11に酸化膜18からなる素子分離領域(もしくは画素分離領域)と酸化膜18を除去した溝19とを同時に形成することが可能になる。   In the substrate manufacturing methods described in the above embodiments, when the oxide film 18 formed on the semiconductor substrate 11 is removed to form the groove 19, a mask is formed on a part of the oxide film 18, and the oxide film 18 is formed. It is possible to leave a part of the oxide film 18 at the time of removal. Through such a process, it becomes possible to simultaneously form an element isolation region (or pixel isolation region) made of the oxide film 18 and a groove 19 from which the oxide film 18 has been removed in the semiconductor substrate 11.

本発明の固体撮像装置の製造方法および基板の製造方法は、固体撮像装置の製造方法に適用することが好適であり、また半導体基板に溝と酸化膜とを同時に形成する半導体装置の製造方法にも適用できる。   The manufacturing method of the solid-state imaging device and the manufacturing method of the substrate of the present invention are preferably applied to the manufacturing method of the solid-state imaging device, and the manufacturing method of the semiconductor device in which the groove and the oxide film are simultaneously formed on the semiconductor substrate. Is also applicable.

本発明の固体撮像装置の製造方法および基板の製造方法に係る第1実施例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed 1st Example which concerns on the manufacturing method of the solid-state imaging device of this invention, and the manufacturing method of a board | substrate. 本発明の固体撮像装置の製造方法に係る第1実施例を示した概略構成断面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic cross-sectional view illustrating a first embodiment according to a method for manufacturing a solid-state imaging device of the present invention. 本発明の固体撮像装置の製造方法および基板の製造方法に係る第3実施例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed 3rd Example which concerns on the manufacturing method of the solid-state imaging device of this invention, and the manufacturing method of a board | substrate. 従来の固体撮像装置を示した概略構成断面図である。It is schematic structure sectional drawing which showed the conventional solid-state imaging device. 従来の固体撮像装置の製造方法を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the manufacturing method of the conventional solid-state imaging device.

符号の説明Explanation of symbols

1…固体撮像装置、11…半導体基板、15…酸化マスク、17…サイドウォール、18…酸化膜、19…溝、21…光電変換部、22…垂直電荷転送部、23…読み出しゲート部
DESCRIPTION OF SYMBOLS 1 ... Solid-state imaging device, 11 ... Semiconductor substrate, 15 ... Oxidation mask, 17 ... Side wall, 18 ... Oxide film, 19 ... Groove, 21 ... Photoelectric conversion part, 22 ... Vertical charge transfer part, 23 ... Read-out gate part

Claims (10)

入射光を光電変換する光電変換部と、前記光電変換部から信号電荷を読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された前記信号電荷の転送を行う垂直電荷転送部とを半導体基板に備え、
前記読み出しゲート部および前記垂直電荷転送部を前記半導体基板に設けた溝に形成する固体撮像装置の製造方法であって、
前記溝を形成する工程は、
前記光電変換部を形成する領域上の前記半導体基板表面に酸化マスクを形成する工程と、
前記酸化マスクの側壁にサイドウォールを形成する工程と、
前記酸化マスクに被覆されていない領域の前記半導体基板を酸化させて酸化膜を形成する工程と、
前記酸化膜を除去する工程と
を備えたことを特徴とする固体撮像装置の製造方法。
A semiconductor substrate includes a photoelectric conversion unit that photoelectrically converts incident light, a read gate unit that reads signal charges from the photoelectric conversion unit, and a vertical charge transfer unit that transfers the signal charges read by the read gate unit. Prepared,
A method of manufacturing a solid-state imaging device, wherein the readout gate unit and the vertical charge transfer unit are formed in a groove provided in the semiconductor substrate,
The step of forming the groove includes
Forming an oxidation mask on the surface of the semiconductor substrate on the region where the photoelectric conversion part is formed;
Forming a sidewall on the sidewall of the oxidation mask;
Oxidizing the semiconductor substrate in a region not covered with the oxidation mask to form an oxide film;
And a step of removing the oxide film. A method of manufacturing a solid-state imaging device.
前記サイドウォールは、前記酸化膜を形成する際に前記サイドウォール下方に入り込む前記酸化膜の長さよりも長くなる厚さに形成する
ことを特徴とする請求項1記載の固体撮像装置の製造方法。
The method of manufacturing a solid-state imaging device according to claim 1, wherein the sidewall is formed to have a thickness that is longer than a length of the oxide film that enters below the sidewall when the oxide film is formed.
前記酸化マスクを形成する前に前記半導体基板表面に犠牲酸化膜を形成する
ことを特徴とする請求項1記載の固体撮像装置の製造方法。
The method for manufacturing a solid-state imaging device according to claim 1, wherein a sacrificial oxide film is formed on the surface of the semiconductor substrate before forming the oxidation mask.
前記サイドウォールはシリコンからなり、
前記酸化膜を形成する際に酸化される
ことを特徴とする請求項1記載の固体撮像装置の製造方法
The sidewall is made of silicon,
The method for manufacturing a solid-state imaging device according to claim 1, wherein the oxide film is oxidized when the oxide film is formed.
前記サイドウォールは酸化シリコンからなる
ことを特徴とする請求項1記載の固体撮像装置の製造方法。
The method for manufacturing a solid-state imaging device according to claim 1, wherein the sidewall is made of silicon oxide.
半導体基板表面に酸化マスクを形成する工程と、
前記酸化マスクの側壁にサイドウォールを形成する工程と、
前記酸化マスクに被覆されていない前記半導体基板を酸化させて酸化膜を形成する工程と、
前記酸化膜を除去して前記半導体基板に溝を形成する工程と
を備えたことを特徴とする基板の製造方法。
Forming an oxidation mask on the surface of the semiconductor substrate;
Forming a sidewall on the sidewall of the oxidation mask;
Oxidizing the semiconductor substrate not covered with the oxidation mask to form an oxide film;
And a step of forming a groove in the semiconductor substrate by removing the oxide film.
前記サイドウォールは、前記酸化膜を形成する際に前記サイドウォール下方に入り込む前記酸化膜の長さよりも長くなる厚さに形成する
ことを特徴とする請求項6記載の基板の製造方法。
The method for manufacturing a substrate according to claim 6, wherein the sidewall is formed to have a thickness that is longer than a length of the oxide film that enters under the sidewall when the oxide film is formed.
前記酸化マスクを形成する前に前記半導体基板表面に犠牲酸化膜を形成する
ことを特徴とする請求項6記載の基板の製造方法。
The method of manufacturing a substrate according to claim 6, wherein a sacrificial oxide film is formed on the surface of the semiconductor substrate before forming the oxidation mask.
前記サイドウォールはシリコンからなり、
前記酸化膜を形成する際に酸化される
ことを特徴とする請求項6記載の基板の製造方法。
The sidewall is made of silicon,
The substrate manufacturing method according to claim 6, wherein the substrate is oxidized when the oxide film is formed.
前記サイドウォールは酸化シリコンからなる
ことを特徴とする請求項6記載の基板の製造方法。
The substrate manufacturing method according to claim 6, wherein the sidewall is made of silicon oxide.
JP2004151196A 2004-05-21 2004-05-21 Manufacturing method of solid state imaging device, and manufacturing method of substrate Pending JP2005333038A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004151196A JP2005333038A (en) 2004-05-21 2004-05-21 Manufacturing method of solid state imaging device, and manufacturing method of substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004151196A JP2005333038A (en) 2004-05-21 2004-05-21 Manufacturing method of solid state imaging device, and manufacturing method of substrate

Publications (1)

Publication Number Publication Date
JP2005333038A true JP2005333038A (en) 2005-12-02

Family

ID=35487461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004151196A Pending JP2005333038A (en) 2004-05-21 2004-05-21 Manufacturing method of solid state imaging device, and manufacturing method of substrate

Country Status (1)

Country Link
JP (1) JP2005333038A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227503A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Method of manufacturing image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227503A (en) * 2007-03-14 2008-09-25 Dongbu Hitek Co Ltd Method of manufacturing image sensor

Similar Documents

Publication Publication Date Title
JP5318955B2 (en) Shallow trench isolation structure having air gap, CMOS image sensor using the same, and method for manufacturing CMOS image sensor
US11705475B2 (en) Method of forming shallow trench isolation (STI) structure for suppressing dark current
KR100772316B1 (en) Method of manufacturing cmos image sensor with prlasma damage free photodiode
JP2007207828A (en) Manufacturing method of solid-state imaging device
KR20070028973A (en) Method of forming image sensor
US8076207B2 (en) Gate structure and method of making the same
JP2005333038A (en) Manufacturing method of solid state imaging device, and manufacturing method of substrate
JP2010021253A (en) Manufacturing method for solid-state image pickup device
US20050196946A1 (en) Method for manufacturing solid-state imaging device
JP3824446B2 (en) Method for manufacturing solid-state imaging device
US20090140252A1 (en) Image sensor and method for manufacturing the sensor
US20050051816A1 (en) Semiconductor light receiving device and manufacturing method for the same
US5648292A (en) Method for preventing microroughness and contamination during CCD manufacture
KR100439107B1 (en) Method for forming isolation layer of semiconductor device to prevent leakage current
JP2007305923A (en) Semiconductor element, and method of manufacturing semiconductor element
JP2003218195A (en) Manufacturing method for semiconductor device
JP2010129786A (en) Method of manufacturing solid-state imaging apparatus, and electronic information apparatus
JPH06326183A (en) Manufacture of semiconductor device
JP2002100670A (en) Semiconductor device and its manufacturing method
KR100900152B1 (en) Method for manufacturing a semiconductor device
KR100853794B1 (en) Manufacturing Method for Preventing Image Sensor from Under-Cut
JP2005286316A (en) Method of manufacturing solid-state imaging device
JP3052293B2 (en) Method for manufacturing solid-state imaging device
KR101132722B1 (en) Method for forming gate electrode in semiconductor device
JP2007067325A (en) Method for manufacturing solid-state imaging device