JP2005327882A - Semiconductor device and package therefor and their manufacturing method and camera - Google Patents
Semiconductor device and package therefor and their manufacturing method and camera Download PDFInfo
- Publication number
- JP2005327882A JP2005327882A JP2004144238A JP2004144238A JP2005327882A JP 2005327882 A JP2005327882 A JP 2005327882A JP 2004144238 A JP2004144238 A JP 2004144238A JP 2004144238 A JP2004144238 A JP 2004144238A JP 2005327882 A JP2005327882 A JP 2005327882A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- target mark
- semiconductor element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 230000003287 optical effect Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000007639 printing Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011104 metalized film Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、焼結セラミックによる積層構造体内に固体撮像素子などの半導体素子を実装するための半導体装置用パッケージおよび半導体装置とそれらの製造方法とカメラに関するものである。 The present invention relates to a package for a semiconductor device, a semiconductor device, a manufacturing method thereof, and a camera for mounting a semiconductor element such as a solid-state imaging element in a laminated structure of sintered ceramics.
従来から、例えばデジタルカメラ用として、パッケージ体内に固体撮像素子など半導体素子を実装するための半導体装置用パッケージが多く用いられている。この種の半導体装置用パッケージとしては、汎用タイプと小型薄型化を目的にした半導体装置用パッケージがあり、後者の一つに焼結セラミック積層型のLCCパッケージがある。なかでも固体撮像素子を用いる場合などではさらに実装精度が強く要望される。そのため、実装の際の画像認識性や位置規正レベルを高めることが検討されている。 2. Description of the Related Art Conventionally, a package for a semiconductor device for mounting a semiconductor element such as a solid-state image sensor in a package body is often used for a digital camera, for example. As this type of semiconductor device package, there are a general-purpose type and a semiconductor device package for the purpose of miniaturization and thinning, and one of the latter is a sintered ceramic laminated type LCC package. In particular, when using a solid-state imaging device, mounting accuracy is strongly demanded. For this reason, it has been studied to increase the image recognizability and the position regulation level at the time of mounting.
その先行技術(例えば、特許文献1を参照)には、パッケージ最上面を該パッケージ側面と異なった色で色分けして、パッケージ側面に生じるバリ形状を画像認識の段階で除去するようにしたものがある。これは、画像認識二値化は固体撮像装置で被写体の色調差部を撮るが、バリとパッケージが同色で一体と認識されバリ寸法が加算されるため、色分けで両者識別を図るようにしている。 In the prior art (see, for example, Patent Document 1), the top surface of the package is color-coded with a color different from the side surface of the package, and the burr shape generated on the side surface of the package is removed at the stage of image recognition. is there. This is because image recognition binarization takes a color tone difference portion of a subject with a solid-state imaging device, but the burr and package are recognized as the same color and integrated, and the burr size is added, so both are identified by color coding. .
以上のような従来の半導体装置用パッケージについて、図面を参照しながら、以下に説明する。
図7は特許文献1に記載された従来の半導体装置用LCCパッケージの構成例を示す構造説明図である。この半導体装置用LCCパッケージでは、図7(a)、(b)、(c)、(d)に示すように、複数のインナーリード1とアウターリード1aを配した容器状のパッケージ体2は、該パッケージ体2の内室中央に半導体素子とワイヤ(両者とも図示しない)が所定位置に接合されるようになっている。このパッケージ体2は、所定形状のセラミックシート材を積層後焼結したもので構成され、図7では3層の場合を示している。図7(d)に示すように、リード端子構造は、中間層2b上面に形成したインナーリード1と最下層2Cの底面及び両者側面に形成したアウターリード1aが電気的に繋がって設けられている。
The conventional semiconductor device package as described above will be described below with reference to the drawings.
FIG. 7 is a structural explanatory view showing a configuration example of a conventional LCC package for a semiconductor device described in
前記パッケージ体2の積層最上層2aの上面3は、リッド(図示しない)などを気密のため封着する面であり、他方、外周端面部は実装時の画像認識にも利用されることが多い。ここでは、積層最上層2aの上面3を該パッケージ側面とは異なった色31で色分けして両者の識別を図った構成を備えている。結果として、実装時の画像認識処理で、パッケージ側面のバリ4は、パッケージ本来の外形と識別区分することができる。
しかしながら上記のような従来の焼結セラミックは、反り易く欠け易い欠点を有する構造体であり、上記従来の構成では、パッケージ本来の基準と合致した外形輪郭を画像認識して二次元方向の実装精度向上を図ることはできるが、三次元方向の傾きに対する画像認識と実装精度向上は実用上適していないという問題点を有している。特に、光学的特性が要求される例えば固体撮像素子の実装では、傾きの実装精度向上は不可欠となる。 However, the conventional sintered ceramic as described above is a structure having a defect that is easily warped and easily chipped. In the conventional configuration, the outline of the outline conforming to the original standard of the package is recognized and the mounting accuracy in the two-dimensional direction is recognized. Although improvement can be achieved, there is a problem that image recognition and mounting accuracy improvement with respect to the inclination in the three-dimensional direction are not practically suitable. In particular, in mounting a solid-state imaging device that requires optical characteristics, it is essential to improve the mounting accuracy of the tilt.
第一の問題点は、パッケージ反りによる傾きの検知は最外郭(コーナー)が変動量大となるため適するが、最上層コーナー位置は欠けが出易く、その影響で画像認識エラー(二値化判断不具合やフォーカスずれ)を生じることである。 The first problem is suitable for detection of tilt due to package warpage because the outermost contour (corner) has a large amount of fluctuation, but the uppermost corner position is likely to be chipped, which causes image recognition errors (binarization judgment). A malfunction or a focus shift).
第二の問題は、最上層上面はパッケージ反りの影響で封着不良が出るため、封着品質保証を目的に研磨加工で平坦化をすることが多く、この場合、パッケージの色つけはパッケージ製作の研磨加工完了後となり、複雑な工程増やコストアップなどの不具合がでることである。 The second problem is that the top surface of the uppermost layer is poorly sealed due to the warpage of the package, so it is often flattened by polishing for the purpose of sealing quality assurance. After the polishing process is completed, problems such as complicated process increase and cost increase occur.
本発明は、上記従来の問題点を解決するもので、パッケージ体の欠けの影響を受け難くするとともに、パッケージ体に対して、鮮明でクリアなフォーカス画像認識ができ、パッケージ体の傾きを画像認識処理により容易に認識可能で、比較的簡単に半導体素子の傾き精度を向上することができる半導体装置用パッケージとその製造方法を提供する。 The present invention solves the above-mentioned conventional problems, makes it difficult to be affected by chipping of the package body, enables clear and clear focus image recognition on the package body, and recognizes the inclination of the package body as an image. Provided are a package for a semiconductor device which can be easily recognized by processing and can improve the tilt accuracy of a semiconductor element relatively easily, and a method for manufacturing the same.
また、従来の半導体装置用パッケージを工業的に応用する際に、次のような問題点がある。
高精度が要求される代表例の固体撮像素子を実装した半導体装置を用いたカメラでは、レンズブロック(レンズブロックは固体撮像素子を用いたカメラの心臓部のため、以降レンズブロックのみで説明する)と固体撮像素子とを所定の位置(両者の光軸を一致する)に合せて固定することが光学特性(光軸ズレは、感度ムラやシェーディングなどにより特性劣化が発生する)を確保する上で重要となる。
In addition, when the conventional semiconductor device package is applied industrially, there are the following problems.
In a camera using a semiconductor device mounted with a solid-state image pickup device of a representative example that requires high accuracy, a lens block (the lens block is the heart of a camera using a solid-state image pickup device and will be described only with a lens block hereinafter). To secure the optical characteristics (optical axis misalignment causes deterioration in characteristics due to uneven sensitivity, shading, etc.) It becomes important.
通常、レンズブロックは半導体装置のパッケージ体を規準として位置合せをし、平面(二次元)的方向の規正には有効である。しかし、傾き(三次元)方向は、別途、レーザ反射による半導体素子(固体撮像素子)表面の検査など複雑な手段を必要としていた。 In general, the lens block is aligned with respect to the package body of the semiconductor device as a reference, and is effective for setting the plane (two-dimensional) direction. However, the tilt (three-dimensional) direction separately requires complicated means such as inspection of the surface of the semiconductor element (solid-state imaging device) by laser reflection.
本発明は、上記従来の問題点を解決するもので、半導体装置用パッケージを用いて、容易に高精度実装を実現することができる半導体装置とその製造方法とカメラを提供する。 The present invention solves the above-described conventional problems, and provides a semiconductor device, a method of manufacturing the same, and a camera that can easily realize high-precision mounting using a package for a semiconductor device.
上記の課題を解決するために、本発明の請求項1記載の半導体装置用パッケージは、焼結セラミックによる積層構造体内に半導体素子の実装部を形成するとともに前記積層構造体の最上層に前記実装部に続く開口部を形成し、前記開口部の内周部に、前記半導体素子に電気的に接続される複数のリード端子を設けた半導体装置用パッケージであって、前記積層構造体最上層を除く層の平面外形コーナー部あるいは最外周近傍に、前記積層構造体の位置または傾き検知用のターゲットマークを選択的に配置するとともに、前記ターゲットマークを、前記積層構造体最上層における開口部のある主面側から直視可能な状態に配置した構成としたことを特徴とする。
In order to solve the above-described problems, a package for a semiconductor device according to
また、本発明の請求項2記載の半導体装置用パッケージは、請求項1記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも前記パッケージ体と色調あるいは明暗に差を持たせて形成した構成としたことを特徴とする。
The semiconductor device package according to
また、本発明の請求項3記載の半導体装置用パッケージは、請求項1記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも所定形成位置に、その全面領域とするかあるいは幾何学的模様で形成した構成としたことを特徴とする。
The package for a semiconductor device according to
また、本発明の請求項4記載の半導体装置用パッケージは、請求項1記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも前記パッケージ体に設置された半導体素子の実装部形成面と同じ面上に、選択的に配置した構成としたことを特徴とする。
The package for a semiconductor device according to
また、本発明の請求項5記載の半導体装置用パッケージは、請求項1記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも前記パッケージ体の外形より内側へ窪みを持ち、該窪みにより周囲が囲まれた面に形成した構成としたことを特徴とする。
The package for a semiconductor device according to
また、本発明の請求項6記載の半導体装置用パッケージは、請求項5記載の半導体装置用パッケージであって、前記窪みは、少なくとも前記パッケージ体の平面外形または外周近傍の相対向する3箇所以上に形成した構成としたことを特徴とする。
Moreover, the package for a semiconductor device according to
また、本発明の請求項7記載の半導体装置用パッケージは、請求項1から請求項6のいずれかに記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも前記パッケージ体に、印刷・焼成加工処理によるメタライズ層で選択的に膜形成した構成としたことを特徴とする。
A semiconductor device package according to
また、本発明の請求項8記載の半導体装置用パッケージは、請求項1から請求項6のいずれかに記載の半導体装置用パッケージであって、前記ターゲットマークは、少なくとも前記パッケージ体に、マーキング塗料剤を選択的に塗布形成した構成としたことを特徴とする。
Moreover, the package for semiconductor devices according to
また、本発明の請求項9記載の半導体装置用パッケージの製造方法は、焼結セラミックによる積層構造体内に半導体素子の実装部を形成するとともに前記積層構造体の最上層に前記実装部に続く開口部を形成し、前記開口部の内周部に、前記半導体素子に電気的に接続される複数のリード端子を設けた半導体装置用パッケージの製造方法であって、前記積層構造体最上層を除く層の平面外形コーナー部あるいは最外周近傍に、前記積層構造体の位置または傾き検知用のターゲットマークを選択的に配置するとともに、前記ターゲットマークを、前記積層構造体最上層における開口部のある主面側から直視可能な状態に配置する方法としたことを特徴とする。 According to a ninth aspect of the present invention, there is provided a method for manufacturing a package for a semiconductor device, wherein a mounting portion of a semiconductor element is formed in a laminated structure made of sintered ceramic, and an opening following the mounting portion is formed in the uppermost layer of the laminated structure. Forming a plurality of lead terminals electrically connected to the semiconductor element on an inner peripheral portion of the opening, the method including the uppermost layer of the stacked structure A target mark for detecting the position or inclination of the laminated structure is selectively disposed in the planar outer corner of the layer or in the vicinity of the outermost periphery, and the target mark is arranged in a main layer having an opening in the uppermost layer of the laminated structure. It is characterized in that it is arranged so that it can be viewed directly from the surface side.
また、本発明の請求項10記載の半導体装置用パッケージの製造方法は、請求項9記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも前記パッケージ体と色調あるいは明暗に差を持たせて形成する方法としたことを特徴とする。
The semiconductor device package manufacturing method according to
また、本発明の請求項11記載の半導体装置用パッケージの製造方法は、請求項9記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも所定形成位置に、その全面領域とするかあるいは幾何学的模様で形成する方法としたことを特徴とする。
The semiconductor device package manufacturing method according to
また、本発明の請求項12記載の半導体装置用パッケージの製造方法は、請求項9記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも前記パッケージ体に設置された半導体素子の実装部形成面と同じ面上に、選択的に配置する方法としたことを特徴とする。
A semiconductor device package manufacturing method according to
また、本発明の請求項13記載の半導体装置用パッケージの製造方法は、請求項9記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも前記パッケージ体の外形より内側へ窪みを形成し、該窪みにより周囲が囲まれた面に形成する方法としたことを特徴とする。
The semiconductor device package manufacturing method according to claim 13 of the present invention is the semiconductor device package manufacturing method according to
また、本発明の請求項14記載の半導体装置用パッケージの製造方法は、請求項13記載の半導体装置用パッケージの製造方法であって、前記窪みは、少なくとも前記パッケージ体の平面外形または外周近傍の相対向する3箇所以上に形成する方法としたことを特徴とする。 Further, the manufacturing method of a package for a semiconductor device according to claim 14 of the present invention is the method for manufacturing a package for semiconductor device according to claim 13, wherein the recess is at least in a planar outer shape or in the vicinity of the outer periphery of the package body. The method is characterized in that it is formed at three or more locations facing each other.
また、本発明の請求項15記載の半導体装置用パッケージの製造方法は、請求項9から請求項14のいずれかに記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも前記パッケージ体に、印刷・焼成加工処理によるメタライズ層で選択的に膜形成する方法としたことを特徴とする。 Moreover, the manufacturing method of the package for semiconductor devices of Claim 15 of this invention is a manufacturing method of the package for semiconductor devices in any one of Claims 9-14, Comprising: The said target mark is at least said said mark The method is characterized in that a film is selectively formed on the package body with a metallized layer by printing and baking processing.
また、本発明の請求項16記載の半導体装置用パッケージの製造方法は、請求項9から請求項14のいずれかに記載の半導体装置用パッケージの製造方法であって、前記ターゲットマークは、少なくとも前記パッケージ体に、マーキング塗料剤を選択的に塗布形成する方法としたことを特徴とする。 Moreover, the manufacturing method of the package for semiconductor devices of Claim 16 of this invention is a manufacturing method of the package for semiconductor devices in any one of Claims 9-14, Comprising: The said target mark is at least said said mark The present invention is characterized in that a marking coating agent is selectively applied to the package body.
以上により、パッケージ体の反りによる傾きを、ターゲットマークに対する画像認識処理を用いて、エラー無く確実にかつ精度良く検知することができる。
また、本発明の請求項17記載の半導体装置は、請求項1から請求項8のいずれかに記載の半導体装置用パッケージにおける半導体素子実装部の所定位置に、前記ターゲットマークで検知される傾きモードに依存するように、前記半導体素子を実装し、前記半導体素子と前記複数のリード端子との間を導電性ワイヤで接続した後、前記積層構造体最上層の開口部を閉塞して構成したことを特徴とする。
As described above, the inclination due to the warpage of the package body can be reliably and accurately detected without error by using the image recognition processing for the target mark.
A semiconductor device according to claim 17 of the present invention is an inclination mode detected by the target mark at a predetermined position of a semiconductor element mounting portion in the package for semiconductor device according to any one of
また、本発明の請求項18記載の半導体装置の製造方法は、請求項9から請求項16のいずれかに記載の半導体装置用パッケージの製造方法により製造した半導体装置用パッケージにおける半導体素子実装部の所定位置に、前記ターゲットマークで検知される傾きモードに依存するように、前記半導体素子を実装し、前記半導体素子と前記複数のリード端子との間を導電性ワイヤで接続した後、前記積層構造体最上層の開口部を閉塞する方法としたことを特徴とする。 A semiconductor device manufacturing method according to an eighteenth aspect of the present invention is a method for manufacturing a semiconductor element package in a semiconductor device package manufactured by the method for manufacturing a semiconductor device package according to any one of the ninth to sixteenth aspects. The semiconductor device is mounted at a predetermined position so as to depend on an inclination mode detected by the target mark, and the semiconductor device and the plurality of lead terminals are connected by a conductive wire, and then the stacked structure The method is characterized by closing the opening of the uppermost body layer.
また、本発明の請求項19記載のカメラは、請求項17記載の半導体装置を用い、前記半導体素子を固体撮像素子とし、外部光集光レンズを内蔵したレンズユニットにその光軸を基準にして前記固体撮像素子を位置合せした状態で、前記半導体装置用パッケージにおけるターゲットマークの配置面を、前記レンズユニットの規正位置に接合して構成したことを特徴とする。 A camera according to a nineteenth aspect of the present invention uses the semiconductor device according to the seventeenth aspect, wherein the semiconductor element is a solid-state imaging element, and a lens unit including an external light condensing lens is used with reference to the optical axis. In a state where the solid-state imaging device is aligned, a target mark arrangement surface in the semiconductor device package is joined to a normal position of the lens unit.
以上により、上記の半導体装置用パッケージの効果的な特性を利用することにより、半導体素子の実装精度の向上と比較的簡単で実用に優れた製造を可能にすることができる。 As described above, by using the effective characteristics of the package for a semiconductor device, it is possible to improve the mounting accuracy of the semiconductor element and to manufacture it relatively easily and practically.
以上のように本発明によれば、パッケージ体の反りによる傾きを、ターゲットマークに対する画像認識処理を用いて、エラー無く確実にかつ精度良く検知することができる。
以上により、半導体素子の実装精度を向上することができ、しかも比較的簡単で実用性に優れた半導体装置用パッケージの製造を実現することができる。
As described above, according to the present invention, the inclination due to the warpage of the package body can be reliably and accurately detected without error by using the image recognition processing for the target mark.
As described above, the mounting accuracy of the semiconductor element can be improved, and the manufacture of a package for a semiconductor device that is relatively simple and excellent in practicality can be realized.
また、上記の半導体装置用パッケージの効果的な特性を利用することにより、半導体素子の実装精度の向上と比較的簡単で実用に優れた製造を可能にすることができる。
以上により、半導体装置用パッケージとカメラのレンズブロックとを、それらの光軸を容易に一致させて固定することができ、感度ムラやシェーディングなどの光学特性をさらに安定化することができる。
Further, by utilizing the effective characteristics of the semiconductor device package described above, it is possible to improve the mounting accuracy of the semiconductor element and to make it relatively easy and practical to manufacture.
As described above, the package for the semiconductor device and the lens block of the camera can be fixed with their optical axes easily aligned, and optical characteristics such as sensitivity unevenness and shading can be further stabilized.
以下、本発明の実施の形態を示す半導体装置用パッケージおよび半導体装置とそれらの製造方法とカメラについて、図面を参照しながら具体的に説明する。
(実施の形態1)
本発明の実施の形態1の半導体装置用パッケージおよび半導体装置とそれらの製造方法とカメラを説明する。
Hereinafter, a semiconductor device package, a semiconductor device, a manufacturing method thereof, and a camera according to an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
A semiconductor device package, a semiconductor device, a manufacturing method thereof, and a camera according to
図1は本実施の形態1の半導体装置用パッケージの構造説明図であり、図1(a)は平面図、図1(b)は側面図、図1(c)はアウターリード形成側の側面図、図1(d)はA−A´断面図を示す。 1A and 1B are explanatory views of the structure of the package for a semiconductor device according to the first embodiment. FIG. 1A is a plan view, FIG. 1B is a side view, and FIG. FIG. 1 and FIG. 1 (d) are cross-sectional views along AA ′.
本実施の形態1の半導体装置用パッケージは、従来の半導体装置用パッケージの最外郭コーナー位置に、実装基準位置として設けられたエリアと合致して色調差を有したターゲットを形成した構成からなる。即ち、図1に示すように、複数のインナーリード1とアウターリード1aを配した容器状のパッケージ体2は、該パッケージ体2の内室中央に半導体素子とワイヤ(両者とも図示しない)が所定位置に接合されるようになっている。前記パッケージ体2は、所定形状のセラミックシート材3枚を積層後焼結したもので構成され、パッケージ基本構造は従来例と同様である。
The semiconductor device package according to the first embodiment has a configuration in which a target having a color tone difference is formed at the outermost corner position of the conventional semiconductor device package so as to coincide with the area provided as the mounting reference position. That is, as shown in FIG. 1, a container-
この半導体装置用パッケージの特徴は、パッケージ体2の最外郭コーナーの4箇所にターゲット1bを設けたものであり、さらに詳細は、図1(b)、(c)で示すセラミックシートの積層構造体の最上層2aと同中間層2bのコーナー部を封着に要す領域を残して切り取り、また同最下層2Cは、前記と同様に切り取りするが略四角コーナーの輪郭、望ましくは輪郭以内になる領域で切断される。該領域は積層後、図1のようにコーナー切り取り部を臨む窪み構造となり、ターゲットマーク1bが形成されている。
This semiconductor device package is characterized in that targets 1b are provided at four locations of the outermost corner of the
上記の半導体装置用パッケージは、主成分アルミナ系(Al2O3)の約0.3mm厚みをしたセラミックシートを用い、主成分タングステン(W)のメタライズ膜を数十μm厚みで所定のリード端子パターン状に印刷後、積層焼結処理を行ったものである。その後、メタライズ膜表面は数μm厚みのメッキ(下地:ニッケル、被覆:金)処理加工がされる。これらの印刷の際に、ターゲットマーク1bも所定パターンで同様の膜形成を行った。
The semiconductor device package uses a ceramic sheet of about 0.3 mm thickness of a main component alumina (Al2O3), and a metallized film of the main component tungsten (W) is formed in a predetermined lead terminal pattern shape with a thickness of several tens of μm. After printing, a lamination sintering process is performed. Thereafter, the surface of the metallized film is subjected to a plating process (base: nickel, coating: gold) having a thickness of several μm. During these printings, the
この種の焼結セラミックによる積層構造体のパッケージは、パッケージ反りが大きく、パッケージ面が傾き易い傾向を有していた。例えば、図2は反りモデル一例のパッケージ体2で(反りは、瓦状湾曲で山反り、谷反りとその複合がある)、実装の設備規準ステージ11にセットの際にはパッケージ表面規準線12が傾く。この場合、実装された半導体素子(図示しない)は、該設備規準ステージ11面に依存するため、パッケージ表面規準線12に対して傾き不具合が発生する。
A package of a laminated structure of this kind of sintered ceramic has a tendency that the package surface is easy to tilt because the package warpage is large. For example, FIG. 2 shows a
これに対し、本実施の形態の半導体装置用パッケージのパッケージ体2に実装すれば、ターゲットマーク1bを実装設備附帯の画像認識ユニットで二値化認識してフォーカス処理を行う。この際、各4ポジションのなかで所定の3ポジション(面の傾き情報は、測定箇所3点で判るため)を認識対象として、フォーカスバラツキをしきい値で判定後、傾き偏差分を設備内蔵の傾き補正機構(図示しない)で調整と規正がされ実装される。
On the other hand, if it is mounted on the
結果として、ターゲットマーク1bの所定3ポジションと半導体素子面の傾きが同じになる。このとき、計測は画像読み取り方式以外にレーザ方式などでも良い。ターゲットマーク1bは、パッケージ体2の最外郭コーナーに位置するため、反り量(含む傾き量)の変動が最も現れ易く検知には最適となる。このときターゲットマーク1bは、金色でパッケージ体2のブラウン色と色調差があり二値化認識も良好で認識エラーがない。
As a result, the predetermined three positions of the
また、ターゲットマーク1bを各コーナーの内寄り低位置に設けるため、周囲にガードされ欠けなどによる認識エラーは出難くなっている。もう一つはターゲットマーク1bの形成面が半導体素子の実装面と同じ積層シートにしてあるため、傾き情報の精度向上がより図れる利点がある。
Further, since the
次に、本実施の形態1の半導体装置を説明する。
図3は本実施の形態1の半導体装置の構造説明図であり、図3(a)は平面図、図3(b)はA−A´断面図を示す。本実施の形態1の半導体装置は、前記の半導体装置用パッケージを用いるもので、パッケージ体2の積層構造体の最上層主面中央の実装部に、半導体素子5(実施の形態では固体撮像素子を使用)がエポキシ樹脂系の固着剤5aを介して固着されている。該半導体素子5の所定位置からは、複数のφ25μm金細線のワイヤ6がインナーリード1の所定位置に接合され導電性が確保されている。
Next, the semiconductor device according to the first embodiment will be described.
3A and 3B are explanatory views of the structure of the semiconductor device according to the first embodiment. FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along line AA ′. The semiconductor device according to the first embodiment uses the above-described package for a semiconductor device, and a semiconductor element 5 (in the embodiment, a solid-state imaging element) is mounted on the mounting portion at the center of the uppermost main surface of the stacked structure of the
パッケージ体2の最上層2a主面は、約0.5mm厚み程度のガラス板からなるリッド7が、エポキシ樹脂系の接着剤7aを介して封着されている。このような構造で製造される半導体装置は、結果として、上記図2を用いて説明したように、ターゲットマーク1bの所定3ポジションと半導体素子面の傾きを同じにすることができる。
On the main surface of the
次に、本実施の形態1のカメラを説明する。
図4は本実施の形態1のカメラにおける心臓部のレンズブロックの構造説明図であり、図4(a)は図4(b)のB−B´断面図(面積小側)と組立概要、図4(b)は下面図である。本実施の形態のカメラの要部は、図4に示すように、レンズブロック8と中央の貫通穴上部に固定した光学レンズ9と貫通穴下部に形成された支持部8a(パッケージ体2を固定する箇所)から構成されている。前記の支持部8aは、図4(a)に示すように、パッケージ体2の支持部即ちターゲットマーク1bの形成面を密接後、平面方向所定位置に片寄せ規正(図中→)して側面を固着材などで固定される。
Next, the camera of the first embodiment will be described.
FIG. 4 is an explanatory diagram of the structure of the lens block at the heart of the camera according to the first embodiment. FIG. 4A is a sectional view taken along the line BB ′ of FIG. FIG. 4B is a bottom view. As shown in FIG. 4, the main part of the camera of the present embodiment includes a
このようにして、構成および組立されたレンズブロック8の本体は、光学レンズ9とパッケージ体2(含む固体撮像素子)の距離と中心位置合致が設計どおりに規正され、しかも本実施の形態の特徴であるターゲットマーク1bと半導体素子5(または固体撮像素子)面の傾きを合致することにより、前記光学レンズ9と固体撮像素子の光軸が一致されるため、入射光10を固体撮像素子の受光部で設計どおり制御し受けることができる。
Thus, the
結果として、前記両者の光軸を容易に一致し固定することで、感度ムラやシェーディングなどの光学特性を安定にすることができる。
参考のため、従来構造を図5に示し簡単に説明する。従来構造の異なる点は、支持部8をパッケージ体2表面に合せた後、平面方向所定位置に片寄せ規正するが、半導体素子5(または固体撮像素子)面の傾きまでは調整されない。そのため、別途、前記傾き検査をしながらパッケージ体2を固定する必要がある。
(実施の形態2)
本発明の実施の形態2の半導体装置用パッケージおよび半導体装置とそれらの製造方法とカメラを説明する。
As a result, optical characteristics such as uneven sensitivity and shading can be stabilized by easily matching and fixing the optical axes of the two.
For reference, the conventional structure is shown in FIG. The difference in the conventional structure is that the
(Embodiment 2)
A semiconductor device package, a semiconductor device, a manufacturing method thereof, and a camera according to a second embodiment of the present invention will be described.
図6は本実施の形態2の半導体装置用パッケージの構造説明図であり、図6(a)は平面図、図6(b)は側面図、図6(c)はアウターリード形成側の側面図、図6(d)はA−A´断面図を示す。 6A and 6B are explanatory views of the structure of the semiconductor device package according to the second embodiment. FIG. 6A is a plan view, FIG. 6B is a side view, and FIG. 6C is a side surface on the outer lead forming side. FIG. 6D is a cross-sectional view taken along the line AA ′.
本実施の形態の半導体装置用パッケージの特徴は、実施の形態1に対してターゲットマーク1bの形成位置が異なる点にある。すなわち実施の形態1がターゲットマーク1bの形成位置を半導体素子と同一面である最下層2Cとしたのに対して、本実施の形態では該位置をインナーリード1形成と同一面である中間層2bとした構成からなる。
The semiconductor device package of the present embodiment is characterized in that the formation position of the
上記構成による効果の特徴は、インナーリード1とターゲットマーク1bを同一面とすることで、印刷用版の更新だけでメタライズ膜形成を一体化できるため工程増加もなく安価であり、しかも実施の形態1と同等の効果が得られることである(厳密には、精度面で半導体素子実装面より離れる分だけ僅かに差があるかも知れないが、基本的には同等と見られる)。
The feature of the above-described configuration is that the
次に、上記の半導体装置用パッケージを用いた半導体装置とカメラの特徴としては、構成上より、実施の形態1に対して、支持部8の位置がターゲットマーク1bの形成位置に合った構造にしている点である。
Next, as a feature of the semiconductor device and the camera using the above package for a semiconductor device, the structure in which the position of the
従って、上記実施の形態1と同等の効果が得られる。
以上のように、各実施の形態で説明を述べてきたが、ターゲットマークの形成は、記述以外でも、例えばマーク用塗料剤の塗布や蒸着膜などで形成しても、同等に実施でき同様の効果が得られる。また、ターゲットマークは、パッケージ本体と色調差を有するものであれば良いことは明白である。
Therefore, the same effect as in the first embodiment can be obtained.
As described above, the description has been given in each embodiment, but the formation of the target mark is not limited to the description, and for example, it can be carried out equally even if it is formed by application of a coating material for a mark or a vapor deposition film. An effect is obtained. Further, it is obvious that the target mark only needs to have a color tone difference with the package body.
また、ターゲットマークの形成位置は、コーナーとして記述したが、相対する(略四角形の例では少なくとも3箇所だが、傾き判別が必要条件)最外郭辺に同様の切り込みの窪み構造で形成しても、傾き検知には有用であり、各実施の形態に準じた効果が得られることは明白である。 Moreover, although the formation position of the target mark is described as a corner, even if it is formed with a recess structure with the same notch on the outermost side opposite to each other (at least three in the example of a substantially quadrilateral, it is necessary to determine the inclination) It is clear that it is useful for tilt detection, and an effect according to each embodiment can be obtained.
また、ターゲットマークの形状は、切り込み部を全面使用した場合を記述したが、例えば、切り込み部にL字型や十字型などパターン化したものを形成した場合でも、画像認識が可能なものであれば何でも良いことは明白である。 In addition, the shape of the target mark is described in the case where the cut portion is used over the entire surface. However, for example, even if the cut portion is formed in a pattern such as an L shape or a cross shape, image recognition is possible. It is clear that anything is fine.
本発明の半導体装置用パッケージおよび半導体装置とそれらの製造方法とカメラは、半導体素子の実装精度を向上することができ、しかも比較的簡単で実用性に優れた半導体装置用パッケージの製造を実現することができ、さらに半導体装置用パッケージとカメラのレンズブロックとを、それらの光軸を容易に一致させて固定することができ、感度ムラやシェーディングなどの光学特性をさらに安定化することができるもので、半導体素子の実装あるいは半導体素子として固体撮像素子を組込んだデジタルカメラ等に適用できる。 The semiconductor device package, the semiconductor device, the manufacturing method thereof, and the camera of the present invention can improve the mounting accuracy of the semiconductor element, and realize the manufacture of the semiconductor device package that is relatively simple and excellent in practicality. In addition, the semiconductor device package and the camera lens block can be fixed with their optical axes easily aligned, and optical characteristics such as uneven sensitivity and shading can be further stabilized. Thus, it can be applied to a digital camera or the like in which a semiconductor element is mounted or a solid-state imaging element is incorporated as a semiconductor element.
1 インナーリード
1a アウターリード
1b ターゲットマーク
2 パッケージ体
2a 最上層
2b 中間層
2c 最下層
3 上面
31 色
4 バリ
5 半導体素子(又は固体撮像素子)
5a 固着剤
6 ワイヤ
7 リッド
7a 接着剤
8 レンズブロック
8a 支持部
9 レンズ
10 入射光
11 設備規正ステージ
12 パッケージ表面規準線
DESCRIPTION OF
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144238A JP2005327882A (en) | 2004-05-14 | 2004-05-14 | Semiconductor device and package therefor and their manufacturing method and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004144238A JP2005327882A (en) | 2004-05-14 | 2004-05-14 | Semiconductor device and package therefor and their manufacturing method and camera |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005327882A true JP2005327882A (en) | 2005-11-24 |
Family
ID=35473980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004144238A Pending JP2005327882A (en) | 2004-05-14 | 2004-05-14 | Semiconductor device and package therefor and their manufacturing method and camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005327882A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294796A (en) * | 2006-04-27 | 2007-11-08 | Kyocera Corp | Manufacturing method of structure and electronic apparatus |
-
2004
- 2004-05-14 JP JP2004144238A patent/JP2005327882A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294796A (en) * | 2006-04-27 | 2007-11-08 | Kyocera Corp | Manufacturing method of structure and electronic apparatus |
JP4698473B2 (en) * | 2006-04-27 | 2011-06-08 | 京セラ株式会社 | Structure manufacturing method and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6885109B2 (en) | Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same | |
TWI419184B (en) | Production method and manufacturing apparatus for electronic parts | |
US7154156B2 (en) | Solid-state imaging device and method for producing the same | |
US20040212717A1 (en) | Solid-state imaging device and method for producing the same | |
US6459149B1 (en) | Electronic component, communication device, and manufacturing method for electronic component | |
JP2005327882A (en) | Semiconductor device and package therefor and their manufacturing method and camera | |
JP6208447B2 (en) | Electronic element storage package and electronic device | |
CN102568825B (en) | Method for manufacturing ceramic electronic component, apparatus and method for position determination, and apparatus and method for marker formation | |
JP2006005071A (en) | Semiconductor apparatus, package therefor and method of manufacturing the same | |
JPH0629504A (en) | Semiconductor device and its manufacture | |
JP7391494B2 (en) | Motherboards for mounting electronic devices, substrates for mounting electronic devices, and electronic devices | |
JP2008098262A (en) | Semiconductor device and manufacturing method of semiconductor element mounting substrate as well as camera module | |
CA2680247C (en) | Integrated circuit package, notably for image sensor, and method of positioning | |
JP2007048867A (en) | Ceramic package for electronic component and manufacturing method therefor | |
JP4264620B2 (en) | Solid-state imaging device and mounting method for mounting solid-state imaging device on substrate | |
JP5905727B2 (en) | Device mounting parts and electronic devices | |
TWI851136B (en) | Composite element, composite element forming method, and pattern making system | |
JP2006033254A (en) | Imaging apparatus and assembling method thereof | |
JP2019009381A (en) | Imaging device lid and imaging device | |
TWI578348B (en) | Method for manufacturing ceramic electronic parts, position measuring apparatus and method, and marking forming apparatus and method | |
JPH03129862A (en) | Glass sealed type semiconductor device | |
JP5370143B2 (en) | Electronic component package base, electronic component package | |
JP2022540338A (en) | SENSOR DEVICE AND SENSOR DEVICE MANUFACTURING METHOD | |
JP2024056460A (en) | Inertial sensor | |
JP4280096B2 (en) | Filter member and package for storing solid-state image sensor using the same |