JP2005322786A - Nitride semiconductor element and its manufacturing method - Google Patents

Nitride semiconductor element and its manufacturing method Download PDF

Info

Publication number
JP2005322786A
JP2005322786A JP2004139919A JP2004139919A JP2005322786A JP 2005322786 A JP2005322786 A JP 2005322786A JP 2004139919 A JP2004139919 A JP 2004139919A JP 2004139919 A JP2004139919 A JP 2004139919A JP 2005322786 A JP2005322786 A JP 2005322786A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
digging region
substrate
digging
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004139919A
Other languages
Japanese (ja)
Inventor
Takeshi Kamikawa
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004139919A priority Critical patent/JP2005322786A/en
Priority to CN2007101490243A priority patent/CN101119012B/en
Priority to CNB2005100701801A priority patent/CN100392929C/en
Priority to CN2007101490239A priority patent/CN101119011B/en
Priority to US11/125,111 priority patent/US7157297B2/en
Publication of JP2005322786A publication Critical patent/JP2005322786A/en
Priority to US11/601,795 priority patent/US7772611B2/en
Priority to US12/813,245 priority patent/US8288794B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor element capable of preventing a crack from occurring and forming a nitride semiconductor growth layer with good surface flatness, and to provide its manufacturing method. <P>SOLUTION: The nitride semiconductor element is constituted by laminating a nitride semiconductor film on a processing substrate including an embedded region consisting of a recess such that a ratio in a cross-sectional area occupied by the nitride semiconductor film embedded in the recess is ≤0.8 of a cross-sectional area of the recess. Thus, the semiconductor growth layer can be formed for preventing the crack with good surface flatness. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、窒化物半導体レーザ素子などの窒化物半導体素子及びその製造方法に関し、特に窒化物半導体基板を基板として用いる窒化物半導体素子に関するものである。   The present invention relates to a nitride semiconductor device such as a nitride semiconductor laser device and a method for manufacturing the same, and more particularly to a nitride semiconductor device using a nitride semiconductor substrate as a substrate.

GaN、AlGaN、GaInN、AlGaInN、及び、それらの混晶などの窒化物半導体は、AlGaInAs系半導体やAlGaInP系半導体に比べてバンドギャップEgが大きく、かつ直接遷移の半導体材料であるという特徴を有している。このため、これらの窒化物半導体は、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザや、紫外線から赤色まで広い発光波長範囲をカバーできる発光ダイオードなどの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレー、さらには環境・医療分野など、広く応用が考えられている。   Nitride semiconductors such as GaN, AlGaN, GaInN, AlGaInN, and mixed crystals thereof are characterized by having a large band gap Eg and a direct transition semiconductor material compared to AlGaInAs semiconductors and AlGaInP semiconductors. ing. Therefore, these nitride semiconductors are used as materials for semiconductor light-emitting elements such as semiconductor lasers capable of emitting short-wavelength light from ultraviolet to green and light-emitting diodes capable of covering a wide emission wavelength range from ultraviolet to red. It is attracting attention and is widely considered for high-density optical discs, full-color displays, and environmental and medical fields.

又、この窒化物半導体は、熱伝導性がGaAs系半導体などよりも高く、高温・高出力動作の素子の応用に期待される。更に、AlGaAs系半導体における砒素(As)、ZnCdSSe系半導体におけるカドミウム(Cd)などに相当する材料及びその原料(アルシン(AsH3))などを使用しないため、環境への負荷が小さい化合物半導体材料として期待される。 In addition, this nitride semiconductor has higher thermal conductivity than GaAs-based semiconductors and the like, and is expected to be applied to devices operating at high temperature and high output. Furthermore, since a material corresponding to arsenic (As) in an AlGaAs-based semiconductor, cadmium (Cd) in a ZnCdSSe-based semiconductor, and its raw material (arsine (AsH 3 )) are not used, the compound semiconductor material has a low environmental impact. Be expected.

しかしながら、従来、窒化物半導体素子の一つである窒化物半導体レーザ素子の製造において、1ウエーハ上に作製された窒化物半導体レーザ素子の数に対して、得られる良品の素子数の割合を示す歩留まりの値が、非常に低いという問題がある。この歩留まりは、1ウエーハから複数の窒化物半導体レーザ素子を構成するために分割する際、その分割する劈開方向が所望する方向となるか否かに影響される。   However, conventionally, in the manufacture of a nitride semiconductor laser element, which is one of the nitride semiconductor elements, the ratio of the number of non-defective elements obtained to the number of nitride semiconductor laser elements manufactured on one wafer is shown. There is a problem that the yield value is very low. This yield is affected by whether or not the cleavage direction to be divided becomes a desired direction when dividing a single wafer to form a plurality of nitride semiconductor laser elements.

即ち、ウエーハ上に作製された窒化物半導体レーザ素子を、個々の窒化物半導体レーザ素子に分割するのに、まず、窒化物半導体レーザ素子の共振器方向に対して垂直な方向に沿ってウエーハを劈開して共振器端面を形成し、バー形状にする。その後、更に、劈開されバー形状となった窒化物半導体基板上の窒化物半導体レーザ素子を個々に分割するには、共振器方向と平行な方向に沿って、上述のようにして作製されたバーを分割する必要がある。このとき、ウエーハからバー形状に分割する場合は、n型GaN基板などの窒化物半導体基板を用いていると、窒化物半導体基板及びその表面に積層された窒化物半導体成長層は、共振器方向に対して垂直な方向に劈開面を有し、容易に劈開が可能である。   That is, in order to divide a nitride semiconductor laser element fabricated on a wafer into individual nitride semiconductor laser elements, first, the wafer is moved along a direction perpendicular to the cavity direction of the nitride semiconductor laser element. Cleave to form the resonator end face and make it a bar shape. Thereafter, in order to further divide the nitride semiconductor laser element on the nitride semiconductor substrate that has been cleaved into a bar shape, the bar manufactured as described above along the direction parallel to the resonator direction is used. Need to be split. At this time, in the case of dividing the wafer into a bar shape, if a nitride semiconductor substrate such as an n-type GaN substrate is used, the nitride semiconductor substrate and the nitride semiconductor growth layer stacked on the surface thereof are arranged in the resonator direction. Has a cleavage plane in a direction perpendicular to the surface, and can be easily cleaved.

しかながら、n型GaN基板などの窒化物半導体基板の結晶構造は、六方晶系であり、共振器方向と平行な方向に劈開面を有しないため、バーを個々の窒化物半導体レーザ素子に分割することが難しい。よって、この分割の際、微小な欠けであるチッピングやクラックが発生するだけではなく、意図しない方向に割れるなどして、結果、歩留まり低下の原因となっていた。   However, the crystal structure of a nitride semiconductor substrate such as an n-type GaN substrate is hexagonal and does not have a cleavage plane in a direction parallel to the cavity direction, so the bar is divided into individual nitride semiconductor laser elements. Difficult to do. Therefore, in this division, not only chipping and cracks, which are minute chips, occur, but also break in an unintended direction, resulting in a decrease in yield.

このような問題に対して、基板上に窒化物半導体成長層を積層した後、ダイシング装置を用いて窒化物半導体成長層表面から基板の途中まで溝を切り込むとともに、基板の厚みを研磨によって薄くし、更に、ダイシング装置によって形成された溝の表面にスクライブラインを入れ、基板に荷重をかけることによって、歩留まり良く窒化物半導体レーザ素子などを分割する方法が提案されている(特許文献1参照)。   To solve this problem, after laminating the nitride semiconductor growth layer on the substrate, a dicing device is used to cut a groove from the surface of the nitride semiconductor growth layer to the middle of the substrate, and the thickness of the substrate is reduced by polishing. Furthermore, a method of dividing a nitride semiconductor laser element or the like with a high yield by inserting a scribe line on the surface of a groove formed by a dicing apparatus and applying a load to the substrate has been proposed (see Patent Document 1).

又、歩留まりを落としている別の原因として、クラックの発生が挙げられる。このクラックは、基板上に積層させる窒化物半導体成長層が原因で発生する場合がある。即ち、窒化物半導体レーザ素子を作製するとき、基板上に窒化物半導体成長層が積層され、窒化物半導体成長層は、GaN、AlGaN、InGaNなど異なる種類の膜から構成される。このとき、窒化物半導体成長層を構成する各膜は、格子定数が異なり、格子不整合が生じため、クラックが発生する。そこで、加工された基板を用い、窒化物半導体成長層を成長後、窒化物半導体成長層の表面を平坦化せず、くぼみを形成することで、クラックを低減する方法が提案されている(特許文献2参照)。例えば、特許文献2に記載の方法を使用することで、基板上に形成される窒化物半導体成長層を構成する各膜の格子不整合が原因で発生するクラックを、抑制することができる。   Another cause of the decrease in yield is the occurrence of cracks. This crack may occur due to a nitride semiconductor growth layer stacked on the substrate. That is, when a nitride semiconductor laser device is manufactured, a nitride semiconductor growth layer is stacked on a substrate, and the nitride semiconductor growth layer is composed of different types of films such as GaN, AlGaN, and InGaN. At this time, the films constituting the nitride semiconductor growth layer have different lattice constants and cause lattice mismatch, and thus cracks are generated. Therefore, a method of reducing cracks by forming a recess without using a processed substrate to grow a nitride semiconductor growth layer and then flattening the surface of the nitride semiconductor growth layer has been proposed (patented). Reference 2). For example, by using the method described in Patent Document 2, it is possible to suppress cracks that are generated due to lattice mismatch of each film constituting the nitride semiconductor growth layer formed on the substrate.

上述した特許文献2に記載された技術を用いて窒化物半導体レーザ素子を作製する際、例えば、その窒化物半導体成長層が図12のように構成される。   When a nitride semiconductor laser device is manufactured using the technique described in Patent Document 2 described above, for example, the nitride semiconductor growth layer is configured as shown in FIG.

即ち、エッチングが行われたn型GaNなどから成る加工基板10表面に形成された窒化物半導体成長層11は、例えば、加工基板10の表面に、層厚1.0μmのn型GaN層120と、層厚1.5μmのn型Al0.062Ga0.938N第1クラッド層121と、層厚0.2μmのn型Al0.1Ga0.9N第2クラッド層122と、層厚0.1μmのn型Al0.062Ga0.938N第3クラッド層123と、層厚0.1μmのn型GaNガイド層124と、層厚4nmのInGaN井戸層が3層及び層厚8nmのGaN障壁層が4層から成る多重量子井戸活性層125と、層厚20nmのp型Al0.3Ga0.7N蒸発防止層126と、層厚0.05μmのp型GaNガイド層127と、層厚0.5μmのp型Al0.062Ga0.938Nクラッド層128と、層厚0.1μmのp型GaNコンタクト層129と、が順に積層され構成されている。尚、多重量子井戸活性層125は、障壁層/井戸層/障壁層/井戸層/障壁層/井戸層/障壁層の順序で形成される。 That is, the nitride semiconductor growth layer 11 formed on the surface of the processed substrate 10 made of etched n-type GaN or the like has, for example, an n-type GaN layer 120 having a layer thickness of 1.0 μm on the surface of the processed substrate 10. The n-type Al 0.062 Ga 0.938 N first cladding layer 121 having a layer thickness of 1.5 μm, the n-type Al 0.1 Ga 0.9 N second cladding layer 122 having a layer thickness of 0.2 μm, and the n-type Al having a layer thickness of 0.1 μm Multiple quantum consisting of 0.062 Ga 0.938 N third cladding layer 123, n-type GaN guide layer 124 having a thickness of 0.1 μm, three InGaN well layers having a thickness of 4 nm and four GaN barrier layers having a thickness of 8 nm. The well active layer 125, the p-type Al 0.3 Ga 0.7 N evaporation preventing layer 126 having a thickness of 20 nm, the p-type GaN guide layer 127 having a thickness of 0.05 μm, and the p-type Al 0.062 Ga 0.938 N having a thickness of 0.5 μm. Cladding layer 128 and layer thickness 0 A 1 μm p-type GaN contact layer 129 is sequentially stacked. The multiple quantum well active layer 125 is formed in the order of barrier layer / well layer / barrier layer / well layer / barrier layer / well layer / barrier layer.

このようにして、加工された加工基板10表面上に、窒化物半導体成長層11をMOCVD(Metal Organic Chemical Vapor Deposition)法を用いて積層することで図11のように、窒化物半導体成長層11表面に窪みのある窒化物半導体ウエーハが形成される。尚、図11には、図面方位も併せて表示する。   In this manner, the nitride semiconductor growth layer 11 is laminated on the processed substrate 10 surface by using the MOCVD (Metal Organic Chemical Vapor Deposition) method, thereby forming the nitride semiconductor growth layer 11 as shown in FIG. A nitride semiconductor wafer having depressions on the surface is formed. In FIG. 11, the drawing orientation is also displayed.

尚、結晶の面や方位を示す指数が負の場合、絶対値の上に横線を付して表記するのが結晶学の決まりであるが、以下において、そのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表す。   In addition, when the index indicating the crystal plane or orientation is negative, it is a rule of crystallography to indicate the absolute value with a horizontal line, but in the following, since such notation is not possible, the absolute value A negative sign “−” is added in front of to indicate a negative index.

又、「加工基板」は、窒化物半導体基板、又は窒化物半導体基板表面に積層された窒化物半導体薄膜表面上に、掘り込み領域と丘が形成された基板であるとする。更に、Mgがドーピングされるp型Al0.3Ga0.7N蒸発防止層126、p型GaNガイド層127、p型Al0.062Ga0.938Nクラッド層128、p型GaNコンタクト層129、が積層されて得られる窒化物半導体層を、以下では「p層」とする。 The “processed substrate” is assumed to be a nitride semiconductor substrate or a substrate in which a dug region and a hill are formed on the surface of a nitride semiconductor thin film laminated on the surface of the nitride semiconductor substrate. Further, a p-type Al 0.3 Ga 0.7 N evaporation prevention layer 126 doped with Mg, a p-type GaN guide layer 127, a p-type Al 0.062 Ga 0.938 N clad layer 128, and a p-type GaN contact layer 129 are obtained. Hereinafter, the nitride semiconductor layer is referred to as a “p layer”.

図11に示す加工基板10として用いられたのがn型GaN基板であり、[1−100]方向に向かって、RIE(Reactive Ion Etching)などのドライエッチング技術を用いて、ストライプ状に掘り込み領域16が形成されている。当該掘り込み領域の幅が5μmとされ、深さは3μmとされるとともに、隣接する堀り込み領域との周期が15μmとされる。このようなエッチングが行われた加工基板10上に、図12のような積層構造の窒化物半導体成長層11をMOCVD法などの成長方法で作製する。
特開平5−315646号公報 特開2002−246698号公報
An n-type GaN substrate is used as the processed substrate 10 shown in FIG. 11 and is dug in a stripe shape using a dry etching technique such as RIE (Reactive Ion Etching) in the [1-100] direction. Region 16 is formed. The width of the dug area is 5 μm, the depth is 3 μm, and the period between adjacent dug areas is 15 μm. A nitride semiconductor growth layer 11 having a laminated structure as shown in FIG. 12 is formed on the processed substrate 10 subjected to such etching by a growth method such as MOCVD.
JP-A-5-315646 JP 2002-246698 A

しかしながら、上述の特許文献2による技術で、加工基板10としてn型GaN基板を用い、このn型GaN基板上に窒化物半導体成長層11をMOCVD法などを用いエピタキシャル成長させることで、窒化物半導体レーザ素子を作製したところ、クラックの低減には効果があったが、歩留まりは大きく向上しなかった。これは、窒化物半導体成長層11上にくぼみを残すと、残した窪みが原因となり、膜の平坦性が悪化したためである。平坦性が悪化すれば、窒化物半導体成長層11内で各層厚がばらつき、窒化物半導体レーザ素子ごとの特性が異なり、規格の範囲内の特性を満たす素子は減少する。よって、歩留まりを向上させるには、クラック発生の低減だけではなく、膜の平坦性も向上させる必要がある。   However, with the technique according to Patent Document 2 described above, a nitride semiconductor laser is obtained by using an n-type GaN substrate as the processing substrate 10 and epitaxially growing the nitride semiconductor growth layer 11 on the n-type GaN substrate using the MOCVD method or the like. Fabrication of the element was effective in reducing cracks, but the yield was not significantly improved. This is because if the recess is left on the nitride semiconductor growth layer 11, the remaining recess causes the film flatness to deteriorate. If the flatness deteriorates, the thickness of each layer varies within the nitride semiconductor growth layer 11, the characteristics of each nitride semiconductor laser element differ, and the number of elements that satisfy the characteristics within the standard range decreases. Therefore, in order to improve the yield, it is necessary not only to reduce the generation of cracks but also to improve the flatness of the film.

又、図11及び図12のように形成した窒化物半導体ウエーハ面内の表面平坦性を測定したところ、[1−100]方向に測定した表面平坦性の測定結果が図13のようになる。尚、測定長600μm、測定時間3s、触針圧30mg、水平分解能1μm/sample、の測定条件によって測定を行った。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は、図13のグラフより、200nmとなった。   Moreover, when the surface flatness in the nitride semiconductor wafer surface formed as shown in FIGS. 11 and 12 was measured, the measurement result of the surface flatness measured in the [1-100] direction is as shown in FIG. The measurement was performed under the measurement conditions of a measurement length of 600 μm, a measurement time of 3 s, a stylus pressure of 30 mg, and a horizontal resolution of 1 μm / sample. At this time, the step difference between the highest part and the lowest part of the surface in the measured 600 μm wide region was 200 nm from the graph of FIG.

このように平坦性に差があるのは、図11(b)に示すように、加工基板10上表面に積層された窒化物半導体成長層11の各層の膜厚が、ウエーハの位置によって異なるためである。よって、窒化物半導体レーザ素子の特性が、素子が作製されたウエーハの面内位置によって、大きく異なるものとなり、窒化物半導体レーザ素子の特性に大きな影響を与えるMgをドープしたp層厚(図12に示すp型Al0.3Ga0.7N蒸発防止層126からp型GaNコンタクト層129まで積層されたp層の層厚の和に相当する)が、基板の面内位置によって大きく異なるものとなる。 The difference in flatness is because the film thickness of each layer of the nitride semiconductor growth layer 11 stacked on the surface of the processed substrate 10 varies depending on the position of the wafer, as shown in FIG. It is. Therefore, the characteristics of the nitride semiconductor laser element vary greatly depending on the in-plane position of the wafer on which the element is manufactured, and the thickness of the p layer doped with Mg that greatly affects the characteristics of the nitride semiconductor laser element (FIG. 12). (Corresponding to the sum of the layer thicknesses of the p layers stacked from the p-type Al 0.3 Ga 0.7 N evaporation preventing layer 126 to the p-type GaN contact layer 129) greatly varies depending on the in-plane position of the substrate.

又、電流狭窄構造であるリッジ構造を作りこむ際に、2μm幅のストライプ状にリッジ部を残し、他の部分はICP(Inductively Coupled Plasma)装置などを用いたドライエッチング技術を用いてエッチングされる。よって、エッチング前のp層厚がウエーハの面内位置によって異なれば、窒化物半導体レーザ素子の特性に最も影響を与えるエッチング後のp層の残り膜厚も、ウエーハの面内位置によって大きく異なることとなる。これらのことが原因で、窒化物半導体レーザ素子同士の間で層厚が異なるばかりか、一つの窒化物半導体レーザ素子内においても、p層の残り膜厚がほとんど無い部分と、大幅に残ってしまう部分とが混在することになる。このように、p層の残り膜厚がばらつくと、窒化物半導体レーザ素子の寿命などの特性にも影響を与える。   Also, when a ridge structure that is a current confinement structure is formed, the ridge portion is left in a stripe shape having a width of 2 μm, and the other portions are etched using a dry etching technique using an ICP (Inductively Coupled Plasma) apparatus or the like. . Therefore, if the p-layer thickness before etching varies depending on the in-plane position of the wafer, the remaining thickness of the p-layer after etching that most affects the characteristics of the nitride semiconductor laser device also varies greatly depending on the in-plane position of the wafer. It becomes. For these reasons, the nitride semiconductor laser elements have different layer thicknesses, and even within a single nitride semiconductor laser element, the p-layer has almost no remaining film thickness and remains significantly. Will be mixed. Thus, when the remaining film thickness of the p layer varies, it affects the characteristics such as the lifetime of the nitride semiconductor laser element.

又、ウエーハ面内でこの様な大きな層厚分布が存在するのは、窒化物半導体基板を含む加工基板の丘の部分にエピタキシャル成長する膜の成長速度が、掘り込み領域の影響で変化し、そのウエーハ面内で均一性が悪化したためであると考えられる。   In addition, such a large layer thickness distribution exists in the wafer surface because the growth rate of the film epitaxially growing on the hill portion of the processed substrate including the nitride semiconductor substrate changes due to the influence of the digging region. This is probably because the uniformity in the wafer plane deteriorated.

即ち、図14(a)のように、掘り込み領域16が形成された加工基板10に対して、エピタキシャル成長を開始させると、成長の始めた初期段階では、図14(a)のように、掘り込み領域16の底面部144上に成長した窒化物半導体薄膜から成る底面成長部142が、掘り込み領域16の部分の一部しか埋めていない。このとき、丘の上面部143表面で成長する窒化物半導体薄膜から成る上面成長部141は、窒化物半導体薄膜表面が平坦な状態で成長が進行する。   That is, when the epitaxial growth is started on the processed substrate 10 in which the digging region 16 is formed as shown in FIG. 14A, the digging is performed as shown in FIG. 14A in the initial stage of the growth. The bottom growth portion 142 made of a nitride semiconductor thin film grown on the bottom portion 144 of the recessed region 16 fills only a part of the digging region 16. At this time, the growth of the upper surface growth portion 141 made of the nitride semiconductor thin film growing on the surface of the upper surface portion 143 of the hill proceeds while the surface of the nitride semiconductor thin film is flat.

上述の図14(a)の状態から、窒化物半導体薄膜のエピタキシャル成長が進行していくと、図14(b)のように、掘り込み領域16の底面部144上に成長した窒化物半導体薄膜から成る底面成長部142が掘り込み領域16をほとんど埋めてしまい、丘の上面部143表面で成長した窒化物半導体薄膜から成る上面成長部141と成長部145を介して連結した状態になる。このような状態になると、丘の上面部143上で成長した窒化物半導体薄膜表面に付着した原料となる原子・分子が、マイグレーションなどをおこし、成長部145や底面成長部142に移動してしまう。このマイグレーションなどによる原子・分子の移動はウエーハ面内で非常に不均一に発生し、又、ウエーハ面内でその移動距離が異なる。その結果、図14(b)のように、上面成長部141表面の平坦性が悪化する。   When the epitaxial growth of the nitride semiconductor thin film proceeds from the state of FIG. 14A described above, the nitride semiconductor thin film grown on the bottom surface portion 144 of the digging region 16 as shown in FIG. The bottom growth portion 142 formed almost fills the digging region 16 and is connected via the growth portion 145 and the top growth portion 141 made of a nitride semiconductor thin film grown on the surface of the top surface portion 143 of the hill. In such a state, the atoms / molecules that are the raw materials attached to the surface of the nitride semiconductor thin film grown on the top surface portion 143 of the hill cause migration or the like and move to the growth portion 145 or the bottom surface growth portion 142. . The movement of atoms / molecules due to this migration or the like occurs very unevenly within the wafer surface, and the distance of movement differs within the wafer surface. As a result, as shown in FIG. 14B, the flatness of the surface of the upper surface growth portion 141 is deteriorated.

このような窒化物半導体薄膜の平坦性は、オフ角度のウエーハ面内分布や基板曲率のウエーハ面内分布などの窒化物半導体基板自体の不均一性、またはエピタキシャル成長速度の基板面内の不均一性、掘り込みプロセスの基板面内の不均一性などが影響して、[1−100]方向においても悪化する。即ち、掘り込み領域16が埋まるまでの時間が[1−100]方向によって異なり、早く埋まってしまった部分は、丘の上面成長部141からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が成長部145又は底面成長部142に移動する。よって、移動したところで窒化物半導体薄膜を形成する時間が長くなり、結果、掘り込み領域16に形成される窒化物半導体薄膜の膜厚が厚くなる。一方、掘り込み領域16が埋まりきらなかった部分では、窒化物半導体薄膜の原料となる原子・分子が丘の上面成長部141から掘り込み領域16に移動しない、もしくは移動しても窒化物半導体薄膜を形成する時間が短い。よって、この掘り込み領域16に形成される窒化物半導体薄膜の膜厚は、掘り込み領域16が早く埋まってしまった部分よりも薄くなる。   The flatness of such a nitride semiconductor thin film is due to the non-uniformity of the nitride semiconductor substrate itself such as the off-angle wafer in-plane distribution and the substrate curvature in-wafer distribution, or the epitaxial growth rate in-plane non-uniformity. Also, the non-uniformity in the substrate surface of the digging process affects the [1-100] direction. In other words, the time until the digging region 16 is filled differs depending on the [1-100] direction, and the portion that has been buried quickly is the atoms / materials used as the raw material of the nitride semiconductor thin film by migration or the like from the upper surface growth portion 141 of the hill. The molecules move to the growth part 145 or the bottom growth part 142. As a result, the time for forming the nitride semiconductor thin film becomes longer when moved, and as a result, the thickness of the nitride semiconductor thin film formed in the digging region 16 increases. On the other hand, in the portion where the digging region 16 is not completely filled, the atoms / molecules that are the raw material of the nitride semiconductor thin film do not move from the top surface growth portion 141 of the hill to the digging region 16 or even if moved, the nitride semiconductor thin film. The time to form is short. Therefore, the film thickness of the nitride semiconductor thin film formed in the digging region 16 is thinner than the portion where the digging region 16 is buried early.

又、窒化物半導体薄膜の成長速度がウエーハ表面に供給される原子・分子のフラックスなどによって律速されている、いわゆる供給律速な状態であるとき、窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより掘り込み領域16に流れこんだ場合、ウエーハ表面全体に供給される原料となる原子・分子のフラックスが一定であるので、丘の上面部143上に窒化物半導体薄膜が成長する上面成長部141部分の膜厚は、薄くなる。逆の場合、即ち、窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより掘り込み領域16に流れ込まない場合、丘の上面部143上に窒化物半導体薄膜が成長する上面成長部141部分の膜厚は、厚くなる。   Also, when the growth rate of the nitride semiconductor thin film is controlled by the flux of atoms / molecules supplied to the wafer surface, the so-called supply-controlled state, the atoms / molecules that are the raw materials for the nitride semiconductor thin film migrate When flowing into the digging region 16 by a method such as the above, since the flux of atoms / molecules as the raw material supplied to the entire wafer surface is constant, the upper surface growth portion where the nitride semiconductor thin film grows on the upper surface portion 143 of the hill The film thickness of 141 part becomes thin. In the reverse case, that is, when atoms / molecules that are the raw material of the nitride semiconductor thin film do not flow into the digging region 16 due to migration or the like, the upper surface growth portion 141 where the nitride semiconductor thin film grows on the upper surface portion 143 of the hill The film thickness increases.

上述のようにして、丘の上面部143上の上面成長部141の層厚がウエーハ面内で異なり、結果、窒化物半導体薄膜表面の平坦性が悪化することになる。即ち、平坦性を向上させるには、丘の上面成長部141からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が成長部145又は底面成長部142に移動して窒化物半導体薄膜を形成することを抑制する必要がある。   As described above, the layer thickness of the upper surface growth portion 141 on the upper surface portion 143 of the hill differs within the wafer surface, and as a result, the flatness of the nitride semiconductor thin film surface is deteriorated. That is, in order to improve the flatness, the atoms / molecules as the raw material of the nitride semiconductor thin film move to the growth portion 145 or the bottom growth portion 142 by migration or the like from the upper surface growth portion 141 of the hill, and the nitride semiconductor thin film is removed. It is necessary to suppress the formation.

更に、上述の特許文献2による技術で、窒化物半導体レーザ素子を作製した場合、窒化物半導体成長層11表面の窪み部分に、電極を作製すると、その窪み部分に電流のリークパスが発生し、正常なI−V特性が得られないことが分かった。通常、窪み上には、SiO2などの絶縁膜が形成され、その上に電極が作製されているが、窪みが存在しているために、その表面上に絶縁膜が均一に成膜されず、小さなクラック、非常に薄い領域、小さな穴(ピット)などが多数発生している。このため、この不均一な絶縁膜の部分を通して、電流リークが発生する。 Furthermore, when a nitride semiconductor laser element is manufactured by the technique according to Patent Document 2 described above, if an electrode is formed in a recessed portion on the surface of the nitride semiconductor growth layer 11, a current leakage path is generated in the recessed portion, and normal. As a result, it was found that the IV characteristics could not be obtained. Usually, an insulating film such as SiO 2 is formed on the depression, and an electrode is formed thereon. However, since the depression exists, the insulating film is not uniformly formed on the surface. There are many small cracks, very thin areas, and small holes (pits). For this reason, current leakage occurs through the uneven insulating film portion.

又、上述の特許文献1による技術を用いて窒化物半導体基板上に作製した窒化物半導体レーザ素子を個々の素子に分割する場合、窒化物半導体基板上に窒化物半導体成長層を積層した後にダイシング装置を用いて溝を形成するため、窒化物半導体成長層内にダメージが発生し、窒化物半導体レーザ素子の特性が劣化する場合があることが分かった。   In addition, when a nitride semiconductor laser device manufactured on a nitride semiconductor substrate using the technique according to Patent Document 1 described above is divided into individual devices, dicing is performed after a nitride semiconductor growth layer is stacked on the nitride semiconductor substrate. It has been found that since the grooves are formed using the apparatus, damage occurs in the nitride semiconductor growth layer, and the characteristics of the nitride semiconductor laser device may be deteriorated.

このような問題を鑑みて、本発明は、窒化物半導体基板上に窒化物半導体成長層を積層し窒化物半導体レーザ素子などの窒化物半導体素子を作製するに際し、クラックの発生を防止し、併せて、丘表面の上面成長部からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が掘り込み領域に移動して窒化物半導体薄膜を形成することを抑制することにより、表面平坦性が良好な窒化物半導体成長層を形成し、電流リークパスやダメージの無い窒化物半導体素子及びその製造方法を提案することを目的とする。   In view of such problems, the present invention prevents the generation of cracks when a nitride semiconductor growth layer is laminated on a nitride semiconductor substrate to produce a nitride semiconductor device such as a nitride semiconductor laser device. Therefore, the surface flatness is reduced by suppressing the formation of the nitride semiconductor thin film by migration of atoms / molecules that are the raw material of the nitride semiconductor thin film to the digging region due to migration or the like from the upper surface growth portion of the hill surface. It is an object of the present invention to propose a nitride semiconductor device which forms a good nitride semiconductor growth layer and has no current leakage path or damage, and a method for manufacturing the same.

上記目的を達成するために本発明は、少なくとも表面の一部が窒化物半導体である窒化物半導体基板又は当該窒化物半導体基板上に窒化物半導体薄膜を積層した基板に、少なくとも1つの凹部からなる掘り込み領域と掘りこまれていない領域である丘部を形成して加工基板を作製する第1ステップと、前記加工基板が備える掘り込み領域と前記丘部表面双方に、複数の窒化物半導体薄膜からなる窒化物半導体積層部を積層する第2ステップとを、備えた窒化物半導体素子の製造方法において、前記第1ステップ及び第2ステップにおいて、前記凹部の延在する方向に対して垂直な面で切り取った前記凹部の断面部分と前記丘部表面から伸張する前記丘部表面に平行な線とによって囲まれる領域の断面積をAとするとともに、前記凹部に積層された前記窒化物半導体薄膜の占める断面積をBとし、前記窒化物半導体薄膜による前記凹部の埋め込み具合B/Aを、0.8以下とすることを特徴とする。   In order to achieve the above object, the present invention comprises at least one recess on a nitride semiconductor substrate in which at least a part of the surface is a nitride semiconductor or a substrate in which a nitride semiconductor thin film is laminated on the nitride semiconductor substrate. A first step of forming a processed substrate by forming a hill portion that is a digging region and a non-digged region, and a plurality of nitride semiconductor thin films on both the digging region and the hill surface provided in the processed substrate In the method for manufacturing a nitride semiconductor device, comprising: a second step of laminating a nitride semiconductor multilayer portion comprising: a surface perpendicular to a direction in which the recess extends in the first step and the second step A cross-sectional area of a region surrounded by a cross-sectional portion of the concave portion cut out in the above and a line parallel to the hill surface extending from the hill surface is defined as A, and laminated in the concave portion. The nitride sectional area occupied by the semiconductor thin film is B, the embedding degree B / A of the recess by the nitride semiconductor thin film, characterized by 0.8 or less were.

又、このような窒化物半導体素子の製造方法において、前記第1ステップにおいて、前記掘り込み領域において、開口幅が100μmより大きい前記凹部を形成し、前記第2ステップにおいて、前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの0.8倍以下とする。又、掘り込み領域を構成する凹部がストライプ状に形成されても構わないし、桝目状に形成されても構わない。   Further, in such a method of manufacturing a nitride semiconductor device, in the first step, the recess having an opening width larger than 100 μm is formed in the digging region, and in the second step, the recess is formed from the hill surface. The total film thickness, which is the thickness up to the surface of the nitride semiconductor multilayer portion, is 0.8 times or less the depth of the recess. Further, the concave portions constituting the digging region may be formed in a stripe shape or in a grid shape.

このような方法によると、前記凹部の開口幅が大きいため、前記掘り込み領域と前記丘部表面双方に成長する前記窒化物半導体薄膜の成長速度が略等しく、よって、略等しい膜厚となる。よって、上述した条件を満たすと、前記埋め込み具合B/Aが0.8以下に抑えられる。   According to such a method, since the opening width of the concave portion is large, the growth rate of the nitride semiconductor thin film grown on both the digging region and the hill surface is substantially equal, so that the film thickness is substantially equal. Therefore, when the above-described conditions are satisfied, the embedding condition B / A is suppressed to 0.8 or less.

又、このような窒化物半導体素子の製造方法において、前記第1ステップにおいて、前記掘り込み領域において、開口部幅が30μmより大きく100μm以下である前記凹部を形成し、前記第2ステップにおいて、前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの2倍以下とする。   Further, in such a method of manufacturing a nitride semiconductor device, in the first step, in the digging region, the recess having an opening width of greater than 30 μm and not more than 100 μm is formed, and in the second step, The total film thickness that is the thickness from the hill surface to the nitride semiconductor multilayer surface is set to be twice or less the depth of the recess.

このような方法によると、前記凹部の開口部幅が30μmより大きく100μm以下となり、開口部幅が狭いために、前記窒化物半導体薄膜の原料となる原子・分子が前記掘り込み領域内に十分に入り込むことができない。このため、前記掘り込み領域内での前記窒化物半導体薄膜の成長速度は、前記丘部表面における前記窒化物半導体薄膜の成長速度より、小さくなり、膜厚も前記丘部表面における窒化物半導体薄膜より、小さくなる。よって、上述した条件を満たすと、前記埋め込み具合B/Aが0.8以下に抑えられる。   According to such a method, since the opening width of the concave portion is larger than 30 μm and equal to or smaller than 100 μm and the opening width is narrow, atoms / molecules serving as a material for the nitride semiconductor thin film are sufficiently contained in the digging region. I can't get in. For this reason, the growth rate of the nitride semiconductor thin film in the digging region is smaller than the growth rate of the nitride semiconductor thin film on the hill surface, and the film thickness is also on the hill surface. It becomes smaller. Therefore, when the above-described conditions are satisfied, the embedding condition B / A is suppressed to 0.8 or less.

又、このような窒化物半導体素子の製造方法において、前記第1ステップにおいて、前記掘り込み領域において、開口部幅が2μm以上30μm以下である前記凹部を形成し、前記第2ステップにおいて、前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの3倍以下とする。   In such a method of manufacturing a nitride semiconductor device, in the first step, in the digging region, the recess having an opening width of 2 μm or more and 30 μm or less is formed, and in the second step, the hill The total film thickness, which is the thickness from the surface of the part to the surface of the nitride semiconductor multilayer part, is set to 3 times or less the depth of the recess.

このような方法によると、前記凹部の開口部幅が30μm以下となり、上述した開口幅100μm以下の場合と比較して、さらに前記凹部の開口部幅が狭いために、前記窒化物半導体薄膜の原料となる原子・分子が前記掘り込み領域内に、さらに入り込むことができない。このため、前記掘り込み領域内での前記窒化物半導体薄膜の成長速度は、前記丘部表面における前記窒化物半導体薄膜の成長速度より、さらに小さくなり、膜厚も前記丘部表面における前記窒化物半導体薄膜より、さらに小さくなる。よって、上述した条件を満たすと、前記埋め込み具合B/Aが0.8以下に抑えられる。又、前記凹部の開口部の幅が2μmより小さくなると、前記掘り込み領域の上部で前記窒化物半導体薄膜が会合し、前記掘り込み領域に空洞が形成され、その結果、前記窒化物半導体薄膜の平坦性が悪く、クラック低減の効果が低くなる。よって、前記凹部の開口幅は2μm以上が好ましい。   According to such a method, the opening width of the recess is 30 μm or less, and the opening width of the recess is narrower than that of the above-described case where the opening width is 100 μm or less. The atoms / molecules that can not enter further into the digging area. For this reason, the growth rate of the nitride semiconductor thin film in the digging region is further smaller than the growth rate of the nitride semiconductor thin film on the hill surface, and the film thickness is also on the hill surface. Even smaller than a semiconductor thin film. Therefore, when the above-described conditions are satisfied, the embedding condition B / A is suppressed to 0.8 or less. Further, when the width of the opening of the recess is smaller than 2 μm, the nitride semiconductor thin film associates above the digging region, and a cavity is formed in the digging region. As a result, the nitride semiconductor thin film The flatness is poor and the effect of reducing cracks is reduced. Therefore, the opening width of the recess is preferably 2 μm or more.

又、このような窒化物半導体素子の製造方法において、前記第2ステップで前記加工基板表面に積層された前記窒化物半導体積層部上に外部との電気的接続を行うワイヤボンディングを実施するための電極パッドを形成して前記基板上に複数の窒化物半導体素子を形成する第3ステップを備えた窒化物半導体素子の製造方法において、前記第3ステップにおいて、前記掘り込み領域の上部に前記電極パッドを形成しない。   Further, in such a method for manufacturing a nitride semiconductor device, wire bonding is performed for electrical connection to the outside on the nitride semiconductor laminated portion laminated on the processed substrate surface in the second step. In the method for manufacturing a nitride semiconductor device comprising a third step of forming an electrode pad and forming a plurality of nitride semiconductor devices on the substrate, in the third step, the electrode pad is formed above the digging region. Does not form.

又、このような窒化物半導体素子の製造方法において、前記第3ステップにおいて、前記電極パッドを前記掘り込み領域の端から5μm以上離して形成するものとして構わない。   In such a method for manufacturing a nitride semiconductor device, in the third step, the electrode pad may be formed at a distance of 5 μm or more from the end of the digging region.

又、このような窒化物半導体素子の製造方法において、前記第1ステップにおいて、前記丘部の幅を92μm以上4mm以下とするものとしても構わない。   Further, in such a method for manufacturing a nitride semiconductor device, in the first step, the width of the hill portion may be 92 μm or more and 4 mm or less.

このような方法によると、前記電極パッド上にワイヤーボンディングを実施する場合、ワイヤ先端のボール部分の直径(80μm以上)と、掘り込み領域における凹部の開口幅(2μm以上)と、上述した前記電極パッドの両端と前記掘り込み領域の端との距離(5μm以上×2)とを、考慮すると前記丘部の幅は92μm以上必要である。又、積層される前記窒化物半導体薄膜のクラックを防止するために、前記丘部の幅は4mm以下が好ましい。   According to such a method, when wire bonding is performed on the electrode pad, the diameter (80 μm or more) of the ball portion at the tip of the wire, the opening width of the concave portion (2 μm or more) in the digging region, and the electrode described above Considering the distance (5 μm or more × 2) between the both ends of the pad and the digging region, the width of the hill portion needs to be 92 μm or more. Moreover, in order to prevent the nitride semiconductor thin film to be laminated from cracking, the width of the hill portion is preferably 4 mm or less.

又、このような窒化物半導体素子の製造方法において、2つの隣接する前記掘り込み領域に挟まれた前記丘部に、1つの前記窒化物半導体素子を形成するものとして構わないし、複数の前記窒化物半導体素子を形成するものとしても構わない。   Further, in such a method of manufacturing a nitride semiconductor device, one nitride semiconductor device may be formed on the hill portion sandwiched between two adjacent digging regions, and a plurality of the nitride semiconductor devices may be formed. A physical semiconductor element may be formed.

又、このような窒化物半導体素子の製造方法において、前記加工基板の前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側又は表面側をスクライビングして、チップ分割を実施するものとして構わない。   Further, in such a method of manufacturing a nitride semiconductor device, chip division is performed by scribing the back surface side or the front surface side of the nitride semiconductor substrate which is a portion immediately below the digging region of the processed substrate. I do not care.

又、このような窒化物半導体素子の製造方法において、前記加工基板を窒化物半導体素子の前記掘り込み領域の延在する第1方向と垂直な方向で劈開し複数の前記窒化物半導体素子が搭載されたバーを形成する第4ステップと、作製された前記バーを前記第1方向と平行な方向で分割することで前記バー上の前記窒化物半導体素子を個々のチップにチップ分割する第5ステップとを、備え、前記第5ステップにおいて、前記掘り込み領域に積層された前記窒化物半導体積層部表面又は前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側をスクライビングして、前記共振器方向と平行なスクライブラインを形成した後、前記チップ分割を実施するものとしても構わない。   In such a method of manufacturing a nitride semiconductor device, the processed substrate is cleaved in a direction perpendicular to the first direction in which the digging region of the nitride semiconductor device extends, and a plurality of the nitride semiconductor devices are mounted. A fourth step of forming a formed bar, and a fifth step of dividing the nitride semiconductor element on the bar into individual chips by dividing the manufactured bar in a direction parallel to the first direction. In the fifth step, scribing the surface of the nitride semiconductor multilayer stacked in the digging region or the back side of the nitride semiconductor substrate that is directly below the digging region, After forming a scribe line parallel to the resonator direction, the chip division may be performed.

又、このような窒化物半導体素子の製造方法において、前記第4ステップと前記第5ステップを備えるとともに、前記第5ステップにおいて、前記掘り込み領域に積層された前記窒化物半導体積層部表面又は前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側と、前記丘部に積層された前記窒化物半導体積層部表面又は前記丘部の直下部分となる前記窒化物半導体基板の裏面側とを、スクライビングして前記チップ分割を実施するものとしても構わない。   Further, in such a method of manufacturing a nitride semiconductor device, the method includes the fourth step and the fifth step, and in the fifth step, the surface of the nitride semiconductor stacked portion stacked in the digging region or the A back surface side of the nitride semiconductor substrate which is a portion directly under the digging region, and a back surface side of the nitride semiconductor substrate which is a surface of the nitride semiconductor multilayer portion stacked on the hill portion or a portion directly below the hill portion; The chip division may be performed by scribing.

又、このような窒化物半導体素子の製造方法において、前記第4ステップと前記第5ステップを備えるとともに、前記第5ステップにおいて、前記スクライブラインを、実線状のスクライブラインとして前記バーの端から端まで形成するものとしても構わない。   In addition, the nitride semiconductor device manufacturing method includes the fourth step and the fifth step. In the fifth step, the scribe line is formed as a solid scribe line from the end of the bar. It does not matter if they are formed.

又、このような窒化物半導体素子の製造方法において、前記第4ステップと前記第5ステップを備えるとともに、前記第5ステップにおいて、前記スクライブラインを、実線状のスクライブラインとして前記バーの一部分に形成するものとしても構わない。   In the method of manufacturing a nitride semiconductor device, the fourth step and the fifth step are provided. In the fifth step, the scribe line is formed as a solid scribe line in a part of the bar. It does n’t matter what you do.

又、このような窒化物半導体素子の製造方法において、前記第4ステップと前記第5ステップを備えるとともに、前記第5ステップにおいて、前記スクライブラインを、破線状のスクライブラインとして前記バーの端から端まで形成するものとしても構わない。   In addition, the nitride semiconductor device manufacturing method includes the fourth step and the fifth step. In the fifth step, the scribe line is formed as a broken-line scribe line from the end of the bar. It does not matter if they are formed.

又、このような窒化物半導体素子の製造方法において、前記第4ステップと前記第5ステップを備えるとともに、前記第5ステップにおいて、前記スクライブラインを、前記第1方向と垂直な方向に形成された端面側になる端部に形成するものとしても構わない。   In the method for manufacturing a nitride semiconductor device, the fourth step and the fifth step are provided, and in the fifth step, the scribe line is formed in a direction perpendicular to the first direction. It does not matter even if it is formed at the end portion which becomes the end face side.

更に、本発明の窒化物半導体素子は、上述したいずれかに記載の前記窒化物半導体素子の製造方法によって製造されることを特徴とする。   Furthermore, the nitride semiconductor device of the present invention is manufactured by any one of the above-described nitride semiconductor device manufacturing methods.

本発明によると、加工基板上に窒化物半導体成長層を積層し窒化物半導体素子を作製するに際し、窒化物半導体薄膜による掘り込み領域における凹部の埋め込み具合B/Aを0.8以下とすることにより、クラックの発生を防止する。又、このように埋め込み具合を設定することで、丘部表面に窒化物半導体薄膜が積層した上面成長部からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が掘り込み領域に移動して窒化物半導体薄膜を形成することを抑制することができる。以上より、窒化物半導体基板上に、表面平坦性が良好な窒化物半導体成長層を形成することができる。   According to the present invention, when a nitride semiconductor growth layer is stacked on a processed substrate to produce a nitride semiconductor device, the recess filling level B / A in the digging region of the nitride semiconductor thin film is set to 0.8 or less. Prevents the occurrence of cracks. In addition, by setting the degree of embedding in this way, atoms / molecules that are the raw material of the nitride semiconductor thin film move to the digging region by migration etc. from the top surface growth part where the nitride semiconductor thin film is laminated on the hill surface. Thus, formation of the nitride semiconductor thin film can be suppressed. As described above, a nitride semiconductor growth layer with good surface flatness can be formed on the nitride semiconductor substrate.

又、本発明によると、掘り込み領域の上部に電極パッドを形成せず、又、掘り込み領域の端部から電極パッドまでの距離を5μm以上とすることにより、掘り込み領域における平坦でない窒化物半導体成長層の表面にSiO2などの絶縁膜を形成した場合に発生するクラック、貫通転位、穴、部分的に薄い部分などの影響だけではなく、掘り込み領域が窒化物半導体薄膜で埋まっていく過程において発生する窒化物半導体薄膜中の欠陥、転位、クラックなどの影響も受けない。その結果、電流リークパスやダメージの無い窒化物半導体素子を製造できる。 In addition, according to the present invention, the electrode pad is not formed on the upper portion of the digging region, and the distance from the end of the digging region to the electrode pad is set to 5 μm or more, so that the non-planar nitride in the digging region is obtained. Not only the influence of cracks, threading dislocations, holes, and partially thin parts that occur when an insulating film such as SiO 2 is formed on the surface of the semiconductor growth layer, but the digging region is filled with the nitride semiconductor thin film. It is not affected by defects, dislocations, cracks, etc. in the nitride semiconductor thin film generated in the process. As a result, a nitride semiconductor element free from current leakage paths and damage can be manufactured.

又、本発明によると、掘り込み領域に積層された窒化物半導体積層部表面又は掘り込み領域の直下部分となる窒化物半導体基板の裏面側をスクライビングして、掘り込み領域の延在する方向と平行なスクライブラインを形成した後、チップ分割を実施する。このため、掘り込み領域が完全には埋まっていない状態とするため、この掘り込み領域に溝を形成することができる。そして、この溝をチップ分割の際のガイドとすることができるため、チッピングや意図しない方向への分割などの発生を防ぐことができる。又、スクライブラインが掘り込み領域からはずれている場合、チップ分割する際に、割れる方向がスクライブラインから離れて意図しない方向に割れが進行しても、隣接する掘り込み領域に到達すると、当該掘り込み領域内の溝に沿って割れを進行させることができる。よって、この意図しない方向に割れが発生した場合においても、隣接する窒化物半導体素子を破壊することがない。   Further, according to the present invention, the surface of the nitride semiconductor laminated portion laminated in the digging region or the back side of the nitride semiconductor substrate that is directly below the digging region is scribed, and the direction in which the digging region extends is obtained. After forming parallel scribe lines, chip division is performed. For this reason, since the digging region is not completely filled, a groove can be formed in the digging region. And since this groove | channel can be used as a guide at the time of chip | tip division | segmentation, generation | occurrence | production of the chipping or the division | segmentation to the direction which is not intended can be prevented. Also, when the scribe line is off the digging area, when the chip is divided, even if the cracking direction is away from the scribe line and the crack progresses in an unintended direction, the digging line will reach the adjacent digging area. Cracks can be advanced along the grooves in the intrusion region. Therefore, even when a crack occurs in this unintended direction, the adjacent nitride semiconductor element is not destroyed.

まず、本明細書において、いくつかの用語の意味を予め明らかにしておく。まず、「掘り込み領域」とはたとえば図2に示されているように窒化物半導体基板表面でストライプ状に加工された凹部を意味する。図2は掘り込み加工を実施した後の基板の概略断面図である。掘り込み領域の断面形状は、必ずしも矩形状である必要はなく、図2に示したように、△形状、もしくは台形の形状でも構わなく、凹凸の段差を生じさせるものであれば良い。又、掘り込み領域は必ずしも単独の凹部でなくても、後述するように複数の凹部と当該凹部に挟まれた狭い平坦部からなるものとしても構わない(図10参照)。   First, in this specification, the meaning of some terms will be clarified in advance. First, the “digging region” means, for example, a recess processed into a stripe shape on the surface of the nitride semiconductor substrate as shown in FIG. FIG. 2 is a schematic cross-sectional view of the substrate after performing the digging process. The cross-sectional shape of the digging region does not necessarily have to be a rectangular shape, and may be a Δ shape or a trapezoidal shape as shown in FIG. Further, the digging region is not necessarily a single concave portion, but may be composed of a plurality of concave portions and narrow flat portions sandwiched between the concave portions as will be described later (see FIG. 10).

又、「丘」は、同様にストライプ状に加工された凸部である。図2に示された掘り込み領域と丘は1方向に沿って加工されたストライプ配列であるが、掘り込み領域または丘が互いに交差し合った桝目配列であってもよい。また、一つの基板上に異なる形状の掘り込み領域、掘り込み深さ、幅が異なる掘り込み領域が存在していても良い。また、一つの基板上で掘り込み領域が形成される周期が異なっても構わない。   The “hill” is a convex portion that is similarly processed into a stripe shape. The digging regions and hills shown in FIG. 2 are stripe arrangements processed along one direction, but may be a grid arrangement in which the digging regions or hills cross each other. In addition, digging regions having different shapes, digging depths, and digging regions having different shapes may exist on one substrate. Further, the period in which the digging region is formed on one substrate may be different.

「窒化物半導体基板」は、AlxGayInzN(0≦x≦1;0≦y≦1;0≦z≦1;x+y+z=1)から成る基板を意味する。ただし、窒化物半導体基板の窒素元素のうちで、その約10%以下がAs、P、またはSbの元素で置換されても構わない(但し、基板の六方晶系が維持されている。)。又、窒化物半導体基板中に、Si、O、Cl、S、C、Ge、Zn、Cd、Mg、またはBeがドーピングされても構わない。更に、n型窒化物半導体としては、これらのドーピング材料のうちでも、Si、O、およびClが特に好ましい。窒化物半導体基板の主面方位としては、C面{0001}、A面{11−20}、R面{1−102}、M面{1−100}、または{1−101}面が好ましく用いられ得る。また、これらの結晶面方位から2°以内のオフ角度を有する基板主面であれば、その表面モホロジーが良好であり得る。 “Nitride semiconductor substrate” means a substrate made of Al x Ga y In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1). However, about 10% or less of the nitrogen element of the nitride semiconductor substrate may be substituted with an element of As, P, or Sb (however, the hexagonal system of the substrate is maintained). The nitride semiconductor substrate may be doped with Si, O, Cl, S, C, Ge, Zn, Cd, Mg, or Be. Furthermore, as these n-type nitride semiconductors, Si, O, and Cl are particularly preferable among these doping materials. The principal plane orientation of the nitride semiconductor substrate is preferably C plane {0001}, A plane {11-20}, R plane {1-102}, M plane {1-100}, or {1-101} plane. Can be used. Further, if the substrate main surface has an off angle within 2 ° from these crystal plane orientations, the surface morphology can be good.

次に、本発明の実施形態について、図面を参照して説明する。尚、本実施形態において、窒化物半導体素子の一例として窒化物半導体レーザ素子について説明を行うが、本発明は他の窒化物半導体素子にも適用可能である。図1(a)は、本実施形態における窒化物半導体レーザ素子の概略断面図であり、図1(b)は図1(a)の上面図である。図3(b)は、本発明の実施形態の、窒化物半導体薄膜を成長させる前の加工基板10の概略断面図であり、図3(a)は図3(b)の上面図である。面方位も併せて表示する。図3に示した加工基板10上に、例えば、図12のような構成の窒化物半導体成長層11を積層させるなどして、図1の窒化物半導体レーザ素子を得る。   Next, embodiments of the present invention will be described with reference to the drawings. In the present embodiment, a nitride semiconductor laser element will be described as an example of a nitride semiconductor element, but the present invention can also be applied to other nitride semiconductor elements. FIG. 1A is a schematic cross-sectional view of the nitride semiconductor laser device according to this embodiment, and FIG. 1B is a top view of FIG. FIG. 3B is a schematic cross-sectional view of the processed substrate 10 before growing the nitride semiconductor thin film according to the embodiment of the present invention, and FIG. 3A is a top view of FIG. The plane orientation is also displayed. For example, the nitride semiconductor growth layer 11 having the structure shown in FIG. 12 is stacked on the processed substrate 10 shown in FIG. 3 to obtain the nitride semiconductor laser device shown in FIG.

本実施形態の窒化物半導体レーザ素子では、凹部となる掘り込み領域16を備えた窒化物半導体基板より成る加工基板10に窒化物半導体成長層11を成長させることで作製される。このような窒化物半導体レーザ素子において、まず、加工基板10の作製方法について、図面を参照して説明する。尚、本実施形態では加工基板10としてn型GaN基板を用いるものとする。まず、n型GaN基板の全面に膜厚1μmのSiO2などをスパッタ蒸着し、引き続き、一般的なフォトリソグラフィ工程において、ストライプ形状のフォトレジストパターンを、レジスト開口部の幅5μm、ストライプ中心部と隣接するストライプ中心部との[11−20]方向と平行な方向での間隔(以下、周期)が400μmとなるように、[1−100]方向に形成する。次に、RIE(Reactive Ion Etching)技術などのドライエッチング技術を用い、SiO2及びn型GaN基板をエッチングすることで、掘り込み深さYを5μm、開口幅Xを5μmとする掘り込み領域16を形成する。その後、エッチャントとしてHF(フッ酸)などを用いてSiO2を除去し、図3に示すような、その表面に窒化物半導体成長層11が積層される前の加工基板10を得る。尚、上述したSiO2の蒸着方法はスパッタ蒸着に限定されるものではなく、電子ビーム蒸着法、プラズマCVD法などの方法を用いても構わない。又、レジストパターンについても、その周期は上述の400μmに限定されるものではなく、作製する窒化物半導体レーザ素子の幅によって、変化させても構わない。 The nitride semiconductor laser device of the present embodiment is manufactured by growing the nitride semiconductor growth layer 11 on the processed substrate 10 made of a nitride semiconductor substrate having the digging region 16 serving as a recess. In such a nitride semiconductor laser device, first, a method for manufacturing the processed substrate 10 will be described with reference to the drawings. In this embodiment, an n-type GaN substrate is used as the processed substrate 10. First, SiO 2 or the like having a thickness of 1 μm is sputter-deposited on the entire surface of the n-type GaN substrate. Subsequently, in a general photolithography process, a stripe-shaped photoresist pattern is formed with a resist opening width of 5 μm and a stripe center portion. It is formed in the [1-100] direction so that the distance (hereinafter referred to as the period) in the direction parallel to the [11-20] direction between the adjacent stripe center portions is 400 μm. Next, by using a dry etching technique such as an RIE (Reactive Ion Etching) technique, the SiO 2 and n-type GaN substrates are etched to make the digging region 16 having a digging depth Y of 5 μm and an opening width X of 5 μm. Form. Thereafter, SiO 2 is removed using HF (hydrofluoric acid) or the like as an etchant to obtain a processed substrate 10 before the nitride semiconductor growth layer 11 is laminated on the surface thereof as shown in FIG. Note that the SiO 2 deposition method described above is not limited to sputtering deposition, and methods such as an electron beam deposition method and a plasma CVD method may be used. Also, the period of the resist pattern is not limited to the above-mentioned 400 μm, and may be changed depending on the width of the nitride semiconductor laser element to be manufactured.

このように加工基板10に掘り込み領域16を作製する際のエッチング方法として、ドライエッチング技術、もしくはウエットエッチング技術を用いて構わない。又、加工基板10は、上述のようにn型GaN基板表面に直接、掘り込み領域16を掘り込むことで形成しても構わないし、n型GaN基板の表面に、GaN、InGaN、AlGaN、InAlGaNなどの窒化物半導体薄膜を成長させた後に、掘り込むことで形成しても構わない。   As described above, a dry etching technique or a wet etching technique may be used as an etching method for producing the digging region 16 in the processed substrate 10. Further, the processed substrate 10 may be formed by digging the digging region 16 directly on the surface of the n-type GaN substrate as described above. GaN, InGaN, AlGaN, InAlGaN may be formed on the surface of the n-type GaN substrate. After growing a nitride semiconductor thin film such as, it may be formed by digging.

上述のようにして得られた加工基板10上に、MOCVD法などの周知の技術を適宜用いて、図12で示したような窒化物半導体成長層11をエピタキシャル成長させることで、図1に示された窒化物半導体レーザ素子を作製する。   The nitride semiconductor growth layer 11 as shown in FIG. 12 is epitaxially grown on the processed substrate 10 obtained as described above by appropriately using a well-known technique such as MOCVD, as shown in FIG. A nitride semiconductor laser device is manufactured.

図1の窒化物半導体レーザ素子は、上述のようにして作製された掘り込み領域16を備える加工基板10上に、図12で示した複数の窒化物半導体薄膜が積層された窒化物半導体成長層11が形成されている。また、窒化物半導体成長層11の表面にはレーザ光導波路であるレーザストライプ12と、レーザストライプ12を挟むように設置されて、電流狭窄を目的としたSiO2膜13とが形成される。そして、このレーザストライプ12及びSiO2膜13それぞれの表面には、p側電極14が形成され、又、加工基板10の裏面にはn側電極15が形成される。又、レーザストライプ12直上のp側電極14表面の凸部をストライプ17とする。 The nitride semiconductor laser device of FIG. 1 has a nitride semiconductor growth layer in which a plurality of nitride semiconductor thin films shown in FIG. 12 are stacked on a processing substrate 10 having a dug region 16 manufactured as described above. 11 is formed. Further, on the surface of the nitride semiconductor growth layer 11, a laser stripe 12 which is a laser optical waveguide and an SiO 2 film 13 which is disposed so as to sandwich the laser stripe 12 and for the purpose of current confinement are formed. A p-side electrode 14 is formed on the surface of each of the laser stripe 12 and the SiO 2 film 13, and an n-side electrode 15 is formed on the back surface of the processed substrate 10. A convex portion on the surface of the p-side electrode 14 immediately above the laser stripe 12 is defined as a stripe 17.

このような、リッジ構造を備えた窒化物半導体レーザ素子は、加工基板10上に窒化物半導体成長層11を積層した後、周知の技術を適宜用いて作製されるので、その詳細な作製方法などの説明は省略する。そして、この窒化物半導体成長層11が積層されることで、加工基板10(ウエーハ)上に構成された複数の窒化物半導体レーザ素子を、個々の素子に分割する。即ち、まず、ウエーハを[11−20]方向(図1参照)と平行な方向に沿って劈開し、図7に示すように、複数の窒化物半導体レーザ素子を備えたバー状のものにする。この際、本実施形態では共振器方向([1−100]方向)の長さである共振器長を600μmとするが、この値に限定されるものではなく、好ましくは、共振器長が300μmから1200μmであれば良い。そして、分割して得られたバーをチップ分割することで個々の窒化物半導体レーザ素子を得る。このチップ分割の詳細については、後述する。   Such a nitride semiconductor laser element having a ridge structure is manufactured by appropriately using a well-known technique after the nitride semiconductor growth layer 11 is laminated on the processed substrate 10, and its detailed manufacturing method and the like. Description of is omitted. Then, by stacking the nitride semiconductor growth layer 11, a plurality of nitride semiconductor laser elements formed on the processed substrate 10 (wafer) are divided into individual elements. That is, first, the wafer is cleaved along a direction parallel to the [11-20] direction (see FIG. 1) to form a bar having a plurality of nitride semiconductor laser elements as shown in FIG. . At this time, in this embodiment, the resonator length, which is the length in the resonator direction ([1-100] direction), is 600 μm, but is not limited to this value, and preferably the resonator length is 300 μm. To 1200 μm. Then, individual nitride semiconductor laser elements are obtained by dividing the bar obtained by the division into chips. Details of the chip division will be described later.

上述のようにして図1の窒化物半導体レーザ素子が得られる。ここで、レーザストライプ12の中央部と掘り込み領域16の端部との距離をdとする。本実施形態ではd=40μmとする。尚、図1は、断面構造を分かりやすくするために、後述する実際にチップ分割する位置である掘り込み領域とは別の箇所でチップ分割を実施することで得た窒化物半導体レーザ素子の断面を示す図としている。   The nitride semiconductor laser device of FIG. 1 is obtained as described above. Here, the distance between the center of the laser stripe 12 and the end of the digging region 16 is d. In this embodiment, d = 40 μm. FIG. 1 is a cross-sectional view of a nitride semiconductor laser device obtained by performing chip division at a location different from a digging region which is a position where the chip is actually divided, which will be described later, in order to make the sectional structure easy to understand. It is set as the figure which shows.

又、図1のような窒化物半導体レーザ素子において、p側電極14は、窒化物半導体成長層11に近い側から、Mo/Au、又は、Mo/Pt/Au、もしくはAu単層のみ、などから形成される。また、本実施形態では、電流狭窄のための絶縁膜としてSiO2膜13を用いているが、絶縁膜材料として、ZrO、TiO2などを用いても構わない。 In the nitride semiconductor laser device as shown in FIG. 1, the p-side electrode 14 is only Mo / Au, Mo / Pt / Au, or Au single layer from the side close to the nitride semiconductor growth layer 11. Formed from. In this embodiment, the SiO 2 film 13 is used as an insulating film for current confinement. However, ZrO, TiO 2 or the like may be used as an insulating film material.

このような窒化物半導体レーザ素子において、掘り込み領域16における窒化物半導体
薄膜の成長過程と丘上に成長した窒化物半導体薄膜の平坦性との相関について、以下に説明する。
In such a nitride semiconductor laser device, the correlation between the growth process of the nitride semiconductor thin film in the digging region 16 and the flatness of the nitride semiconductor thin film grown on the hill will be described below.

掘り込み領域16が形成された加工基板40に対して、エピタキシャル成長を開始させると、図4(a)に示すように、丘の上面部43と、掘り込み領域16内の側面部44及び底面部45とに、窒化物半導体薄膜がそれぞれ、上面成長部41、掘り込み領域内成長部42として成長する。尚、窒化物半導体薄膜を成長させる前の加工基板40に形成された掘り込み領域16の開口幅をX、深さをYとする。又、丘の上面部43の表面上から表面と平行に延長した線を掘り込み領域境界線46とする。このとき、更に、掘り込み領域16において、側面部44と底面部45と掘り込み領域境界線46で囲まれた部分の断面積をAとする。即ち、断面積Aの値は、X×Yと同じ値である。   When epitaxial growth is started with respect to the processed substrate 40 in which the digging region 16 is formed, as shown in FIG. 4A, the top surface portion 43 of the hill, the side surface portion 44 and the bottom surface portion in the digging region 16 45, the nitride semiconductor thin film grows as an upper surface growth portion 41 and a digging region growth portion 42, respectively. The opening width of the digging region 16 formed in the processed substrate 40 before growing the nitride semiconductor thin film is X, and the depth is Y. Further, a line extending in parallel with the surface from the surface of the upper surface portion 43 of the hill is set as a digging region boundary line 46. At this time, in the digging region 16, A is a cross-sectional area of a portion surrounded by the side surface portion 44, the bottom surface portion 45, and the digging region boundary line 46. That is, the value of the cross-sectional area A is the same value as X × Y.

エピタキシャル成長を始めた初期段階では、図4(a)に示すように、丘の上面部43表面に窒化物半導体薄膜が成長した上面成長部41と、掘り込み領域16内の側面部44及び底面部45に窒化物半導体薄膜が成長した掘り込み領域内成長部42とが、分離している。又、窒化物半導体薄膜の成長が進行していくと、図4(b)に示すように、丘の上面部43上に成長した上面成長部41と、掘り込み領域16において成長した掘り込み領域内成長部42とが、成長部47を介して、結合してしまう。尚、このように掘り込み領域16より成長する掘り込み領域内成長部42の断面積をBとし、上述した断面積Aに対する断面積Bの割合(%)をCとし、掘り込み領域16における窒化物半導体薄膜の埋め込み具合を表すものとする。   At the initial stage when the epitaxial growth is started, as shown in FIG. 4A, a top surface growth portion 41 in which a nitride semiconductor thin film is grown on the surface of the top surface portion 43 of the hill, a side surface portion 44 and a bottom surface portion in the digging region 16. 45 is separated from the growth portion 42 in the digging region where the nitride semiconductor thin film is grown. Further, as the growth of the nitride semiconductor thin film proceeds, as shown in FIG. 4B, the upper surface growth portion 41 grown on the upper surface portion 43 of the hill and the digging region grown in the digging region 16. The inner growth part 42 is coupled via the growth part 47. It is to be noted that the cross-sectional area of the in-digging region growing portion 42 that grows from the dug region 16 is B, the ratio (%) of the cross-sectional area B to the cross-sectional area A is C, and the nitriding in the dug region 16 It represents the degree of embedding of the semiconductor thin film.

この埋め込み具合Cは、例えば、図6(a)のように掘りこみ領域16が窒化物半導体薄膜が積層し、掘り込み領域内成長部42によって埋まっている場合においては、成長後の窒化物半導体薄膜の表面が平坦であるか、どうかに関わらず、100%とする。又、図6(b)のように、掘り込み領域16が、積層した窒化物半導体薄膜(掘り込み領域内成長部42)によって完全には埋まっていない場合は、上述した計算方法でCが算出されて、(B/A)×100となる。又、図6(c)のように、上面成長部41の横方向の成長速度が速く、その結果、掘り込み領域16に空洞61を形成した状態で、当該空洞61の上部で窒化物半導体薄膜(上面成長部41)が会合した場合は、窒化物半導体薄膜表面の平坦性が悪くなる。よって、クラック低減の効果が低いので、本実施形態においては含めないものとする。   For example, in the case where the digging region 16 is laminated with a nitride semiconductor thin film and buried by the in-digging region growing portion 42 as shown in FIG. Regardless of whether the surface of the thin film is flat or not, it is 100%. Further, as shown in FIG. 6B, when the digging region 16 is not completely filled with the stacked nitride semiconductor thin film (growing portion 42 in the digging region), C is calculated by the calculation method described above. And (B / A) × 100. Further, as shown in FIG. 6C, the lateral growth rate of the upper surface growth portion 41 is high, and as a result, the nitride semiconductor thin film is formed above the cavity 61 in a state where the cavity 61 is formed in the digging region 16. When (upper surface growth portion 41) is associated, the flatness of the surface of the nitride semiconductor thin film is deteriorated. Therefore, since the effect of reducing cracks is low, it is not included in this embodiment.

又、平坦性の評価方法について、以下に説明する。図1に示す掘り込み領域16を備えた加工基板10に、複数の窒化物半導体薄膜から成る窒化物半導体成長層11を積層することで得られたウエーハを、光学干渉顕微鏡を用いて、リッジ構造を形成するエッチング前のp層厚を測定した。このp層厚のウエーハ面内のばらつきを、平坦性の指標とした。即ち、このときのp層厚の設計値を0.670μmとしてウエーハ面内で20箇所測定し、その平均偏差をσを求めた。この平均偏差σは測定した20箇所の膜厚のばらつき度合いを示し、平均偏差σが大きいと、FFP(Far Field Pattern)、閾値電流、スロープ効率などの窒化物半導体レーザ素子の諸特性のばらつきが大きくなる。この平均偏差σの値は、窒化物半導体レーザ素子の特性のばらつきを抑えるためには0.01以下に抑える必要がある。尚、平均偏差σとは、測定された20箇所の層厚の各々の値と20箇所の層厚の平均値との差の絶対値の総和を、20で割った結果である。   A method for evaluating the flatness will be described below. A wafer obtained by laminating a nitride semiconductor growth layer 11 made of a plurality of nitride semiconductor thin films on a processed substrate 10 having a digging region 16 shown in FIG. 1 is formed into a ridge structure using an optical interference microscope. The p layer thickness before etching to form the film was measured. The variation of the p layer thickness in the wafer plane was used as an index of flatness. That is, the design value of the p-layer thickness at this time was set to 0.670 μm, 20 points were measured on the wafer surface, and σ was obtained as the average deviation. The average deviation σ indicates the degree of variation in the film thickness at the 20 locations measured. If the average deviation σ is large, variations in various characteristics of the nitride semiconductor laser element such as FFP (Far Field Pattern), threshold current, and slope efficiency may occur. growing. The value of this average deviation σ needs to be suppressed to 0.01 or less in order to suppress variations in characteristics of the nitride semiconductor laser element. The average deviation σ is the result of dividing the sum of the absolute values of the differences between the measured values of the layer thickness at the 20 locations and the average value of the layer thickness at the 20 locations by 20.

図5に、掘り込み領域16における窒化物半導体薄膜の埋め込み具合Cと、リッジ構造を形成するエッチング前のp層厚のばらつき度合いを示す平均偏差σとの関係を示す。図5のグラフから、埋め込み具合Cが80%より大きくなるとp層厚の平均偏差σが急激に大きくなり、埋め込み具合Cが80%以下であれば、p層厚の平均偏差σが小さな値に抑えられることが分かった。又、例えば、埋め込み具合Cの値を70%とした窒化物半導体レーザ素子を作製したときは、p層厚の平均偏差が0.0034μmであり、非常に良好な値を示した。   FIG. 5 shows the relationship between the degree of burying of the nitride semiconductor thin film C in the digging region 16 and the average deviation σ indicating the degree of variation in the p-layer thickness before etching for forming the ridge structure. From the graph of FIG. 5, the average deviation σ of the p layer thickness suddenly increases when the embedding degree C is greater than 80%, and the average deviation σ of the p layer thickness is reduced to a small value when the embedding degree C is 80% or less. It turns out that it can be suppressed. Also, for example, when a nitride semiconductor laser device with a filling degree C of 70% was fabricated, the average deviation of the p layer thickness was 0.0034 μm, which was a very good value.

上述の掘り込み領域16の埋め込み具合Cを80%以下に抑える方法として、窒化物半導体薄膜の合計膜厚を制御する方法、掘り込み領域16の開口幅X、深さYを制御する方法などがある。尚、窒化物半導体薄膜の合計膜厚(以下:合計膜厚)は、掘り込み領域16が形成された加工基板10において掘り込み領域16が形成されていない部分の表面から、各種の窒化物半導体薄膜が積層されて形成された窒化物半導体成長層11の表面までの層厚を指す。即ち、レーザーストライプ12(図1参照)を形成した後においては、加工基板10において掘り込み領域16が形成されていない部分の表面から、窒化物半導体成長層11のレーザストライプ部12の表面までの層厚を指す。尚、SiO2膜13やp側電極14は含まない。 As a method for suppressing the burying degree C of the digging region 16 to 80% or less, a method for controlling the total thickness of the nitride semiconductor thin film, a method for controlling the opening width X and the depth Y of the digging region 16, and the like. is there. The total film thickness of the nitride semiconductor thin film (hereinafter referred to as the total film thickness) is various nitride semiconductors from the surface of the portion where the digging region 16 is not formed in the processed substrate 10 where the digging region 16 is formed. It refers to the layer thickness up to the surface of the nitride semiconductor growth layer 11 formed by stacking thin films. That is, after the laser stripe 12 (see FIG. 1) is formed, from the surface of the processed substrate 10 where the digging region 16 is not formed to the surface of the laser stripe portion 12 of the nitride semiconductor growth layer 11. Refers to the layer thickness. The SiO 2 film 13 and the p-side electrode 14 are not included.

このような良好な膜の平坦性を得るためには、掘り込み領域16の開口幅Xが100μmより大きい場合には、掘り込み領域16の底面部45に成長する掘り込み領域内成長部42は、掘り込み領域16が形成されていない丘の上面部43表面に成長する上面成長部41と同じ成長速度で成長し、同じ膜厚となる。よって、合計膜厚が掘り込み領域16の深さYの0.8倍以下であれば、掘り込み領域16の埋め込み具合Cは80%以下となる。   In order to obtain such good film flatness, when the opening width X of the digging region 16 is larger than 100 μm, the digging region growing portion 42 that grows on the bottom surface 45 of the digging region 16 is The upper surface growth part 41 that grows on the surface of the upper surface part 43 of the hill where the digging region 16 is not formed grows at the same growth rate and has the same film thickness. Therefore, if the total film thickness is 0.8 times or less the depth Y of the digging region 16, the burying degree C of the digging region 16 is 80% or less.

又、掘り込み領域16の開口幅Xが、2μm以上30μm以下の場合は、掘り込み領域16の開口部が狭いために、窒化物半導体薄膜の原料となる原子・分子が掘り込み領域16内に十分に入り込むことができない。このため、掘り込み領域16の底面部45における掘り込み領域内成長部42の成長速度は、掘り込み領域16が形成されていない丘の上面部43表面における上面成長部41の成長速度よりも小さな値をとり、膜厚も丘の上面部43表面における上面成長部41より小さな値となる。よって、合計膜厚が掘り込み領域16の深さYの3倍以下であれば、掘り込み領域16の埋め込み具合Cは80%以下となる。   When the opening width X of the digging region 16 is 2 μm or more and 30 μm or less, since the opening of the digging region 16 is narrow, atoms / molecules that are the raw material of the nitride semiconductor thin film are in the digging region 16. I can't get enough. For this reason, the growth rate of the in-digging region growth portion 42 in the bottom surface portion 45 of the digging region 16 is smaller than the growth rate of the top surface growth portion 41 on the surface of the upper surface portion 43 of the hill where the digging region 16 is not formed. The film thickness is also smaller than that of the upper surface growing portion 41 on the surface of the upper surface portion 43 of the hill. Therefore, if the total film thickness is three times or less the depth Y of the digging region 16, the burying degree C of the digging region 16 is 80% or less.

又、掘り込み領域16の開口幅Xが、30μmより大きく100μm以下の場合は、Xが上述した2つの領域の間の値をとり、合計膜厚が掘り込み領域16の深さYの2倍以下であれば、掘り込み領域16の埋め込み具合Cは80%以下となる。尚、掘り込み領域16の開口幅Xが、2μmより小さいと、図6(c)のような状態になり、好ましくない。よって、本実施形態では掘り込み領域16の開口幅Xが2μm以上とする。   When the opening width X of the digging region 16 is greater than 30 μm and 100 μm or less, X takes a value between the two regions described above, and the total film thickness is twice the depth Y of the digging region 16. If it is below, the embedding degree C of the digging area | region 16 will be 80% or less. If the opening width X of the digging region 16 is smaller than 2 μm, the state shown in FIG. Therefore, in this embodiment, the opening width X of the digging region 16 is 2 μm or more.

又、このような掘り込み領域16が形成された加工基板10上に各種の窒化物半導体薄膜から成る窒化物半導体成長層11を積層し、クラックについて評価したところ、埋め込み具合Cが80%以下での膜中のクラック密度が0本/cm2に対し、埋め込み具合Cが80%以上で3〜4本/cm2、埋め込み具合Cが100%では略10本/cm2であった。即ち、上述のようにして埋め込み具合Cを80%以下にすることで、p層厚のばらつきが抑えられ窒化物半導体薄膜の平坦性が良好で、更に、クラックの発生が抑えられた窒化物半導体レーザ素子が作製できる。 Further, when a nitride semiconductor growth layer 11 made of various nitride semiconductor thin films is laminated on the processed substrate 10 in which the digging region 16 is formed and evaluated for cracks, the burying degree C is 80% or less. to the crack density in the film 0 present / cm 2, the embedding degree C is 3 to 4 with 80% / cm 2, and embedding the degree C is approximately 100% ten / cm 2. That is, by setting the filling degree C to 80% or less as described above, the nitride semiconductor thin film in which the variation in p layer thickness is suppressed, the flatness of the nitride semiconductor thin film is good, and the occurrence of cracks is further suppressed. A laser element can be manufactured.

このようにして作製した窒化物半導体レーザ素子を、個々のチップに分割する。チップ分割に先立って、まず、ウエーハを劈開し、共振器端面を形成する。以下に図面を参照にして説明する。図7(b)は、[11−20]方向(図1参照)と平行な方向にウエーハを劈開することで共振器端面を形成し、バー形状にしたものの概略断面図の一部であり、図7(a)は、その上面図である。   The nitride semiconductor laser device thus manufactured is divided into individual chips. Prior to chip division, the wafer is first cleaved to form the resonator end face. This will be described below with reference to the drawings. FIG. 7 (b) is a part of a schematic cross-sectional view of a resonator end face formed by cleaving the wafer in a direction parallel to the [11-20] direction (see FIG. 1), and having a bar shape. FIG. 7A is a top view thereof.

掘り込み領域16が形成された加工基板10上に窒化物半導体成長層11が積層され、更に、その表面にSiO2膜13などの絶縁膜とp側電極14(図1参照)から成るp側電極パッド70が形成されている。このp側電極パッド70上でワイヤーボンディングが実施され、p側電極パッド70の厚さは通常、100nmから1μm程度である。尚、窒化物半導体成長層11内に電流狭窄層を持ち、この層で電流狭窄を行う「埋め込み型電流狭窄レーザ」では、p側電極14のみがp側電極パッド70となる。又、p側電極パッド70の表面には凸型のストライプ17が備えられているとともに、加工基板10の裏面にはn側電極15が形成されている。図7に示すように、p側電極パッド70の両端それぞれから、各両端に隣接する掘り込み領域16の端部までの距離を、それぞれ、M、Nとする。 A nitride semiconductor growth layer 11 is laminated on the processed substrate 10 in which the digging region 16 is formed, and further, a p-side comprising an insulating film such as a SiO 2 film 13 and a p-side electrode 14 (see FIG. 1) on the surface thereof. An electrode pad 70 is formed. Wire bonding is performed on the p-side electrode pad 70, and the thickness of the p-side electrode pad 70 is usually about 100 nm to 1 μm. In the “embedded current confinement laser” that has a current confinement layer in the nitride semiconductor growth layer 11 and performs current confinement in this layer, only the p-side electrode 14 becomes the p-side electrode pad 70. Further, a convex stripe 17 is provided on the surface of the p-side electrode pad 70, and an n-side electrode 15 is formed on the back surface of the processed substrate 10. As shown in FIG. 7, the distances from both ends of the p-side electrode pad 70 to the ends of the digging region 16 adjacent to both ends are M and N, respectively.

又、p側電極パッド70は、図7のように、掘り込み領域16上に形成されない。これは、掘り込み領域16上では、窒化物半導体成長層11の表面が平坦でないため、その表面にSiO2などの絶縁膜を形成した場合、クラック、貫通転位、穴、部分的に膜厚の薄い部分、などが存在し、掘り込み領域16以外の他の領域と比較して、絶縁性が低く、リーク電流が流れるためである。 Further, the p-side electrode pad 70 is not formed on the digging region 16 as shown in FIG. This is because, since the surface of the nitride semiconductor growth layer 11 is not flat on the digging region 16, when an insulating film such as SiO 2 is formed on the surface, there are cracks, threading dislocations, holes, and a partial thickness. This is because there are thin portions and the like, and the insulating property is low as compared with other regions other than the digging region 16, and a leak current flows.

又、掘り込み領域16が埋まりきった状態で、目視で溝又は窪みが確認されなくても、掘り込み領域16では、掘り込み領域16が窒化物半導体薄膜を積層することで埋まっていく過程において、掘り込み領域16中の窒化物半導体薄膜中に欠陥、転位、クラックなどが発生する。このため、掘り込み領域16における窒化物半導体成長層11表面にSiO2などを形成した場合、絶縁性が低くなる。そのため、掘り込み領域16や窪み上にp側電極パッド70を形成した場合、その領域で自然放出光が確認されることがある。尚、この自然放出光は窒化物半導体レーザ素子内にリーク電流が流れたときに発生する。そして、この自然放出光は、掘り込み領域16の端から5μm以上離してp側電極パッド70を形成した場合は、レーザーストライプ12(図1参照)の領域以外からの発光は見られなかった。よって、掘り込み領域16の端部からp側電極パッド70の両端までの距離、M、Nは、それぞれ、5μm以上であることが好ましい。 Further, in the state where the digging region 16 is buried, the digging region 16 is buried by stacking the nitride semiconductor thin film even if the groove or the depression is not visually confirmed. Defects, dislocations, cracks and the like are generated in the nitride semiconductor thin film in the digging region 16. For this reason, when SiO 2 or the like is formed on the surface of the nitride semiconductor growth layer 11 in the digging region 16, the insulating property is lowered. Therefore, when the p-side electrode pad 70 is formed on the digging region 16 or the depression, spontaneous emission light may be confirmed in that region. The spontaneous emission light is generated when a leak current flows in the nitride semiconductor laser element. Then, when the p-side electrode pad 70 was formed at a distance of 5 μm or more from the end of the digging region 16, the spontaneous emission light was not emitted from other than the region of the laser stripe 12 (see FIG. 1). Therefore, the distances M and N from the end of the digging region 16 to both ends of the p-side electrode pad 70 are preferably 5 μm or more, respectively.

又、本実施形態では、窒化物半導体成長層11上にSiO2などの絶縁膜を用いて電流狭窄をするリッジストライプ型レーザに関して説明してきたが、これに限定されるものではなく、窒化物半導体成長層11の内部に電流狭窄層をもつVSIS(V-channeled Substrate Inner Stripe)型レーザなどでも構わない。このようなレーザは窒化物半導体成長層11の表面に電流狭窄のための絶縁膜がなく、p側電極パッド70はp側電極14のみから成る。尚、本明細書において電極パッドとは、絶縁膜上の電極パッド、もしくは電極自体を指す。このようなレーザにおいても、掘り込み領域16にp側電極パッド70を形成した場合、リッジストライプ型レーザと同様、大きなリーク電流が発生し、窒化物半導体レーザ素子の特性が悪化し、レーザ発振することができなかった。これは、掘り込み領域16の上部にある電流狭窄層の結晶性が悪化したことが原因と考えられる。よって、VSIS型レーザのようなレーザにおいても、掘り込み領域16の端部からp側電極パッド70の両端までの距離、M、Nは5μm以上であることが好ましい。 Further, in the present embodiment, the ridge stripe type laser that performs current confinement using an insulating film such as SiO 2 on the nitride semiconductor growth layer 11 has been described. However, the present invention is not limited to this. A VSIS (V-channeled Substrate Inner Stripe) type laser having a current confinement layer inside the growth layer 11 may be used. Such a laser does not have an insulating film for current confinement on the surface of the nitride semiconductor growth layer 11, and the p-side electrode pad 70 comprises only the p-side electrode 14. In this specification, an electrode pad refers to an electrode pad on an insulating film or the electrode itself. Even in such a laser, when the p-side electrode pad 70 is formed in the digging region 16, a large leak current is generated as in the ridge stripe type laser, the characteristics of the nitride semiconductor laser device deteriorate, and laser oscillation occurs. I couldn't. This is presumably because the crystallinity of the current confinement layer above the digging region 16 has deteriorated. Therefore, even in a laser such as a VSIS type laser, the distances M and N from the end of the digging region 16 to both ends of the p-side electrode pad 70 are preferably 5 μm or more.

尚、本実施形態では、加工基板10としてn型GaNを用い、窒化物半導体成長層11表面に形成する電極パッドをp側電極パッドとしたが、これに限定されるものではなく、加工基板10としてp型半導体材料を用い、窒化物半導体成長層11の表面がn型の窒化物半導体薄膜で構成され、その表面に形成する電極パッドをn側電極パッドとした構成の窒化物半導体レーザ素子でも構わない。   In this embodiment, n-type GaN is used as the processed substrate 10 and the electrode pad formed on the surface of the nitride semiconductor growth layer 11 is the p-side electrode pad. However, the present invention is not limited to this, and the processed substrate 10 Also, a nitride semiconductor laser device having a structure in which a p-type semiconductor material is used, the surface of the nitride semiconductor growth layer 11 is composed of an n-type nitride semiconductor thin film, and an electrode pad formed on the surface is an n-side electrode pad. I do not care.

又、窒化物半導体レーザ素子の構造などにもよるが、ワイヤーボンディングを実施する場合、ワイヤ先端のボール部分の直径が略80μmであるため、p側電極パッド70の幅は80μm以上、必要である。よって、掘り込み領域16の周期Tは、T≧{掘り込む領域16の開口幅X(2μm以上)+p側電極パッド70の幅(80μm以上)+10μm(p電極パッド70の両端と掘り込み領域16の端部の距離M、Nの和の最小値)}を満たす必要がある。又、Tの値が4mmより大きくなると、積層した窒化物半導体薄膜内にクラックが発生しやすくなるので、掘り込み領域16の周期Tの値は4mm以下が好ましく、よって、掘り込み領域16の周期Tは92μm以上4mm以下が好ましい。   Although depending on the structure of the nitride semiconductor laser element and the like, when wire bonding is performed, the diameter of the ball portion at the tip of the wire is approximately 80 μm, so the width of the p-side electrode pad 70 is required to be 80 μm or more. . Therefore, the period T of the digging region 16 is T ≧ {the opening width X of the digging region 16 (2 μm or more) + the width of the p-side electrode pad 70 (80 μm or more) +10 μm (both ends of the p electrode pad 70 and the digging region 16 The minimum value of the sum of the distances M and N at the end of Further, if the value of T is larger than 4 mm, cracks are likely to occur in the laminated nitride semiconductor thin film. Therefore, the value of the period T of the digging region 16 is preferably 4 mm or less. T is preferably 92 μm or more and 4 mm or less.

又、図7のようにバー形状に分割された加工基板10上に作製された複数の窒化物半導体レーザ素子を、個々のチップに分割する。以下にチップ分割について、図を参照して説明する。   Further, as shown in FIG. 7, a plurality of nitride semiconductor laser elements fabricated on the processed substrate 10 divided into bar shapes are divided into individual chips. Hereinafter, chip division will be described with reference to the drawings.

図7にチップ分割箇所71、72を示す。チップ分割箇所71、72で、n側電極15側又は窒化物半導体成長層11側から、ダイヤモンドペンなどを用いてスクライビングを実施する。このスクライビングされたライン(以下スクライブライン)に先端形状が鋭角的な刃を当て、ブレーキング装置を用いて圧力を加えて押し割る。又、スクライブラインの位置については、掘り込み領域16の中心にあるのが好ましい。しかしながら、本実施形態では、上述したように掘り込み領域16の埋め込み具合Cが80%以下であり、掘り込み領域16は完全には埋もり切らず、溝が形成されており、その溝がチップ分割する際のガイドとなる。このため、スクライブラインの位置が掘り込み領域16の中心からずれていても、掘り込み領域16内であれば、チッピングや意図しない方向への分割などは、起こらない。   FIG. 7 shows chip division locations 71 and 72. Scribing is performed at the chip division locations 71 and 72 from the n-side electrode 15 side or the nitride semiconductor growth layer 11 side using a diamond pen or the like. A sharp blade with a sharp tip shape is applied to the scribed line (hereinafter referred to as a scribe line), and the pressure is applied using a braking device to be cracked. The position of the scribe line is preferably at the center of the digging region 16. However, in the present embodiment, as described above, the burying degree C of the digging region 16 is 80% or less, the digging region 16 is not completely buried, and a groove is formed. It becomes a guide when dividing. For this reason, even if the position of the scribe line is deviated from the center of the digging region 16, chipping or division in an unintended direction does not occur within the digging region 16.

又、スクライブラインの位置が掘り込み領域16からはずれている場合においても、チップ分割する際、割れる方向がスクライブラインから離れ、意図しない方向に割れが進行しても、隣接する掘り込み領域16に到達すると、掘り込み領域16内の溝に沿って割れが進むため、隣接する窒化物半導体レーザ素子まで破壊することがない。このように分割部分が掘り込み領域16から外に広がっていかないのは、掘り込み領域16内に積層した窒化物半導体薄膜の結晶性や面方位などが、掘り込まれていない領域上の平坦な部分に成長した窒化物半導体薄膜とは、異なるためであると考えられる。   Further, even when the position of the scribe line is deviated from the digging area 16, even when the chip is divided, the breaking direction is away from the scribe line, and even if the crack progresses in an unintended direction, the adjacent digging area 16 When it reaches, the crack advances along the groove in the digging region 16, so that the adjacent nitride semiconductor laser element is not broken. The reason why the divided portions do not spread outward from the digging region 16 is that the crystallinity and the plane orientation of the nitride semiconductor thin film stacked in the digging region 16 are flat on the undigged region. This is considered to be because it is different from the nitride semiconductor thin film grown on the portion.

又、本実施形態において、図7に示すように、隣接する2つの掘り込み領域に挟まれた掘り込まれていない領域である丘の上に1つの窒化物半導体レーザ素子を作製するのが好ましいが、これに限定されるものではなく、隣接する2つの掘り込み領域に挟まれた掘り込まれていない領域である丘の上に2つ以上の窒化物半導体レーザ素子を作製しても構わない。   In the present embodiment, as shown in FIG. 7, it is preferable to manufacture one nitride semiconductor laser element on a hill that is an unexcavated region sandwiched between two adjacent excavation regions. However, the present invention is not limited to this, and two or more nitride semiconductor laser elements may be fabricated on a hill that is an undigged region sandwiched between two adjacent dug regions. .

又、スクライビング法について、図8に示すように、チップ分割箇所82、83において、バーに形成された掘り込み領域16の共振器端面側になる端部のみをスクライビングし、当該端部のみにスクライブライン80を形成しても構わないし、スクライブラインを破線状にして、スクライブライン81を形成しても構わない。このようにスクライビングを実施しても、歩留まり良くチップ分割できる。又、スクライブラインを実線状にしても(図示せず)、構わない。   As for the scribing method, as shown in FIG. 8, at the chip division points 82 and 83, only the end portion of the digging region 16 formed in the bar on the resonator end face side is scribed, and only the end portion is scribed. The line 80 may be formed, or the scribe line 81 may be formed by making the scribe line a broken line. Even if scribing is performed in this manner, chips can be divided with a high yield. The scribe line may be a solid line (not shown).

このようにしてチップ分割を実施すると、図9のように個々の窒化物半導体レーザ素子が得られる。本実施形態におけるチップ分割の方法は、掘り込み領域16が窒化物半導体薄膜を積層した後も完全には埋め込まれず、掘り込み領域16内に形成された溝を利用しており、チップ分割工程で新たに分割のために溝を形成する従来の方法と比べて、窒化物半導体薄膜に与えるダメージが抑えられ、窒化物半導体レーザ素子の特性が劣化することなく、歩留まり良くチップ分割できる。   When chip division is performed in this manner, individual nitride semiconductor laser elements are obtained as shown in FIG. The chip dividing method according to the present embodiment uses the grooves formed in the digging region 16 because the digging region 16 is not completely embedded even after the nitride semiconductor thin film is stacked, and the chip dividing step is performed. Compared with the conventional method of newly forming a groove for division, the damage to the nitride semiconductor thin film is suppressed, and the chip can be divided with high yield without deteriorating the characteristics of the nitride semiconductor laser device.

更に、図10ように、2本のストライプ状の凹部106を作製し、その2本のストライプに挟まれてた平坦な領域で、ウエーハの裏面側、又は窒化物半導体成長層11(図1参照)側をスクライブングすることによりチップを分割しても構わない。このような構造にすると、チップ分割の際、意図しない方向に割れた場合においても、両側にある凹部106により、分割される部分がその外側に外れる事が無く、隣接する窒化物半導体レーザ素子を破損することが無い。即ち、凹部106部分でスクライビングを実施しなくても、図10に示すチップ分割箇所100、101ように、凹部106で挟まれた平坦な領域でスクライビングをすることによって、歩留まり良くチップ分割ができる。又、形成されるスクライビングラインは、図10に示す破線状のスクライブライン102、共振器端面側になる端部のみがスクライビングされたスクライブライン103、実線状のスクライブライン104、一部分はスクライビングをしていない実線状のスクライブライン105、のいずれでも構わない。   Further, as shown in FIG. 10, two stripe-shaped recesses 106 are formed, and in the flat region sandwiched between the two stripes, the rear surface side of the wafer or the nitride semiconductor growth layer 11 (see FIG. 1). ) Side may be divided by scribing. With such a structure, even when the chip is divided in an unintended direction, the adjacent portions of the nitride semiconductor laser element can be separated from each other by the concave portions 106 on both sides without being separated from the outside. There is no damage. That is, even if scribing is not performed in the concave portion 106, chip division can be performed with high yield by scribing in a flat region sandwiched between the concave portions 106 as in the chip dividing portions 100 and 101 shown in FIG. In addition, the scribe line formed is a scribe line 102 shown in FIG. 10, a scribe line 103 in which only the end on the resonator end face side is scribed, a solid scribe line 104, and a part is scribed. Any solid line scribe line 105 may be used.

本発明の実施形態における窒化物半導体レーザ素子の概略図である。It is the schematic of the nitride semiconductor laser element in embodiment of this invention. 様々な形状の掘り込み領域が形成された加工基板の概略断面図である。It is a schematic sectional drawing of the process board | substrate with which the digging area | region of various shapes was formed. 本発明の実施形態における加工基板の概略図である。It is the schematic of the process board | substrate in embodiment of this invention. 本発明の実施形態における掘り込み領域の埋め込み具合Cの説明図である。It is explanatory drawing of the embedding condition C of the digging area | region in embodiment of this invention. 埋め込み具合Cとp層厚の平均偏差σの相関図である。FIG. 5 is a correlation diagram between an embedding condition C and an average deviation σ of p layer thickness. 埋め込み領域の埋め込み具合の説明図である。It is explanatory drawing of the embedding condition of the embedding area. 本発明の実施形態におけるバー形状に分割された窒化物半導体基板の概略図である。It is the schematic of the nitride semiconductor substrate divided | segmented into the bar shape in embodiment of this invention. 本発明の実施形態における窒化物半導体レーザ素子のチップ分割の説明図である。It is explanatory drawing of the chip | tip division | segmentation of the nitride semiconductor laser element in embodiment of this invention. 本発明の実施形態におけるチップ分割された窒化物半導体レーザ素子の概略断面図である。1 is a schematic cross-sectional view of a nitride semiconductor laser element divided into chips according to an embodiment of the present invention. 本発明の実施形態における窒化物半導体レーザ素子のチップ分割の説明図である。It is explanatory drawing of the chip | tip division | segmentation of the nitride semiconductor laser element in embodiment of this invention. 従来の加工基板上に窒化物半導体成長層を積層させたウエーハの概略図である。It is the schematic of the wafer which laminated | stacked the nitride semiconductor growth layer on the conventional process board | substrate. 窒化物半導体成長層の概略断面図である。It is a schematic sectional drawing of a nitride semiconductor growth layer. 従来の加工基板上に窒化物半導体成長層を積層させたウエーハの表面段差プロット図である。It is the surface level | step difference plot figure of the wafer which laminated | stacked the nitride semiconductor growth layer on the conventional process board | substrate. 平坦性悪化のモデルを説明する説明図である。It is explanatory drawing explaining the model of flatness deterioration.

符号の説明Explanation of symbols

10 加工基板
11 窒化物半導体成長層
12 レーザストライプ
13 SiO2
14 p側電極
15 n側電極
16 掘り込み領域
40 加工基板
41 上面成長部
42 掘り込み領域内成長部
43 丘の上面部
44 側面部
45 底面部
46 掘り込み領域境界線
47 成長部
61 空洞
70 p側電極パッド
71 チップ分割箇所
72 チップ分割箇所
80 スクライブライン
81 スクライブライン
82 チップ分割箇所
83 チップ分割箇所
100 チップ分割箇所
101 チップ分割箇所
102 スクライブライン
103 スクライブライン
104 スクライブライン
105 スクライブライン
106 凹部
120 n型GaN層
121 n型Al0.062Ga0.938N第1クラッド層
122 n型Al0.1Ga0.9N第2クラッド層
123 n型Al0.062Ga0.938N第3クラッド層
124 n型GaNガイド層
125 多重量子井戸活性層
126 p型Al0.3Ga0.7N蒸発防止層
127 p型GaNガイド層
128 p型Al0.062Ga0.938Nクラッド層
129 p型GaNコンタクト層
141 上面成長部
142 底面成長部
143 丘の上面部
144 底面部
145 成長部
10 processed substrate 11 nitride semiconductor growth layer 12 the laser stripe 13 SiO 2 film 14 p-side electrode 15 n-side electrode 16 engraved regions 40 working substrate 41 upper surface growth portions 42 dug in the region growing portion 43 upper surface 44 side of the hill 45 bottom surface portion 46 digging region boundary line 47 growth portion 61 cavity 70 p-side electrode pad 71 chip division location 72 chip division location 80 scribe line 81 scribe line 82 chip division location 83 chip division location 100 chip division location 101 chip division location 102 Scribe line 103 Scribe line 104 Scribe line 105 Scribe line 106 Recess 120 N-type GaN layer 121 n-type Al 0.062 Ga 0.938 N first cladding layer 122 n-type Al 0.1 Ga 0.9 N second cladding layer 123 n-type Al 0.062 G a 0.938 N third clad layer 124 n-type GaN guide layer 125 multiple quantum well active layer 126 p-type Al 0.3 Ga 0.7 N evaporation prevention layer 127 p-type GaN guide layer 128 p-type Al 0.062 Ga 0.938 N clad layer 129 p-type GaN Contact layer 141 Top surface growth part 142 Bottom surface growth part 143 Hill top surface part 144 Bottom surface part 145 Growth part

Claims (17)

少なくとも表面の一部が窒化物半導体である窒化物半導体基板又は当該窒化物半導体基板上に窒化物半導体薄膜を積層した基板に、少なくとも1つの凹部からなる掘り込み領域と掘りこまれていない領域である丘部を形成して加工基板を作製する第1ステップと、前記加工基板が備える掘り込み領域と前記丘部表面双方に、複数の窒化物半導体薄膜からなる窒化物半導体積層部を積層する第2ステップとを、備えた窒化物半導体素子の製造方法において、
前記第1ステップ及び第2ステップにおいて、
前記凹部の延在する方向に対して垂直な面で切り取った前記凹部の断面部分と前記丘部表面から伸張する前記丘部表面に平行な線とによって囲まれる領域の断面積をAとするとともに、
前記凹部に積層された前記窒化物半導体薄膜の占める断面積をBとし、
前記窒化物半導体薄膜による前記凹部の埋め込み具合B/Aを、0.8以下とすることを特徴とする窒化物半導体素子の製造方法。
In a non-excavated region and an unexcavated region consisting of at least one recess in a nitride semiconductor substrate in which at least a part of the surface is a nitride semiconductor or a substrate in which a nitride semiconductor thin film is laminated on the nitride semiconductor substrate A first step of forming a certain hill portion to produce a processed substrate; and a step of laminating a nitride semiconductor multilayer portion composed of a plurality of nitride semiconductor thin films on both the digging region provided on the processed substrate and the hill surface. In a method for manufacturing a nitride semiconductor device comprising two steps,
In the first step and the second step,
A is a cross-sectional area of a region surrounded by a cross-sectional portion of the concave portion cut by a plane perpendicular to the extending direction of the concave portion and a line parallel to the hill surface extending from the hill surface. ,
The cross-sectional area occupied by the nitride semiconductor thin film stacked in the recess is B,
A method of manufacturing a nitride semiconductor device, wherein a degree B / A of embedding the recess by the nitride semiconductor thin film is 0.8 or less.
前記第1ステップにおいて、
前記掘り込み領域において、開口幅が100μmより大きい前記凹部を形成し、
前記第2ステップにおいて、
前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの0.8倍以下とすることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。
In the first step,
In the digging region, forming the concave portion having an opening width larger than 100 μm,
In the second step,
2. The nitride semiconductor according to claim 1, wherein a total film thickness that is a thickness from the hill surface to the nitride semiconductor multilayer surface is 0.8 times or less of a depth of the concave portion. Device manufacturing method.
前記第1ステップにおいて、
前記掘り込み領域において、開口部幅が30μmより大きく100μm以下である前記凹部を形成し、
前記第2ステップにおいて、
前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの2倍以下とすることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。
In the first step,
In the digging region, forming the concave portion whose opening width is larger than 30 μm and not larger than 100 μm,
In the second step,
2. The nitride semiconductor element according to claim 1, wherein a total film thickness that is a thickness from the hill surface to the nitride semiconductor multilayer surface is not more than twice the depth of the concave portion. Production method.
前記第1ステップにおいて、
前記掘り込み領域において、開口部幅が2μm以上30μm以下である前記凹部を形成し、
前記第2ステップにおいて、
前記丘部表面から前記窒化物半導体積層部表面までの厚さである合計膜厚を、前記凹部の深さの3倍以下とすることを特徴とする請求項1に記載の窒化物半導体素子の製造方法。
In the first step,
In the digging region, forming the concave portion having an opening width of 2 μm or more and 30 μm or less,
In the second step,
2. The nitride semiconductor element according to claim 1, wherein a total film thickness that is a thickness from the surface of the hill portion to the surface of the nitride semiconductor stacked portion is not more than three times the depth of the concave portion. Production method.
前記第2ステップで前記加工基板表面に積層された前記窒化物半導体積層部上に外部との電気的接続を行うワイヤボンディングを実施するための電極パッドを形成して前記基板上に複数の窒化物半導体素子を形成する第3ステップを備えた窒化物半導体素子の製造方法において、
前記第3ステップにおいて、前記掘り込み領域の上部に前記電極パッドを形成しないことを特徴とする請求項1〜請求項4のいずれかに記載の窒化物半導体素子の製造方法。
A plurality of nitrides are formed on the substrate by forming electrode pads for performing wire bonding for electrical connection with the outside on the nitride semiconductor laminated portion laminated on the processed substrate surface in the second step. In a method for manufacturing a nitride semiconductor device comprising a third step of forming a semiconductor device,
5. The method for manufacturing a nitride semiconductor device according to claim 1, wherein, in the third step, the electrode pad is not formed above the digging region. 6.
前記第3ステップにおいて、前記電極パッドを前記掘り込み領域の端から5μm以上離して形成することを特徴とする請求項5に記載の窒化物半導体素子の製造方法。   6. The method of manufacturing a nitride semiconductor device according to claim 5, wherein, in the third step, the electrode pad is formed at a distance of 5 [mu] m or more from an end of the digging region. 前記第1ステップにおいて、
前記丘部の幅を92μm以上4mm以下とすることを特徴とする請求項1〜請求項6のいずれかに記載の窒化物半導体素子の製造方法。
In the first step,
The method for manufacturing a nitride semiconductor device according to any one of claims 1 to 6, wherein a width of the hill portion is set to 92 µm or more and 4 mm or less.
2つの隣接する前記掘り込み領域に挟まれた前記丘部に、1つの前記窒化物半導体素子を形成することを特徴とする請求項1〜請求項7のいずれかに記載の窒化物半導体素子の製造方法。   The nitride semiconductor element according to claim 1, wherein one nitride semiconductor element is formed in the hill portion sandwiched between two adjacent digging regions. Production method. 2つの隣接する前記掘り込み領域に挟まれた前記丘部に、複数の前記窒化物半導体素子を形成することを特徴とする請求項1〜請求項7のいずれかに記載の窒化物半導体素子の製造方法。   The nitride semiconductor element according to any one of claims 1 to 7, wherein a plurality of the nitride semiconductor elements are formed in the hill portion sandwiched between two adjacent digging regions. Production method. 前記加工基板の前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側又は表面側をスクライビングして、チップ分割を実施することを特徴とする請求項1〜請求項8のいずれかに記載の窒化物半導体素子の製造方法。   9. The chip division is performed by scribing the back surface side or the front surface side of the nitride semiconductor substrate which is a portion immediately below the digging region of the processed substrate. The manufacturing method of the nitride semiconductor element of description. 前記加工基板を窒化物半導体素子の前記掘り込み領域の延在する第1方向と垂直な方向で劈開し複数の前記窒化物半導体素子が搭載されたバーを形成する第4ステップと、作製された前記バーを前記第1方向と平行な方向で分割することで前記バー上の前記窒化物半導体素子を個々のチップにチップ分割する第5ステップとを、
備え、
前記第5ステップにおいて、
前記掘り込み領域に積層された前記窒化物半導体積層部表面又は前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側をスクライビングして、前記第1方向と平行なスクライブラインを形成した後、前記チップ分割を実施することを特徴とする請求項1〜請求項8のいずれかに記載の窒化物半導体素子の製造方法。
A fourth step of cleaving the processed substrate in a direction perpendicular to the first direction in which the digging region of the nitride semiconductor element extends to form a bar on which the plurality of nitride semiconductor elements are mounted; A fifth step of dividing the nitride semiconductor device on the bar into individual chips by dividing the bar in a direction parallel to the first direction;
Prepared,
In the fifth step,
A scribe line parallel to the first direction was formed by scribing the surface of the nitride semiconductor laminated portion laminated in the digging region or the back side of the nitride semiconductor substrate that is directly below the digging region. 9. The method for manufacturing a nitride semiconductor device according to claim 1, wherein the chip division is performed later.
前記第4ステップと前記第5ステップを備えるとともに、
前記第5ステップにおいて、
前記掘り込み領域に積層された前記窒化物半導体積層部表面又は前記掘り込み領域の直下部分となる前記窒化物半導体基板の裏面側と、前記丘部に積層された前記窒化物半導体積層部表面又は前記丘部の直下部分となる前記窒化物半導体基板の裏面側とを、スクライビングして前記チップ分割を実施することを特徴とする請求項9に記載の窒化物半導体素子の製造方法。
While comprising the fourth step and the fifth step,
In the fifth step,
A surface of the nitride semiconductor laminated portion laminated in the digging region or a back surface side of the nitride semiconductor substrate which is a portion immediately below the digging region; and a surface of the nitride semiconductor laminated portion laminated in the hill portion or The method for manufacturing a nitride semiconductor device according to claim 9, wherein the chip division is performed by scribing a back surface side of the nitride semiconductor substrate that is directly below the hill portion.
前記第4ステップと前記第5ステップを備えるとともに、
前記第5ステップにおいて、
前記スクライブラインを、実線状のスクライブラインとして前記バーの端から端まで形成することを特徴とする請求項10〜請求項12のいずれかに記載の窒化物半導体素子の製造方法。
While comprising the fourth step and the fifth step,
In the fifth step,
13. The method for manufacturing a nitride semiconductor device according to claim 10, wherein the scribe line is formed as a solid line scribe line from end to end of the bar.
前記第4ステップと前記第5ステップを備えるとともに、
前記第5ステップにおいて、
前記スクライブラインを、実線状のスクライブラインとして前記バーの一部分に形成することを特徴とする請求項10〜請求項12のいずれかに記載の窒化物半導体素子の製造方法。
While comprising the fourth step and the fifth step,
In the fifth step,
13. The method for manufacturing a nitride semiconductor device according to claim 10, wherein the scribe line is formed as a solid line scribe line in a part of the bar.
前記第4ステップと前記第5ステップを備えるとともに、
前記第5ステップにおいて、
前記スクライブラインを、破線状のスクライブラインとして前記バーの端から端まで形成することを特徴とする請求項10〜請求項12のいずれかに記載の窒化物半導体素子の製造方法。
While comprising the fourth step and the fifth step,
In the fifth step,
The method of manufacturing a nitride semiconductor device according to any one of claims 10 to 12, wherein the scribe line is formed as a broken-line scribe line from end to end of the bar.
前記第4ステップと前記第5ステップを備えるとともに、
前記第5ステップにおいて、
前記スクライブラインを、前記第1方向と垂直な方向に形成された端面側になる端部に形成することを特徴とする請求項10〜請求項12のいずれかに記載の窒化物半導体素子の製造方法。
While comprising the fourth step and the fifth step,
In the fifth step,
13. The nitride semiconductor device according to claim 10, wherein the scribe line is formed at an end portion on an end face side formed in a direction perpendicular to the first direction. Method.
請求項1〜請求項16のいずれかに記載の前記窒化物半導体素子の製造方法によって製造されることを特徴とする窒化物半導体素子。   A nitride semiconductor device manufactured by the method for manufacturing a nitride semiconductor device according to any one of claims 1 to 16.
JP2004139919A 2004-05-10 2004-05-10 Nitride semiconductor element and its manufacturing method Pending JP2005322786A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004139919A JP2005322786A (en) 2004-05-10 2004-05-10 Nitride semiconductor element and its manufacturing method
CN2007101490243A CN101119012B (en) 2004-05-10 2005-05-10 Method for fabrication of semiconductor device
CNB2005100701801A CN100392929C (en) 2004-05-10 2005-05-10 Semiconductor device and method for fabrication thereof
CN2007101490239A CN101119011B (en) 2004-05-10 2005-05-10 Semiconductor device and method for fabrication of the same
US11/125,111 US7157297B2 (en) 2004-05-10 2005-05-10 Method for fabrication of semiconductor device
US11/601,795 US7772611B2 (en) 2004-05-10 2006-11-20 Nitride semiconductor device with depressed portion
US12/813,245 US8288794B2 (en) 2004-05-10 2010-06-10 Nitride semiconductor layers on substrate having ridge portions with inflow prevention walls near engraved regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004139919A JP2005322786A (en) 2004-05-10 2004-05-10 Nitride semiconductor element and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010178448A Division JP2011018912A (en) 2010-08-09 2010-08-09 Nitride semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2005322786A true JP2005322786A (en) 2005-11-17

Family

ID=35349846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004139919A Pending JP2005322786A (en) 2004-05-10 2004-05-10 Nitride semiconductor element and its manufacturing method

Country Status (2)

Country Link
JP (1) JP2005322786A (en)
CN (3) CN101119012B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200478A (en) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd Semiconductor laser device and method of manufacturing the same
US8358675B2 (en) 2009-06-29 2013-01-22 Sharp Kabushiki Kaisha Nitride semiconductor laser device and wafer
CN112567496A (en) * 2018-08-22 2021-03-26 株式会社村田制作所 Device substrate and assembly substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221932A1 (en) 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
CN102376835B (en) * 2010-08-23 2015-06-10 展晶科技(深圳)有限公司 Epitaxial substrate
CN109425315B (en) * 2017-08-31 2021-01-15 长鑫存储技术有限公司 Test carrier and test method of semiconductor structure
CN117219710A (en) * 2023-09-06 2023-12-12 广东中图半导体科技股份有限公司 Graphical composite substrate, preparation method thereof and LED epitaxial wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315646A (en) * 1992-05-09 1993-11-26 Nichia Chem Ind Ltd Method of cutting gallium nitride compound semiconductor wafer
JP2001284291A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Chip division method for semiconductor wafer
JP2002246698A (en) * 2001-02-15 2002-08-30 Sharp Corp Nitride semiconductor light-emitting device and method of manufacturing the same
JP2003124573A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254873A (en) * 1991-12-09 1993-10-19 Motorola, Inc. Trench structure having a germanium silicate region
JPH0738194A (en) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JP3727187B2 (en) * 1998-07-03 2005-12-14 日亜化学工業株式会社 Manufacturing method of nitride semiconductor laser device
JP4288743B2 (en) * 1999-03-24 2009-07-01 日亜化学工業株式会社 Nitride semiconductor growth method
JP4432180B2 (en) * 1999-12-24 2010-03-17 豊田合成株式会社 Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor
JP2001267691A (en) * 2000-01-13 2001-09-28 Sony Corp Semiconductor element and manufacturing method
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP2001267242A (en) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315646A (en) * 1992-05-09 1993-11-26 Nichia Chem Ind Ltd Method of cutting gallium nitride compound semiconductor wafer
JP2001284291A (en) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Chip division method for semiconductor wafer
JP2002246698A (en) * 2001-02-15 2002-08-30 Sharp Corp Nitride semiconductor light-emitting device and method of manufacturing the same
JP2003124573A (en) * 2001-10-12 2003-04-25 Sumitomo Electric Ind Ltd Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200478A (en) * 2008-01-21 2009-09-03 Sanyo Electric Co Ltd Semiconductor laser device and method of manufacturing the same
US8358675B2 (en) 2009-06-29 2013-01-22 Sharp Kabushiki Kaisha Nitride semiconductor laser device and wafer
US8737443B2 (en) 2009-06-29 2014-05-27 Sharp Kabushiki Kaisha Nitride semiconductor laser device and wafer
CN112567496A (en) * 2018-08-22 2021-03-26 株式会社村田制作所 Device substrate and assembly substrate

Also Published As

Publication number Publication date
CN101119011A (en) 2008-02-06
CN101119012B (en) 2010-04-21
CN100392929C (en) 2008-06-04
CN101119011B (en) 2010-12-08
CN1697273A (en) 2005-11-16
CN101119012A (en) 2008-02-06

Similar Documents

Publication Publication Date Title
US7157297B2 (en) Method for fabrication of semiconductor device
JP4540347B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP4963060B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
US8368183B2 (en) Nitride semiconductor device
JP4201725B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2011077418A (en) Semiconductor element, semiconductor wafer, method of manufacturing semiconductor wafer, and method of manufacturing semiconductor element
JP4651312B2 (en) Manufacturing method of semiconductor device
CN101119012B (en) Method for fabrication of semiconductor device
JP4772314B2 (en) Nitride semiconductor device
JP2006134926A5 (en)
JP4294077B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP4679867B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4689195B2 (en) Manufacturing method of semiconductor device
JP2011018912A (en) Nitride semiconductor device manufacturing method
JP4179802B2 (en) Semiconductor laser device and manufacturing method thereof
JP2005191547A (en) Semiconductor laser element and its manufacturing method
JP5530341B2 (en) Semiconductor device and manufacturing method thereof
JP2007305635A (en) Nitride semiconductor light-emitting element
JP4895488B2 (en) Nitride semiconductor light emitting device, manufacturing method thereof, and wafer
JP2008311547A (en) Semiconductor laser element, and manufacturing method
JP5679699B2 (en) Nitride semiconductor light emitting device
JP2003174228A (en) Method for manufacturing nitride semiconductor laser device and nitride semiconductor laser device
JP5203412B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4408802B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2011035432A (en) Semiconductor element, semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Effective date: 20100126

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100329

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20100615

Free format text: JAPANESE INTERMEDIATE CODE: A02