JP4772314B2 - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP4772314B2
JP4772314B2 JP2004319183A JP2004319183A JP4772314B2 JP 4772314 B2 JP4772314 B2 JP 4772314B2 JP 2004319183 A JP2004319183 A JP 2004319183A JP 2004319183 A JP2004319183 A JP 2004319183A JP 4772314 B2 JP4772314 B2 JP 4772314B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
angle
vector
crystal orientation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004319183A
Other languages
Japanese (ja)
Other versions
JP2006134926A5 (en
JP2006134926A (en
Inventor
英司 山田
剛 神川
正浩 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004319183A priority Critical patent/JP4772314B2/en
Priority to US11/263,036 priority patent/US8368183B2/en
Priority to CN 200710197022 priority patent/CN101179178B/en
Priority to CN 200910138134 priority patent/CN101540477B/en
Priority to CN2010102581966A priority patent/CN101931164B/en
Priority to CN 200510119342 priority patent/CN100508311C/en
Priority to CN2011101903492A priority patent/CN102280817B/en
Publication of JP2006134926A publication Critical patent/JP2006134926A/en
Publication of JP2006134926A5 publication Critical patent/JP2006134926A5/ja
Application granted granted Critical
Publication of JP4772314B2 publication Critical patent/JP4772314B2/en
Priority to US13/727,082 priority patent/US20130161640A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、窒化物半導体素子に関し、特に、少なくとも表面が窒化物半導体で構成されている窒化物半導体基板を用いる窒化物半導体素子に関する。   The present invention relates to a nitride semiconductor device, and more particularly to a nitride semiconductor device using a nitride semiconductor substrate having at least a surface made of a nitride semiconductor.

GaN、AlGaN、GaInN、AlGaInNなどの窒化物半導体は、AlGaInAs系半導体やAlGaInP系半導体に比べてバンドギャップEgが大きく、かつ直接遷移の半導体材料であるという特徴を有している。このため、これらの窒化物半導体は、紫外線から緑色に当たる短波長の光の発光が可能な半導体レーザや、紫外線から赤色まで広い発光波長範囲をカバーできる発光ダイオードなどの半導体発光素子を構成する材料として注目されており、高密度光ディスクやフルカラーディスプレー、さらには環境・医療分野など、広く応用が考えられている。   Nitride semiconductors such as GaN, AlGaN, GaInN, and AlGaInN have characteristics that they have a large band gap Eg and a direct transition semiconductor material compared to AlGaInAs semiconductors and AlGaInP semiconductors. Therefore, these nitride semiconductors are used as materials for semiconductor light-emitting elements such as semiconductor lasers capable of emitting short-wavelength light from ultraviolet to green and light-emitting diodes capable of covering a wide emission wavelength range from ultraviolet to red. It is attracting attention and is widely considered for high-density optical discs, full-color displays, and environmental and medical fields.

又、熱伝導性がGaAs系半導体などよりも高く、高温・高出力動作の素子の応用に期待される。さらに、AlGaAs系半導体における砒素(As)、ZnCdSSe系半導体におけるカドミウム(Cd)などに相当する材料及びその原料(アルシン(AsH))などを使用しないため、環境への負荷が小さい化合物半導体材料として期待される。 In addition, it has higher thermal conductivity than GaAs-based semiconductors, and is expected to be applied to devices that operate at high temperature and high output. Further, since a material corresponding to arsenic (As) in an AlGaAs-based semiconductor, cadmium (Cd) in a ZnCdSSe-based semiconductor, and its raw material (arsine (AsH 3 )) are not used, the compound semiconductor material has a low environmental load. Be expected.

しかしながら、従来、窒化物半導体素子の一つである窒化物半導体レーザ素子の製造において、1ウエーハ上に作製された窒化物半導体レーザ素子の数に対して、得られる良品の素子数の割合を示す歩留まりの値が、非常に低いという問題がある。歩留まりを落としている原因の一つとして、クラックの発生が挙げられる。このクラックの発生は、基板が原因で発生する場合と、複数の窒化物半導体層(窒化物半導体薄膜)から成る窒化物半導体成長層を基板上に積層させることが原因で発生する場合と、がある。   However, conventionally, in the manufacture of a nitride semiconductor laser element, which is one of the nitride semiconductor elements, the ratio of the number of non-defective elements obtained to the number of nitride semiconductor laser elements manufactured on one wafer is shown. There is a problem that the yield value is very low. One of the causes of a drop in yield is the occurrence of cracks. The occurrence of the crack is caused by the substrate and the case where the crack is caused by laminating a nitride semiconductor growth layer composed of a plurality of nitride semiconductor layers (nitride semiconductor thin films) on the substrate. is there.

本来、GaNなどの窒化物半導体成長層はGaN基板上に成長させて形成するのが、結晶性が良く欠陥の少ない窒化物半導体成長層が得られて望ましい。しかし、現在、GaNに格子整合する高品質のGaN単結晶基板がまだ開発されていない。このため、格子定数差が比較的に少ないSiC基板を使用することがあるが、このSiC基板は高価で大口径化が困難であるとともに、引っ張り歪が発生するため、結果的に、クラックが発生しやすい。さらに、窒化物半導体の基板材料に求められる条件として、約1000℃の高い成長温度に耐えうること、そして原料のアンモニアガス雰囲気で変色・腐食されないことが求められる。   Originally, a nitride semiconductor growth layer such as GaN is preferably formed by growing on a GaN substrate because a nitride semiconductor growth layer with good crystallinity and few defects is obtained. However, a high quality GaN single crystal substrate that lattice matches with GaN has not been developed yet. For this reason, an SiC substrate having a relatively small difference in lattice constant may be used, but this SiC substrate is expensive and difficult to increase in diameter, and tensile strain is generated, resulting in cracks. It's easy to do. Furthermore, the conditions required for the substrate material of the nitride semiconductor are required to withstand a high growth temperature of about 1000 ° C. and not to be discolored or corroded in the ammonia gas atmosphere of the raw material.

以上の理由により、窒化物半導体成長層を積層する基板としては、通常、サファイア基板が使用されている。しかし、サファイア基板は、GaNとの格子不整合が大きい(約13%)。このため、サファイア基板上に低温成長によりGaNやAlNからなるバッファ層を形成し、当該バッファ層上に窒化物半導体成長膜を成長させている。しかし、歪を完全には除去することは困難であり、組成や膜厚の条件によっては、クラックが発生していた。   For the above reasons, a sapphire substrate is usually used as the substrate on which the nitride semiconductor growth layer is stacked. However, the sapphire substrate has a large lattice mismatch with GaN (about 13%). For this reason, a buffer layer made of GaN or AlN is formed on the sapphire substrate by low temperature growth, and a nitride semiconductor growth film is grown on the buffer layer. However, it is difficult to completely remove the strain, and cracks have occurred depending on the composition and film thickness conditions.

又、このようなクラックの発生は、基板だけが原因というわけではない。即ち、窒化物半導体レーザ素子を作製するとき、基板上に窒化物半導体成長層が積層され、窒化物半導体成長層は、GaN、AlGaN、InGaNなど異なる種類の膜から構成される。このとき、窒化物半導体成長層を構成する各膜は、格子定数が異なり、格子不整合が生じるため、クラックが発生する。そこで、加工された基板を用い、窒化物半導体成長層を成長後、窒化物半導体成長層の表面を平坦化せず、くぼみを形成することで、クラックを低減する方法が提案されている(特許文献1参照)。例えば、特許文献1に記載の方法を使用することで、基板上に形成される窒化物半導体成長層を構成する各膜の格子不整合が原因で発生するクラックを、抑制することができる。しかし、特許文献1に記載の技術では、形成された窪みが原因で、窒化物半導体成長層の平坦性が悪化するという問題点があった。   Moreover, the occurrence of such cracks is not only caused by the substrate. That is, when a nitride semiconductor laser device is manufactured, a nitride semiconductor growth layer is stacked on a substrate, and the nitride semiconductor growth layer is composed of different types of films such as GaN, AlGaN, and InGaN. At this time, the films constituting the nitride semiconductor growth layer have different lattice constants and cause lattice mismatch, and thus cracks are generated. Therefore, a method of reducing cracks by forming a recess without using a processed substrate to grow a nitride semiconductor growth layer and then flattening the surface of the nitride semiconductor growth layer has been proposed (patented). Reference 1). For example, by using the method described in Patent Document 1, it is possible to suppress cracks that are generated due to lattice mismatch of each film constituting the nitride semiconductor growth layer formed on the substrate. However, the technique described in Patent Document 1 has a problem that the flatness of the nitride semiconductor growth layer deteriorates due to the formed depression.

このような窒化物半導体成長層の表面の平坦性が悪化する問題に対して、本発明者は、窒化物半導体レーザ素子1個当たり1〜数本程度のストライプ状の溝からなる掘り込み領域と、隣接する掘り込み領域に挟まれた100μm〜1000μm程度の幅をもつ丘部とを、窒化物半導体基板上に形成し、当該窒化物半導体基板に窒化物半導体成長層を積層することで、クラックが防止できるとともに、丘部表面において表面平坦性が一定の範囲で改善される方法を開発した。   In response to such a problem that the flatness of the surface of the nitride semiconductor growth layer deteriorates, the present inventor has a digging region composed of about 1 to several stripe-shaped grooves per nitride semiconductor laser element. A hill portion having a width of about 100 μm to 1000 μm sandwiched between adjacent digging regions is formed on a nitride semiconductor substrate, and a nitride semiconductor growth layer is stacked on the nitride semiconductor substrate, thereby cracking We have developed a method that can prevent surface roughness and improve surface flatness within a certain range on the hill surface.

上述した本発明者によって開発された技術を用いて窒化物半導体レーザ素子を作製する際、例えば、その窒化物半導体成長層が図13のように構成される。   When a nitride semiconductor laser device is manufactured using the technique developed by the inventor described above, for example, the nitride semiconductor growth layer is configured as shown in FIG.

即ち、エッチングが行われたn型GaNなどから成る加工基板6(図12参照)表面に形成された窒化物半導体成長層4は、例えば、加工基板6の表面に、層厚0.2μmのn型GaN層130と、層厚0.75μmのn型Al0.05Ga0.95N第1クラッド層131と、層厚0.1μmのn型Al0.08Ga0.92N第2クラッド層132と、層厚1.5μmのn型Al0.05Ga0.95N第3クラッド層133と、層厚0.02μmのn型GaNガイド層134と、層厚4nmのInGaN井戸層が3層及び層厚8nmのGaN障壁層が4層から成る多重量子井戸活性層135と、層厚20nmのp型Al0.3Ga0.7N蒸発防止層136と、層厚0.02μmのp型GaNガイド層137と、層厚0.5μmのp型Al0.05Ga0.95Nクラッド層138と、層厚0.1μmのp型GaNコンタクト層139と、が順に積層され構成されている。尚、多重量子井戸活性層135は、障壁層/井戸層/障壁層/井戸層/障壁層/井戸層/障壁層の順序で形成される。 That is, the nitride semiconductor growth layer 4 formed on the surface of the processed substrate 6 (see FIG. 12) made of etched n-type GaN or the like has an n thickness of 0.2 μm on the surface of the processed substrate 6, for example. N-type Al 0.05 Ga 0.95 N first cladding layer 131 having a thickness of 0.75 μm, and n-type Al 0.08 Ga 0.92 N second cladding having a thickness of 0.1 μm A layer 132, an n-type Al 0.05 Ga 0.95 N third cladding layer 133 having a layer thickness of 1.5 μm, an n-type GaN guide layer 134 having a layer thickness of 0.02 μm, and an InGaN well layer having a layer thickness of 4 nm. A multi-quantum well active layer 135 comprising three layers and four GaN barrier layers having a thickness of 8 nm, a p-type Al 0.3 Ga 0.7 N evaporation preventing layer 136 having a thickness of 20 nm, and a layer thickness of 0.02 μm p-type GaN guide layer 137 and a layer thickness of 0.5 μm a p-type Al 0.05 Ga 0.95 N cladding layer 138, a p-type GaN contact layer 139 having a thickness of 0.1 [mu] m, but is constructed by laminating in this order. The multiple quantum well active layer 135 is formed in the order of barrier layer / well layer / barrier layer / well layer / barrier layer / well layer / barrier layer.

尚、結晶の面や方位を示す指数が負の場合、絶対値の上に横線を付して表記するのが結晶学の決まりであるが、以下において、そのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表す。   In addition, when the index indicating the crystal plane or orientation is negative, it is a rule of crystallography to indicate the absolute value with a horizontal line, but in the following, since such notation is not possible, the absolute value A negative sign “−” is added in front of to indicate a negative index.

又、「加工基板」は、窒化物半導体基板、もしくは、窒化物半導体基板に積層された窒化物半導体薄膜表面上に、掘り込み領域と丘が形成された基板であるものとする。更に、Mgがドーピングされるp型Al0.3Ga0.7N蒸発防止層136、p型GaNガイド層137、p型Al0.05Ga0.95Nクラッド層138、p型GaNコンタクト層139、が積層されて得られる窒化物半導体層を、以下では「p層」とする。 The “processed substrate” is a nitride semiconductor substrate or a substrate in which a dug region and a hill are formed on the surface of a nitride semiconductor thin film stacked on the nitride semiconductor substrate. Further, a p-type Al 0.3 Ga 0.7 N evaporation preventing layer 136 doped with Mg, a p-type GaN guide layer 137, a p-type Al 0.05 Ga 0.95 N cladding layer 138, a p-type GaN contact layer. Hereinafter, the nitride semiconductor layer obtained by stacking 139 is referred to as a “p layer”.

加工された加工基板6表面上に、窒化物半導体成長層4をMOCVD(Metal Organic Chemical Vapor Deposition)法を用いて積層することで図12のように、窒化物半導体成長層4表面に窪みのある窒化物半導体ウエーハが形成される。尚、図12には、面方位も併せて表示する。   By depositing the nitride semiconductor growth layer 4 on the processed substrate 6 surface using the MOCVD (Metal Organic Chemical Vapor Deposition) method, there is a depression on the surface of the nitride semiconductor growth layer 4 as shown in FIG. A nitride semiconductor wafer is formed. In FIG. 12, the plane orientation is also displayed.

図12に示す加工基板6として用いられたのがn型GaN基板であり、<1−100>方向に向かって、RIE(Reactive Ion Etching)などのドライエッチング技術を用いて、ストライプ状に掘り込み領域2と丘1が形成されている。当該掘り込み領域の幅が5μmとされ、深さは5μmとされるとともに、隣接する掘り込み領域との周期が350μmとされる。このようなエッチングが行われた加工基板6上に、図13のような積層構造の窒化物半導体成長層4をMOCVD法などの成長方法で作製する。
特開2002−246698号公報
An n-type GaN substrate is used as the processed substrate 6 shown in FIG. 12 and is dug in a stripe shape using a dry etching technique such as RIE (Reactive Ion Etching) in the <1-100> direction. Region 2 and hill 1 are formed. The width of the digging region is 5 μm, the depth is 5 μm, and the period with the adjacent digging region is 350 μm. A nitride semiconductor growth layer 4 having a stacked structure as shown in FIG. 13 is formed on the processed substrate 6 subjected to such etching by a growth method such as MOCVD.
JP 2002-246698 A

しかしながら、上述した本発明者によって開発された技術で、加工基板6としてn型GaN基板を用い、このn型GaN基板上に窒化物半導体成長層4をMOCVD法などを用いエピタキシャル成長させることで、窒化物半導体レーザ素子を作製したところ、クラックの低減には効果があったが、歩留まりは大きく向上しなかった。即ち、上述した技術を用い、窒化物半導体レーザ素子を複数作製し、その中から無作為に100個の窒化物半導体レーザ素子を取り出し、水平方向及び垂直方向のFFPの半値幅を測定した。この際、FFPの半値幅の設計値に対して、±1度以内の窒化物半導体レーザ素子を良品としたところ、FFPの半値幅が規格を満たしている窒化物半導体レーザは30個であり、非常に低い歩留まり結果となった。   However, with the technique developed by the present inventor described above, an n-type GaN substrate is used as the processed substrate 6, and the nitride semiconductor growth layer 4 is epitaxially grown on the n-type GaN substrate using the MOCVD method or the like, thereby nitriding Fabrication of the semiconductor laser device was effective in reducing cracks, but the yield was not significantly improved. That is, using the above-described technique, a plurality of nitride semiconductor laser elements were manufactured, and 100 nitride semiconductor laser elements were randomly taken out from the nitride semiconductor laser elements, and the half widths of the FFP in the horizontal direction and the vertical direction were measured. At this time, when the nitride semiconductor laser element within ± 1 degree with respect to the design value of the half width of the FFP is regarded as a non-defective product, there are 30 nitride semiconductor lasers whose half width of the FFP satisfies the standard, The result was very low yield.

これは、形成した窒化物半導体成長層4表面の平坦性が十分に良好なものでなかった
ためである。表面平坦性が十分でないと、窒化物半導体成長層4内で各層厚がばらつき、窒化物半導体レーザ素子ごとの特性が異なり、規格の範囲内の特性を満たす素子は減少する。よって、歩留まりを向上させるには、クラック発生の低減だけではなく、膜の表面平坦性を更に向上させる必要がある。
This is because the flatness of the surface of the formed nitride semiconductor growth layer 4 was not sufficiently good. If the surface flatness is not sufficient, the thickness of each layer varies within the nitride semiconductor growth layer 4, the characteristics of each nitride semiconductor laser element differ, and the number of elements that satisfy the characteristics within the standard range decreases. Therefore, in order to improve the yield, it is necessary not only to reduce the generation of cracks but also to further improve the surface flatness of the film.

又、図12及び図13のように形成した窒化物半導体ウエーハ面内の表面平坦性を測定したところ、<1−100>方向に測定した表面平坦性の測定結果が図14のようになる。尚、測定長600μm、測定時間3s、触針圧30mg、水平分解能1μm/sample、の測定条件によって測定を行った。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は、図14のグラフより、300nmとなった。尚、本測定に用いた窒化物半導体ウエーハのオフ角は、0.02°以下とする。   Further, when the surface flatness in the nitride semiconductor wafer surface formed as shown in FIGS. 12 and 13 is measured, the measurement result of the surface flatness measured in the <1-100> direction is as shown in FIG. The measurement was performed under the measurement conditions of a measurement length of 600 μm, a measurement time of 3 s, a stylus pressure of 30 mg, and a horizontal resolution of 1 μm / sample. At this time, in the measured region of 600 μm width, the level difference between the highest part and the lowest part of the surface was 300 nm from the graph of FIG. The off-angle of the nitride semiconductor wafer used for this measurement is 0.02 ° or less.

このように平坦性に差があるのは、図12(b)に示すように、加工基板6上表面に積層された窒化物半導体成長層4の各層の膜厚が、ウエーハの位置によって異なるためである。よって、窒化物半導体レーザ素子の特性が、素子が作製されたウエーハの面内位置によって、大きく異なるものとなり、窒化物半導体レーザ素子の特性に大きな影響を与えるMgをドープしたp層厚(図13に示すp型Al0.3Ga0.7N蒸発防止層136からp型GaNコンタクト層139まで積層されたp層の層厚の和に相当する)が、基板の面内位置によって大きく異なるものとなる。 As shown in FIG. 12B, the difference in flatness is due to the fact that the thickness of each layer of the nitride semiconductor growth layer 4 stacked on the surface of the processed substrate 6 varies depending on the position of the wafer. It is. Therefore, the characteristics of the nitride semiconductor laser device vary greatly depending on the in-plane position of the wafer on which the device is manufactured, and the thickness of the p layer doped with Mg that greatly affects the characteristics of the nitride semiconductor laser device (FIG. 13). (Which corresponds to the sum of the thicknesses of the p layers stacked from the p-type Al 0.3 Ga 0.7 N evaporation prevention layer 136 to the p-type GaN contact layer 139) shown in FIG. It becomes.

又、電流狭窄構造であるリッジ構造を作りこむ際に、2μm幅のストライプ状にリッジ部を残し、他の部分はICP(Inductively Coupled Plasma)装置などを用いたドライエッチング技術を用いてエッチングされる。よって、エッチング前のp層厚がウエーハの面内位置によって異なれば、窒化物半導体レーザ素子の特性に最も影響を与えるエッチング後のp層の残り膜厚も、ウエーハの面内位置によって大きく異なることとなる。これらのことが原因で、窒化物半導体レーザ素子同士の間で層厚が異なるばかりか、一つの窒化物半導体レーザ素子内においても、p層の残り膜厚がほとんど無い部分と、大幅に残ってしまう部分とが混在することになる。このように、p層の残り膜厚がばらつくと、窒化物半導体レーザ素子の寿命や、上述したように、FFP(Far Field Pattern)の半値幅などの特性にも影響を与える。   Also, when a ridge structure that is a current confinement structure is formed, the ridge portion is left in a stripe shape having a width of 2 μm, and the other portions are etched using a dry etching technique using an ICP (Inductively Coupled Plasma) apparatus or the like. . Therefore, if the p-layer thickness before etching varies depending on the in-plane position of the wafer, the remaining thickness of the p-layer after etching that most affects the characteristics of the nitride semiconductor laser device also varies greatly depending on the in-plane position of the wafer. It becomes. For these reasons, the nitride semiconductor laser elements have different layer thicknesses, and even within a single nitride semiconductor laser element, the p-layer has almost no remaining film thickness and remains significantly. Will be mixed. Thus, if the remaining film thickness of the p layer varies, the lifetime of the nitride semiconductor laser element and characteristics such as the half width of FFP (Far Field Pattern) are affected as described above.

このように、ウエーハ面内で大きな層厚分布が存在するのは、窒化物半導体基板を含む加工基板の丘の部分にエピタキシャル成長する膜の成長速度が、掘り込み領域の影響で変化し、そのウエーハ面内で均一性が悪化したためであると考えられる。   Thus, a large layer thickness distribution exists in the wafer surface because the growth rate of the film epitaxially grown on the hill portion of the processed substrate including the nitride semiconductor substrate changes due to the influence of the digging region. This is probably because the uniformity in the surface deteriorated.

即ち、図15のように、掘り込み領域2が形成された加工基板6に対して、エピタキシャル成長を開始させると、成長の始めた初期段階では、図15(a)のように、掘り込み領域2の底面部154及び側面部156上に成長した窒化物半導体薄膜から成る掘り込み領域内成長部152が、掘り込み領域2の部分の一部しか埋めていない。このとき、丘1の上面部153表面で成長する窒化物半導体薄膜から成る上面成長部151は、窒化物半導体薄膜表面が平坦な状態で成長が進行する。   That is, when the epitaxial growth is started with respect to the processed substrate 6 in which the digging region 2 is formed as shown in FIG. 15, the digging region 2 is shown in FIG. The digging region in-growth portion 152 made of a nitride semiconductor thin film grown on the bottom surface portion 154 and the side surface portion 156 of the digging region 2 is only partially buried. At this time, the growth of the upper surface growing portion 151 made of a nitride semiconductor thin film growing on the surface of the upper surface portion 153 of the hill 1 proceeds with the surface of the nitride semiconductor thin film being flat.

上述の図15(a)の状態から、窒化物半導体薄膜のエピタキシャル成長が進行していくと、図15(b)のように、掘り込み領域2の底面部154及び側面部156上に成長した窒化物半導体薄膜から成る掘り込み領域内成長部152が掘り込み領域2をほとんど埋めてしまい、丘1の上面部153表面で成長した窒化物半導体薄膜から成る上面成長部151と成長部155を介して連結した状態になる。このような状態になると、丘1の上面部153上で成長した窒化物半導体薄膜表面に付着した原料となる原子・分子(Ga原子など)が、熱エネルギーによりマイグレーションなどをおこし、成長部155や掘り込み領域内成長部152に移動してしまう。このマイグレーションによる原子・分子の移動はウエーハ面内で非常に不均一に発生し、又、その移動距離もウエーハ面内で異なる値をとる。その結果、図15(b)のように、上面成長部151表面の平坦性が悪化する。   When the epitaxial growth of the nitride semiconductor thin film progresses from the state of FIG. 15A described above, the nitride grown on the bottom surface portion 154 and the side surface portion 156 of the digging region 2 as shown in FIG. 15B. The grooving region growth portion 152 made of a thin semiconductor film almost fills the digging region 2, and the upper surface growth portion 151 and the growth portion 155 made of a nitride semiconductor thin film grown on the surface of the upper surface portion 153 of the hill 1. It becomes a connected state. In such a state, the atoms / molecules (Ga atoms and the like) that are the raw materials attached to the surface of the nitride semiconductor thin film grown on the upper surface portion 153 of the hill 1 cause migration or the like by thermal energy, and the growth portion 155 or It moves to the in-digging region growth part 152. The movement of atoms / molecules due to this migration occurs very unevenly in the wafer plane, and the movement distance also takes a different value in the wafer plane. As a result, as shown in FIG. 15B, the flatness of the surface of the upper surface growth portion 151 is deteriorated.

このような窒化物半導体薄膜の平坦性は、オフ角度のウエーハ面内分布や基板曲率のウエーハ面内分布などの窒化物半導体基板自体の不均一性、またはエピタキシャル成長速度の基板面内の不均一性、掘り込みプロセスの基板面内の不均一性などが影響して、<1−100>方向においても悪化する。即ち、掘り込み領域2が埋まるまでの時間が<1−100>方向によって異なり、早く埋まってしまった部分は、丘1の上面成長部151からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が成長部155又は掘り込み領域内成長部152に移動する。よって、移動したところで窒化物半導体薄膜を形成する時間が長くなり、結果、掘り込み領域2に形成される窒化物半導体薄膜の膜厚が厚くなる。一方、掘り込み領域2が早く埋まらなかった部分では、窒化物半導体薄膜の原料となる原子・分子が丘1の上面成長部151から掘り込み領域2内に移動しない、もしくは移動しても窒化物半導体薄膜を形成する時間が短い。よって、この掘り込み領域2に形成される窒化物半導体薄膜の膜厚は、掘り込み領域2が早く埋まってしまった部分よりも薄くなる。   The flatness of such a nitride semiconductor thin film is due to the non-uniformity of the nitride semiconductor substrate itself such as the off-angle wafer in-plane distribution and the substrate curvature in-wafer distribution, or the epitaxial growth rate in-plane non-uniformity. Further, the non-uniformity in the substrate surface of the digging process influences the <1-100> direction. That is, the time until the digging region 2 is filled varies depending on the <1-100> direction, and the portion that has been buried quickly is an atom that becomes a raw material of the nitride semiconductor thin film by migration or the like from the upper surface growth portion 151 of the hill 1. The molecule moves to the growth part 155 or the in-digging region growth part 152. As a result, the time for forming the nitride semiconductor thin film becomes longer when moved, and as a result, the thickness of the nitride semiconductor thin film formed in the digging region 2 increases. On the other hand, in the portion where the digging region 2 was not filled quickly, the atoms / molecules that are the raw material of the nitride semiconductor thin film do not move from the upper surface growth portion 151 of the hill 1 into the digging region 2, or even if moved, the nitride The time for forming the semiconductor thin film is short. Therefore, the film thickness of the nitride semiconductor thin film formed in the digging region 2 is thinner than the portion where the digging region 2 is buried earlier.

又、窒化物半導体薄膜の成長速度がウエーハ表面に供給される原子・分子のフラックスなどによって律速されている、いわゆる供給律速な状態であるとき、窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより掘り込み領域2に流れこんだ場合、ウエーハ表面全体に供給される原料となる原子・分子のフラックスが一定であるので、丘1の上面部153上に窒化物半導体薄膜が成長する上面成長部151部分の膜厚は、薄くなる。逆の場合、即ち、窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより掘り込み領域2に流れ込まない場合、丘1の上面部153上に窒化物半導体薄膜が成長する上面成長部151部分の膜厚は、厚くなる。   Also, when the growth rate of the nitride semiconductor thin film is controlled by the flux of atoms / molecules supplied to the wafer surface, the so-called supply-controlled state, the atoms / molecules that are the raw material of the nitride semiconductor thin film migrate When flowing into the digging region 2 by, for example, the upper surface growth in which the nitride semiconductor thin film grows on the upper surface portion 153 of the hill 1 because the flux of atoms and molecules as raw materials supplied to the entire wafer surface is constant. The film thickness of the portion 151 is reduced. In the reverse case, that is, when the atoms / molecules that are the raw material of the nitride semiconductor thin film do not flow into the digging region 2 due to migration or the like, the top growth portion 151 portion where the nitride semiconductor thin film grows on the top surface portion 153 of the hill 1 The film thickness becomes thicker.

これが原因となって、丘1の上面部153上の上面成長部151の層厚がウエーハ面内で異なり、結果、窒化物半導体薄膜表面の平坦性が悪化することになる。即ち、平坦性を向上させるには、丘1の上面成長部151からマイグレーションなどにより、窒化物半導体薄膜の原料となる原子・分子が成長部155又は掘り込み領域内成長部152に移動して窒化物半導体薄膜を形成することを抑制する必要がある。   Due to this, the layer thickness of the upper surface growth portion 151 on the upper surface portion 153 of the hill 1 is different within the wafer surface, and as a result, the flatness of the nitride semiconductor thin film surface is deteriorated. That is, in order to improve the flatness, atoms / molecules that are the raw material of the nitride semiconductor thin film move from the upper surface growth portion 151 of the hill 1 to the growth portion 155 or the in-digging region growth portion 152 by migration or the like. It is necessary to suppress the formation of a physical semiconductor thin film.

又、平坦性を向上させる別の方法として、丘1の上面成長部151から掘り込み領域内成長部152へ窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより移動する際、ウエーハ全体にわたって均一に移動させる方法が考えられる。   Further, as another method for improving the flatness, when atoms / molecules as a raw material of the nitride semiconductor thin film move from the upper surface growth portion 151 of the hill 1 to the in-digging region growth portion 152 by migration or the like, the entire wafer is transferred. A method of uniformly moving can be considered.

このような問題を鑑みて、本発明は、少なくとも表面が窒化物半導体で構成されている基板上に、窒化物半導体成長層を積層し窒化物半導体レーザ素子などの窒化物半導体素子を作製するに際し、クラックの発生を防止し、併せて、丘表面の上面成長部からマイグレーションなどにより窒化物半導体薄膜の原料となる原子・分子が掘り込み領域に移動して窒化物半導体薄膜を形成することを抑制すること、あるいは、丘表面の上面成長部から掘り込み領域内へ窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどによりウエーハ全体にわたって均一に移動することにより、表面平坦性が良好な窒化物半導体成長層を形成し、諸特性の良好な窒化物半導体素子を提供することを目的とする。   In view of such problems, the present invention provides a nitride semiconductor element such as a nitride semiconductor laser element by laminating a nitride semiconductor growth layer on a substrate having at least a surface formed of a nitride semiconductor. In addition, it prevents the generation of cracks and suppresses the formation of a nitride semiconductor thin film by migration of atoms and molecules, which are the raw material of the nitride semiconductor thin film, to the digging region by migration etc. Nitride with good surface flatness due to the migration of atoms / molecules, which are the raw material of the nitride semiconductor thin film, over the entire wafer due to migration, etc. An object of the present invention is to provide a nitride semiconductor device having a semiconductor growth layer and good characteristics.

上記目的を達成するために本発明は、少なくとも表面が窒化物半導体で構成される窒化物半導体基板表面に少なくとも1つの凹部から成る掘り込み領域と掘り込まれていない領域である丘部が設けられた加工基板と、当該加工基板上に複数の窒化物半導体薄膜から積層されて成る窒化物半導体成長層と、を備え、前記窒化物半導体成長層が積層される主面方位として{0001}面が用いられる窒化物半導体素子において、前記丘部の表面部から法線方向に伸びる第1ベクトルの始点と結晶方位<0001>と平行な第2ベクトルの始点とを同一点として前記第1ベクトルと前記第2ベクトルとの間に成される角度であるオフ角が、0.05°以上4°以下であることを特徴とする。   In order to achieve the above object, according to the present invention, at least a surface of a nitride semiconductor substrate composed of a nitride semiconductor is provided with a dug region formed of at least one concave portion and a hill portion which is a non-digged region. A processed semiconductor substrate and a nitride semiconductor growth layer formed by laminating a plurality of nitride semiconductor thin films on the processed substrate, and a {0001} plane as a principal plane orientation on which the nitride semiconductor growth layer is stacked In the nitride semiconductor device used, the first vector and the first vector extending in the normal direction from the surface of the hill and the second vector parallel to the crystal orientation <0001> are the same as the first vector and the The off angle, which is an angle formed with the second vector, is 0.05 ° or more and 4 ° or less.

又、このような窒化物半導体素子において、前記加工基板のオフ角が、お互いに垂直である前記結晶方位<0001>と結晶方位<11−20>と結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<1−100>との2軸で構成される第1平面上で、当該第1平面上に前記第2ベクトルを投影して得られる第3ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第3ベクトルとの間に成される角度である第1オフ角と、お互いに垂直である前記結晶方位<0001>と前記結晶方位<11−20>と前記結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<11−20>との2軸で構成される第2平面上で、当該第2平面上に前記第2ベクトルを投影して得られる第4ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第4ベクトルとの間に成される角度である第2オフ角と、から構成されるものとして構わない。   In such a nitride semiconductor device, the off-angles of the processed substrate are three axes of the crystal orientation <0001>, the crystal orientation <11-20>, and the crystal orientation <1-100> that are perpendicular to each other. A third vector obtained by projecting the second vector onto the first plane on the first plane composed of two axes of the crystal orientation <0001> and the crystal orientation <1-100> The first vector and the first vector have the same starting point, the first off angle that is an angle formed between the first vector and the third vector, the crystal orientation <0001> that are perpendicular to each other, and the On the second plane constituted by two axes of the crystal orientation <0001> and the crystal orientation <11-20> among the three axes of the crystal orientation <11-20> and the crystal orientation <1-100> Projecting the second vector onto the second plane The fourth vector and the first vector may be the same point, and may be composed of a second off angle that is an angle formed between the first vector and the fourth vector. .

又、このような窒化物半導体素子において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、|θa|≧|θb|であるものとして構わない。   In such a nitride semiconductor device, | θa | ≧ | θb | may be satisfied, where θa is the first off angle and θb is the second off angle.

又、このような窒化物半導体素子において、0.09°≦│θa│°であることを特徴とする。   Further, in such a nitride semiconductor device, 0.09 ° ≦ | θa | ° is satisfied.

又、このような窒化物半導体素子において、3×│θb│°<│θa│°<0.09°、且つ、0.05°≦│θa│°であることを特徴とする。   Further, such a nitride semiconductor device is characterized in that 3 × | θb | ° <| θa | ° <0.09 ° and 0.05 ° ≦ | θa | °.

又、このような窒化物半導体素子において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、│θa│≦│θb│であるものとして構わない。   In such a nitride semiconductor device, | θa | ≦ | θb | may be satisfied, where θa is the first off angle and θb is the second off angle.

又、このような窒化物半導体素子において、0.2°≦│θb│°であることを特徴とする。   In such a nitride semiconductor device, 0.2 ° ≦ | θb | ° is satisfied.

又、このような窒化物半導体素子において、前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向は、結晶方位<1−100>方向と平行又は略平行であるものとして構わない。   Further, in such a nitride semiconductor device, the concave portions constituting the digging region extend in a stripe shape, and the direction in which the concave portions extend is parallel or substantially parallel to the crystal orientation <1-100> direction. It does not matter if they are parallel.

又、このような窒化物半導体素子において、前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向が結晶方位<11−20>方向と平行又は略平行な方向であるものとしても構わない。   Further, in such a nitride semiconductor device, the recesses constituting the digging region extend in a stripe shape, and the extending direction of the recesses is parallel or substantially parallel to the crystal orientation <11-20> direction. It does not matter as long as the direction is correct.

又、このような窒化物半導体素子において、前記掘り込み領域を構成する前記凹部が桝目状に形成され、桝目を構成する垂直な2方向のどちらか1方向が前記<11−20>方向と平行又は略平行であるとともに、別の1方向が前記<1−100>方向と平行又は略平行であるものとして構わない。   Further, in such a nitride semiconductor device, the concave portion constituting the digging region is formed in a grid shape, and one of two perpendicular directions constituting the grid is parallel to the <11-20> direction. Alternatively, it may be substantially parallel and another direction may be parallel or substantially parallel to the <1-100> direction.

又、このような窒化物半導体素子において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、前記丘部の長辺側と平行な方向が前記<1−100>と平行又は略平行であるとともに、│θa│≧│θb│であることを特徴とする。   In such a nitride semiconductor device, when the first off angle is θa and the second off angle is θb, the direction parallel to the long side of the hill is parallel to <1-100>. Alternatively, it is substantially parallel and | θa | ≧ | θb |.

又、このような窒化物半導体素子において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、前記丘部の長辺側と平行な方向が前記<11−20>と平行又は略平行であるとともに、│θa│≦│θb│であることを特徴とする。   In such a nitride semiconductor device, when the first off angle is θa and the second off angle is θb, the direction parallel to the long side of the hill is parallel to <11-20>. Alternatively, it is substantially parallel and | θa | ≦ | θb |.

又、このような窒化物半導体素子において、前記第1オフ角の2乗と前記第2オフ角の2乗との和の平方根が0.2°以上であることを特徴とする。   In such a nitride semiconductor device, the square root of the sum of the square of the first off angle and the square of the second off angle is 0.2 ° or more.

又、このような窒化物半導体素子において、隣接する前記掘り込み領域の挟まれた前記丘部の幅が100μm以上2000μm以下であるものとして構わない。   Further, in such a nitride semiconductor device, the width of the hill portion sandwiched between adjacent digging regions may be 100 μm or more and 2000 μm or less.

又、このような窒化物半導体素子において、前記加工基板表面に接する前記窒化物半導体薄膜が0.5μm以下のGaNであるものとして構わない。   In such a nitride semiconductor device, the nitride semiconductor thin film in contact with the processed substrate surface may be GaN having a thickness of 0.5 μm or less.

又、このような窒化物半導体素子において、前記掘り込み領域を構成する前記凹部の深さが1.5μm以上であるものとして構わない。   Further, in such a nitride semiconductor device, the depth of the concave portion constituting the digging region may be 1.5 μm or more.

又、このような窒化物半導体素子において、前記丘部上に形成される前記窒化物半導体成長層の全層厚をTとし、前記掘り込み領域を構成する前記凹部の深さがT/2以上であるものとして構わない。   In such a nitride semiconductor device, the total thickness of the nitride semiconductor growth layer formed on the hill portion is T, and the depth of the concave portion constituting the digging region is T / 2 or more. It does not matter as it is.

又、このような窒化物半導体素子において、前記掘り込み領域を構成する前記凹部の開口幅が3μm以上であるものとして構わない。   Further, in such a nitride semiconductor device, the opening width of the recess constituting the digging region may be 3 μm or more.

又、このような窒化物半導体素子において、複数の前記窒化物半導体薄膜が積層されて成る窒化物半導体成長層を形成する際、少なくとも1つの前記窒化物半導体薄膜の成長条件として、前記加工基板の表面温度が1050℃以下、且つ、III族である原子を含む原料の単位時間当たり供給される流量のモル数に対する、V族である原子を含む原料の単位時間当り供給される流量のモル数の比が2250以上であるものとして構わない。   Further, in such a nitride semiconductor device, when forming a nitride semiconductor growth layer formed by laminating a plurality of the nitride semiconductor thin films, the growth conditions of the at least one nitride semiconductor thin film are the growth conditions of the processed substrate. The surface temperature is 1050 ° C. or less, and the number of moles of the flow rate supplied per unit time of the raw material containing the group V atom to the number of moles of the flow rate supplied per unit time of the raw material containing the group III atom. The ratio may be 2250 or more.

上記目的を達成するために本発明は、少なくとも表面が窒化物半導体で構成される窒化物半導体基板表面に少なくとも1つの凹部から成る掘り込み領域と掘り込まれていない領域である丘部が設けられ、窒化物半導体成長層が積層される主面方位として{0001}面が用いられる窒化物半導体加工基板において、前記丘部の表面部から法線方向に伸びる第1ベクトルの始点と結晶方位<0001>と平行な第2ベクトルの始点とを同一点として前記第1ベクトルと前記第2ベクトルとの間に成される角度であるオフ角が、0.05°以上2°以下であることを特徴とする  In order to achieve the above object, according to the present invention, at least a surface of a nitride semiconductor substrate composed of a nitride semiconductor is provided with a dug region formed of at least one concave portion and a hill portion which is a non-digged region. In a nitride semiconductor processing substrate in which a {0001} plane is used as a principal plane orientation on which a nitride semiconductor growth layer is stacked, the starting point of the first vector extending in the normal direction from the surface portion of the hill portion and the crystal orientation <0001 The off-angle, which is an angle formed between the first vector and the second vector, with the start point of the second vector parallel to> being the same point, is 0.05 ° or more and 2 ° or less. To

又、このような窒化物半導体基板において、前記加工基板のオフ角が、お互いに垂直である前記結晶方位<0001>と結晶方位<11−20>と結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<1−100>との2軸で構成される第1平面上で、当該第1平面上に前記第2ベクトルを投影して得られる第3ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第3ベクトルとの間に成される角度である第1オフ角と、お互いに垂直である前記結晶方位<0001>と前記結晶方位<11−20>と前記結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<11−20>との2軸で構成される第2平面上で、当該第2平面上に前記第2ベクトルを投影して得られる第4ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第4ベクトルとの間に成される角度である第2オフ角と、から構成されるものとして構わない。  Further, in such a nitride semiconductor substrate, the off-angles of the processed substrate are three axes of the crystal orientation <0001>, the crystal orientation <11-20>, and the crystal orientation <1-100> that are perpendicular to each other. A third vector obtained by projecting the second vector onto the first plane on the first plane composed of two axes of the crystal orientation <0001> and the crystal orientation <1-100> The first vector and the first vector have the same starting point, the first off angle that is an angle formed between the first vector and the third vector, the crystal orientation <0001> that are perpendicular to each other, and the On the second plane constituted by two axes of the crystal orientation <0001> and the crystal orientation <11-20> among the three axes of the crystal orientation <11-20> and the crystal orientation <1-100> Projecting the second vector onto the second plane The fourth vector and the first vector may be the same point, and may be composed of a second off angle that is an angle formed between the first vector and the fourth vector. .

又、このような窒化物半導体基板において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、|θa|≧|θb|であるものとして構わない。  Further, in such a nitride semiconductor substrate, when the first off angle is θa and the second off angle is θb, | θa | ≧ | θb | may be satisfied.

又、このような窒化物半導体基板において、0.09°≦│θa│°であることを特徴とする。  Further, such a nitride semiconductor substrate is characterized by 0.09 ° ≦ | θa | °.

又、このような窒化物半導体基板において、3×│θb│°<│θa│°<0.09°、且つ、0.05°≦│θa│°であることを特徴とする。  Further, such a nitride semiconductor substrate is characterized in that 3 × | θb | ° <| θa | ° <0.09 ° and 0.05 ° ≦ | θa | °.

又、このような窒化物半導体基板において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、│θa│≦│θb│であるものとして構わない。  In such a nitride semiconductor substrate, when the first off angle is θa and the second off angle is θb, | θa | ≦ | θb | may be satisfied.

又、このような窒化物半導体基板において、0.2°≦│θb│°であることを特徴とする。  Further, such a nitride semiconductor substrate is characterized by 0.2 ° ≦ | θb | °.

又、このような窒化物半導体基板において、前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向は、結晶方位<1−100>方向と平行又は略平行であるものとして構わない。  Further, in such a nitride semiconductor substrate, the recesses constituting the digging region extend in a stripe shape, and the extending direction of the recesses is parallel or substantially parallel to the crystal orientation <1-100> direction. It does not matter if they are parallel.

又、このような窒化物半導体基板において、前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向が結晶方位<11−20>方向と平行又は略平行な方向であるものとしても構わない。  Further, in such a nitride semiconductor substrate, the recesses constituting the digging region extend in a stripe shape, and the extending direction of the recesses is parallel or substantially parallel to the crystal orientation <11-20> direction. It does not matter as long as the direction is correct.

又、このような窒化物半導体基板において、前記掘り込み領域を構成する前記凹部が桝目状に形成され、桝目を構成する垂直な2方向のどちらか1方向が前記<11−20>方向と平行又は略平行であるとともに、別の1方向が前記<1−100>方向と平行又は略平行であるものとして構わない。  Further, in such a nitride semiconductor substrate, the concave portion constituting the digging region is formed in a grid shape, and one of two perpendicular directions constituting the grid is parallel to the <11-20> direction. Alternatively, it may be substantially parallel and another direction may be parallel or substantially parallel to the <1-100> direction.

又、このような窒化物半導体基板において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、前記丘部の長辺側と平行な方向が前記<1−100>と平行又は略平行であるとともに、│θa│≧│θb│であることを特徴とする。  In such a nitride semiconductor substrate, when the first off angle is θa and the second off angle is θb, the direction parallel to the long side of the hill is parallel to <1-100>. Alternatively, it is substantially parallel and | θa | ≧ | θb |.

又、このような窒化物半導体基板において、前記第1オフ角をθa、前記第2オフ角をθbとしたとき、前記丘部の長辺側と平行な方向が前記<11−20>と平行又は略平行であるとともに、│θa│≦│θb│であることを特徴とする。  In such a nitride semiconductor substrate, when the first off angle is θa and the second off angle is θb, the direction parallel to the long side of the hill is parallel to <11-20>. Alternatively, it is substantially parallel and | θa | ≦ | θb |.

又、このような窒化物半導体基板において、前記第1オフ角の2乗と前記第2オフ角の2乗との和の平方根が0.2°以上であることを特徴とする。  In such a nitride semiconductor substrate, the square root of the sum of the square of the first off angle and the square of the second off angle is 0.2 ° or more.

又、このような窒化物半導体基板において、隣接する前記掘り込み領域の挟まれた前記丘部の幅が100μm以上2000μm以下であるものとして構わない。  Further, in such a nitride semiconductor substrate, the width of the hill portion sandwiched between the adjacent digging regions may be 100 μm or more and 2000 μm or less.

又、このような窒化物半導体基板において、前記掘り込み領域を構成する前記凹部の深さが1.5μm以上であるものとして構わない。  Further, in such a nitride semiconductor substrate, the depth of the concave portion constituting the digging region may be 1.5 μm or more.

又、このような窒化物半導体基板において、前記丘部上に形成される前記窒化物半導体成長層の全層厚をTとし、前記掘り込み領域を構成する前記凹部の深さがT/2以上であるものとして構わない。  Further, in such a nitride semiconductor substrate, the total thickness of the nitride semiconductor growth layer formed on the hill portion is T, and the depth of the recess constituting the digging region is T / 2 or more. It does not matter as it is.

又、このような窒化物半導体基板において、前記掘り込み領域を構成する前記凹部の開口幅が3μm以上であるものとして構わない。  Further, in such a nitride semiconductor substrate, the opening width of the recess constituting the digging region may be 3 μm or more.

本発明によると、少なくとも表面が窒化物半導体で構成されている基板上に、窒化物半導体成長層を積層し窒化物半導体レーザ素子などの窒化物半導体素子を作製するに際し、クラックの発生を防止し、併せて、丘表面の上面成長部からマイグレーションなどにより窒化物半導体薄膜の原料となる原子・分子が掘り込み領域に拡散・移動して窒化物半導体薄膜を形成することを抑制することにより、表面平坦性が良好な窒化物半導体成長層を形成し、諸特性の良好な窒化物半導体素子を得ることができる。   According to the present invention, when a nitride semiconductor growth layer is stacked on a substrate having at least a surface composed of a nitride semiconductor to produce a nitride semiconductor device such as a nitride semiconductor laser device, cracks can be prevented. In addition, the surface of the nitride semiconductor thin film is prevented from diffusing / moving into the digging region due to migration or the like from the upper surface growth part of the hill surface by diffusion and migration into the digging region. A nitride semiconductor growth layer with good flatness can be formed, and a nitride semiconductor device with good characteristics can be obtained.

又、本発明によると、丘表面の上面成長部から掘り込み領域内への窒化物半導体薄膜の原料となる原子・分子のマイグレーションなどによる拡散・移動を意図的に促進させ、結果、窒化物半導体薄膜の原料となる原子・分子がウエーハ全体にわたって均一に拡散・移動することにより、表面平坦性が良好な窒化物半導体成長層を形成し、諸特性の良好な窒化物半導体素子を得ることができる。   In addition, according to the present invention, diffusion / migration due to migration of atoms / molecules as a raw material of the nitride semiconductor thin film from the upper surface growth portion of the hill surface into the digging region is intentionally promoted, and as a result, the nitride semiconductor The atoms and molecules that are the raw material of the thin film are uniformly diffused and moved throughout the wafer, so that a nitride semiconductor growth layer with good surface flatness can be formed, and a nitride semiconductor device with good characteristics can be obtained. .

まず、本明細書において、いくつかの用語の意味を予め明らかにしておく。まず、「掘り込み領域」とはたとえば図2に示されているように窒化物半導体基板表面でストライプ状に加工された凹部を意味する。図2は掘り込み加工を実施し、掘り込み領域22と丘21は形成された加工基板26の概略断面図である。掘り込み領域22の断面形状は、必ずしも矩形状である必要はなく、図2に示したように、△形状、もしくは台形の形状でも構わなく、凹凸の段差を生じさせるものであれば良い。又、掘り込み領域22は必ずしも単独の凹部でなくても、複数の凹部と当該凹部に挟まれた狭い平坦部からなるものとしても構わない。   First, in this specification, the meaning of some terms will be clarified in advance. First, the “digging region” means, for example, a recess processed into a stripe shape on the surface of the nitride semiconductor substrate as shown in FIG. FIG. 2 is a schematic cross-sectional view of the processed substrate 26 in which the digging process is performed and the digging region 22 and the hill 21 are formed. The cross-sectional shape of the dug region 22 does not necessarily have to be a rectangular shape, and may be a Δ shape or a trapezoidal shape as shown in FIG. Further, the digging region 22 is not necessarily a single concave portion, and may be composed of a plurality of concave portions and a narrow flat portion sandwiched between the concave portions.

又、「丘」は、同様にストライプ状に加工された凸部である。図2に示された掘り込み領域22と丘21は1方向に沿って加工されたストライプ配列であるが、掘り込み領域22又は丘21が互いに交差し合った桝目配列であってもよい。また、一つの基板上に異なる形状の掘り込み領域22、掘り込み深さ、幅が異なる掘り込み領域22が存在していても良い。また、一つの基板上で掘り込み領域22が形成される周期が異なっても構わない。   The “hill” is a convex portion that is similarly processed into a stripe shape. The digging region 22 and the hill 21 shown in FIG. 2 have a stripe arrangement processed along one direction, but may be a grid arrangement in which the digging region 22 or the hill 21 intersect each other. Further, the digging region 22 having a different shape and the digging region 22 having different digging depth and width may exist on one substrate. Further, the period in which the dug region 22 is formed on one substrate may be different.

「窒化物半導体基板」は、AlGaInN(0≦x≦1;0≦y≦1;0≦z≦1;x+y+z=1)から成る基板を意味する。ただし、窒化物半導体基板の窒素元素のうちで、その約10%以下がAs、P、又はSbの元素で置換されても構わない(但し、基板の六方晶系が維持されている。)。又、窒化物半導体基板中に、Si、O、Cl、S、C、Ge、Zn、Cd、Mg、またはBeがドーピングされても構わない。更に、n型窒化物半導体としては、これらのドーピング材料のうちでも、Si、O、およびClが特に好ましい。又、窒化物半導体基板の主面方位としては、C面{0001}が用いられる。 “Nitride semiconductor substrate” means a substrate made of Al x Ga y In z N (0 ≦ x ≦ 1; 0 ≦ y ≦ 1; 0 ≦ z ≦ 1; x + y + z = 1). However, about 10% or less of the nitrogen element of the nitride semiconductor substrate may be substituted with an element of As, P, or Sb (however, the hexagonal system of the substrate is maintained). The nitride semiconductor substrate may be doped with Si, O, Cl, S, C, Ge, Zn, Cd, Mg, or Be. Furthermore, as these n-type nitride semiconductors, Si, O, and Cl are particularly preferable among these doping materials. Further, the C plane {0001} is used as the principal plane orientation of the nitride semiconductor substrate.

次に、本発明の実施形態について、図面を参照して説明する。尚、以下の実施形態において、窒化物半導体素子の一例として窒化物半導体レーザの説明を行うが、本発明は他の窒化物半導体素子にも適用可能である。図1及び図3は、本実施形態における、窒化物半導体成長層4を成長させる前の加工基板16、36の概略図である。図1、図3に示すように加工基板16、36は一定のオフ角を有している。図4は、オフ角が0.02°以下である通常用いられる基板から作製された加工基板46の概略図であり、図1、図3及び図4において、面方位も併せて表示する。又、本実施形態の窒化物半導体レーザ素子は加工基板16、36などのようにオフ角を有する加工基板上に窒化物半導体成長層4を成長させることで作製される。   Next, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a nitride semiconductor laser will be described as an example of a nitride semiconductor device, but the present invention can also be applied to other nitride semiconductor devices. 1 and 3 are schematic views of the processed substrates 16 and 36 before the nitride semiconductor growth layer 4 is grown in the present embodiment. As shown in FIGS. 1 and 3, the processed substrates 16 and 36 have a certain off angle. FIG. 4 is a schematic view of a processed substrate 46 manufactured from a commonly used substrate having an off angle of 0.02 ° or less. In FIGS. 1, 3, and 4, the plane orientation is also displayed. Further, the nitride semiconductor laser device of this embodiment is manufactured by growing the nitride semiconductor growth layer 4 on a processed substrate having an off angle, such as the processed substrates 16 and 36.

このように図4に示すオフ角が0.02°以下と、オフ角がほとんどゼロである基板から加工基板46を作製する方法について説明する。尚、本実施形態では加工基板16、36、46としてn型GaN基板を用いるものとする。   A method of manufacturing the processed substrate 46 from the substrate having the off angle of 0.02 ° or less and the off angle almost zero shown in FIG. 4 will be described. In the present embodiment, n-type GaN substrates are used as the processed substrates 16, 36, and 46.

まず、n型GaN基板の全面に膜厚1μmのSiOなどをスパッタ蒸着してSiO膜を形成し、引き続き、一般的なフォトリソグラフィ工程において、ストライプ形状のフォトレジストパターンを、レジスト開口部の幅5μm、ストライプ中心部と隣接するストライプ中心部との<11−20>方向と平行な方向での間隔(以下、周期)が350μmとなるように、<1−100>方向に形成する。次に、RIE(Reactive Ion Etching)技術などのドライエッチング技術を用い、SiO膜及びn型GaN基板をエッチングすることで、掘り込み深さを5μm、開口幅を5μmとする掘り込み領域42を形成する。その後、エッチャントとしてHF(フッ酸)などを用いてSiOを除去することで掘り込み領域42と丘41を備えた加工基板46を作製する。 First, sputter deposited SiO 2 or the like having a thickness of 1μm on the entire surface of the n-type GaN substrate to form a SiO 2 film, subsequently, in a general photolithography process, a photoresist pattern of stripes, the resist opening portion It is formed in the <1-100> direction so that the width (hereinafter referred to as the period) in the direction parallel to the <11-20> direction between the stripe central part and the adjacent stripe central part is 350 μm. Next, by using a dry etching technique such as RIE (Reactive Ion Etching) technique, the SiO 2 film and the n-type GaN substrate are etched to form a digging region 42 having a digging depth of 5 μm and an opening width of 5 μm. Form. Thereafter, SiO 2 is removed by using HF (hydrofluoric acid) or the like as an etchant, thereby manufacturing a processed substrate 46 having a dug region 42 and a hill 41.

尚、本実施形態ではSiOを蒸着してSiO膜をn型GaN基板表面に形成するものとするが、これに限定されるものではなく、他の誘電体膜などをn型GaN基板表面に形成するものとして構わない。又、上述したSiO膜の形成方法はスパッタ蒸着に限定されるものではなく、電子ビーム蒸着法、プラズマCVD法などの方法を用いても構わない。又、レジストパターンについても、その周期は上述の350μmに限定されるものではなく、作製する窒化物半導体レーザ素子の幅によって、変化させても構わない。更に、本実施形態では、掘り込み領域42を形成するのにドライエッチング技術を用いるものとしたが、この方法に限定されるものではなく、ウエットエッチング技術などを用いても構わない。 In this embodiment, SiO 2 is deposited to form the SiO 2 film on the surface of the n-type GaN substrate. However, the present invention is not limited to this, and other dielectric films and the like are formed on the surface of the n-type GaN substrate. It does not matter as what is formed. Further, the above-described method for forming the SiO 2 film is not limited to sputtering deposition, and methods such as electron beam deposition and plasma CVD may be used. The period of the resist pattern is not limited to the above-mentioned 350 μm, and may be changed depending on the width of the nitride semiconductor laser element to be manufactured. Furthermore, in the present embodiment, the dry etching technique is used to form the digging region 42, but the present invention is not limited to this method, and a wet etching technique or the like may be used.

このようにして形成される加工基板46は、上述のようにn型GaN基板表面に直接、掘り込み領域42を掘り込むことで形成しても構わないし、n型GaN基板やn型GaN基板以外の窒化物半導体基板に、GaN、InGaN、AlGaN、InAlGaNなどの窒化物半導体薄膜を成長させた後に、掘り込むことで形成しても構わない。   The processed substrate 46 formed in this way may be formed by digging the digging region 42 directly on the surface of the n-type GaN substrate as described above, or other than the n-type GaN substrate or the n-type GaN substrate. A nitride semiconductor thin film such as GaN, InGaN, AlGaN, or InAlGaN may be grown on the nitride semiconductor substrate, and then formed by digging.

又、加工基板16、36の作製方法は、基本的に加工基板46の作製方法と同様である。但し、加工基板16を作製するのに用いる基板は、結晶方位<11−20>方向を回転軸とし、結晶方位<1−100>と<0001>の双方がθa°回転・傾斜しており、即ち、結晶方位<0001>と基板成長面の法線方向との間で、オフ角θaを有するものとする。又、加工基板36を作製するのに用いる基板は、結晶方位<1−100>方向を回転軸とし、結晶方位<11−20>と<0001>の双方がθb°回転・傾斜しており、即ち、結晶方位<0001>と基板成長面の法線方向との間で、オフ角θbを有するものとする。このようなオフ角θa、θbを有する基板それぞれに、上述した方法と同様にして掘り込み領域12、32と丘11、31を形成する。尚、その際、基板のオフ角はゼロとしてフォトレジストパターンの形成、エッチングなどが実施されるものとする。   Further, the manufacturing method of the processed substrates 16 and 36 is basically the same as the manufacturing method of the processed substrate 46. However, the substrate used to manufacture the processed substrate 16 has the crystal orientation <11-20> as the rotation axis, and both the crystal orientations <1-100> and <0001> are rotated and inclined by θa °. That is, an off angle θa is assumed between the crystal orientation <0001> and the normal direction of the substrate growth surface. Further, the substrate used to manufacture the processed substrate 36 has the crystal orientation <1-100> direction as the rotation axis, and both the crystal orientations <11-20> and <0001> are rotated and inclined by θb °. That is, it is assumed that there is an off angle θb between the crystal orientation <0001> and the normal direction of the substrate growth surface. The digging regions 12 and 32 and the hills 11 and 31 are formed on each of the substrates having such off angles θa and θb in the same manner as described above. At this time, it is assumed that the off-angle of the substrate is zero and the formation of a photoresist pattern, etching, and the like are performed.

又、オフ角の傾斜方向は、上述したようにθaのみ、又は、θbのみのように、一方向だけに限定されるものではなく、それぞれの傾斜方向と、それぞれの傾斜角度(θa、θb)と、を組み合わせたものとしても構わない。即ち、<11−20>方向を回転軸とし、結晶方位<1−100>と<0001>の双方がθa°回転・傾斜して、結晶方位<0001>と基板成長面の法線方向との間でオフ角θaを有するとき、回転後の結晶方位<0001>方向の単位ベクトル(大きさ:1)を終点として回転する前の結晶方位<0001>方向の単位ベクトルの変位ベクトルを始点とするベクトルを変位ベクトルAとし、<1−100>方向を回転軸とし、結晶方位<11−20>と<0001>の双方がθb°回転・傾斜して、結晶方位<0001>と基板成長面の法線方向との間でオフ角θbを有するとき、回転後の結晶方位<0001>方向の単位ベクトルを終点として回転する前の結晶方位<0001>方向の単位ベクトルの変位ベクトルを始点とするベクトルを変位ベクトルBとした場合、変位ベクトルCを変位ベクトルAと変位ベクトルBとの和とし、回転前の結晶方位<0001>方向の単位ベクトルと変位ベクトルCとを加えた合成ベクトルDをとり、その終点方向をオフ角の傾斜方向としても構わない。尚、本明細書において、変位ベクトルCによって結晶方位<0001>が傾斜して基板がオフ角を有する場合は、上述したオフ角θaとオフ角θb双方を記載することで表記する。   Further, the inclination direction of the off-angle is not limited to only one direction, as described above, such as only θa or only θb. Each inclination direction and each inclination angle (θa, θb) And may be combined. That is, with the <11-20> direction as the rotation axis, both the crystal orientations <1-100> and <0001> rotate and tilt by θa °, and the crystal orientation <0001> and the normal direction of the substrate growth surface When the rotation angle θa is between, the unit vector (size: 1) in the crystal orientation <0001> direction after the rotation is the end point, and the displacement vector of the unit vector in the crystal orientation <0001> direction before the rotation is the start point The vector is the displacement vector A, the <1-100> direction is the axis of rotation, and both the crystal orientations <11-20> and <0001> rotate and tilt by θb °, and the crystal orientation <0001> and the substrate growth surface A vector having a displacement vector of a unit vector in the crystal orientation <0001> direction before rotation with a unit vector in the crystal orientation <0001> direction after rotation when having an off angle θb with respect to the normal direction When the displacement vector B is used, the displacement vector C is the sum of the displacement vector A and the displacement vector B, and a combined vector D obtained by adding the unit vector in the crystal orientation <0001> direction before the rotation and the displacement vector C is obtained. The end point direction may be the off-angle inclination direction. In the present specification, when the crystal orientation <0001> is inclined by the displacement vector C and the substrate has an off angle, it is indicated by describing both the off angle θa and the off angle θb described above.

<オフ角の検討>
本実施形態を説明するに当たって、まず、窒化物半導体薄膜を掘り込み領域と丘を備える加工基板に成長させる際、基板のオフ角が与える影響について図面を参照して説明する。
<Examination of off-angle>
In describing this embodiment, first, the influence of the off-angle of a substrate when a nitride semiconductor thin film is grown on a processed substrate having a dug region and a hill will be described with reference to the drawings.

図4に示すように、オフ角が0.02°以下と、オフ角がほとんどゼロである加工基板46の場合、丘41の上面部43及び掘り込み領域42の底面部44の法線方向と結晶方位<0001>が平行となっている。又、結晶方位<0001>と<1−100>と<11−20>の3軸は、お互いに垂直な関係となっている。このような場合、丘41の上面部43上に付着した窒化物半導体薄膜の原料となる原子・分子15は、ある特定の方向に拡散する確率が高いわけではなく、付着した箇所から等方的に拡散する。結果、窒化物半導体薄膜の原料となる原子・分子15が丘41の上面部43においてマイグレーションなどにより等方的に拡散し、その一部は掘り込み領域42内に移動して、窒化物半導体薄膜が形成される。   As shown in FIG. 4, in the case of the processed substrate 46 having an off angle of 0.02 ° or less and an off angle of almost zero, the normal direction of the upper surface portion 43 of the hill 41 and the bottom surface portion 44 of the digging region 42 is The crystal orientation <0001> is parallel. The three axes of crystal orientations <0001>, <1-100>, and <11-20> are perpendicular to each other. In such a case, the atoms / molecules 15 which are the raw materials of the nitride semiconductor thin film attached on the upper surface portion 43 of the hill 41 are not necessarily highly diffused in a specific direction, and are isotropic from the attached place. To spread. As a result, the atoms / molecules 15 which are the raw materials of the nitride semiconductor thin film are diffused isotropically by migration or the like in the upper surface portion 43 of the hill 41, and a part thereof moves into the digging region 42, and the nitride semiconductor thin film Is formed.

又、通常、掘り込み領域12、32、42を形成する際、ウエーハ全体にわたって完全に均一に形成されるわけではなく、フォトレジストパターンを形成するフォトリソグラフィ工程やドライエッチングなどを実施するエッチング工程において、プロセス上の揺らぎが生じる。結果、掘り込み領域12、32、42と丘11、31、41との境界線において、真っ直ぐな直線ではない部分である境界線揺らぎ部17、37、47が形成されたり、掘り込み領域12、32、42の側面部19、39、49と底面部14、34、44との間の角度が垂直でない垂直性揺らぎ部18、38、48などが形成されたりする。   In general, when the digging regions 12, 32, and 42 are formed, they are not formed completely uniformly over the entire wafer, but in a photolithography process for forming a photoresist pattern or an etching process for performing dry etching or the like. , Process fluctuations occur. As a result, boundary fluctuation portions 17, 37, 47 that are not straight straight lines are formed at the boundary lines between the digging regions 12, 32, 42 and the hills 11, 31, 41, or the digging region 12, Vertical fluctuation portions 18, 38, 48, etc., in which the angle between the side surface portions 19, 39, 49 of the 32, 42 and the bottom surface portions 14, 34, 44 is not vertical are formed.

このようなプロセス上の揺らぎに起因して掘り込み領域12、32、42及び丘11、31、41の形状がウエーハ全体にわたって均一でないと、結果、丘11、31、41の上面部13、33、43上に付着した窒化物半導体薄膜の原料となる原子・分子15がマイグレーションなどにより掘り込み領域12、32、42内に拡散・移動する程度がウエーハ上で均一ではなく、領域により異なることとなる。即ち、ウエーハ上のある領域では丘11、31、41の上面部13、33、43上に付着した窒化物半導体薄膜の原料となる原子・分子15がマイグレーションなどにより掘り込み領域12、32、42内に拡散・移動しやすくなり、又、ウエーハ上の別の領域では丘11、31、41の上面部13、33、43上に付着した窒化物半導体薄膜の原料となる原子・分子15がマイグレーションなどにより掘り込み領域12、32、42内に拡散・移動しにくくなる。   If the shapes of the dug regions 12, 32, 42 and the hills 11, 31, 41 are not uniform over the entire wafer due to such process fluctuations, the upper surface portions 13, 33 of the hills 11, 31, 41 are consequently obtained. 43, the degree to which the atoms / molecules 15 that are the raw material of the nitride semiconductor thin film deposited on 43 are diffused / moved into the dug regions 12, 32, 42 by migration or the like is not uniform on the wafer, but varies depending on the region. Become. That is, in a certain region on the wafer, the atoms / molecules 15 which are the raw materials of the nitride semiconductor thin film deposited on the upper surface portions 13, 33, 43 of the hills 11, 31, 41 are dug regions 12, 32, 42 by migration or the like. In the other region on the wafer, atoms / molecules 15 that are the raw material of the nitride semiconductor thin film deposited on the upper surface portions 13, 33, and 43 of the hills 11, 31, and 41 migrate. It becomes difficult to diffuse and move into the dug areas 12, 32, and 42 by such as.

上述したように、ウエーハ上において、丘11、31、41の上面部13、33、43上に付着した窒化物半導体薄膜の原料となる原子・分子15がマイグレーションなどにより掘り込み領域12、32、42内に拡散・移動する程度が異なると、丘11、31、41上に成長する窒化物半導体薄膜の平坦性に影響を与え、結果、丘11、31、41上に成長する窒化物半導体薄膜の膜厚がウエーハ上においてばらつき、領域により異なる値となる。   As described above, on the wafer, the atoms / molecules 15 which are the raw materials of the nitride semiconductor thin film attached on the upper surface portions 13, 33, 43 of the hills 11, 31, 41 are dug regions 12, 32, If the degree of diffusion / movement into the ridge 42 is different, the flatness of the nitride semiconductor thin film growing on the hills 11, 31, 41 is affected. As a result, the nitride semiconductor thin film growing on the hills 11, 31, 41 The film thickness varies on the wafer and varies depending on the region.

このように丘11、31、41上に成長する窒化物半導体薄膜の膜厚がばらつくと、丘11、31、41上に窒化物半導体レーザ素子を形成した場合、歩留まりに悪影響を与える。図5に、丘上に形成されたp層厚(図13に示すp型Al0.3Ga0.7N蒸発防止層136からp型GaNコンタクト層139まで積層されたp層の層厚の和に相当する)のばらつき度合いを示す標準偏差σと歩留まりとの関係を示す。図5のグラフからp層厚の標準偏差σが0.03μm以下であると、90%以上の非常に高い歩留まりが実現され、p層厚の標準偏差σが0.03μmより大きくなると歩留まりが急激に低下することが分かった。 Thus, if the nitride semiconductor thin film grown on the hills 11, 31, 41 varies in thickness, when the nitride semiconductor laser device is formed on the hills 11, 31, 41, the yield is adversely affected. FIG. 5 shows the thickness of the p layer formed on the hill (the thickness of the p layer laminated from the p-type Al 0.3 Ga 0.7 N evaporation prevention layer 136 to the p-type GaN contact layer 139 shown in FIG. 13). This shows the relationship between the standard deviation σ indicating the degree of variation (corresponding to the sum) and the yield. From the graph of FIG. 5, when the standard deviation σ of the p layer thickness is 0.03 μm or less, a very high yield of 90% or more is realized, and when the standard deviation σ of the p layer thickness is larger than 0.03 μm, the yield increases rapidly. It turned out to fall to.

上述したように、p層厚の標準偏差σが0.03μmより大きくなると歩留まりが急激に低下する原因は、p型GaNガイド層137、p型Al0.05Ga0.95Nクラッド層138などの層厚のばらつきが大き過ぎると、窒化物半導体レーザ素子構造を作製した場合に電気的、光学的特性がばらつくためである。又、p層厚の標準偏差σが大きい領域で窒化物半導体レーザ素子を作製した場合、通電の際にリーク電流が発生することも歩留まり低下の原因となっている。 As described above, when the standard deviation σ of the p-layer thickness is larger than 0.03 μm, the cause of the rapid drop in yield is the p-type GaN guide layer 137, the p-type Al 0.05 Ga 0.95 N clad layer 138, etc. This is because if the variation in the layer thickness is too large, the electrical and optical characteristics vary when a nitride semiconductor laser device structure is produced. In addition, when a nitride semiconductor laser device is manufactured in a region where the standard deviation σ of the p layer thickness is large, the generation of a leakage current during energization also causes a decrease in yield.

このように、窒化物半導体レーザ素子を作製する際、歩留まり向上のためには、p層厚を含め、窒化物半導体レーザ素子が作製される領域である丘上に成長する窒化物半導体薄膜の平坦性の向上が必要である。そのために、本発明者は、窒化物半導体薄膜の材料となる原子・分子15がマイグレーションなどによって掘り込み領域内へ拡散・移動するのを抑制する方法と、窒化物半導体薄膜の材料となる原子・分子15がマイグレーションなどによって掘り込み領域内へ拡散・移動するのを意図して促進させる方法と、2つの方法を発明した。   Thus, when fabricating a nitride semiconductor laser device, in order to improve the yield, the nitride semiconductor thin film grown on the hill, which is the region where the nitride semiconductor laser device is fabricated, including the p-layer thickness, is improved. Need to be improved. For this purpose, the present inventor has proposed a method for suppressing diffusion / migration of atoms / molecules 15 as a material of the nitride semiconductor thin film into the digging region by migration or the like, and atoms / molecules as a material of the nitride semiconductor thin film. Two methods have been invented, a method of intentionally promoting the diffusion and movement of the molecules 15 into the digging region by migration or the like.

上述した2つの方法のうち、窒化物半導体薄膜の材料となる原子・分子15の掘り込み領域内への拡散・移動を抑制する方法は、図1に示すように、結晶方位<11−20>を回転軸として、結晶方位<0001>及び<1−100>双方がθa°回転・傾斜した基板、即ち、回転した後の結晶方位<0001>が回転前の結晶方位<0001>に対してオフ角θaを有する基板を用いて加工基板16を作製し、その上に窒化物半導体薄膜を成長させるというものである。このような加工基板16上に窒化物半導体薄膜を成長させると、丘11の上面部13上に付着した窒化物半導体薄膜の原料となる原子・分子15は、<11−20>方向と比較すると、<1−100>方向と略平行な方向、即ち、掘り込み領域2が延在する方向と平行な方向へのマイグレーションなどによる拡散・移動が顕著となることが分かっており、結果的に、丘11の上面部13上に付着した窒化物半導体薄膜の原料となる原子・分子15の掘り込み領域12内へのマイグレーションなどによる拡散・移動が抑制される。このことにより、丘11の上面部13上に表面平坦性が良好な窒化物半導体薄膜が形成される。   Of the two methods described above, as shown in FIG. 1, the method of suppressing the diffusion / movement of atoms / molecules 15 that are the material of the nitride semiconductor thin film into the digging region has a crystal orientation <11-20>. Is a substrate in which both crystal orientations <0001> and <1-100> are rotated and inclined by θa °, that is, crystal orientation <0001> after rotation is off with respect to crystal orientation <0001> before rotation. A processed substrate 16 is produced using a substrate having an angle θa, and a nitride semiconductor thin film is grown thereon. When a nitride semiconductor thin film is grown on such a processed substrate 16, the atoms / molecules 15 that are the raw material of the nitride semiconductor thin film attached on the upper surface portion 13 of the hill 11 are compared with the <11-20> direction. , It is known that diffusion and movement due to migration or the like in a direction substantially parallel to the <1-100> direction, that is, a direction parallel to the direction in which the digging region 2 extends, becomes significant. Diffusion / migration due to migration of atoms / molecules 15 serving as a material of the nitride semiconductor thin film attached on the upper surface portion 13 of the hill 11 into the digging region 12 is suppressed. As a result, a nitride semiconductor thin film having good surface flatness is formed on the upper surface portion 13 of the hill 11.

又、上述した2つの方法のうち、窒化物半導体薄膜の材料となる原子・分子の掘り込み領域内への拡散・移動を促進する方法は、図3に示すように、結晶方位<1−100>を回転軸として、結晶方位<0001>及び<11−20>双方がθb°回転・傾斜した基板、即ち、回転した後の結晶方位<0001>が回転前の結晶方位<0001>に対してオフ角θbを有する基板を用いて加工基板36を作製し、その上に窒化物半導体薄膜を成長させるというものである。このような加工基板36上に窒化物半導体薄膜を成長させると、丘31の上面部33上に付着した窒化物半導体薄膜の原料となる原子・分子15は、<1−100>方向と比較すると、<11−20>方向と略平行な方向、即ち、掘り込み領域32が延在する方向と垂直な方向、且つ、丘31の上面部33の表面と平行な方向へのマイグレーションなどによる拡散・移動が顕著となることが分かっており、結果的に、丘31の上面部33上に付着した窒化物半導体薄膜の原料となる原子・分子15の掘り込み領域32内へのマイグレーションなどによる拡散・移動が非常に促進され、境界線揺らぎ部37や垂直性揺らぎ部38などの存在にかかわらず、ウエーハ全体において均一に、丘31の上面部33上に付着した窒化物半導体薄膜の原料となる原子・分子15の掘り込み領域32内へのマイグレーションなどによる拡散・移動が発生する。このことにより、丘31の上面部33上に表面平坦性が良好な窒化物半導体薄膜が形成される。   Of the two methods described above, as shown in FIG. 3, the method of promoting the diffusion / migration of atoms / molecules that are the material of the nitride semiconductor thin film into the digging region is shown in FIG. > As the rotation axis, both the crystal orientation <0001> and <11-20> are rotated and inclined by θb °, that is, the crystal orientation <0001> after the rotation is relative to the crystal orientation <0001> before the rotation. A processed substrate 36 is produced using a substrate having an off angle θb, and a nitride semiconductor thin film is grown thereon. When a nitride semiconductor thin film is grown on such a processed substrate 36, the atoms / molecules 15 that are the raw material of the nitride semiconductor thin film attached on the upper surface portion 33 of the hill 31 are compared with the <1-100> direction. , Diffusion by migration in a direction substantially parallel to the <11-20> direction, that is, a direction perpendicular to the direction in which the digging region 32 extends and a direction parallel to the surface of the upper surface portion 33 of the hill 31 It has been found that the movement becomes remarkable, and as a result, diffusion / diffusion caused by migration of atoms / molecules 15 as raw materials of the nitride semiconductor thin film attached on the upper surface portion 33 of the hill 31 into the dug region 32. The material of the nitride semiconductor thin film adhered to the upper surface portion 33 of the hill 31 evenly throughout the wafer regardless of the presence of the boundary fluctuation portion 37, the vertical fluctuation portion 38, etc. A diffusion-movement is caused by migration to become atoms and molecules 15 engraved regions 32 of the. As a result, a nitride semiconductor thin film having good surface flatness is formed on the upper surface portion 33 of the hill 31.

又、一般的に、GaN系半導体薄膜などの窒化物半導体薄膜は、<1−100>方向と比較して<11−20>方向への成長速度が大きいことが分かっている。このため、結晶方位<11−20>を回転軸として結晶方位<0001>と<1−100>の双方がθa°回転した基板を用いて加工基板16を作製し、当該加工基板16上に窒化物半導体薄膜を成長させる際、丘11の上面部13に付着した窒化物半導体薄膜の原料である原子・分子15が、<1−100>方向と略平行な方向、即ち、掘り込み領域12が延在する方向と平行な方向へのマイグレーションなどによって拡散・移動することを促進し、又、丘11の上面部13に付着した窒化物半導体薄膜の原料である原子・分子15が、<11−20>方向と平行な方向、即ち、掘りこみ領域2が延在する方向と垂直な方向へマイグレーションなどして掘り込み領域12内への拡散・移動することを抑制するために、上述したθaの値を大きくとる必要がある。   In general, it has been found that a nitride semiconductor thin film such as a GaN-based semiconductor thin film has a higher growth rate in the <11-20> direction than in the <1-100> direction. Therefore, a processed substrate 16 is produced using a substrate in which both the crystal orientations <0001> and <1-100> are rotated by θa ° with the crystal orientation <11-20> as the rotation axis, and nitriding is performed on the processed substrate 16. When the semiconductor thin film is grown, the atoms / molecules 15 that are the raw material of the nitride semiconductor thin film attached to the upper surface portion 13 of the hill 11 are substantially parallel to the <1-100> direction, that is, the digging region 12 is Atoms / molecules 15 that promote diffusion and movement by migration in a direction parallel to the extending direction and the nitride semiconductor thin film attached to the upper surface portion 13 of the hill 11 are <11− In order to suppress diffusion and movement into the digging region 12 by migration or the like in a direction parallel to the 20> direction, that is, a direction perpendicular to the direction in which the digging region 2 extends, Large value There is a need to take.

ここで、上述したオフ角θa及びオフ角θbと、p層厚の標準偏差σの関係を図6、図7に示す。図6は、オフ角θaの絶対値がオフ角θbの絶対値以上の加工基板を用いて窒化物半導体レーザ素子を作製した場合において、オフ角θaと丘上に形成されたp層厚の標準偏差σとの関係を示す。又、図7は、オフ角θaの絶対値がオフ角θbの絶対値以下の加工基板を用いて窒化物半導体レーザ素子を作製した場合において、オフ角θbと丘上に形成されたp層厚の標準偏差σとの関係を示す。図6及び図7の横軸におけるオフ角θa、θbの符号(±)は、使用したウエーハにおいて二方向のうち任意の一方向を+と定義しているため、+でも−でも結晶学的には等価である。よって、オフ角θa、θbの絶対値のみに注目すればよい。   Here, the relationship between the above-described off angle θa and off angle θb and the standard deviation σ of the p-layer thickness is shown in FIGS. FIG. 6 shows the standard of the off-angle θa and the p-layer thickness formed on the hill when a nitride semiconductor laser device is manufactured using a processed substrate having an absolute value of the off-angle θa equal to or larger than the absolute value of the off-angle θb. The relationship with the deviation σ is shown. FIG. 7 shows the off-angle θb and the thickness of the p layer formed on the hill when a nitride semiconductor laser device is manufactured using a processed substrate having an absolute value of the off-angle θa equal to or smaller than the absolute value of the off-angle θb. Shows the relationship with the standard deviation σ. The sign (±) of the off angles θa and θb on the horizontal axis in FIGS. 6 and 7 defines an arbitrary one of the two directions as + on the used wafer. Are equivalent. Therefore, it is only necessary to pay attention to only the absolute values of the off angles θa and θb.

図6より、オフ角θaの絶対値がオフ角θbの絶対値以上の加工基板を用いた場合、オフ角θaの絶対値が0.09°以上であれば、p層厚の標準偏差σが0.03μm以下となり、窒化物半導体レーザ素子を作製した場合、高い歩留まりが実現できる(図5参照)。又、オフ角θaの絶対値が0.09°より小さい場合においても、オフ角θaの絶対値がオフ角θbの絶対値の3倍より大きく、且つ、オフ角θaの絶対値が0.05°より大きければ、p層厚の標準偏差σは0.03μm以下となることが分かった。又、それ以外の場合においては、p層厚の標準偏差σは0.03μmより大きくなり、成長面において良好な表面平坦性は得られず、高い歩留まりは実現できない。   From FIG. 6, when using a processed substrate having an absolute value of the off angle θa equal to or larger than the absolute value of the off angle θb, the standard deviation σ of the p layer thickness is as long as the absolute value of the off angle θa is 0.09 ° or greater. When the nitride semiconductor laser device is fabricated, the yield is high (see FIG. 5). Even when the absolute value of the off angle θa is smaller than 0.09 °, the absolute value of the off angle θa is larger than three times the absolute value of the off angle θb, and the absolute value of the off angle θa is 0.05. It was found that the standard deviation σ of the p layer thickness was 0.03 μm or less if it was larger than °. In other cases, the standard deviation σ of the p layer thickness is larger than 0.03 μm, and good surface flatness cannot be obtained on the growth surface, so that a high yield cannot be realized.

図7より、オフ角θaの絶対値がオフ角θbの絶対値以下の加工基板を用いた場合、オフ角θbの絶対値が0.2°以上のとき、p層厚の標準偏差σは0.03μm以下となり、オフ角θbの絶対値が0.2°より小さいとき、p層厚の標準偏差σは0.03μmより大きな値となることが分かった。即ち、θbの絶対値を0.2°以上とすることにより、成長面において良好な平坦性が得られ、窒化物半導体レーザ素子を作製した場合、高い歩留まりが実現される。   From FIG. 7, when using a processed substrate having an absolute value of the off angle θa equal to or smaller than the absolute value of the off angle θb, the standard deviation σ of the p layer thickness is 0 when the absolute value of the off angle θb is 0.2 ° or more. When the absolute value of the off-angle θb is smaller than 0.2 ° and the absolute value of the off-angle θb is smaller than 0.2 °, the p layer thickness standard deviation σ is larger than 0.03 μm. That is, by setting the absolute value of θb to 0.2 ° or more, good flatness is obtained on the growth surface, and a high yield is realized when a nitride semiconductor laser device is manufactured.

又、このようにオフ角θbの絶対値を大きくとることで良好な表面平坦性を得る方法では、結晶方位<1−100>を回転軸として結晶方位<0001>及び<11−20>双方をθb°回転・傾斜させた加工基板36を用いており、結晶方位<0001>の方向が丘31の上面部33の法線方向に対してθb°傾斜していることにより、原子・分子15の掘り込み領域32内へのマイグレーションなどによる拡散・移動が一方向へ発生するため、図8に示すように、加工基板36上に成長させた窒化物半導体薄膜の表面が傾斜することとなる。尚、図8は、加工基板36上に成長させた窒化物半導体薄膜の表面を表面段差計を用いて、掘り込み領域32が延在する方向と垂直な方向(<11−20>方向と略平行な方向)にスキャンした結果である。図8より、丘31の上面部33上に形成された窒化物半導体薄膜の表面が結晶方位を傾けた方向に傾斜しているのが分かる。しかしながら、窒化物半導体レーザ素子のリッジ部を作製する凸部である丘31の中央部の高さは、ほぼ一定であり、p層厚も一定であり、窒化物半導体レーザ素子を作製するのに問題とはならない。尚、結晶方位<11−20>を回転軸として結晶方位<0001>と<1−100>の双方をθa°回転・傾斜させた加工基板16を用いる場合においては、窒化物半導体薄膜の原料となる原子・分子15が掘り込み領域12内に移動・拡散することが抑制されるため、上述したように加工基板16に窒化物半導体薄膜を成長させた場合、丘11の上面部13上に形成された窒化物半導体薄膜の表面が傾斜することがなく、表面が平坦である。このため、結晶方位<11−20>を回転軸として結晶方位<0001>と<1−100>の双方をθa°回転・傾斜させた基板を用いるほうが、より好ましい。   Further, in the method for obtaining good surface flatness by increasing the absolute value of the off angle θb in this way, both the crystal orientation <0001> and <11-20> are set with the crystal orientation <1-100> as the rotation axis. The processed substrate 36 rotated and inclined by θb ° is used, and the direction of the crystal orientation <0001> is inclined by θb ° with respect to the normal direction of the upper surface portion 33 of the hill 31. Since diffusion / movement due to migration or the like into the digging region 32 occurs in one direction, the surface of the nitride semiconductor thin film grown on the processed substrate 36 is inclined as shown in FIG. In FIG. 8, the surface of the nitride semiconductor thin film grown on the processed substrate 36 is measured by using a surface level meter, and the direction perpendicular to the direction in which the digging region 32 extends (substantially the <11-20> direction). This is a result of scanning in a parallel direction. FIG. 8 shows that the surface of the nitride semiconductor thin film formed on the upper surface portion 33 of the hill 31 is inclined in the direction in which the crystal orientation is inclined. However, the height of the central portion of the hill 31 that is a convex portion for forming the ridge portion of the nitride semiconductor laser element is substantially constant, and the p-layer thickness is also constant, so that the nitride semiconductor laser element is manufactured. It doesn't matter. In the case of using the processed substrate 16 in which both the crystal orientations <0001> and <1-100> are rotated and inclined by θa ° with the crystal orientation <11-20> as the rotation axis, Therefore, when the nitride semiconductor thin film is grown on the processed substrate 16 as described above, it is formed on the upper surface portion 13 of the hill 11. The surface of the nitride semiconductor thin film is not inclined and the surface is flat. Therefore, it is more preferable to use a substrate in which both the crystal orientations <0001> and <1-100> are rotated and inclined by θa ° with the crystal orientation <11-20> as the rotation axis.

又、基板の結晶方位が上述した変位ベクトルCにより変位する場合、即ち、基板の結晶方位の傾斜がオフ角θaとオフ角θbとの双方から成る場合、オフ角θaの2乗とオフ角θbの2乗との和の平方根の値が0.2°以上であれば、加工基板上に成長させる窒化物半導体薄膜の表面平坦性は良好なものとなる。   When the crystal orientation of the substrate is displaced by the above-described displacement vector C, that is, when the inclination of the crystal orientation of the substrate is composed of both the off angle θa and the off angle θb, the square of the off angle θa and the off angle θb If the value of the square root of the sum of the square and the square is 0.2 ° or more, the surface flatness of the nitride semiconductor thin film grown on the processed substrate becomes good.

又、上述したのは掘り込み領域12、32、42の延在する方向が<1−100>方向と平行又は略平行である場合について説明したが、掘り込み領域12、32、42の延在する方向が<11−20>方向と平行又は略平行である場合においても同様な効果を得ることができる。又、更に、掘り込み領域12、32、42のように凹部が一方向のみに延在するのではなく、凹部が<1−100>方向と平行又は略平行に延在するとともに、同じく凹部が<11−20>方向と平行又は略平行の延在し、掘り込み領域が桝目状に形成されている場合においても、丘上に表面平坦性が良好な窒化物半導体薄膜を形成することができる。この場合、丘上に付着した窒化物半導体薄膜の原料となる原子・分子が掘り込み領域により分割された丘の長辺方向に拡散・移動するようにオフ角θa及びθbを設定することが、好ましい。   In the above description, the direction in which the digging regions 12, 32, and 42 extend is parallel or substantially parallel to the <1-100> direction, but the digging regions 12, 32, and 42 extend. The same effect can be obtained even when the direction to be performed is parallel or substantially parallel to the <11-20> direction. Further, the recessed portion does not extend in only one direction as in the dug regions 12, 32, 42, but the recessed portion extends in parallel or substantially parallel to the <1-100> direction, and the recessed portion A nitride semiconductor thin film having excellent surface flatness can be formed on a hill even when the digging region extends parallel to or substantially parallel to the <11-20> direction and has a grid shape. . In this case, the off-angles θa and θb are set so that atoms / molecules as the raw material of the nitride semiconductor thin film attached on the hill are diffused / moved in the long side direction of the hill divided by the dug region, preferable.

このように、基板の結晶方位の傾斜角度(オフ角)を変えることにより、丘上に成長させる窒化物半導体薄膜の表面平坦性を向上できた。   Thus, the surface flatness of the nitride semiconductor thin film grown on the hill could be improved by changing the tilt angle (off angle) of the crystal orientation of the substrate.

又、上述した基板の結晶方位の傾斜が、オフ角θa、オフ角θb、及びオフ角θaとオフ角θbとの双方から成るオフ角であるとき、それぞれのオフ角の値を0.05°未満に設定しても、実際上、作製する基板のオフ角を全て0.05未満とすることが困難である。又、レーザ光放出端面は、一般的に劈開で作製するが、劈開は{0001}面の方線ベクトル方向に沿った{11−20}、{1−100}面で割れるなど端面が傾く。このためオフ角を4°より大きくした場合、チップ分割がし難くなる。よって、基板の結晶方位の傾斜角であるオフ角は、0.05°以上4°以下であることが好ましい。   Further, when the above-described tilt of the crystal orientation of the substrate is an off angle θa, an off angle θb, and an off angle composed of both the off angle θa and the off angle θb, the value of each off angle is set to 0.05 °. Even if it is set to less than that, it is practically difficult to make all the off angles of the substrates to be produced less than 0.05. Further, the laser light emitting end face is generally produced by cleavage, but the end face is inclined such that the cleavage is divided by {11-20} and {1-100} planes along the direction of the {0001} plane. For this reason, when the off angle is larger than 4 °, it is difficult to divide the chip. Therefore, the off angle, which is the tilt angle of the crystal orientation of the substrate, is preferably 0.05 ° or more and 4 ° or less.

次に、本発明の実施例について、図面を参照して説明する。尚、以下の実施例において、窒化物半導体素子の一例として窒化物半導体レーザ素子について説明を行うが、本発明は他の窒化物半導体素子にも適用可能である。図11(a)は、本実施例における窒化物半導体レーザ素子の概略断面図であり、図11(b)は図11(a)の上面図である。図9(b)は、本発明の実施例の、窒化物半導体薄膜を成長させる前の加工基板90の概略断面図であり、図9(a)は図9(b)の上面図である。尚、図9、図11に面方位も併せて表示するが、オフ角がゼロとして表示する。図9に示した加工基板90上に、例えば、図13のような構成の窒化物半導体成長層4を積層させるなどして、図11の窒化物半導体レーザ素子を得る。   Next, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a nitride semiconductor laser device will be described as an example of a nitride semiconductor device, but the present invention can also be applied to other nitride semiconductor devices. FIG. 11A is a schematic cross-sectional view of the nitride semiconductor laser device in this example, and FIG. 11B is a top view of FIG. FIG. 9B is a schematic cross-sectional view of the processed substrate 90 before the nitride semiconductor thin film is grown according to the embodiment of the present invention, and FIG. 9A is a top view of FIG. 9B. 9 and 11, the plane orientation is also displayed, but the off angle is displayed as zero. For example, the nitride semiconductor growth layer 4 having the configuration shown in FIG. 13 is stacked on the processed substrate 90 shown in FIG. 9 to obtain the nitride semiconductor laser device shown in FIG.

まず、上述した加工基板16、36、46を作製するのと同様な方法で、加工基板90を作製する。但し、加工基板90を作製するのに用いる基板は、オフ角θaが−0.35°、オフ角θbが−0.02°とする。掘り込み領域91の開口幅Xは5μm、深さYは5μm、隣接する掘り込み領域91間の周期は350μmとする。   First, the processed substrate 90 is manufactured by the same method as that for manufacturing the processed substrates 16, 36, and 46 described above. However, the substrate used to manufacture the processed substrate 90 has an off angle θa of −0.35 ° and an off angle θb of −0.02 °. The opening width X of the digging region 91 is 5 μm, the depth Y is 5 μm, and the period between adjacent digging regions 91 is 350 μm.

作製した加工基板90上に、MOCVD法などの周知の技術を適宜用いて、図13に示した複数の窒化物半導体薄膜から成る窒化物半導体成長層4を積層する。この際、n型GaN層130は、成長温度が1075℃、原料のV/III比(III族である原子を含む原料の単位時間当たり供給される流量のモル数に対する、V族である原子を含む原料の単位時間当たり供給される流量のモル数の比)が1200の成長条件で形成した。引き続き、成長温度が1075℃でn型Al0.05Ga0.95N第1クラッド層131とn型Al0.08Ga0.92N第2クラッド層132とn型Al0.05Ga0.95N第3クラッド層133とn型GaNガイド層134とを積層した。又、更に、多重量子井戸活性層135とp型Al0.3Ga0.7N蒸発防止層136とp型GaNガイド層137とp型Al0.05Ga0.95Nクラッド層138とp型GaNコンタクト層139とを、順に積層した。尚、多重量子井戸活性層135の成長温度は略800℃であり、p型Al0.3Ga0.7N蒸発防止層136とp型GaNガイド層137とp型Al0.05Ga0.95Nクラッド層138とp型GaNコンタクト層139の成長温度は略1030℃である。 A nitride semiconductor growth layer 4 composed of a plurality of nitride semiconductor thin films shown in FIG. 13 is stacked on the fabricated processed substrate 90 by appropriately using a known technique such as MOCVD. At this time, the n-type GaN layer 130 has a growth temperature of 1075 ° C., a V / III ratio of the raw material (a group V atom with respect to the number of moles of the flow rate supplied per unit time of the raw material including the group III atom). The ratio of the number of moles of the flow rate supplied per unit time of the raw material to be contained) was formed under a growth condition of 1200. Subsequently, the n-type Al 0.05 Ga 0.95 N first cladding layer 131, the n-type Al 0.08 Ga 0.92 N second cladding layer 132 and the n-type Al 0.05 Ga 0 at a growth temperature of 1075 ° C. .95 N third cladding layer 133 and n-type GaN guide layer 134 were stacked. Further, the multiple quantum well active layer 135, the p-type Al 0.3 Ga 0.7 N evaporation prevention layer 136, the p-type GaN guide layer 137, the p-type Al 0.05 Ga 0.95 N cladding layer 138, and the p A type GaN contact layer 139 was laminated in order. The growth temperature of the multiple quantum well active layer 135 is approximately 800 ° C., and the p-type Al 0.3 Ga 0.7 N evaporation prevention layer 136, the p-type GaN guide layer 137, and the p-type Al 0.05 Ga 0. The growth temperature of the 95 N clad layer 138 and the p-type GaN contact layer 139 is approximately 1030 ° C.

このように掘り込み領域91と丘92を備えた加工基板90上に複数の窒化物半導体薄膜から成る窒化物半導体成長層4を積層するわけであるが、掘り込み領域91の開口幅などは上述の値に限定されるものではない。又、掘り込み領域91の開口幅Xについては、その値が3μm未満であると窒化物半導体成長層4を形成した場合に掘り込み領域91が容易に埋まってしまい、窒化物半導体成長層4に内包する歪みが開放されないだけではなく、丘92の上に付着した窒化物半導体薄膜の原料となる原子・分子がマイグレーションなどにより掘り込み領域91内に拡散・移動するため、丘92に積層される窒化物半導体成長層4の表面平坦性が悪くなり、好ましくない。又、掘り込み領域91の深さYについても、その値が1.5μm未満であると窒化物半導体成長層4を形成した場合に掘り込み領域91が容易に埋まってしまい、好ましくない。よって、掘り込み領域91の開口幅Xは3μm以上が好ましく、掘り込み領域91の深さYは1.5μm以上が好ましい。更に、加工基板90上に形成される窒化物半導体成長層4の全層厚が掘り込み領域91の深さYの2倍より大きいと、加工基板90上に窒化物半導体成長層4を積層した場合、掘り込み領域91が容易に埋まってしまい、好ましくない。よって、掘り込み領域91の深さYが、加工基板90上に形成される窒化物半導体成長層4の全層厚の1/2より大きい方が好ましい。   As described above, the nitride semiconductor growth layer 4 made of a plurality of nitride semiconductor thin films is stacked on the processing substrate 90 having the digging region 91 and the hills 92. The opening width of the digging region 91 and the like are described above. It is not limited to the value of. Further, if the opening width X of the digging region 91 is less than 3 μm, the digging region 91 is easily buried when the nitride semiconductor growth layer 4 is formed, and the nitride semiconductor growth layer 4 Not only are the strains contained therein not released, but the atoms / molecules that are the raw material of the nitride semiconductor thin film deposited on the hill 92 diffuse and move into the digging region 91 due to migration or the like, and are thus stacked on the hill 92. The surface flatness of the nitride semiconductor growth layer 4 is deteriorated, which is not preferable. Also, regarding the depth Y of the digging region 91, if the value is less than 1.5 μm, the digging region 91 is easily buried when the nitride semiconductor growth layer 4 is formed, which is not preferable. Therefore, the opening width X of the digging region 91 is preferably 3 μm or more, and the depth Y of the digging region 91 is preferably 1.5 μm or more. Further, when the total thickness of the nitride semiconductor growth layer 4 formed on the processed substrate 90 is larger than twice the depth Y of the digging region 91, the nitride semiconductor growth layer 4 is stacked on the processed substrate 90. In this case, the digging area 91 is easily filled, which is not preferable. Therefore, the depth Y of the digging region 91 is preferably larger than ½ of the total thickness of the nitride semiconductor growth layer 4 formed on the processed substrate 90.

又、隣接する掘り込み領域91間の丘92の、<11−20>方向と略平行な方向、即ち、掘り込み領域91が延在する方向と垂直且つ丘92の表面と平行な方向における幅(以下、丘92の幅)が100μ未満であると、窒化物半導体成長層4に内包される歪みが開放されないため、クラックが発生しやすくなるだけではなく、丘92上に窒化物半導体レーザ素子を作製することが困難となる。又、丘92の幅が2000μmより大きいと窒化物半導体成長層4内でクラックが発生することを防止する効果が失われる。よって、丘92の幅は、100μm以上2000μm以下であることが好ましい。   Further, the width of the hill 92 between the adjacent digging regions 91 in the direction substantially parallel to the <11-20> direction, that is, the direction perpendicular to the direction in which the digging region 91 extends and parallel to the surface of the hill 92. If (the width of the hill 92) is less than 100 μm, the strain included in the nitride semiconductor growth layer 4 is not released, so that not only cracks are likely to occur, but also the nitride semiconductor laser element on the hill 92 It becomes difficult to produce. If the width of the hill 92 is larger than 2000 μm, the effect of preventing the occurrence of cracks in the nitride semiconductor growth layer 4 is lost. Therefore, the width of the hill 92 is preferably 100 μm or more and 2000 μm or less.

又、窒化物半導体成長層4について、加工基板90表面に形成されるn型GaN層130(図13参照)は、AlGaN層等と比較して非常にマイグレーションして拡散・移動しやすい。このため、n型GaN層130の層厚が0.5μmより大きいと、丘92上に成長するn型GaN層130が掘り込み領域91へ流れ込みやすくなる。又、更に、窒化物半導体成長層4の全層厚が厚くなるため、結果として掘り込み領域91が容易に窒化物半導体成長層4で埋まってしまう状況をつくり出しやすい。よって、n型GaN層130の層厚は、0.5μm以下が好ましい。   Further, in the nitride semiconductor growth layer 4, the n-type GaN layer 130 (see FIG. 13) formed on the surface of the processed substrate 90 is very migrated and easily diffuses and moves as compared with the AlGaN layer or the like. For this reason, when the layer thickness of the n-type GaN layer 130 is larger than 0.5 μm, the n-type GaN layer 130 grown on the hill 92 easily flows into the digging region 91. Further, since the entire thickness of the nitride semiconductor growth layer 4 is increased, it is easy to create a situation in which the digging region 91 is easily filled with the nitride semiconductor growth layer 4 as a result. Therefore, the layer thickness of the n-type GaN layer 130 is preferably 0.5 μm or less.

更に、複数の窒化物半導体薄膜から成る窒化物半導体成長層4を積層する際、各窒化物半導体薄膜の成長条件によって、窒化物半導体薄膜の原料となる原子・分子のマイグレーションなどによる拡散・移動しやすさが異なることが分かっている。丘92上に形成する窒化物半導体成長層4の表面平坦性を良好なものとするには、窒化物半導体薄膜の原料となる原子・分子のマイグレーションを抑制する条件で、各窒化物半導体薄膜を成長させる必要がある。このような成長条件として、加工基板の表面温度は1050℃以下、V/III比(III族である原子を含む原料の単位時間当たり供給される流量のモル数に対する、V族である原子を含む原料の単位時間当り供給される流量のモル数の比)は2250以上が好ましい。   Furthermore, when the nitride semiconductor growth layer 4 composed of a plurality of nitride semiconductor thin films is laminated, depending on the growth conditions of the respective nitride semiconductor thin films, diffusion / migration due to migration of atoms / molecules as the raw material of the nitride semiconductor thin films occurs. We know that ease is different. In order to improve the surface flatness of the nitride semiconductor growth layer 4 formed on the hill 92, each nitride semiconductor thin film is formed under the condition that suppresses migration of atoms / molecules as a raw material of the nitride semiconductor thin film. Need to grow. As such growth conditions, the surface temperature of the processed substrate is 1050 ° C. or less, and the V / III ratio (including atoms belonging to Group V relative to the number of moles of the flow rate supplied per unit time of the raw material including atoms belonging to Group III) The ratio of the number of moles of the flow rate supplied per unit time of the raw material) is preferably 2250 or more.

このようにして窒化物半導体成長層4が形成された加工基板90の表面の表面平坦性を測定したところ、<1−100>方向と略平行方向、即ち、掘り込み領域91が延在する方向と平行な方向に測定した表面平坦性の測定結果が図10のようになる。尚、測定位置は丘92の中心部である。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は、図10のグラフより、略20nmとなり、オフ角がほとんどゼロ(0.02°以下)であるウエーハを用いて加工基板6を作製し、窒化物半導体成長層4を形成した場合の測定値(300nm)と比較して、非常に小さな値となり、良好な表面平坦性が得られている。   When the surface flatness of the surface of the processed substrate 90 on which the nitride semiconductor growth layer 4 was thus formed was measured, the direction substantially parallel to the <1-100> direction, that is, the direction in which the digging region 91 extends. FIG. 10 shows the measurement result of the surface flatness measured in the direction parallel to the surface. The measurement position is the center of the hill 92. At this time, in the measured 600 μm wide region, the step between the highest and lowest portions of the surface is approximately 20 nm from the graph of FIG. 10, and the wafer whose off angle is almost zero (0.02 ° or less). Compared with the measured value (300 nm) in the case where the processed substrate 6 is produced using the substrate and the nitride semiconductor growth layer 4 is formed, a good surface flatness is obtained.

又、このように加工基板90上に窒化物半導体成長層4を形成することで、図11に示された窒化物半導体レーザ素子を作製する。当該窒化物半導体レーザ素子は、掘り込み領域91を備える加工基板90の丘92上に形成された窒化物半導体成長層4の表面にはレーザ導波路であるレーザストライプ93と、レーザストライプ93を挟むように設置されて電流狭窄を目的としたSiO膜94とが形成される。そして、このレーザストライプ93及びSiO膜94それぞれの表面には、p側電極95が形成され、又、加工基板90の裏面にはn側電極96が形成される。又、レーザストライプ93直上のp側電極95表面の凸部をストライプ97とする。 Further, by forming the nitride semiconductor growth layer 4 on the processed substrate 90 in this manner, the nitride semiconductor laser device shown in FIG. 11 is manufactured. In the nitride semiconductor laser element, a laser stripe 93 as a laser waveguide and a laser stripe 93 are sandwiched between the surfaces of the nitride semiconductor growth layer 4 formed on the hill 92 of the processed substrate 90 including the digging region 91. Thus, a SiO 2 film 94 for current confinement is formed. A p-side electrode 95 is formed on the surface of the laser stripe 93 and the SiO 2 film 94, and an n-side electrode 96 is formed on the back surface of the processed substrate 90. Further, the convex portion on the surface of the p-side electrode 95 immediately above the laser stripe 93 is defined as a stripe 97.

このような、リッジ構造を備えた窒化物半導体レーザ素子は、加工基板90上に窒化物半導体成長層4を積層した後、周知の技術を適宜用いて作製されるので、その詳細な作製方法などの説明は省略する。そして、この窒化物半導体成長層4が積層されることで、加工基板90(ウエーハ)上に構成された複数の窒化物半導体レーザ素子を、個々の素子に分割する。このとき、まず、加工基板90の一部を除去し、ウエーハの厚みを100μm程度まで薄くする。その後、n側電極96として加工基板90の裏面側に、加工基板90に近い側から、Hf/Alを形成する。引き続いて、ウエーハを<11−20>方向と略平行な方向、即ち、掘り込み領域91が延在する方向と垂直な方向且つ丘92の表面と平行な方向に沿って劈開することで共振器端面を形成し、複数の窒化物半導体レーザ素子を備えたバー状のもの(図示せず)にする。本実施例の場合、窒化物半導体の劈開面が{11−20}になるが、オフ角θa°分だけ傾いているため、劈開の際に割れ難かったり、良好な劈開面が得られないことが懸念された。しかしながら、実際には、オフ角が4°以下なら良好な劈開面が得られ、窒化物半導体レーザの端面として問題ないことが確認できた。このとき、窒化物半導体レーザ素子の共振器長は300μm以上1200μm以下とすることが好ましい。本実施例では、共振器長は600μmとした。又、上述したようにウエーハを劈開することで形成された共振器端面には、SiO及びTiOから成る誘電体膜を電子ビーム蒸着法などを用いて交互に蒸着し、誘電体多層反射膜を形成する。尚、この誘電体多層膜を形成する誘電体材料としては、SiO/TiOに限定されるものではなく、例えば、SiO/Alなどを用いても構わない。又、n側電極96に用いる材料は上述の材料に限定されるものではなく、Hf/Al/Mo/Au、Hf/Al/Pt/Au、Hf/Al/W/Au、Hf/Au、Hf/Mo/Au、などを用いても構わない。 Such a nitride semiconductor laser device having a ridge structure is manufactured by appropriately using a well-known technique after the nitride semiconductor growth layer 4 is stacked on the processing substrate 90. Description of is omitted. The nitride semiconductor growth layer 4 is laminated to divide a plurality of nitride semiconductor laser elements formed on the processed substrate 90 (wafer) into individual elements. At this time, first, a part of the processed substrate 90 is removed, and the thickness of the wafer is reduced to about 100 μm. Thereafter, Hf / Al is formed as the n-side electrode 96 on the back side of the processed substrate 90 from the side close to the processed substrate 90. Subsequently, the resonator is cleaved along the direction substantially parallel to the <11-20> direction, that is, the direction perpendicular to the direction in which the digging region 91 extends and the direction parallel to the surface of the hill 92. An end face is formed, and a bar-like one (not shown) provided with a plurality of nitride semiconductor laser elements is formed. In the case of this example, the cleavage surface of the nitride semiconductor is {11-20}, but since it is inclined by the off angle θa °, it is difficult to break during cleavage, and a good cleavage surface cannot be obtained. There was concern. However, in practice, if the off angle is 4 ° or less, a good cleavage plane can be obtained, and it has been confirmed that there is no problem as an end face of the nitride semiconductor laser. At this time, the cavity length of the nitride semiconductor laser element is preferably 300 μm or more and 1200 μm or less. In this example, the resonator length was 600 μm. In addition, a dielectric film made of SiO 2 and TiO 2 is alternately deposited on the end face of the resonator formed by cleaving the wafer as described above by using an electron beam deposition method, etc. Form. The dielectric material for forming the dielectric multilayer film is not limited to SiO 2 / TiO 2 , and for example, SiO 2 / Al 2 O 3 may be used. In addition, the material used for the n-side electrode 96 is not limited to the above-described materials, and Hf / Al / Mo / Au, Hf / Al / Pt / Au, Hf / Al / W / Au, Hf / Au, Hf / Mo / Au, etc. may be used.

又、図11のような窒化物半導体レーザ素子において、p側電極95は、窒化物半導体成長層4に近い側から、Mo/Au、又は、Mo/Pt/Au、もしくはAu単層のみ、などから形成される。また、本実施例では、電流狭窄のための絶縁膜としてSiO膜94を用いているが、絶縁膜材料として、ZrO、TiO、Siなどを用いても構わない。 In the nitride semiconductor laser device as shown in FIG. 11, the p-side electrode 95 is only Mo / Au, Mo / Pt / Au, or Au single layer from the side close to the nitride semiconductor growth layer 4. Formed from. In this embodiment, the SiO 2 film 94 is used as an insulating film for current confinement, but ZrO, TiO 2 , Si 2 N 4 or the like may be used as an insulating film material.

このようにして得られたバーをチップ分割することで個々の窒化物半導体レーザ素子を得る。この分割工程は、周知の技術を用いて実施されるので、その詳細な説明は省略する。   Individual nitride semiconductor laser elements are obtained by dividing the bar thus obtained into chips. Since this dividing step is performed using a known technique, a detailed description thereof will be omitted.

このようにして作製された窒化物半導体レーザ素子において、クラックの発生は見られなかった。又、本実施例における窒化物半導体レーザ素子を複数作製し、その中から無作為に100個の窒化物半導体レーザ素子を取り出し、水平方向及び垂直方向のFFP(Far Field Pattern)の半値幅を測定した。この際、FFPの半値幅の設計値に対して、±1度以内の窒化物半導体レーザ素子を良品としたところ、FFPの半値幅が規格を満たしている窒化物半導体レーザは94個であり、非常に高い歩留まり結果となった。   In the nitride semiconductor laser device thus fabricated, no cracks were observed. In addition, a plurality of nitride semiconductor laser elements in this example are manufactured, and 100 nitride semiconductor laser elements are randomly taken out from the nitride semiconductor laser elements, and the full width at half maximum of FFP (Far Field Pattern) in the horizontal and vertical directions is measured. did. At this time, when the nitride semiconductor laser element within ± 1 degree with respect to the design value of the half width of the FFP is regarded as a non-defective product, there are 94 nitride semiconductor lasers whose half width of the FFP satisfies the standard. The result was very high yield.

即ち、上述のように、オフ角θa及びオフ角θbを有する加工基板90上に複数の窒化物半導体薄膜を成長させて窒化物半導体成長層4を形成することで、p層厚のばらつきが抑えられて窒化物半導体薄膜の平坦性が良好なものとなり、更に、クラックの発生が抑えられ、特性良好な窒化物半導体レーザ素子が歩留まり良く作製できた。   That is, as described above, the nitride semiconductor growth layer 4 is formed by growing a plurality of nitride semiconductor thin films on the processed substrate 90 having the off angle θa and the off angle θb, thereby suppressing variations in p layer thickness. As a result, the flatness of the nitride semiconductor thin film became good, and further, the generation of cracks was suppressed, and a nitride semiconductor laser device with good characteristics could be produced with a good yield.

本実施例における加工基板は、実施例1と同様な方法で作製する。但し、加工基板を作製するのに用いる基板は、オフ角θaが−0.05°、オフ角θbが−0.39°とする。又、掘り込み領域の開口幅は80μm、隣接する掘り込み領域間の周期は300μmとする。それ以外は、実施例1と同様な方法で窒化物半導体レーザ素子を作製した。   The processed substrate in this example is manufactured by the same method as in Example 1. However, the substrate used for manufacturing the processed substrate has an off angle θa of −0.05 ° and an off angle θb of −0.39 °. The opening width of the digging region is 80 μm, and the period between the adjacent digging regions is 300 μm. Other than that, a nitride semiconductor laser device was fabricated in the same manner as in Example 1.

又、本実施例において実施例1と同様に、加工基板上に窒化物半導体成長層4を積層した後、丘上に形成された窒化物半導体成長層4表面の表面平坦性を測定した。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は24nm以下となり、良好な表面平坦性が得られている。   Further, in this example, similarly to Example 1, after the nitride semiconductor growth layer 4 was laminated on the processed substrate, the surface flatness of the surface of the nitride semiconductor growth layer 4 formed on the hill was measured. At this time, in the measured region having a width of 600 μm, the level difference between the highest part and the lowest part of the surface is 24 nm or less, and good surface flatness is obtained.

又、本実施例における窒化物半導体レーザ素子を複数作製し、その中から無作為に100個の窒化物半導体レーザ素子を取り出し、水平方向及び垂直方向のFFPの半値幅を測定した。この際、FFPの半値幅の設計値に対して、±1度以内の窒化物半導体レーザ素子を良品としたところ、FFPの半値幅が規格を満たしている窒化物半導体レーザは91個であり、非常に高い歩留まり結果となった。   Also, a plurality of nitride semiconductor laser elements in this example were fabricated, and 100 nitride semiconductor laser elements were randomly taken out from the nitride semiconductor laser elements, and the half widths of the FFP in the horizontal direction and the vertical direction were measured. At this time, when the nitride semiconductor laser element within ± 1 degree with respect to the design value of the half width of the FFP is regarded as a non-defective product, there are 91 nitride semiconductor lasers whose half width of the FFP satisfies the standard. The result was very high yield.

本実施例における加工基板は、実施例1と同様な方法で作製する。但し、加工基板を作製するのに用いる基板は、オフ角θaが0.21°、オフ角θbが−0.21°とする。それ以外は、実施例1と同様な方法で窒化物半導体レーザ素子を作製した。   The processed substrate in this example is manufactured by the same method as in Example 1. However, the substrate used for manufacturing the processed substrate has an off angle θa of 0.21 ° and an off angle θb of −0.21 °. Other than that, a nitride semiconductor laser device was fabricated in the same manner as in Example 1.

又、本実施例において実施例1と同様に、加工基板上に窒化物半導体成長層4を積層した後、丘上に形成された窒化物半導体成長層4表面の表面平坦性を測定した。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は10nm以下となり、良好な表面平坦性が得られている。   Further, in this example, similarly to Example 1, after the nitride semiconductor growth layer 4 was laminated on the processed substrate, the surface flatness of the surface of the nitride semiconductor growth layer 4 formed on the hill was measured. At this time, in the measured region having a width of 600 μm, the level difference between the highest part and the lowest part of the surface is 10 nm or less, and good surface flatness is obtained.

又、本実施例における窒化物半導体レーザ素子を複数作製し、その中から無作為に100個の窒化物半導体レーザ素子を取り出し、水平方向及び垂直方向のFFPの半値幅を測定した。この際、FFPの半値幅の設計値に対して、±1度以内の窒化物半導体レーザ素子を良品としたところ、FFPの半値幅が規格を満たしている窒化物半導体レーザは97個であり、非常に高い歩留まり結果となった。   Also, a plurality of nitride semiconductor laser elements in this example were fabricated, and 100 nitride semiconductor laser elements were randomly taken out from the nitride semiconductor laser elements, and the half widths of the FFP in the horizontal direction and the vertical direction were measured. At this time, when the nitride semiconductor laser element within ± 1 degree with respect to the design value of the half width of the FFP is regarded as a non-defective product, there are 97 nitride semiconductor lasers whose half width of the FFP satisfies the standard, The result was very high yield.

本実施例における加工基板は、実施例1と同様な方法で作製する。但し、加工基板を作製するのに用いる基板は、オフ角θaが0.10°、オフ角θbが−0.02°とする。又、窒化物半導体成長層4を構成するn型GaN層130とn型Al0.05Ga0.95N第1クラッド層131とn型Al0.08Ga0.92N第2クラッド層132とn型Al0.05Ga0.95N第3クラッド層133とn型GaNガイド層134は、成長温度が1030℃で、更に、n型GaN層130とn型GaNガイド層134の成長時は、原料のV/III比が4500の成長条件で形成した。それ以外は、実施例1と同様な方法で窒化物半導体レーザ素子を作製した。 The processed substrate in this example is manufactured by the same method as in Example 1. However, the substrate used for manufacturing the processed substrate has an off angle θa of 0.10 ° and an off angle θb of −0.02 °. Further, the n-type GaN layer 130, the n-type Al 0.05 Ga 0.95 N first cladding layer 131 and the n-type Al 0.08 Ga 0.92 N second cladding layer 132 constituting the nitride semiconductor growth layer 4. The n-type Al 0.05 Ga 0.95 N third cladding layer 133 and the n-type GaN guide layer 134 have a growth temperature of 1030 ° C., and the n-type GaN layer 130 and the n-type GaN guide layer 134 are grown. Was formed under the growth conditions where the V / III ratio of the raw material was 4500. Other than that, a nitride semiconductor laser device was fabricated in the same manner as in Example 1.

又、本実施例において実施例1と同様に、加工基板上に窒化物半導体成長層4を積層した後、丘上に形成された窒化物半導体成長層4表面の表面平坦性を測定した。このとき、測定した600μm幅の領域で、表面の最も高い部分と最も低い部分との段差は28nm以下となり、良好な表面平坦性が得られている。   Further, in this example, similarly to Example 1, after the nitride semiconductor growth layer 4 was laminated on the processed substrate, the surface flatness of the surface of the nitride semiconductor growth layer 4 formed on the hill was measured. At this time, in the measured region having a width of 600 μm, the step difference between the highest part and the lowest part of the surface is 28 nm or less, and good surface flatness is obtained.

又、本実施例における窒化物半導体レーザ素子を複数作製し、その中から無作為に100個の窒化物半導体レーザ素子を取り出し、水平方向及び垂直方向のFFPの半値幅を測定した。この際、FFPの半値幅の設計値に対して、±1度以内の窒化物半導体レーザ素子を良品としたところ、FFPの半値幅が規格を満たしている窒化物半導体レーザは90個であり、非常に高い歩留まり結果となった。   Also, a plurality of nitride semiconductor laser elements in this example were fabricated, and 100 nitride semiconductor laser elements were randomly taken out from the nitride semiconductor laser elements, and the half widths of the FFP in the horizontal direction and the vertical direction were measured. At this time, when the nitride semiconductor laser element within ± 1 degree with respect to the design value of the half width of the FFP is regarded as a non-defective product, there are 90 nitride semiconductor lasers whose half width of the FFP satisfies the standard. The result was very high yield.

このように本実施例は、実施例1〜実施例3と比較して基板のオフ角の値が小さい。しかしながら、窒化物半導体成長層4を構成するn型GaN層130とn型Al0.05Ga0.95N第1クラッド層131とn型Al0.08Ga0.92N第2クラッド層132とn型Al0.05Ga0.95N第3クラッド層133とn型GaNガイド層134との成長条件をマイグレーションが抑制される条件とすることで、特性の良い窒化物半導体レーザ素子が歩留まり良く作製できた。 Thus, this example has a smaller substrate off-angle value than Examples 1 to 3. However, the n-type GaN layer 130, the n-type Al 0.05 Ga 0.95 N first cladding layer 131, and the n-type Al 0.08 Ga 0.92 N second cladding layer 132 constituting the nitride semiconductor growth layer 4. And the growth conditions of the n-type Al 0.05 Ga 0.95 N third cladding layer 133 and the n-type GaN guide layer 134 are such that the migration is suppressed, so that a nitride semiconductor laser device with good characteristics can be obtained. We were able to make well.

本発明の実施形態におけるオフ角θa°を有する加工基板の概略図である。It is the schematic of the process board | substrate which has off angle (theta) a in embodiment of this invention. 様々な形状の掘り込み領域が形成された加工基板の概略断面図である。It is a schematic sectional drawing of the process board | substrate with which the digging area | region of various shapes was formed. 本発明の実施形態におけるオフ角θb°を有する加工基板の概略図である。It is the schematic of the process board | substrate which has off angle (theta) b degree in embodiment of this invention. オフ角を有しない加工基板の概略図である。It is the schematic of the process board | substrate which does not have an off angle. p層厚の標準偏差σと歩留まりの相関図である。It is a correlation diagram between the standard deviation σ of the p layer thickness and the yield. オフ角θaとp層厚の標準偏差σの相関図である。FIG. 4 is a correlation diagram between an off angle θa and a standard deviation σ of p layer thickness. オフ角θbとp層厚の標準偏差σの相関図である。It is a correlation diagram of off-angle (theta) b and standard deviation (sigma) of p layer thickness. 本発明の実施形態におけるオフ角θb°を有する加工基板上に窒化物半導体成長層を積層させたウエーハの表面段差プロット図である。It is a surface level | step difference plot figure of the wafer which laminated | stacked the nitride semiconductor growth layer on the process board | substrate which has off angle (theta) bdegree in embodiment of this invention. 本発明の実施例1〜実施例4における加工基板の概略図である。It is the schematic of the processed substrate in Example 1- Example 4 of this invention. 本発明の実施例1における加工基板上に窒化物半導体成長層を積層したウエーハの表面段差プロット図である。It is a surface level | step difference plot figure of the wafer which laminated | stacked the nitride semiconductor growth layer on the process board | substrate in Example 1 of this invention. 本発明の実施例1〜実施例4における窒化物半導体レーザ素子の概略図である。It is the schematic of the nitride semiconductor laser element in Example 1- Example 4 of this invention. 従来の加工基板上に窒化物半導体成長層を積層させたウエーハの概略図である。It is the schematic of the wafer which laminated | stacked the nitride semiconductor growth layer on the conventional process board | substrate. 窒化物半導体成長層の概略断面図である。It is a schematic sectional drawing of a nitride semiconductor growth layer. 従来の加工基板上に窒化物半導体成長層を積層させたウエーハの表面段差プロット図である。It is the surface level | step difference plot figure of the wafer which laminated | stacked the nitride semiconductor growth layer on the conventional process board | substrate. 平坦性悪化のモデルを説明する説明図である。It is explanatory drawing explaining the model of flatness deterioration.

符号の説明Explanation of symbols

1 丘
2 掘り込み領域
4 窒化物半導体成長層
6 加工基板
11 丘
12 掘り込み領域
13 上面部
14 底面部
15 原子・分子
16 加工基板
17 境界線揺らぎ部
18 垂直性揺らぎ部
19 側面部
21 丘
22 掘り込み領域
26 加工基板
31 丘
32 掘り込み領域
33 上面部
34 底面部
36 加工基板
37 境界線揺らぎ部
38 垂直性揺らぎ部
39 側面部
41 丘
42 掘り込み領域
43 上面部
44 底面部
46 加工基板
47 境界線揺らぎ部
48 垂直性揺らぎ部
49 側面部
90 加工基板
91 掘り込み領域
92 丘
93 レーザストライプ
94 SiO
95 p側電極
96 n側電極
97 ストライプ
130 n型GaN層
131 n型Al0.05Ga0.95N第1クラッド層
132 n型Al0.08Ga0.92N第2クラッド層
133 n型Al0.05Ga0.95N第3クラッド層
134 n型GaNガイド層
135 多重量子井戸活性層
136 p型Al0.3Ga0.7N蒸発防止層、
137 p型GaNガイド層
138 p型Al0.05Ga0.95Nクラッド層
139 p型GaNコンタクト層
151 上面成長部
152 掘り込み領域内成長部
153 上面部
154 底面部
155 成長部
156 側面部
DESCRIPTION OF SYMBOLS 1 Hill 2 Excavation area 4 Nitride semiconductor growth layer 6 Processed substrate 11 Hill 12 Excavation area 13 Upper surface part 14 Bottom surface part 15 Atom and molecule 16 Processed substrate 17 Boundary line fluctuation part 18 Vertical fluctuation part 19 Side part 21 Hill 22 Excavation area 26 Processed substrate 31 Hill 32 Excavation area 33 Upper surface part 34 Bottom surface part 36 Processed substrate 37 Boundary line fluctuation part 38 Vertical fluctuation part 39 Side surface part 41 Hill 42 Excavation area 43 Upper surface part 44 Bottom surface part 46 Process substrate 47 Boundary line fluctuation portion 48 Vertical fluctuation portion 49 Side surface portion 90 Work substrate 91 Excavation region 92 Hill 93 Laser stripe 94 SiO 2 film 95 P-side electrode 96 N-side electrode 97 Stripe 130 n-type GaN layer 131 n-type Al 0.05 Ga 0.95 N first cladding layer 132 n-type Al 0.08 Ga 0.92 N second cladding layer 133 n-type Al 0.05 Ga 0.95 N third cladding layer 134 n-type GaN guide layer 135 multiple quantum well active layer 136 p-type Al 0.3 Ga 0.7 N evaporation preventing layer,
137 p-type GaN guide layer 138 p-type Al 0.05 Ga 0.95 N clad layer 139 p-type GaN contact layer 151 upper surface growth portion 152 digging region growth portion 153 upper surface portion 154 bottom surface portion 155 growth portion 156 side surface portion

Claims (19)

少なくとも表面が窒化物半導体で構成される窒化物半導体基板表面に少なくとも1つの凹部から成る掘り込み領域と掘り込まれていない領域である丘部が設けられた加工基板と、当該加工基板上に複数の窒化物半導体薄膜から積層されて成る窒化物半導体成長層と、を備え、前記窒化物半導体成長層が積層される主面方位として{0001}面が用いられる窒化物半導体素子において、
前記掘り込み領域は、前記窒化物半導体薄膜によって埋まっておらず、
前記丘部の表面部から法線方向に伸びる第1ベクトルの始点と結晶方位<0001>と平行な第2ベクトルの始点とを同一点として前記第1ベクトルと前記第2ベクトルとの間に成される角度であるオフ角が、0.05°以上4°以下であることを特徴とする窒化物半導体素子。
A processed substrate in which at least a surface is made of a nitride semiconductor, a processed substrate provided with a dug region formed of at least one concave portion and a hill portion which is an unexcavated region on the surface of the nitride semiconductor substrate, and a plurality of the processed substrate on the processed substrate A nitride semiconductor growth layer formed by laminating the nitride semiconductor thin film, and a nitride semiconductor element in which a {0001} plane is used as a principal plane orientation on which the nitride semiconductor growth layer is laminated,
The digging region is not filled with the nitride semiconductor thin film,
The first vector extending from the surface of the hill portion in the normal direction and the starting point of the second vector parallel to the crystal orientation <0001> are defined as the same point between the first vector and the second vector. The nitride semiconductor device, wherein an off angle, which is an angle formed, is 0.05 ° or more and 4 ° or less.
前記加工基板のオフ角が、
お互いに垂直である前記結晶方位<0001>と結晶方位<11−20>と結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<1−100>との2軸で構成される第1平面上で、当該第1平面上に前記第2ベクトルを投影して得られる第3ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第3ベクトルとの間に成される角度である第1オフ角と、
お互いに垂直である前記結晶方位<0001>と前記結晶方位<11−20>と前記結晶方位<1−100>の3軸のうち前記結晶方位<0001>と前記結晶方位<11−20>との2軸で構成される第2平面上で、当該第2平面上に前記第2ベクトルを投影して得られる第4ベクトルと前記第1ベクトルとの始点を同一点とし、前記第1ベクトルと前記第4ベクトルとの間に成される角度である第2オフ角と、
から構成されることを特徴とする請求項1に記載の窒化物半導体素子。
The off-angle of the processed substrate is
Of the three axes of the crystal orientation <0001>, crystal orientation <11-20>, and crystal orientation <1-100> that are perpendicular to each other, two of the crystal orientation <0001> and the crystal orientation <1-100> On the first plane constituted by the axes, the start point of the third vector obtained by projecting the second vector onto the first plane and the first vector are the same point, and the first vector and the first vector A first off angle that is an angle formed between the three vectors;
Of the three axes of the crystal orientation <0001>, the crystal orientation <11-20>, and the crystal orientation <1-100> that are perpendicular to each other, the crystal orientation <0001> and the crystal orientation <11-20> On the second plane composed of the two axes, the fourth vector obtained by projecting the second vector onto the second plane and the first vector have the same starting point, and the first vector and A second off angle that is an angle formed between the fourth vector and the fourth vector;
The nitride semiconductor device according to claim 1, comprising:
前記第1オフ角をθa、前記第2オフ角をθbとしたとき、
|θa|≧|θb|であることを特徴とする請求項2に記載の窒化物半導体素子。
When the first off angle is θa and the second off angle is θb,
The nitride semiconductor device according to claim 2, wherein | θa | ≧ | θb |.
0.09°≦│θa│°であることを特徴とする請求項3に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 3, wherein 0.09 ° ≦ | θa | °. 3×│θb│°<│θa│°<0.09°、且つ、0.05°≦│θa│°であること
を特徴とする請求項3に記載の窒化物半導体素子。
The nitride semiconductor device according to claim 3, wherein 3 × | θb | ° <| θa | ° <0.09 ° and 0.05 ° ≦ | θa | °.
前記第1オフ角をθa、前記第2オフ角をθbとしたとき、
│θa│≦│θb│であることを特徴とする請求項2に記載の窒化物半導体素子。
When the first off angle is θa and the second off angle is θb,
The nitride semiconductor device according to claim 2, wherein | θa | ≦ | θb |.
0.2°≦│θb│°であることを特徴とする請求項6に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 6, wherein 0.2 ° ≦ | θb | °. 前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向は、結晶方位<1−100>方向と平行又は略平行であることを特徴とする請求項1〜請求項7のいずれかに記載の窒化物半導体素子。   2. The concave portion constituting the digging region extends in a stripe shape, and a direction in which the concave portion extends is parallel or substantially parallel to a crystal orientation <1-100> direction. The nitride semiconductor device according to claim 7. 前記掘り込み領域を構成する前記凹部がストライプ状に延在するとともに、前記凹部が延在する方向が結晶方位<11−20>方向と平行又は略平行な方向であることを特徴とする請求項1〜請求項7のいずれかに記載の窒化物半導体素子。   The concave portion constituting the digging region extends in a stripe shape, and a direction in which the concave portion extends is parallel or substantially parallel to a crystal orientation <11-20> direction. The nitride semiconductor device according to any one of claims 1 to 7. 前記掘り込み領域を構成する前記凹部が桝目状に形成され、桝目を構成する垂直な2方向のどちらか1方向が前記<11−20>方向と平行又は略平行であるとともに、別の1方向が前記<1−100>方向と平行又は略平行であることを特徴とする請求項2に記載の窒化物半導体素子。   The concave portion constituting the digging region is formed in a grid shape, and one of two perpendicular directions constituting the grid is parallel or substantially parallel to the <11-20> direction and another one direction The nitride semiconductor device according to claim 2, wherein is parallel to or substantially parallel to the <1-100> direction. 前記第1オフ角をθa、前記第2オフ角をθbとしたとき、
前記丘部の長辺側と平行な方向が前記<1−100>と平行又は略平行であるとともに、│θa│≧│θb│であることを特徴とする請求項10に記載の窒化物半導体素子。
When the first off angle is θa and the second off angle is θb,
11. The nitride semiconductor according to claim 10, wherein a direction parallel to a long side of the hill portion is parallel or substantially parallel to the <1-100> and | θa | ≧ | θb |. element.
前記第1オフ角をθa、前記第2オフ角をθbとしたとき、
前記丘部の長辺側と平行な方向が前記<11−20>と平行又は略平行であるとともに、│θa│≦│θb│であることを特徴とする請求項10に記載の窒化物半導体素子。
When the first off angle is θa and the second off angle is θb,
11. The nitride semiconductor according to claim 10, wherein a direction parallel to a long side of the hill portion is parallel or substantially parallel to the <11-20> and is | θa | ≦ | θb |. element.
前記第1オフ角の2乗と前記第2オフ角の2乗との和の平方根が0.2°以上であることを特徴とする請求項2〜請求項12のいずれかに記載の窒化物半導体素子。   The nitride according to any one of claims 2 to 12, wherein a square root of a sum of the square of the first off angle and the square of the second off angle is 0.2 ° or more. Semiconductor element. 隣接する前記掘り込み領域の挟まれた前記丘部の幅が100μm以上2000μm以下であることを特徴とする請求項1〜請求項13のいずれかに記載の窒化物半導体素子。   14. The nitride semiconductor device according to claim 1, wherein a width of the hill portion sandwiched between adjacent digging regions is not less than 100 μm and not more than 2000 μm. 前記加工基板表面に接する前記窒化物半導体薄膜が0.5μm以下のGaNであることを特徴とする請求項1〜請求項14のいずれかに記載の窒化物半導体素子。   The nitride semiconductor element according to claim 1, wherein the nitride semiconductor thin film in contact with the processed substrate surface is GaN having a thickness of 0.5 μm or less. 前記掘り込み領域を構成する前記凹部の深さが1.5μm以上であることを特徴とする請求項1〜請求項15のいずれかに記載の窒化物半導体素子。   The nitride semiconductor device according to any one of claims 1 to 15, wherein a depth of the concave portion constituting the digging region is 1.5 µm or more. 前記丘部上に形成される前記窒化物半導体成長層の全層厚をTとし、
前記掘り込み領域を構成する前記凹部の深さがT/2以上であることを特徴とする請求項1〜請求項16のいずれかに記載の窒化物半導体素子。
The total thickness of the nitride semiconductor growth layer formed on the hill is T,
The depth of the said recessed part which comprises the said digging area | region is T / 2 or more, The nitride semiconductor element in any one of Claims 1-16 characterized by the above-mentioned.
前記掘り込み領域を構成する前記凹部の開口幅が3μm以上であることを特徴とする請求項1〜請求項17のいずれかに記載の窒化物半導体素子。   18. The nitride semiconductor device according to claim 1, wherein an opening width of the concave portion constituting the digging region is 3 μm or more. 複数の前記窒化物半導体薄膜が積層されて成る窒化物半導体成長層を形成する際、少なくとも1つの前記窒化物半導体薄膜の成長条件として、前記加工基板の表面温度が1050℃以下、且つ、III族である原子を含む原料の単位時間当たり供給される流量のモル数に対する、V族である原子を含む原料の単位時間当り供給される流量のモル数の比が2250以上であることを特徴とする請求項1〜請求項18のいずれかに記載の窒化物半導体素子。   When forming a nitride semiconductor growth layer formed by laminating a plurality of the nitride semiconductor thin films, as a growth condition of at least one nitride semiconductor thin film, the surface temperature of the processed substrate is 1050 ° C. or lower, and a group III The ratio of the number of moles of the flow rate supplied per unit time of the raw material containing atoms belonging to Group V to the number of moles of the flow rate supplied per unit time of the raw material containing atoms is 2250 or more. The nitride semiconductor device according to any one of claims 1 to 18.
JP2004319183A 2004-11-02 2004-11-02 Nitride semiconductor device Active JP4772314B2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004319183A JP4772314B2 (en) 2004-11-02 2004-11-02 Nitride semiconductor device
US11/263,036 US8368183B2 (en) 2004-11-02 2005-11-01 Nitride semiconductor device
CN 200910138134 CN101540477B (en) 2004-11-02 2005-11-02 Nitride semiconductor device and fabrication method thereof
CN2010102581966A CN101931164B (en) 2004-11-02 2005-11-02 Nitride semiconductor device and fabrication method thereof
CN 200710197022 CN101179178B (en) 2004-11-02 2005-11-02 Nitride semiconductor device and fabrication method thereof
CN 200510119342 CN100508311C (en) 2004-11-02 2005-11-02 Nitride semiconductor device and fabrication method thereof
CN2011101903492A CN102280817B (en) 2004-11-02 2005-11-02 Nitride semiconductor device and fabrication method thereof
US13/727,082 US20130161640A1 (en) 2004-11-02 2012-12-26 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319183A JP4772314B2 (en) 2004-11-02 2004-11-02 Nitride semiconductor device

Publications (3)

Publication Number Publication Date
JP2006134926A JP2006134926A (en) 2006-05-25
JP2006134926A5 JP2006134926A5 (en) 2006-12-14
JP4772314B2 true JP4772314B2 (en) 2011-09-14

Family

ID=36728228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319183A Active JP4772314B2 (en) 2004-11-02 2004-11-02 Nitride semiconductor device

Country Status (2)

Country Link
JP (1) JP4772314B2 (en)
CN (3) CN101179178B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221932A1 (en) 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP5032171B2 (en) * 2007-03-26 2012-09-26 株式会社東芝 Semiconductor light emitting device, method for manufacturing the same, and light emitting device
JP2008244281A (en) * 2007-03-28 2008-10-09 Sharp Corp Manufacturing method for nitride semiconductor laser element
JP2010219376A (en) * 2009-03-18 2010-09-30 Sharp Corp Method for manufacturing nitride semiconductor light emitting element
JP5004989B2 (en) 2009-03-27 2012-08-22 シャープ株式会社 Nitride semiconductor light emitting device, method for manufacturing the same, and semiconductor optical device
JP4927121B2 (en) * 2009-05-29 2012-05-09 シャープ株式会社 Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP5811009B2 (en) * 2012-03-30 2015-11-11 豊田合成株式会社 Group III nitride semiconductor manufacturing method and group III nitride semiconductor
CN103633215A (en) * 2012-08-28 2014-03-12 江门市奥伦德光电有限公司 Novel GaN-based green light emitting diode device and manufacturing method thereof
JP2015226045A (en) * 2014-05-30 2015-12-14 ルネサスエレクトロニクス株式会社 Semiconductor device and method of manufacturing the same
JP6858804B2 (en) * 2018-06-08 2021-04-14 シャープ株式会社 Semiconductor laser element

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3668031B2 (en) * 1999-01-29 2005-07-06 三洋電機株式会社 Method for manufacturing nitride-based semiconductor light-emitting device
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP2002158405A (en) * 2000-11-17 2002-05-31 Sharp Corp Nitride semiconductor light-emitting element, optical pickup device, and light-emitting device
JP2002222746A (en) * 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd Nitride semiconductor wafer and its manufacturing method
JP4854133B2 (en) * 2001-05-11 2012-01-18 シャープ株式会社 Nitride semiconductor laser device and optical device including the same
JP2003152220A (en) * 2001-11-15 2003-05-23 Sharp Corp Manufacturing method for semiconductor light emitting element and the semiconductor light emitting element
JP4847682B2 (en) * 2003-03-25 2011-12-28 パナソニック株式会社 Nitride semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN101179178B (en) 2011-06-15
CN1770578A (en) 2006-05-10
CN101540477B (en) 2011-06-15
CN101179178A (en) 2008-05-14
CN101540477A (en) 2009-09-23
CN100508311C (en) 2009-07-01
JP2006134926A (en) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4540347B2 (en) Nitride semiconductor laser device and manufacturing method thereof
US8368183B2 (en) Nitride semiconductor device
US7157297B2 (en) Method for fabrication of semiconductor device
CN101179178B (en) Nitride semiconductor device and fabrication method thereof
JP4322187B2 (en) Nitride semiconductor light emitting device
CN101119011B (en) Semiconductor device and method for fabrication of the same
JP2002344089A (en) Nitride semiconductor light-emitting element and manufacturing method therefor
JP2006134926A5 (en)
JP4744245B2 (en) Nitride semiconductor device
JP4679867B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4689195B2 (en) Manufacturing method of semiconductor device
JP5530341B2 (en) Semiconductor device and manufacturing method thereof
JP5203412B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5679699B2 (en) Nitride semiconductor light emitting device
JP4408802B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2011018912A (en) Nitride semiconductor device manufacturing method
JP4895488B2 (en) Nitride semiconductor light emitting device, manufacturing method thereof, and wafer

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4772314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350