JP2005317497A - アノード基板構造体 - Google Patents

Abstract

【課題】 下部基板であるカソード基板および上部基板であるアノード基板を含む電子放出表示装置のアノード基板構造体を提供する。
【解決手段】 アノード基板はカソード基板と対向して前記カソード基板より小さな面積を持ち、前記カソード基板の４面の枠がいずれも露出されるようにカソード基板の内側に位置するアノード基板構造体。前記カソード基板にはデータ駆動電極及びスキャン駆動電極が設置される。前記アノード基板にはアノード電圧印加端が設置される。これにより、電子放出表示装置の上部基板であるアノード基板が下部基板であるカソード基板を覆わないためにアノード基板の電源印加時に電圧降下による映像均一度の低下が防止され、デュアルスキャンのためのスキャン駆動電極をカソード基板に設置するための位置を確保できる。
【選択図】 図２

Description

本発明は電子放出表示装置のアノード基板構造体に係り、特に上部基板であるアノード基板と下部基板であるカソード基板との位置関係におけるアノード基板構造体に関する。

一般的に電子放出表示装置は、第１基板側から放出された電子を第２基板に形成された蛍光層に衝突させ、それを発光させることによって所定の映像を具現する平板表示装置であって、電子源として熱陰極を利用する方式と冷陰極を利用する方式とがある。

前記冷陰極を利用する方式の電子放出表示装置としては電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ；ＦＥＤ）があり、前記ＦＥＤとしてはＦＥ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ）型電子放出表示装置、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子放出表示装置、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電子放出表示装置及び表面伝導型電子放出表示装置（Ｓｕｒｆａｃｅ ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＳＥＤ）などが知られている。

ＦＥＤは量子力学的なトンネル効果を利用し、カソード電極、ゲート電極、及びアノード電極によって形成される電界によって電子が放出されて前記アノード電極に形成された蛍光膜に衝突して励起発光させるようになっている３極管構造が広く使われる。

図１は、このような従来のＦＥＤの下部基板であるカソード基板と上部基板であるアノード基板との間の配置関係に対する平面図である。したがって、図１の図面は上部基板および下部基板を上部から眺めた態様である。

図１によれば、一般的なＦＥＤの積層構造の形態として、下部基板であるカソード基板に対向して上部基板であるアノード基板が位置する。アノード基板とカソード基板との上下関係は、断面を通じてみる時に現れるアノード基板とカソード基板との相互位置関係である。

図１に図示されたように、上部基板であるアノード基板および下部基板であるカソード基板を上から眺めた場合、すなわち平面視の場合、上部基板であるアノード基板２０が下部基板であるカソード基板１０の上部に置かれてはいるが、上部基板であるアノード基板２０の一側部２２は下部基板であるカソード基板１０の一側部１２からさらに突出している。すなわち、アノード基板２０の全体がその下部に位置するカソード基板の内側に位置するものではなく、アノード基板２０の一部がカソード基板の枠を外れてカソード基板の外部に露出された構造である。

カソード基板１０の一側部１２から突出したアノード基板２０の一側部２２にはアノード電圧印加端（図示せず）が設置されている。

このような従来の構造のアノード基板構造体によれば、アノード基板２０の一側部２２がカソード基板１０の一側部１２から突出するためにアノード基板２０がカソード基板１０の枠を一部覆ってしまう。これによって、アノード基板２０の一側部２２により覆われたカソード基板１０の一側部１２には電極を設置するのに難しさがある。

したがって、ＦＥＤのアノード基板に電源を印加する場合、電圧降下が発生してパネル全体において必要な映像均一度が低下してしまう問題点があるだけでなく、カソード基板にデュアルスキャンのための空間を確保できず、高速データ処理の可能なアノード基板を使用できない問題点があった。

本発明のアノード基板構造体は前記問題点を解決するためのものであり、次のような発明の目的を持っている。

第１に、アノード基板の電源印加時に電圧降下による映像均一度の低下を防止できるＦＥＤのアノード基板構造体を提供することである。

第２に、カソード電極にデュアルスキャンを実行するのに利用される駆動電極を設置するための空間を確保できるＦＥＤのアノード基板構造体を提供することである。

前記のような目的を達成するために、本発明による電子放出表示装置のアノード基板構造体は、下部基板であるカソード基板と上部基板であるアノード基板とを含む電子放出表示装置のアノード基板構造体であって、前記アノード基板は前記カソード基板に対向して位置し、前記カソード基板よりも小さな面積を持ち、前記カソード基板の４面の枠がいずれも露出されるようにカソード基板の内側に位置することを特徴とする。

ここで、前記カソード基板にはデータ駆動電極が設置されることが望ましい。

また、前記カソード基板にはスキャン駆動電極が設置されることが望ましい。

選択的には、前記カソード基板にデータ駆動電極及びスキャン駆動電極が設置されることもある。

スキャン駆動電極は、前記カソード基板の枠に相互対向して配置されたデュアルスキャン駆動電極でありうる。

データ駆動電極は相互対向して配置された２個のデータ駆動電極でありうる。

前記アノード基板にはアノード電圧印加端が設置される。

本発明の一実施例による電子放出表示装置のアノード基板構造体によれば、次のような効果を得られる。

第１に、従来の電子放出表示装置と比較してアノード基板がカソード基板の枠を覆わないように位置し、アノード基板により覆われていないカソード基板の枠には駆動電極を設置することによってＦＥＤのアノード基板の電源印加時に電圧降下による映像均一度の低下を防止してパネルの映像均一度が向上する。

第２に、アノード基板が、カソード基板の４面の枠がいずれも露出されるように位置して前記カソード基板の枠にデュアルスキャン駆動電極を設置することによってデュアルスキャンのための高速データ処理が可能になる。

以下、図面を参照して本発明の実施例を詳細に説明する。

図２は、本発明によるＦＥＤのアノード基板構造体の平面図である。

図面を参照すれば、ＦＥＤのアノード基板構造体は下部基板であるカソード基板１００と上部基板であるアノード基板１２０とを含む。また、前記アノード基板１２０は前記カソード基板１００の上部に位置し、前記カソード基板１００よりも小さな面積を持つ。また前記アノード基板１２０は、平面視で、前記カソード基板１００の内側に位置する。

すなわち、前記アノード基板１２０は、前記カソード基板１００の一側部のうちいずれにも突出せずにカソード基板１００の枠内側に位置してカソード基板の枠はアノード基板により覆われなくなる。

アノード基板１２０がカソード基板１００の枠を覆っていないため、カソード基板１００のあらゆる枠は平面視で、アノード基板１２０により覆われずに露出された状態となる。

カソード基板１００が矩形であれば、対向する両側の側部枠には、デュアルスキャンのためのデュアルスキャン駆動電極として第１スキャン駆動電極１０６および第２スキャン駆動電極１０８が設置されうる。前記第１スキャン駆動電極１０６及び第２スキャン駆動電極１０８は、カソード基板１００の上部に位置したアノード基板１２０により覆われずに上部に露出された構造である。

カソード基板１００において、第１スキャン駆動電極１０６及び第２スキャン駆動電極１０８が設置された枠以外の枠部分、すなわち第１スキャン駆動電極１０６および第２スキャン駆動電極１０８に垂直に交差される枠部分には、データ駆動電極１０２、１０４が相互対向するようにそれぞれ設置されてデータ駆動のための電極の役割を果たす。

前記データ駆動電極１０２、１０４は、カソード基板の上部に位置したアノード基板により覆われずに上部に向かって露出されている構造となる。

したがって、カソード基板に設置されたデータ駆動電極１０２、１０４、第１スキャン駆動電極１０６及び第２スキャン駆動電極１０８はカソード基板１００の上部に設置されるが、カソード基板の上部に位置するアノード基板１２０がカソード基板１００よりも小さな面積を持つため、このような駆動電極は、カソード基板の枠内側に位置するアノード基板により上部に向かって覆われずに露出された状態となる。

これによって、カソード基板にそれぞれの駆動電極を設置できる空間が十分に確保されることによりこのような駆動電極を必要とするＦＥＤの設計が可能になる。

一方、前記アノード基板１２０にはアノード電圧印加端１２２、１２４、１２６、１２８が設置される。特に、前記アノード基板１２０が矩形であれば各角にアノード電圧印加端１２２、１２４、１２６、１２８が設置されてアノード基板には所定の電圧が印加される。

画像を表示するために、スキャン駆動電極に負極性のスキャンパルスが印加され、データ駆動電極に正極性のデータパルスが印加される。そして、アノード基板１２０のアノード電極には正極性のアノード電圧が印加される。これにより、電子がスキャン駆動電極からデータ駆動電極にトンネリングしてアノード電極側に加速される。

前記のような構造を通じてアノード基板の下部に位置するカソード基板のあらゆる枠は上部に向かって露出されるためにその枠には所定の駆動電極が設置され、これにより、一部の枠にのみ駆動電極が設置されることによって発生する映像の不均一性の問題が解消される。

本発明は図面に図示された実施例を参考として説明されたが、これは例示的なものに過ぎず、本技術分野の当業者ならばこれより多様な変形及び均等な他の実施例が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想によって定められねばならない。

本発明は、ＦＥＤでアノード基板に電源を印加する時に映像均一度が低下することを防止し、カソード電極にデュアルスキャンを実施するための駆動電極設置用空間を確保するためのＦＥＤのアノード基板構造体に対する技術に適用できる。

従来のＦＥＤの上部基板及び下部基板構造体を示す平面図である。 本発明によるＦＥＤのアノード基板構造体を示す平面図である。

符号の説明

１００ カソード基板
１０２ データ駆動電極
１０４ データ駆動電極
１０６ 第１スキャン駆動電極
１０８ 第２スキャン駆動電極
１２０ アノード基板
１２２、１２４、１２６、１２８ アノード電圧印加端

Claims (5)

1. 下部基板であるカソード基板と上部基板であるアノード基板とを含む電子放出表示装置のアノード基板構造体において、
   前記アノード基板は前記カソード基板に対向して位置し、前記カソード基板よりも小さな面積を持ち、前記カソード基板の４面の枠がいずれも露出されるようにカソード基板の内側に位置することを特徴とする電子放出表示装置のアノード基板構造体。
2. 前記カソード基板にはデータ駆動電極が設置されることを特徴とする請求項１に記載の電子放出表示装置のアノード基板構造体。
3. 前記カソード基板にはスキャン駆動電極が設置されることを特徴とする請求項１に記載の電子放出表示装置のアノード基板構造体。
4. 前記カソード基板の枠にはデュアルスキャン駆動電極が設置されることを特徴とする請求項１に記載の電子放出表示装置のアノード基板構造体。
5. 前記アノード基板にはアノード電圧印加端が設置されることを特徴とする請求項１から４のうちいずれか１項に記載の電子放出表示装置のアノード基板構造体。

Images