JP2005311250A - Semiconductor chip mounting structure - Google Patents
Semiconductor chip mounting structure Download PDFInfo
- Publication number
- JP2005311250A JP2005311250A JP2004129845A JP2004129845A JP2005311250A JP 2005311250 A JP2005311250 A JP 2005311250A JP 2004129845 A JP2004129845 A JP 2004129845A JP 2004129845 A JP2004129845 A JP 2004129845A JP 2005311250 A JP2005311250 A JP 2005311250A
- Authority
- JP
- Japan
- Prior art keywords
- fitting piece
- chip
- side alignment
- semiconductor chip
- alignment fitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、液晶表示パネルやフレキシブル配線基板などの配線基板に半導体チップを搭載する際のアライメント技術に特徴を有する半導体チップの実装構造に関する。 The present invention relates to a semiconductor chip mounting structure characterized by an alignment technique when a semiconductor chip is mounted on a wiring board such as a liquid crystal display panel or a flexible wiring board.
近年、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し異方性導電膜を介して電気的に接続した配線基板が多く用いられている。 In recent years, there are many wiring boards in which a plurality of bumps formed on a semiconductor chip are electrically connected to lead terminals corresponding to each of the plurality of bumps formed on the substrate body via an anisotropic conductive film. It is used.
図６は、半導体チップを基板の端子形成部に実装するＣＯＧ（chip on glass）方式を採用した、前記配線基板としての液晶表示パネルの概略を示す斜視図である。 FIG. 6 is a perspective view schematically showing a liquid crystal display panel as the wiring board adopting a COG (chip on glass) system in which a semiconductor chip is mounted on a terminal forming portion of the board.
このようなＣＯＧ実装方式を用いた液晶表示パネルの基板本体１０は、透明なガラスあるいはポリカーボネートなどの透明な樹脂からなり、略矩形の平板状に形成されて、略平行に相対向するように配設された２枚の透明基板１１、１２を有している。 The substrate body 10 of the liquid crystal display panel using such a COG mounting system is made of transparent resin such as transparent glass or polycarbonate, is formed in a substantially rectangular flat plate shape, and is arranged so as to face each other substantially in parallel. Two transparent substrates 11 and 12 are provided.
この２枚の透明基板１１、１２のうち、観察者側である表面側に位置する透明基板（フロント基板）１１の端縁１１ａから、反観察者側である背面側に位置する透明基板（リア基板）１２の一端縁が突出するように延出形成されている。この延出形成された部分は、端子形成部１２Ａとされている。そして、端子形成部１２ＡにはＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることによりリード端子１３が形成されている。 Of these two transparent substrates 11 and 12, from the edge 11a of the transparent substrate (front substrate) 11 located on the front side which is the viewer side, the transparent substrate (rear side) located on the back side which is the counter-observer side The substrate is extended so that one end edge of the substrate 12 protrudes. The extended portion is a terminal forming portion 12A. A lead terminal 13 is formed in the terminal forming portion 12A by patterning a transparent conductive film made of ITO (Indium Tin Oxide) or the like into a predetermined pattern by a photolithography method or the like.
前記リード端子１３上には、半導体チップとしてのＩＣチップ１４が実装されている。 An IC chip 14 as a semiconductor chip is mounted on the lead terminal 13.
このＩＣチップ１４は、図７に示すように、端子形成部１２Ａのリード端子１３と対向するように配置された回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。そして、前記ＩＣチップ１４は、前記各バンプ１６と、当該各バンプ１６に対応するリード端子１３とを導通させるようにして、異方性導電膜１７を介して前記リア基板１２の端子形成部１２Ａに実装されている。 As shown in FIG. 7, the IC chip 14 includes a plurality of bumps 16 made of metal such as gold on a circuit surface 15 disposed so as to face the lead terminals 13 of the terminal forming portion 12A. The main part of the circuit surface 15 is covered and protected by a resin layer (not shown). Then, the IC chip 14 makes the respective bumps 16 and the lead terminals 13 corresponding to the respective bumps 16 conductive, so that the terminal forming portion 12A of the rear substrate 12 is interposed through the anisotropic conductive film 17. Has been implemented.
なお、接着材としての異方性導電膜１７は、たとえば、樹脂の表面にＮｉおよびＡｕをメッキして形成された導電粒子１８を、エポキシ樹脂などの絶縁性の接着母材中に分散混入したものを用いる。このように、絶縁性の接着母材から構成された異方性導電膜１７を用いることで、ＩＣチップ１４と基板本体１０とは、前記バンプ１６とリード端子１３との間に挟持される前記導電粒子１８を介してのみ、電気的に接続可能な構成とされている。 In the anisotropic conductive film 17 as an adhesive, for example, conductive particles 18 formed by plating Ni and Au on the surface of a resin are dispersed and mixed in an insulating adhesive base material such as an epoxy resin. Use things. Thus, by using the anisotropic conductive film 17 made of an insulating adhesive base material, the IC chip 14 and the substrate body 10 are sandwiched between the bump 16 and the lead terminal 13. Only the conductive particles 18 can be electrically connected.
ところで、前記透明基板１２にＩＣチップ１４を実装する際には、ＩＣチップ１４と、前記透明基板１２の端子形成部１２Ａのそれぞれに位置合わせ用のアライメントマークを形成しておき、その両アライメントマークをＣＣＤカメラ等で撮影して映像として表示し、オペレータがその映像を観察しながら前記両アライメントマークを重ね合わせるように、例えばＩＣチップ１４の位置調整を行なうことで、前記ＩＣチップ１４に形成された各バンプ１６と、透明基板１２の端子形成部１２Ａに形成された前記各バンプ１６に対応するリード端子１３とを重ねて電気的に接続するようになされている。 By the way, when mounting the IC chip 14 on the transparent substrate 12, alignment marks for alignment are formed on the IC chip 14 and the terminal forming portion 12A of the transparent substrate 12, respectively. Is formed on the IC chip 14 by, for example, adjusting the position of the IC chip 14 so that the operator can superimpose the alignment marks while observing the image. Each bump 16 and the lead terminal 13 corresponding to each bump 16 formed on the terminal forming portion 12A of the transparent substrate 12 are overlapped and electrically connected.
しかしながら、前述のようにＣＣＤカメラ等の光学装置を用い、機械的に位置合わせを行った場合であっても、前記ＩＣチップ１４に形成された各バンプ１６と透明基板１２の端子形成部１２Ａに形成された前記各バンプ１６に対応するリード端子１３との位置合わせ精度は、各メーカーが保証するところで約±３μmであった。また、前記位置合わせ精度を±１μmとする光学装置は自ずと高価格なものとなる。 However, even when an optical device such as a CCD camera is used for mechanical alignment as described above, the bumps 16 formed on the IC chip 14 and the terminal forming portion 12A of the transparent substrate 12 are used. The alignment accuracy with the lead terminals 13 corresponding to the formed bumps 16 was about ± 3 μm as guaranteed by each manufacturer. In addition, an optical device having an alignment accuracy of ± 1 μm is naturally expensive.
そこで、本発明は、半導体チップに形成された各バンプと、配線基板の端子形成部に形成された前記各バンプに対応するリード端子との位置合わせ精度を高精度に行なうことができ、しかも安価である半導体チップの実装構造を提供することを目的とするものである。 Therefore, the present invention can perform the alignment accuracy between each bump formed on the semiconductor chip and the lead terminal corresponding to each bump formed on the terminal formation portion of the wiring board with high accuracy, and is inexpensive. An object of the present invention is to provide a semiconductor chip mounting structure.
前述した目的を達成するため、本発明の半導体チップの実装構造の特徴は、半導体チップに形成されたバンプを配線基板本体上に形成されたリード端子に対して電気的に接続させた半導体チップの実装構造において、前記半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記チップ側アライメント嵌合片を前記基板側アライメント嵌合片の凹状部に嵌合させて、前記配線基板上に半導体チップが実装されている点にある。 In order to achieve the above-described object, the semiconductor chip mounting structure according to the present invention is characterized by a semiconductor chip in which bumps formed on the semiconductor chip are electrically connected to lead terminals formed on the wiring board body. In the mounting structure, the semiconductor chip is formed with a convex chip-side alignment fitting piece, and the wiring board is formed with a substrate-side alignment fitting piece having a concave portion, and the chip-side alignment fitting piece Is fitted to the concave portion of the substrate side alignment fitting piece, and a semiconductor chip is mounted on the wiring board.
また、前記基板側アライメント嵌合片の凹状部は、嵌合される前記チップ側アライメント嵌合片を底部中心方向へ案内可能な傾斜面とされた内壁を有し、その開口部の内径寸法が前記チップ側アライメント嵌合片の内径寸法よりも大きく形成され、嵌合時に前記凸状のチップ側アライメント嵌合片の先端面が位置する前記凹状部内の仮想面における内径寸法が前記チップ側アライメント嵌合片の先端面の内径寸法に許容精度誤差を加算した寸法とされた逆円錐台形状に形成されている点にある。 The concave portion of the substrate-side alignment fitting piece has an inner wall that is an inclined surface capable of guiding the chip-side alignment fitting piece to be fitted toward the center of the bottom, and the inner diameter dimension of the opening is The chip-side alignment fitting piece is formed larger than the inner diameter dimension of the chip-side alignment fitting piece. This is in the shape of an inverted truncated cone having a dimension obtained by adding an allowable accuracy error to the inner diameter dimension of the front end surface of the combined piece.
そして、前記チップ側アライメント嵌合片の先端面と側面とがなす角部は面取り形成されている点にある。 And the corner | angular part which the front end surface and side surface of the said chip side alignment fitting piece make is in the point which is chamfered.
さらに、前記チップ側アライメント嵌合片は少なくとも半導体チップの回路面における一の対角隅部に形成されており、前記基板側アライメント嵌合片は前記配線基板上の前記チップ側アライメント嵌合片と対応する位置に形成されている点にある。 Further, the chip side alignment fitting piece is formed at least at one diagonal corner on the circuit surface of the semiconductor chip, and the substrate side alignment fitting piece is formed with the chip side alignment fitting piece on the wiring board. It is in the point formed in the corresponding position.
前述した目的を達成するため、本発明の半導体チップの実装構造によれば、半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記凸状のチップ側アライメント嵌合片を基板側アライメント嵌合片の凹状部に嵌合させることで、簡単かつ高精度で、しかも安価に前記半導体チップに形成された複数のバンプと前記配線基板上に形成されたリード端子との位置合わせをすることができる。 In order to achieve the above-described object, according to the semiconductor chip mounting structure of the present invention, the semiconductor chip has a convex chip-side alignment fitting piece, and the wiring board has a board-side alignment fitting. A mating piece is formed, and the convex chip side alignment fitting piece is fitted into the concave portion of the substrate side alignment fitting piece, so that it is formed on the semiconductor chip easily, with high accuracy, and at low cost. The plurality of bumps and the lead terminals formed on the wiring board can be aligned.
その際、前記基板側アライメント嵌合片の凹状部は逆円錐台形状に形成されているので、前記チップ側アライメントが前記凹状部に嵌合する際に位置ずれが生じ、その先端面が逆円錐台形状とされた前記凹状部の内壁に当接したとしても、前記凹状部を構成する内壁が前記チップ側アライメント嵌合片を底部中心方向へ案内するように作用し、前記チップ側アライメント嵌合片を摺接させながら自然落下状態で前記凹部内の所定の位置に嵌合させることができる。 At this time, since the concave portion of the substrate-side alignment fitting piece is formed in an inverted truncated cone shape, positional displacement occurs when the chip-side alignment is fitted into the concave portion, and the tip surface thereof is an inverted cone. Even if it contacts the inner wall of the concave part made trapezoidal, the inner wall constituting the concave part acts so as to guide the chip side alignment fitting piece toward the bottom center, and the chip side alignment fitting The piece can be fitted into a predetermined position in the recess in a natural fall state while being in sliding contact.
また、逆円錐台形状の凹状部はその開口部の内径寸法が前記チップ側アライメント嵌合片の内径寸法よりも大きいので嵌合させ易い。そして、嵌合時に前記凸状のチップ側アライメント嵌合片の先端部が到達することとなる前記凹状部内の仮想面における内径寸法を、前記チップ側アライメント嵌合片の先端面の内径寸法とその許容誤差を勘案して設計することで、高精度なアライメントも可能となる。 Also, the inverted frustoconical concave portion is easy to fit because the inner diameter of the opening is larger than the inner diameter of the chip-side alignment fitting piece. The inner diameter dimension of the tip surface of the chip-side alignment fitting piece and the inner diameter dimension of the tip-side alignment fitting piece are defined as By designing with allowances in mind, highly accurate alignment is possible.
そして、前記チップ側アライメント嵌合片の先端面と側面とが成す角部を面取り形成することで、この面取りされた角部と前記凹状部を構成する内壁との摺接をよりスムーズなものとすることができる。 Then, by chamfering the corner portion formed by the tip surface and the side surface of the chip side alignment fitting piece, the sliding contact between the chamfered corner portion and the inner wall constituting the concave portion is made smoother. can do.
さらに、前記チップ側アライメント嵌合片を少なくとも半導体チップの回路面における一つの対角隅部に形成するとともに、前記基板側アライメント嵌合片を前記配線基板上の前記チップ側アライメント嵌合片と対応する位置に形成することで、前記半導体チップに形成された複数のバンプと前記配線基板上に形成されたリード端子との位置合わせをより確実に行なうことができる。 Further, the chip-side alignment fitting piece is formed at least at one diagonal corner on the circuit surface of the semiconductor chip, and the board-side alignment fitting piece corresponds to the chip-side alignment fitting piece on the wiring board. By forming in the position which carries out, the position alignment with the several bump formed in the said semiconductor chip and the lead terminal formed on the said wiring board can be performed more reliably.
本実施形態においては、従来例に倣い、配線基板としての液晶表示パネルの透明基板に半導体チップとしてのＩＣチップを搭載する場合をもって説明する。なお、前述した従来の半導体チップの実装構造を備えた液晶表示パネルの構成と同一の構成については同一の符号を付して説明する。 In the present embodiment, a case where an IC chip as a semiconductor chip is mounted on a transparent substrate of a liquid crystal display panel as a wiring board will be described following the conventional example. The same components as those of the liquid crystal display panel having the above-described conventional semiconductor chip mounting structure will be described with the same reference numerals.
図１は本発明の半導体チップの実装構造を示す要部断面図である。 FIG. 1 is a cross-sectional view of a principal part showing a semiconductor chip mounting structure of the present invention.
本実施形態のＩＣチップ１４は、透明基板１２の端子形成部１２Ａに対向するように配置された回路面１５に、前記透明基板１２に形成されるリード端子１３と導通させることを目的として、金などの金属からなるバンプ１６が複数形成されている。 The IC chip 14 of the present embodiment is made of gold for the purpose of conducting the lead terminal 13 formed on the transparent substrate 12 to the circuit surface 15 disposed so as to face the terminal forming portion 12A of the transparent substrate 12. A plurality of bumps 16 made of metal such as are formed.
そして、前記回路面１５には、複数のバンプ１６の他、前記バンプ１６と前記リード端子１３との位置合わせを目的として、凸状のチップ側アライメント嵌合片１が形成されている。なお、チップ側アライメント嵌合片１はバンプ１６と異なる材質、例えば樹脂材で形成してもよいが、製造上の簡便性の観点よりバンプ１６と同じ材質で、かつバンプ１６と同時に形成した方が好ましい。 In addition to the plurality of bumps 16, a convex chip side alignment fitting piece 1 is formed on the circuit surface 15 for the purpose of positioning the bumps 16 and the lead terminals 13. The chip-side alignment fitting piece 1 may be formed of a material different from the bump 16, for example, a resin material, but is formed of the same material as the bump 16 and simultaneously with the bump 16 from the viewpoint of manufacturing simplicity. Is preferred.
本実施形態において、前記凸状のチップ側アライメント嵌合片１は、図２（Ａ）に上面図、（Ｂ）に正面図を示すように前記リード端子１３との導通を目的として形成される複数のバンプ１６と同一高さの円柱状とされ、前記回路面１５の四隅に形成されている。そして、前記回路面１５の主要部は窒化珪素等のパッシベーション膜（図示せず）により被覆されて保護されている。 In the present embodiment, the convex chip side alignment fitting piece 1 is formed for the purpose of conduction with the lead terminal 13 as shown in a top view in FIG. 2A and a front view in FIG. The plurality of bumps 16 have a cylindrical shape with the same height and are formed at the four corners of the circuit surface 15. The main part of the circuit surface 15 is covered and protected by a passivation film (not shown) such as silicon nitride.
また、本実施形態の透明基板は端子形成部１２Ａを有し、前記端子形成部１２ＡにはＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることにより複数のリード端子１３が形成されている。 The transparent substrate of this embodiment has a terminal forming portion 12A, and a plurality of transparent conductive films made of ITO (Indium Tin Oxide) or the like are patterned into a predetermined pattern by a photolithographic method or the like in the terminal forming portion 12A. Lead terminals 13 are formed.
そして、前記端子形成部１２Ａの前記チップ側アライメント嵌合片１と対応する位置には、前記チップ側アライメント嵌合片１を寸法的な遊びを持たせた状態で嵌合（遊嵌）可能な凹状部３を有する基板側アライメント嵌合片２が形成されている。 Then, the chip-side alignment fitting piece 1 can be fitted (freely fitted) in a state having dimensional play at a position corresponding to the chip-side alignment fitting piece 1 of the terminal forming portion 12A. A substrate side alignment fitting piece 2 having a concave portion 3 is formed.
本実施形態において、前記基板側アライメント嵌合片２の凹状部３は、図３（Ａ）に上面図、（Ｂ）に正面図を示すように先端面に開口し、内壁４を前記チップ側アライメント嵌合片１を底部中心方向へ案内可能な傾斜面とされた逆円錐台形状に形成されている。そして、前記凹状部３の開口部の内径寸法は、前記チップ側アライメント嵌合片１の内径寸法よりも大きく形成されている。このように前記凹状部３の開口部の内径寸法を前記チップ側アライメント嵌合片１の先端面の内径寸法よりも大きく形成することで、前記チップ側アライメント嵌合片１を嵌合させ易くなる。一方、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達する仮想面（図１中、２点鎖線で示す）における内径寸法は、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とされている。なお、前記基板側アライメント嵌合片２の高さ寸法は、複数のバンプ１６の高さ寸法との関係において適当な高さ寸法に形成するものとする。 In the present embodiment, the concave portion 3 of the substrate side alignment fitting piece 2 is opened at the front end surface as shown in a top view in FIG. 3A and a front view in FIG. The alignment fitting piece 1 is formed in an inverted frustoconical shape that is an inclined surface capable of guiding the alignment fitting piece 1 toward the center of the bottom. And the internal diameter dimension of the opening part of the said recessed part 3 is formed larger than the internal diameter dimension of the said chip side alignment fitting piece 1. FIG. Thus, by forming the inner diameter dimension of the opening of the concave portion 3 larger than the inner diameter dimension of the tip end face of the chip side alignment fitting piece 1, the chip side alignment fitting piece 1 can be easily fitted. . On the other hand, the inner diameter dimension of a virtual surface (indicated by a two-dot chain line in FIG. 1) to which the tip of the convex chip side alignment fitting piece 1 reaches during fitting is the tip of the chip side alignment fitting piece 1 It is a dimension obtained by adding an allowable accuracy error to the inner diameter dimension of the surface. The height dimension of the board-side alignment fitting piece 2 is formed to an appropriate height dimension in relation to the height dimension of the plurality of bumps 16.
そして、本実施形態においては、前記チップ側アライメント嵌合片１を前記基板側アライメント嵌合片２の凹状部３に嵌合することでアライメントが行われ、前記半導体チップ１４に形成された複数のバンプ１６と前記配線基板１２上に形成されたリード端子１３との位置合わせがなされている。 In this embodiment, alignment is performed by fitting the chip-side alignment fitting piece 1 into the concave portion 3 of the substrate-side alignment fitting piece 2, and a plurality of pieces formed on the semiconductor chip 14. The bump 16 and the lead terminal 13 formed on the wiring substrate 12 are aligned.
つまり、前記基板側アライメント嵌合片２の凹状部３は逆円錐台形状に形成され、前記チップ側アライメント嵌合片１は前記凹状部３の底部内径より小径とされた先端面を有する円柱状に形成されているので、仮に、図１中に実線で示すように、前記チップ側アライメント嵌合片１が前記凹状部３に嵌合する際に位置ずれが生じ、その先端面が逆円錐台形状とされた前記凹状部３の内壁４に当接したとしても、図１中に矢印で示すように、前記凹状部３を構成する内壁４が前記チップ側アライメント嵌合片１を底部中心方向へ案内するように作用するので、図１中に鎖線で示すように前記チップ側アライメント嵌合片１を摺接させながら前記凹状部３内の所定の位置に嵌合させることができる。 That is, the concave portion 3 of the substrate-side alignment fitting piece 2 is formed in an inverted truncated cone shape, and the chip-side alignment fitting piece 1 has a cylindrical shape having a tip surface that is smaller in diameter than the bottom inner diameter of the concave portion 3. Therefore, as shown by a solid line in FIG. 1, when the chip side alignment fitting piece 1 is fitted into the concave portion 3, a displacement occurs, and the tip surface thereof is an inverted truncated cone. Even if the inner wall 4 of the concave portion 3 is in contact with the shape, the inner wall 4 constituting the concave portion 3 places the chip-side alignment fitting piece 1 in the center direction at the bottom, as indicated by an arrow in FIG. Therefore, as shown by a chain line in FIG. 1, the chip side alignment fitting piece 1 can be fitted in a predetermined position in the concave portion 3 while being in sliding contact.
そして、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達することとなる前記凹状部３内の仮想面における内径寸法を、前記チップ側アライメント嵌合片１の先端面の内径寸法とその許容誤差を勘案して設計することで、高精度なアライメントも可能となる。つまり、前記凹状部３内の仮想面における内径寸法を前記チップ側アライメント嵌合片１の先端面の内径寸法＋２μmとすれば、前記凹状部３内の定位置に前記チップ側アライメント嵌合片１が納まったときのアライメント精度も±１μｍとなる。 And the internal diameter dimension in the virtual surface in the said recessed part 3 which the front-end | tip part of the said convex-shaped chip | tip alignment fitting piece 1 will reach | attain at the time of a fitting is set to the front-end | tip surface of the said chip-side alignment fitting piece 1. Highly accurate alignment is also possible by designing in consideration of the inner diameter and its tolerance. That is, if the inner diameter dimension of the virtual surface in the concave portion 3 is the inner diameter dimension of the tip end face of the chip side alignment fitting piece 1 +2 μm, the chip side alignment fitting piece 1 is positioned at a fixed position in the concave portion 3. The alignment accuracy when the value is accommodated is ± 1 μm.
なお、本実施形態においては、図１に示すように、前記基板側アライメント嵌合片２は、前記透明基板１２の上面を前記凹状部３の底部として形成されており、前記チップ側アライメント嵌合片１は複数のバンプ１６と同寸法に形成されている。そのため、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部は前記透明基板１２からリード端子１３の高さ寸法分だけ上方に位置することとなる。よって、この前記透明基板１２からリード端子１３の高さ寸法分だけ上方に位置する仮想面における内径寸法が、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とされていれば、本実施形態においては、高精度なアライメントが可能になる。同様に、例えば、前記チップ側アライメント嵌合片１の形状をバンプ１６よりも高さ寸法を短く形成する場合においても、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達する仮想面における内径寸法を、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とすることで、高精度なアライメントを行うことが可能となる。 In the present embodiment, as shown in FIG. 1, the substrate-side alignment fitting piece 2 is formed with the upper surface of the transparent substrate 12 as the bottom of the concave portion 3, and the chip-side alignment fitting The piece 1 is formed with the same dimensions as the plurality of bumps 16. Therefore, the tip of the convex chip side alignment fitting piece 1 is positioned above the transparent substrate 12 by the height dimension of the lead terminal 13 during fitting. Therefore, the inner diameter dimension of the virtual surface located above the transparent substrate 12 by the height dimension of the lead terminal 13 is a dimension obtained by adding an allowable accuracy error to the inner diameter dimension of the tip end surface of the chip side alignment fitting piece 1. If this is the case, in this embodiment, highly accurate alignment is possible. Similarly, for example, even when the shape of the chip-side alignment fitting piece 1 is formed to be shorter than the bump 16, the tip of the convex chip-side alignment fitting piece 1 reaches at the time of fitting. By setting the inner diameter dimension of the virtual surface to be performed to a dimension obtained by adding an allowable accuracy error to the inner diameter dimension of the tip end surface of the chip-side alignment fitting piece 1, high-precision alignment can be performed.
さらに、前記チップ側アライメント嵌合片１を少なくともＩＣチップ１４の回路面１５における一つの対角隅部に形成するとともに、前記基板側アライメント嵌合片２を前記透明基板１２上の前記チップ側アライメント嵌合片１と対応する位置に形成することで、前記ＩＣチップ１４に形成された複数のバンプ１６と前記配線基板上に形成されたリード端子との位置合わせをより確実なものとすることができる。 Further, the chip side alignment fitting piece 1 is formed at least on one diagonal corner in the circuit surface 15 of the IC chip 14, and the substrate side alignment fitting piece 2 is formed on the transparent substrate 12 on the chip side alignment. By forming at a position corresponding to the fitting piece 1, it is possible to more reliably align the plurality of bumps 16 formed on the IC chip 14 and the lead terminals formed on the wiring board. it can.
そして、このようにして位置合わせをした状態で、前記ＩＣチップ１４を、各バンプ１６と、当該各バンプ１６に対応するリード端子１３とを導通させるようにして異方性導電膜１７を介して前記透明基板１２の端子形成部１２Ａに実装することで、電気的接続の安定した液晶表示パネルを得ることができる。 Then, with the IC chip 14 aligned in this way, the bumps 16 and the lead terminals 13 corresponding to the bumps 16 are electrically connected to each other via the anisotropic conductive film 17. By mounting on the terminal forming part 12A of the transparent substrate 12, a liquid crystal display panel with stable electrical connection can be obtained.
なお、前記チップ側アライメント嵌合片１の先端面と側面とがなす角部は、図４（Ａ）に上面図、（Ｂ）に正面図を示すように、面取りしてもよい。前記チップ側アライメント嵌合片１の先端面と側面とがなす角部を面取り形なすれば、この面取りされた角部を前記凹状部３を構なする内壁との摺接をよりスムーズなものとすることができる。 In addition, you may chamfer the corner | angular part which the front end surface and side surface of the said chip | tip alignment fitting piece 1 make as shown in a top view in FIG. 4 (A), and a front view in (B). If the corner portion formed by the tip surface and the side surface of the chip side alignment fitting piece 1 is chamfered, the chamfered corner portion can be smoothly slidably contacted with the inner wall forming the concave portion 3. It can be.
また、前記チップ側アライメント嵌合片１の形状は前記バンプ１６と同じ形状としなくてもよいし、その形状も円柱状に限らない。例えば、図５（Ａ）上面図、（Ｂ）に正面図を示すような円錐台形状としてもよい。 Further, the shape of the chip side alignment fitting piece 1 does not have to be the same shape as the bump 16, and the shape is not limited to a cylindrical shape. For example, it is good also as a truncated cone shape which shows a front view in FIG.
このように、本実施形態の半導体チップの実装構造によれば、半導体チップに形成された各バンプと、配線基板の端子形成部に形成された前記各バンプに対応するリード端子との位置合わせ精度を簡単、かつ、高精度に行なうことができる。しかも、本実施形態の実装構造によれば、高精度な位置合わせを可能とする光学装置を必要としないので、コストを削減することができる。 As described above, according to the mounting structure of the semiconductor chip of this embodiment, the alignment accuracy between each bump formed on the semiconductor chip and the lead terminal corresponding to each bump formed on the terminal formation portion of the wiring board. Can be performed easily and with high accuracy. In addition, according to the mounting structure of the present embodiment, an optical device that enables highly accurate alignment is not required, and thus the cost can be reduced.
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。 In addition, this invention is not limited to embodiment mentioned above, A various change is possible as needed.
例えば、本実施の形態の配線基板として、液晶表示パネルを例示したが、これに限らず、有機ＥＬ表示液晶表示パネルであってもよいし、フレキシブル配線基板やリジットな回路配線基板であってもよい。 For example, the liquid crystal display panel is exemplified as the wiring board of the present embodiment, but the present invention is not limited to this, and an organic EL display liquid crystal display panel may be used, or a flexible wiring board or a rigid circuit wiring board may be used. Good.
１ チップ側アライメント嵌合片
２ 基板側アライメント嵌合片
３ 凹状部
４ 内壁
１０ 基板本体
１２ 透明基板
１２Ａ 端子接続部
１３ リード端子
１４ ＩＣチップ
１５ 回路面
１６ バンプ
DESCRIPTION OF SYMBOLS 1 Chip side alignment fitting piece 2 Board | substrate side alignment fitting piece 3 Concave part 4 Inner wall 10 Substrate body 12 Transparent substrate 12A Terminal connection part 13 Lead terminal 14 IC chip 15 Circuit surface 16 Bump
Claims (4)
前記半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記チップ側アライメント嵌合片を前記基板側アライメント嵌合片の凹状部に嵌合させて、前記配線基板上に半導体チップが実装されていることを特徴とする半導体チップの実装構造。 In a semiconductor chip mounting structure in which bumps formed on a semiconductor chip are electrically connected to lead terminals formed on a wiring board body,
The semiconductor chip is formed with a convex chip side alignment fitting piece, the circuit board is formed with a substrate side alignment fitting piece having a concave portion, and the chip side alignment fitting piece is connected to the substrate side. A semiconductor chip mounting structure, wherein a semiconductor chip is mounted on the wiring board by being fitted into a concave portion of an alignment fitting piece.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004129845A JP2005311250A (en) | 2004-03-26 | 2004-04-26 | Semiconductor chip mounting structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004092393 | 2004-03-26 | ||
| JP2004129845A JP2005311250A (en) | 2004-03-26 | 2004-04-26 | Semiconductor chip mounting structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005311250A true JP2005311250A (en) | 2005-11-04 |
Family
ID=35439625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004129845A Pending JP2005311250A (en) | 2004-03-26 | 2004-04-26 | Semiconductor chip mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005311250A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809704B1 (en) * | 2006-09-22 | 2008-03-06 | 삼성전자주식회사 | Semiconductor package with improved assembly accuracy |
| CN102142402A (en) * | 2010-02-02 | 2011-08-03 | 力成科技股份有限公司 | Flip-chip construction maintaining solder positioning |
| CN103247586A (en) * | 2012-02-04 | 2013-08-14 | 隆达电子股份有限公司 | Chip bonding structure and chip bonding method |
| KR101486423B1 (en) * | 2008-07-04 | 2015-01-27 | 삼성전자주식회사 | Semiconductor package |
| US9472527B2 (en) | 2014-02-04 | 2016-10-18 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US9627325B2 (en) | 2013-03-06 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package alignment structure and method of forming same |
-
2004
- 2004-04-26 JP JP2004129845A patent/JP2005311250A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809704B1 (en) * | 2006-09-22 | 2008-03-06 | 삼성전자주식회사 | Semiconductor package with improved assembly accuracy |
| US7893550B2 (en) | 2006-09-22 | 2011-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package comprising alignment members |
| KR101486423B1 (en) * | 2008-07-04 | 2015-01-27 | 삼성전자주식회사 | Semiconductor package |
| US9129972B2 (en) | 2008-07-04 | 2015-09-08 | Samsung Electronics Co., Ltd. | Semiconductor package |
| CN102142402A (en) * | 2010-02-02 | 2011-08-03 | 力成科技股份有限公司 | Flip-chip construction maintaining solder positioning |
| CN103247586A (en) * | 2012-02-04 | 2013-08-14 | 隆达电子股份有限公司 | Chip bonding structure and chip bonding method |
| US9627325B2 (en) | 2013-03-06 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package alignment structure and method of forming same |
| US9472527B2 (en) | 2014-02-04 | 2016-10-18 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112740647B (en) | Photosensitive assembly, camera module and manufacturing method thereof | |
| KR100614476B1 (en) | Camera module and camera-module manufacturing method | |
| US7750457B2 (en) | Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus | |
| US7948080B2 (en) | Display device and manufacturing method of the same | |
| CN115951521A (en) | Light emitting module and display device | |
| KR100899052B1 (en) | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus | |
| JP4143666B2 (en) | IC chip mounting package and image display device having the same | |
| JP4439509B2 (en) | Image sensing device and related lens module | |
| US8023019B2 (en) | Image-sensing chip package module for reducing its whole thickness | |
| KR20170069042A (en) | Flexible printed circuit board and method for manufacturing the same | |
| JP2005311250A (en) | Semiconductor chip mounting structure | |
| JP2005210628A (en) | Substrate for mounting semiconductor for imaging device, and imaging device | |
| TW201707178A (en) | Methods and structures to repair device warpage | |
| US20110134618A1 (en) | Connection structure for chip-on-glass driver ic and connection method therefor | |
| JP2010034668A (en) | Solid-state imaging device and electronic apparatus equipped with the same | |
| JP2008108987A (en) | Semiconductor device, display unit and electronic apparatus using the same | |
| JP2007234915A (en) | Wiring board, wiring cable, electronic equipment, and method for connecting wiring | |
| KR101012700B1 (en) | Image sensor module, camera module with same and manufacturing method thereof | |
| JP2005108991A (en) | Packaging structure, liquid crystal display, and electronic equipment | |
| TWI483026B (en) | Camera module | |
| JP2009194334A (en) | Alignment mark, alignment method, electronic member, and electronic module | |
| CN110389471B (en) | Light emitting module and display device | |
| TWM560607U (en) | LCD connection structure | |
| US20230011967A1 (en) | Test pad and chip on film package including the same | |
| US11825600B2 (en) | Printed circuit board, display device, and manufacturing method of display device |