JP2005311231A - Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same - Google Patents
Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same Download PDFInfo
- Publication number
- JP2005311231A JP2005311231A JP2004129514A JP2004129514A JP2005311231A JP 2005311231 A JP2005311231 A JP 2005311231A JP 2004129514 A JP2004129514 A JP 2004129514A JP 2004129514 A JP2004129514 A JP 2004129514A JP 2005311231 A JP2005311231 A JP 2005311231A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- recognition mark
- semiconductor device
- sealing body
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、複数の半導体チップを搭載し樹脂封止するセラミック基板及びこのセラミック基板を用いた半導体装置の製造方法に関するものである。 The present invention relates to a ceramic substrate on which a plurality of semiconductor chips are mounted and resin-sealed, and a method of manufacturing a semiconductor device using the ceramic substrate.
従来のセラミック基板と樹脂封止体により封止されたシリコンなどの半導体チップは、次のように形成される。このような半導体装置を製造する半導体技術を図7乃至図10を参照して説明する。図7は、半導体チップを搭載するセラミック基板の平面図及び側面図、図8は、図7に示すセラミック基板平面図の一部を示す部分拡大平面図、図9は、半導体チップを搭載し樹脂封止体を形成したセラミック基板の部分断面図、図10は、セラミック基板を半導体チップ毎に分割して個別の半導体装置に切り分けた部分断面図である。
アルミナなどからなるセラミック基板101は、通常10〜100mm角程度の大きさを有している。セラミック基板101主面には個々の半導体装置に分割するために分割溝102が設けられている。
A semiconductor chip such as silicon sealed by a conventional ceramic substrate and a resin sealing body is formed as follows. A semiconductor technique for manufacturing such a semiconductor device will be described with reference to FIGS. 7 is a plan view and a side view of a ceramic substrate on which a semiconductor chip is mounted, FIG. 8 is a partially enlarged plan view showing a part of the ceramic substrate plan view shown in FIG. 7, and FIG. FIG. 10 is a partial cross-sectional view of a ceramic substrate on which a sealing body is formed, and FIG. 10 is a partial cross-sectional view in which the ceramic substrate is divided into individual semiconductor devices by dividing each ceramic chip.
The
図7では縦横各8本の分割溝102を描いているが、通常は、100mm角のセラミック基板101に縦横各9本の分割溝を設けて10mm角の半導体装置を切り出す(この時の半導体チップは2.5mm角である)。セラミック基板101の周辺部分であって、分割溝102近傍には、セラミック基板101の分割前に樹脂封止体のみをダイシングするための認識マーク103を付けている。図8に示すように、認識マーク103は、例えば、0.1mm離れた同じ大きさである1対の0.2mm幅で1.0mm長の長方形パターンである。分割溝102は、認識マーク103を構成する1対の長方形パターンの間を通るように形成されている。
半導体チップが搭載されるセラミック基板101の主面には、半導体チップの電極との間を電気的に接続するCuなどの配線パターン(図示しない)が形成されている。通常はこの配線パターンを形成する工程において認識マーク103が形成される。したがって認識マーク103は、配線パターンと同じCuなどを用いている。認識マーク103は、更に表面にAuメッキが施されて認識機能を高めている。
In FIG. 7, eight vertical and horizontal divided
On the main surface of the
図9に示すように、このようなセラミック基板101上に半導体チップ105を搭載する。半導体チップ105は、半導体チップ105の電極(図示せず)とセラミック基板101主面の配線パターンとを電気的に接続するAuなどのボンディングワイヤ(図示しない)を用いた半導体チップやフリップチップボンディングを用いた半導体チップ等どのようなタイプのものをも用いることができる。セラミック基板101に搭載された半導体チップ105は、エポキシなどの樹脂封止体104により封止される。樹脂封止体104に認識マーク103で認識しながらダイシング溝106を入れてセラミック基板101を半導体チップ105毎に分割し、複数の半導体装置を形成する。
従来の絶縁層上に形成された半導体素子を樹脂封止した半導体装置は、特許文献1に記載されている。
As shown in FIG. 9, a semiconductor chip 105 is mounted on such a
A conventional semiconductor device in which a semiconductor element formed on an insulating layer is sealed with resin is described in
図9に示すような従来技術による半導体装置においては、セラミック基板に分割溝を形成する工程と認識マークを形成する工程(配線パターンを形成する工程と同じ)とは別工程で行われている。このように工程が異なると、分割溝と認識マーク双方の位置ずれが大きく、認識マークに分割溝が重なることもある(図8参照)。また、認識マーク基準でダイシングを行うと、図9に示すように、ダイシング溝中心と分割溝中心が一致しないので、図10に示すように、分割後製品である半導体装置100が異形状になることがあった。また、ダイシング用認識マークとして前記分割溝を使用する場合、基板表面を白、溝を黒とする二値化処理をしているが、基板そのものが黒っぽい場合は表面を白にする為の照明条件が難しく誤認識することが多かった。
本発明は、このような事情によりなされたものであり、複数の半導体チップを搭載し樹脂封止するセラミック基板において、認識マーク基準でダイシングしてダイシング溝中心と分割溝中心を一致させることができるセラミック基板及びこのセラミック基板を用いた半導体装置の製造方法を提供することを目的にしている。 The present invention has been made under such circumstances, and in a ceramic substrate on which a plurality of semiconductor chips are mounted and resin-sealed, the dicing groove center and the division groove center can be matched by dicing based on the recognition mark standard. It is an object of the present invention to provide a ceramic substrate and a method of manufacturing a semiconductor device using the ceramic substrate.
上記目的を達成するために、本発明の半導体装置用セラミック基板の一態様は、複数の半導体チップを搭載し、前記半導体チップを被覆する樹脂封止体を主面に形成してなるセラミック基板において、前記セラミック基板主面に形成され、前記セラミック基板を半導体チップ毎に分割するための分割溝と、ダイシング用認識マークを備え、前記分割溝は、前記認識マークを分断するように、前記認識マーク上に形成されていることを特徴としている。 In order to achieve the above object, one aspect of a ceramic substrate for a semiconductor device according to the present invention is a ceramic substrate comprising a plurality of semiconductor chips and a resin sealing body that covers the semiconductor chips formed on a main surface. A recognition groove formed on the main surface of the ceramic substrate for dividing the ceramic substrate into semiconductor chips and a recognition mark for dicing, wherein the recognition groove divides the recognition mark. It is characterized by being formed above.
また、本発明の半導体装置の製造方法の一態様は、セラミック基板表面に認識マークを形成する工程と、前記セラミック基板表面に、前記認識マークを分断するように、分割溝を形成する工程と、複数の半導体チップを前記セラミック基板上に搭載する工程と、前記セラミック基板上に樹脂封止体を形成して前記半導体チップを被覆する工程と、前記樹脂封止体に先端が前記セラミック基板表面より深く前記分割溝に入り込むように、前記認識マークを基準にして、ダイシング溝を形成する工程と、前記ダイシング溝及び前記分割溝に沿って前記樹脂封止体及び前記セラミック基板を分割して、前記樹脂封止体及び前記セラミック基板に封止された前記半導体チップを個別に切り分ける工程とを備えたことを特徴としている。 Further, according to one aspect of the method for manufacturing a semiconductor device of the present invention, a step of forming a recognition mark on the surface of the ceramic substrate, a step of forming a dividing groove on the surface of the ceramic substrate so as to divide the recognition mark, A step of mounting a plurality of semiconductor chips on the ceramic substrate; a step of forming a resin sealing body on the ceramic substrate to cover the semiconductor chip; and a tip of the resin sealing body from the surface of the ceramic substrate Forming a dicing groove on the basis of the recognition mark so as to enter the dividing groove deeply, dividing the resin sealing body and the ceramic substrate along the dicing groove and the dividing groove, And a step of individually cutting the semiconductor chip sealed by the resin sealing body and the ceramic substrate.
本発明は、セラミック基板に設けられた分割溝の両サイドの直近に一定幅の認識マークが必ず存在するので、認識マーク基準でダイシングすれば樹脂封止体のダイシング溝中心とセラミック基板の分割溝中心を一致させることが容易にでき、分割後の形状を安定させることができる。
また、認識マークに金属メッキを使用する場合には、二値化処理時の照明条件を容易に作ることが可能となりダイシングの安定化が可能となった。
In the present invention, there is always a recognition mark having a certain width in the immediate vicinity of both sides of the dividing groove provided on the ceramic substrate. Therefore, if dicing is performed based on the recognition mark, the dicing groove center of the resin sealing body and the dividing groove of the ceramic substrate are provided. The centers can be easily matched, and the shape after division can be stabilized.
In addition, when metal plating is used for the recognition mark, it is possible to easily create illumination conditions during the binarization process and to stabilize the dicing.
本発明は、セラミック基板に分割溝の位置バラツキ範囲より大きな認識マークをつけた後、その認識マークを分断する様に分割溝を形成することを特徴とする。以下、実施例を参照して発明の実施の形態を説明する。 The present invention is characterized in that after the recognition mark larger than the position variation range of the division groove is formed on the ceramic substrate, the division groove is formed so as to divide the recognition mark. Hereinafter, embodiments of the invention will be described with reference to examples.
まず、図1乃至図4を参照して実施例1を説明する。
図1は、半導体チップを搭載する半導体装置用セラミック基板の平面図及び側面図、図2は、図1に示すセラミック基板平面図の一部を示す部分拡大平面図、図3は、半導体チップを搭載し樹脂封止体を形成したセラミック基板の部分断面図、図4は、セラミック基板を半導体チップ毎に分割して個別の半導体装置に切り分けた部分断面図である。セラミック基板1は、アルミナ、窒化アルミ、窒化ケイ素などからなり、例えば、10〜100mm角程度の大きさを有している。セラミック基板1の主面には個々の半導体装置に分割するために分割溝2が設けられている。図1では縦横各8本の分割溝2を描いている。セラミック基板1に縦横各8本の分割溝を設けて、例えば、10mm角の半導体装置を切り出す。この時の半導体チップは、例えば、2.5mm角である。複数の認識マーク3は、セラミック基板1の周辺部分に形成され、分割溝2が各認識マーク3を分断する様にセラミック基板1主面に形成されている。
First,
FIG. 1 is a plan view and a side view of a ceramic substrate for a semiconductor device on which a semiconductor chip is mounted, FIG. 2 is a partially enlarged plan view showing a part of the ceramic substrate plan view shown in FIG. 1, and FIG. FIG. 4 is a partial cross-sectional view of a ceramic substrate that is mounted and formed with a resin sealing body, and is divided into individual semiconductor devices by dividing the ceramic substrate for each semiconductor chip. The
認識マーク3は、セラミック基板1の分割前に樹脂封止体をダイシングするために付けられている。実際には、樹脂封止体の一部又は全部、もしくは樹脂封止体の全部とセラミック基板の一部をダイシングするために認識マーク3は付せられる。認識マーク3は、例えば、0.5mm幅で1.0mm長のパターンを有している。分割溝2は、認識マーク3を構成するパターンを分断するように形成されている。
半導体チップが搭載されるセラミック基板1の主面には、半導体チップの電極との間を電気的に接続するCuなどの配線パターン(図示しない)が形成されている。そして、この配線パターンを形成する工程において認識マーク3が形成される。従って認識マーク3は、配線パターンと同じCuなどを材料としている。認識マーク3は、更に表面にAuメッキが施されてその認識機能を高めている。
The
On the main surface of the
図3に示すように、セラミック基板1上には、半導体チップ5を搭載する。半導体チップ5は、チップ電極(図示せず)とセラミック基板1の主面に形成された配線パターンとを電気的に接続するAuなどのボンディングワイヤ(図示しない)を有する半導体チップやフリップチップボンディングを用いた半導体チップ等どのようなタイプのものを用いることができる。セラミック基板1に搭載された半導体チップ5は、エポキシなどの樹脂封止体4により封止される。樹脂封止体4に認識マーク3で認識しながらダイシング溝6を入れてセラミック基板1を半導体チップ5毎に分割し、複数の半導体装置を形成する。
セラミック基板に設けられた分割溝の両サイドの直近に一定幅の認識マークが必ず存在するので、認識マーク基準でダイシングすれば樹脂封止体のダイシング溝中心とセラミック基板の分割溝中心を一致させることが容易にでき分割後の形状を安定させることができる。
As shown in FIG. 3, a
Since there is always a recognition mark with a certain width in the immediate vicinity of both sides of the dividing groove provided on the ceramic substrate, the dicing groove center of the resin encapsulated body and the dividing groove center of the ceramic substrate coincide with each other when dicing according to the recognition mark standard. Can be easily performed and the shape after division can be stabilized.
次に、図5及び図6を参照して実施例2を説明する。
この実施例は、実施例1で説明したセラミック基板を用いて形成された半導体装置を説明する。図5及び図6は、この実施例の半導体装置の製造工程を説明するセラミック基板の工程断面図であり、図1(a)のA−A′線に沿う部分の断面図を示している。まず、シリカ(SiO2 )、窒化シリコン(SiN)、窒化アルミ(AlN)などの粉末を溶媒に溶かし、所定の形状に加工し、乾燥して半生状態のセラミック基板1を形成する(図5(a))。次に、半生状態のセラミック基板1の主面にCuなどからなる配線パターンを形成する。この時、同じ工程で同じ主面に認識マークの下地層3aを形成する(図5(b))。
Next, Example 2 will be described with reference to FIGS.
In this embodiment, a semiconductor device formed using the ceramic substrate described in
次に、半生状態のセラミック基板1表面の下地層3aを分断する様に縦横に複数の分割溝2を形成する。分割溝2は、セラミック基板1の主面から約100μmの深さに形成される。この後、半生状態のセラミック基板1を所定温度で焼成する(図5(c))。次に、この状態で認識マークの下地層3a表面にAuなどのメッキ層3bを形成する。認識マーク3は、下地層3a及びメッキ層3bから構成される(図5(d))。図5(d)に示されるセラミック基板1は、図1のセラミック基板1のA−A′線に沿う部分の断面を示している。
Next, a plurality of dividing
次に、複数の半導体チップ5を焼成されたセラミック基板1の主面に縦横に形成された分割溝2に囲まれるように1つずつ搭載する(図6(a))。その後セラミック基板1を金型にいれて、トランスファモールド法などによりセラミック基板1上に半導体チップ5を被覆する如くエポキシ樹脂などの樹脂封止体4を形成する(図6(b))。次に、樹脂封止体4に先端がセラミック基板1の主面より深く、且つ分割溝2に入り込むダイシング溝6を形成する。ダイシング溝6は、セラミック基板1の主面から約50μmの深さまで入り込む(図6(c))。その後、分割溝2に沿ってセラミック基板1を分割し、セラミック基板1と樹脂封止体4に被覆された半導体チップ5から構成された半導体装置10を個別に切り分ける(図4参照)。
Next, a plurality of
このように、セラミック基板に設けられた分割溝の両サイドの直近に一定幅の認識マークが必ず存在するので、認識マーク基準でダイシングすれば樹脂封止体のダイシング溝中心とセラミック基板の分割溝中心を一致させることが容易にでき分割後の形状を安定させることができる。また、認識マークに金属メッキを使用する場合には、二値化処理時の照明条件を容易に作ることが可能となりダイシングの安定化が可能となり、図4に示すような異形状のない半導体装置が形成される。 In this way, there is always a recognition mark with a certain width in the immediate vicinity of both sides of the dividing groove provided on the ceramic substrate. The centers can be easily matched and the shape after division can be stabilized. In addition, when metal plating is used for the recognition mark, it is possible to easily create illumination conditions during binarization processing and to stabilize dicing, and a semiconductor device having no irregular shape as shown in FIG. Is formed.
1、101・・・セラミック基板
2、102・・・分割溝
3、103・・・認識マーク
3a・・・認識マークの下地層
3b・・・認識マークのメッキ層
4、104・・・樹脂封止体
5、105・・・半導体チップ
6、106・・・ダイシング溝
10、100・・・半導体装置
DESCRIPTION OF SYMBOLS 1,101 ...
Claims (5)
前記分割溝は、前記認識マークを分断するように、前記認識マーク上に形成されていることを特徴とする半導体装置用セラミック基板。 In a ceramic substrate on which a plurality of semiconductor chips are mounted and a resin sealing body that covers the semiconductor chips is formed on a main surface, the ceramic substrate is formed on the main surface of the ceramic substrate, and the ceramic substrate is divided for each semiconductor chip Split grooves and a dicing recognition mark,
The ceramic substrate for a semiconductor device, wherein the dividing groove is formed on the recognition mark so as to divide the recognition mark.
前記セラミック基板表面に、前記認識マークを分断するように、分割溝を形成する工程と、
複数の半導体チップを前記セラミック基板上に搭載する工程と、
前記セラミック基板上に樹脂封止体を形成して前記半導体チップを被覆する工程と、
前記樹脂封止体に先端が前記セラミック基板表面より深く前記分割溝に入り込むように、前記認識マークを基準にして、ダイシング溝を形成する工程と、
前記ダイシング溝及び前記分割溝に沿って前記樹脂封止体及び前記セラミック基板を分割して、前記樹脂封止体及び前記セラミック基板に封止された前記半導体チップを個別に切り分ける工程とを備えたことを特徴とする半導体装置の製造方法。 Forming a recognition mark on the ceramic substrate surface;
Forming a dividing groove on the ceramic substrate surface so as to divide the recognition mark;
Mounting a plurality of semiconductor chips on the ceramic substrate;
Forming a resin sealing body on the ceramic substrate and covering the semiconductor chip;
Forming a dicing groove on the basis of the recognition mark so that a tip of the resin sealing body enters the dividing groove deeper than the ceramic substrate surface;
Dividing the resin sealing body and the ceramic substrate along the dicing grooves and the dividing grooves, and individually cutting the semiconductor chips sealed by the resin sealing body and the ceramic substrate. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129514A JP2005311231A (en) | 2004-04-26 | 2004-04-26 | Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129514A JP2005311231A (en) | 2004-04-26 | 2004-04-26 | Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311231A true JP2005311231A (en) | 2005-11-04 |
Family
ID=35439610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004129514A Pending JP2005311231A (en) | 2004-04-26 | 2004-04-26 | Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311231A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171864A (en) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | Manufacturing method of semiconductor device and substrate for semiconductor device |
JP2016082116A (en) * | 2014-10-20 | 2016-05-16 | 日立金属株式会社 | Ceramic substrate and manufacturing method of electronic component using the same |
-
2004
- 2004-04-26 JP JP2004129514A patent/JP2005311231A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008171864A (en) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | Manufacturing method of semiconductor device and substrate for semiconductor device |
JP2016082116A (en) * | 2014-10-20 | 2016-05-16 | 日立金属株式会社 | Ceramic substrate and manufacturing method of electronic component using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732899B1 (en) | Etch singulated semiconductor package | |
US6927483B1 (en) | Semiconductor package exhibiting efficient lead placement | |
US11562929B2 (en) | Sawn leadless package having wettable flank leads | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
US10886448B2 (en) | Method for producing lead frame, method for producing package and method for producing light emitting device | |
US9349679B2 (en) | Singulation method for semiconductor package with plating on side of connectors | |
US9136208B2 (en) | Semiconductor device and method of manufacturing the same | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
KR200481748Y1 (en) | Sensor module | |
US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
JP2007036013A (en) | Circuit device and its manufacturing method | |
JP2007294568A (en) | Semiconductor device | |
JP2005311231A (en) | Ceramic substrate for semiconductor device, and method of manufacturing semiconductor device using the same | |
JP6909629B2 (en) | Semiconductor device | |
JPH09321345A (en) | Manufacture of surface mount light emitting semiconductor device | |
JP4887346B2 (en) | Semiconductor device | |
JP2009065201A (en) | Method of manufacturing semiconductor device | |
JP5872320B2 (en) | Semiconductor device | |
JP5086315B2 (en) | Manufacturing method of semiconductor device | |
KR20070045359A (en) | Chip comprising at least one test contact configuration | |
KR100253708B1 (en) | Semiconductor package and method for manufacture thereof | |
KR100644886B1 (en) | Flip-Chip Package of Multi Channel Cathod Element and Cathod Bonding Method | |
JP2001267351A (en) | Wire-bonding structure | |
CN116364664A (en) | Low-stress laser modified die cover packaging piece | |
JP2005277099A (en) | Semiconductor device and method of manufacturing the same |