JP2005309298A - 映像信号制御用装置及び映像信号制御方法 - Google Patents

映像信号制御用装置及び映像信号制御方法 Download PDF

Info

Publication number
JP2005309298A
JP2005309298A JP2004129635A JP2004129635A JP2005309298A JP 2005309298 A JP2005309298 A JP 2005309298A JP 2004129635 A JP2004129635 A JP 2004129635A JP 2004129635 A JP2004129635 A JP 2004129635A JP 2005309298 A JP2005309298 A JP 2005309298A
Authority
JP
Japan
Prior art keywords
vertical lines
video signal
image data
circuit
unit frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004129635A
Other languages
English (en)
Inventor
Hitoshi Shimono
仁司 下野
Akira Ishii
晃 石井
Toyohiko Takeda
豊彦 武田
Eriko Uchida
恵里子 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2004129635A priority Critical patent/JP2005309298A/ja
Publication of JP2005309298A publication Critical patent/JP2005309298A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

【課題】 入力される映像信号の垂直ライン数が変化した際、表示画面に残像が発生するのを防止することを目的とする。
【解決手段】 アナログ映像信号から単位フレームの垂直ライン数を計測し、計測した垂直ライン数を基準垂直ライン数と比較することによって、垂直ライン数が基準垂直ライン数と異なる場合、単位フレームを構成するフィールドのサイズを変換し、フィールドのサイズが変換された単位フレームを画面表示する。
【選択図】 図4

Description

本発明は、映像信号制御用装置及び映像信号制御方法に関する。
アナログの映像信号をデジタルテレビ受像装置で扱う場合、アナログ信号をデジタル信号に変換し、そのデジタル信号を処理して、表示部へ送信し、画面表示する。
しかし、入力されるアナログの映像信号の信号源が、例えばビデオテープレコーダから入力される場合、そのビデオテープレコーダの映像再生機能により、標準信号とは異なる同期信号を伴ってデジタルテレビ受像装置へ映像信号が入力される場合がある。
このような場合、デジタルテレビ受像装置のデジタル信号を処理する回路に入力される映像信号の垂直ライン数が変化する場合がある。その際、表示画面ごとの画像がすべて更新されず、表示画面に出力される画像が、例えばその画像及びその画像の1画面前の画像の一部が組み合わされた画像として表示部において処理され、1画面前の画像の一部が残像として表示画面に表示される場合がある。
これに対し、そのような現象をさけるために、例えばデジタルスチールカメラにおいては、入力される垂直ライン数が変化する場合、そのデジタル信号を処理する回路の更に後段に回路を設け、その後段の回路へ信号を回す経路を確保するという複雑な方法が提案されている(例えば、特許文献1参照。)。
特開2003―234979号公報 (第13ページ、第5図)
本発明は、デジタルテレビ受像装置に入力されるアナログ映像信号の垂直ライン数が変化した際、デジタルテレビ受像装置の表示画面に残像が発生するのを防止することを目的とする。
上記の課題を解決するため、本発明の第1の態様は映像信号制御用装置であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、前記画像処理された画像データを格納する記憶手段と、前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測手段と、計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、前記単位フレームを構成するフィールドのサイズを変換する可変手段と、前記フィールドのサイズが変換された前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを有することを特徴とする。
また、本発明の第2の態様は映像信号制御用装置であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、前記画像処理された画像データを格納する記憶手段と、前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測手段と、計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、前記単位フレームのフィールドが不足する領域に所定の色を挿入する挿入色指定手段と、色が挿入された前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを有することを特徴とする。
また、本発明の第3の態様は映像信号制御用装置であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、前記画像処理された画像データを格納する記憶手段と、前記アナログ映像信号から単位フレームの垂直ライン数を計測する計測手段と、計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、前記単位フレームのフィールドに所定の背景色を設置する背景色指示手段と、前記背景色に前記単位フレームの前記画像データを重ね合わせる重畳手段と、背景色を有する前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを有することを特徴とする。
また、本発明の第4の態様は映像信号制御方法であって、デジタルテレビ受像装置に使用される映像信号制御方法であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理ステップと、前記画像処理された画像データを格納するステップ手段と、前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測ステップと、計測された前記垂直ライン数を基準垂直ライン数と比較する比較ステップと、前記単位フレームを構成するフィールドのサイズを変換する可変ステップと、前記フィールドのサイズが変換された前記単位フレームに基づき、前記画像データを表示部に送出する送出ステップとを有することを特徴とする。
本発明によれば、デジタルテレビ受像装置に入力されるアナログ映像信号の垂直ライン数が変化した際、そのフィールドのサイズを可変にすることにより、デジタルテレビ受像装置の表示画面に残像が発生するのを防止することができる。
以下、図面を参照して本発明の実施例を説明する。
本発明における第1の実施例である映像信号制御用装置におけるブロック構成図を図1に示す。映像信号制御用装置は一般に半導体集積回路装置として構成される。映像信号制御用半導体装置10、A/D変換回路15及び表示部14は、図示しないデジタルテレビ受像装置の内部に設置されている。
デジタルテレビ受像装置はデジタル放送を受信する機能として、例えば衛星受信アンテナ(図示せず)からのデジタル映像信号を受信し、チューニング、検波等の所定の処理を行った後、映像信号制御用半導体装置10aへ送られ、MPEGデコード回路11において画像圧縮等を行う。
更に、画像圧縮等の処理を受けた画像データは、フィールド単位の画像データに変換され、メモリ回路12に書き込まれ記憶される。次に、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、最終的に、表示部14において画面表示する。
一方、本実施例のデジタルテレビ受像装置においては、従来から利用されている、例えばVHFアンテナ(図示せず)、或いはビデオカセットレコーダ等からのアナログ映像信号の入力にも対応する。
VHFアンテナ或いはビデオカセットレコーダ等から入力されたアナログ映像信号は、A/D変換回路15によりデジタル信号に変換され、映像信号制御用半導体装置10内の画像処理回路16へ送られる。また、入力されたアナログ映像信号の同期信号と、デジタルテレビ受像装置の内部で生成された基準クロック信号をもとに、映像信号制御用半導体装置10における同期回路17は入力された同期信号から水平期間をカウントし、水平同期信号を生成する。更に、この水平同期信号を基準に、垂直ライン数をカウントし、垂直期間を示す垂直同期信号を生成する。
この垂直同期信号と、外部から入力されたアナログ映像信号とを同期させるため、垂直同期信号を生成する同期回路17においては、外部から入力された同期信号によってリセットをかけ、このリセットをかけたタイミングで基準時間を決定し、メモリ回路12が画像データを取り込むべきタイミングを指示するタイミング信号を生成し、その信号を画像処理回路16へ送る。画像処理回路16が、A/D変換回路15によりデジタル化された信号を画像データとして処理し、上記のタイミングに合わせてメモリ回路12へフィールド単位で書き込み、メモリ回路12において記憶する。
また、同期回路17は、これらの同期信号をライン数検出回路18へ送出し、ライン数検出回路18は、メモリ回路12へ書き込まれる画像データの垂直ライン数を計測する。ライン数検出回路18によって検出された垂直ライン数のデータは第1のマイクロコンピュータ19に送られ、第1のマイクロコンピュータ19は、それをもとに画像処理回路16及びフォーマット変換回路13へ画像データの制御命令を送る。
その後の動作は先に述べたデジタル映像信号を処理する過程と同様であり、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、最終的に、表示部14において画面表示する。
例えば、デジタルテレビ受像装置への外部からの入力信号が、ビデオカセットレコーダから出力される場合を考える。図2のチャート図に示すように、標準再生モードでは垂直同期信号は所定のタイミングで発生する。一方、高速再生モード或いは巻き戻しモードでは、その垂直同期信号にずれが生じる。
デジタル方式を基本とし、アナログ映像信号にも対応するデジタルテレビ受像装置において、標準再生時の垂直同期信号と異なるサイクルでアナログ映像信号が入力された場合、次のような問題が生じる。即ち、メモリ回路へ画像データを一旦書き込むということから、1フレーム前の画面の一部が更新されず、残像として画面表示される場合がある。
特に、高速再生モードのように垂直同期信号が短くなる場合、外部から入力される垂直同期期間が短いために、通常の垂直同期期間よりも少ない垂直ライン数でリセットがかかり、新たな画像データが取り込まれる。このとき、1フレーム前の画面の比較的後半部が更新されずに、残像として画面表示される。
一方、逆に、巻き戻しモードのように、垂直同期信号が長くなった場合、標準の垂直期間でも書き込みのリセットが入るため、例えば1フィールドおきに、少ないライン数の表示画面となる。
本実施例では、実際に取り込まれたフレームの垂直ライン数をライン数検出回路18で計測し、その数を第1のマイクロコンピュータ19で基準垂直ライン数と比較する。その数が基準垂直ライン数から変化した場合、表示するべき範囲をフォーマット変換回路によってフィールドサイズを変換することによって制御し、常に更新された画像データだけを画面表示する。図3にその様子を模式図として示す。
例えば、標準の場合、メモリ回路に入力された画像データがメモリ領域におけるH001からHE01まで格納されている。これを表示部における表示画面にフルに表示できるように、フォーマット変換回路によりフレームのサイズが設定されている。メモリ回路に入力される次の画像データは通常同じメモリ容量であり、フォーマット変換回路のフレームのサイズ設定を変える必要はない。
一方、このメモリ回路に入力された垂直ライン数が例えば減少し、メモリ領域におけるH001からHC01までに画像データが減少して格納された場合の対応として、フォーマット変換回路でのフレームサイズ設定を可変にすることが本実施例の特徴である。
即ち、入力される画像の垂直ライン数をライン数検出回路で計測し、第1のマイクロコンピュータへ送る。第1のマイクロコンピュータはその垂直ライン数を基準垂直ライン数と比較し、その数が例えば減少した場合、内蔵されているプログラムからフレームを構成するフィールドのサイズを変える指示を読み取り、その画像データにスケーリングをかけるようにフォーマット変換回路に指示を送る。指示を受けたフォーマット変換回路は画像データのスケーリングを行い、フィールドのサイズを大きくし、表示部にフルに画面表示されるように制御する。なお、画像データが増加した場合にも対応できることは勿論である。
このとき、垂直ライン数の変化を、1フィールド単位で行うと、例えばビデオカセットレコーダのテープにキズがあった場合など、誤検出してしまうことが考えられる。このため、所定のフィールド数、継続して垂直ライン数の変化を検知した後、第1のマイクロコンピュータが指示を出しても良い。
例えば、10フィールド期間続いた場合、フォーマット変換回路は画像データのスケーリングをスケーリングする。また、例えばビデオカセットレコーダの使用を考えて、この垂直ライン数の継続チェックは、特殊モードになったときも,標準再生になったときも同じにする、或いは、標準再生になったときは、特殊モードへ移行するときよりも短くする等、種々の方式を用いることができる。
図4に本実施例のプログラムフローを示し、図1も参照しながら説明する。
例えば、ビデオカセットレコーダから入力されたアナログ映像信号は、A/D変換回路15によりA/D変換処理(S11)を受け、デジタル信号に変換される。また、同期回路17から所定のタイミングを取るための同期信号及びタイミング信号が生成される(S14)。タイミング信号は画像処理回路16へ送られ、そのタイミングに合わせて画像処理(S12)が行われ、デジタル化された画像データがメモリ回路12へ記憶される(S13)。
この時、メモリ回路12へ書き込まれる画像データの垂直ライン数をライン数検出回路18において計測し(S15)、ライン数検出回路18がライン数のデータを第1のマイクロコンピュータ19へ通知する(S16)。第1のマイクロコンピュータ19はフレームごとの垂直ライン数を基準垂直ライン数と比較し(S17)、その変化がない場合、フレームを構成するフィールドのサイズはそのまま継続するように、フォーマット変換回路13へ指示する(S19)。
一方、垂直ライン数に変化が生じた場合、第1のマイクロコンピュータ19は内蔵するフィールドのサイズを可変にするプログラムを読み取り、フィールドのサイズを算出し(S18)、そのサイズの変更をフォーマット変換回路13に指示する(S20)。
指示を受けたフォーマット変換回路13は、メモリ回路12から画像データを読み出し(S21)、画像データのスケーリングを行い、表示画面におけるフィールドのサイズを指定する(S22)。その指定されたフィールドのサイズによって、表示部14に画面表示が行われる(S23)。
以上に述べたように、画像データを画面表示のデータへ変換する際に、その変換におけるフィールドのサイズの大きさを可変にし、表示画面に残像が残らないようにすることができる。
また、例えば、ビデオカセットレコーダにおける早送り或いは巻き戻しなどの高速再生により、入力信号に変化があった場合においても、表示画面に残像が残らないようにすることができる。
更に、ビデオカセットレコーダにおいて、磁気テープの劣化による垂直ライン数の減少変化が生じた場合においても、残像を取り込むことなく、常に更新された画像を表示することが可能である。
更に、接続されたビデオカセットレコーダの機種による高速再生速度の違いによる垂直ライン数の減少の変化にも対応が可能である。
本発明における第2の実施例である映像信号制御用装置におけるブロック構成図を図5に示す。映像信号制御用半導体装置10a、A/D変換回路15及び表示部14は、図示しないデジタルテレビ受像装置の内部に設置されている。
本実施例では、入力される画像の垂直ライン数の検出を行い、垂直ライン数が基準垂直ライン数より少ない場合は、最終の垂直ライン以降を画像無しとして、その部分は指定色を出力するように色指定回路を設けることを特徴としている。他の機能は基本的に第1の実施例と同じである。
デジタルテレビ受像装置はデジタル放送を受信する機能として、例えば衛星受信アンテナ(図示せず)からのデジタル映像信号を受信し、チューニング、検波等の所定の処理を行った後、映像信号制御用半導体装置10aへ送られ、MPEGデコード回路11において画像圧縮等を行う。
更に、画像圧縮等の処理を受けた画像データは、フィールド単位の画像データに変換され、メモリ回路12に書き込まれ、記憶される。次に、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、最終的に、表示部14において画面表示する。
一方、本実施例のデジタルテレビ受像装置においては、従来から利用されている、例えばVHFアンテナ(図示せず)、或いはビデオカセットレコーダ等からのアナログ映像信号の入力にも対応する。
VHFアンテナ或いはビデオカセットレコーダ等から入力されたアナログ映像信号は、A/D変換回路15によりデジタル信号に変換され、映像制御用半導体装置10a内の画像処理回路16へ送られる。また、入力されたアナログ映像信号の同期信号と、デジタルテレビ受像装置の内部で生成された基準クロック信号をもとに、映像制御用半導体装置10aにおける同期回路17は入力された同期信号から水平期間をカウントし、水平同期信号を生成する。更に、この水平同期信号を基準に、垂直ライン数をカウントし、垂直期間を示す垂直同期信号を生成する。
この垂直同期信号と、外部から入力されたアナログ映像信号とを同期させるため、垂直同期信号を生成する同期回路17においては、外部から入力された同期信号によってリセットをかけ、このリセットをかけたタイミングで基準時間を決定し、メモリ回路12が画像データを取り込むべきタイミングを指示するタイミング信号を生成し、その信号を画像処理回路16へ送る。画像処理回路16が、A/D変換回路15によりデジタル化された信号を画像データとして処理し、上記のタイミングに合わせてメモリ回路12へフィールド単位で書き込み、メモリ回路12で記憶する。
また、同期回路17は、これらの同期信号をライン数検出回路18へ送出し、ライン数検出回路18は、メモリ回路12へ書き込まれる画像データの垂直ライン数を計測する。ライン数検出回路18によって検出された垂直ライン数のデータは第2のマイクロコンピュータ19aに送られ、第2のマイクロコンピュータ19aは、それをもとに画像処理回路16、色指定回路13a及びフォーマット変換回路13へ画像データの制御命令を送る。
図6に色指定回路13aのブロック構成図を示す。フォーマット変換回路13の前段に指定の色を入力するようにセレクタ22を設け、比較器21に第2のマイクロコンピュータ19aから指定した垂直ライン数を入力しておき、同期回路17からの信号値と一致した場合、セレクタを切り替えて色指定用メモリ回路23から所定の色を出力させる。なお、色指定用メモリ回路23は第2のマイクロコンピュータ19a内に設けられていても良い。
その後の動作は先に述べたデジタル映像信号を処理する過程と同様であり、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、最終的に、表示部14において画面表示する。
図7に本実施例における画像データと表示画面との関連を模式図として示す。本実施例では、画面データが存在しない表示画面部分を指定色部として、指定した所定の色によって表示し、表示画面に前画面の残像が表示されないようにする。
例えば、標準の場合、メモリ回路12に入力された画像データがメモリ領域におけるH001からHE01まで格納されている。これを表示部における表示画面にフルに表示できるように、フォーマット変換回路によりフレームのサイズが設定されている。メモリ回路に入力される次の画像データは通常同じメモリ容量であり、フォーマット変換回路のフレームのサイズ設定等の形式も変える必要はない。
一方、垂直ライン数が変化し、このメモリ回路12に入力された画像データが、例えばメモリ領域におけるH001からHC01まで減少して格納された場合は以下のように対応する。
即ち、入力される画像の垂直ライン数をライン数検出回路18で計測し、第2のマイクロコンピュータ19aへ送る。第2のマイクロコンピュータ19aはその垂直ライン数を基準垂直ライン数と比較し、H001からHC01まで、画像データが減少した分について、内蔵されているプログラムから色指定部を形成する指示を読み取り、その領域を塗り潰すように色指定回路13aに指示を送る。指示を受けた色指定回路13aは所定の色を表示画面に表示するように制御する。
図8に本実施例のプログラムフロー図を示し、図5も参照しながら説明する。
ビデオカセットレコーダから入力されたアナログ映像信号は、A/D変換回路15によりA/D変換処理(S11)を受け、デジタル信号に変換される。また、同期回路17から所定のタイミングを取るための同期信号及びタイミング信号が生成される(S14)。タイミング信号は画像処理回路16へ送られ、そのタイミングに合わせて画像処理(S12)が行われ、デジタル化された画像データがメモリ回路12へ記憶される(S13)。
この時、メモリ回路12へ書き込まれる画像データの垂直ライン数をライン数検出回路18において計測し(S15)、ライン数検出回路18が垂直ライン数のデータを第2のマイクロコンピュータ19aへ通知する(S16)。第2のマイクロコンピュータ19aはフレームごとの垂直ライン数を基準垂直ライン数と比較し(S17)、その変化がない場合、フレームを構成するフィールドのサイズはそのまま継続するように、フォーマット変換回路13へ指示する(S20)。
一方、垂直ライン数に変化が生じた場合、第2のマイクロコンピュータ19aの指示によって、色指定回路13aは非表示画面となる領域を識別し(S28)、その非表示画面となる領域の色を指定する(S29)。
指示を受けたフォーマット変換回路13は、メモリ回路12から画像データを読み出す(S21)。この場合、画面が表示されない部分は指定された色が設定され(S22)、表示部14に画面表示が行われる(S23)。
以上に述べたように、画像データを画面表示のデータへ変換する際に、画像データが表示されない領域を指定された色で塗り潰すことにより、表示画面に残像が残らないようにすることができる。
また、例えば、ビデオカセットレコーダにおける早送り或いは巻き戻しなどの高速再生により、入力信号に変化があった場合においても、表示画面に残像が残らないようにすることができる。
更に、ビデオカセットレコーダにおいて、磁気テープの劣化による垂直ライン数の減少変化が生じた場合においても、残像を取り込むことなく、常に更新された画像を表示することが可能である。
更に、接続されたビデオカセットレコーダの機種による高速再生速度の違いによる垂直ライン数の減少の変化にも対応が可能である。
本発明における第3の実施例である映像信号制御用装置におけるブロック構成図を図9に示す。映像信号制御用半導体装置10b、A/D変換回路15及び表示部14は、図示しないデジタルテレビ受像装置の内部に設置されている。
本実施例では、背面色を出力する機構を用いて、背面色を表示、その上に所定の画像を表示させる方法について述べる。通常、背面色は画面に現れないが、例えば、ビデオカセットレコーダの高速再生モードのように、垂直ライン数が基準垂直ライン数よりも減少した場合、例えば、画面の上下を空けるように表示し、空いた画面領域は背面色によって埋め、残像を表示せず、かつ、画像を間延びさせず画面表示かできる。
デジタルテレビ受像装置はデジタル放送を受信する機能として、例えば衛星受信アンテナ(図示せず)からのデジタル映像信号を受信し、チューニング、検波等の所定の処理を行った後、映像信号制御用半導体装置10bへ送られ、MPEGデコード回路11において画像圧縮等を行う。
更に、画像圧縮等の処理を受けた画像データは、フィールド単位の画像データに変換され、メモリ回路12に書き込まれ、記憶される。次に、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、最終的に、表示部14において画面表示する。
一方、本実施例のテレビ受像装置においては、従来から利用されている、例えばVHFアンテナ(図示せず)、或いはビデオカセットレコーダ等からのアナログ映像信号の入力にも対応する。
VHFアンテナ或いはビデオカセットレコーダ等から入力されたアナログ映像信号は、A/D変換回路15によりデジタル信号に変換され、映像制御用半導体装置10b内の画像処理回路16へ送られる。また、入力されたアナログ映像信号の同期信号と、テレビ受像装置の内部で生成された基準クロック信号をもとに、映像制御用半導体装置10bにおける同期回路17は入力された同期信号から水平期間をカウントし、水平同期信号を生成する。更に、この水平同期信号を基準に、垂直ライン数をカウントし、垂直期間を示す垂直同期信号を生成する。
この垂直同期信号と、外部から入力されたアナログ映像信号とを同期させるため、垂直同期信号を生成する同期回路17においては、外部から入力された同期信号によってリセットをかけ、このリセットをかけたタイミングで基準時間を決定し、メモリ回路12が画像を取り込むべきタイミングを指示するタイミング信号を生成し、その信号を画像処理回路16へ送る。画像処理回路16が、A/D変換回路15によりデジタル化された信号を画像データとして処理し、上記のタイミングに合わせてメモリ回路12へフィールド単位で書き込む。
また、同期回路17は、これらの同期信号をライン数検出回路18へ送出し、ライン数検出回路18は、メモリ回路12へ書き込まれる画像データの垂直ライン数を計測する。ライン数検出回路18によって検出された垂直ライン数のデータは第3のマイクロコンピュータ19bに送られ、第3のマイクロコンピュータ19bは、それをもとに画像処理回路16、フォーマット変換回路13及び重ね合わせ回路13bへ画像データの制御命令を送る。
図10に重ね合わせ回路13bと第3のマイクロコンピュータ19bのブロック構成図を示す。ライン検出回路18からの垂直ライン数のデータを受けて、第3のマイクロコンピュータ19b内のCPU19cが背景色と画像との重ね合わせを指示し、重ね合わせ回路13bは背景色用メモリ回路19dから所定の背景色を引き出す。
その後の動作は先に述べたデジタル映像信号を処理する過程と同様であり、メモリ回路12に書き込まれた画像データを、フォーマット変換回路13に読み出し、フォーマット変換回路13において、例えば、液晶ディスプレイ等の表示部14へ入力する水平画素数及び垂直ライン数等を指定し、変換処理を行い、重ね合わせ回路13bで背景色に重ね合わし、最終的に、表示部14において画面表示する。
図11に本実施例における画像データと表示画面との関連を模式図として示す。本実施例では、画面データが存在しない表示画面部分を背景色で補充する。
例えば、標準動作の場合、メモリ回路12に入力された画像データがメモリ領域におけるH001からHE01まで格納されている。これを表示部における表示画面にフルに表示できるように、フォーマット変換回路13によりフレームのサイズが設定されている。メモリ回路12に入力される次の画像データは通常同じメモリ容量であり、フォーマット変換回路のフレームのサイズ設定等の形式も変える必要はない。
一方、垂直ライン数が、例えば減少し、このメモリ回路12に入力された画像データが、例えばメモリ領域におけるH001からHC01まで減少して格納された場合、以下のように対応する。
即ち、入力される画像の垂直ライン数をライン数検出回路18で計測し、第3のマイクロコンピュータ19bへ送る。第3のマイクロコンピュータ19bはその垂直ライン数を基準垂直ライン数と比較し、H001からHC01まで、画像データが減少した分について、内蔵されているプログラムからその画像が配置される画面表示の指示を読み取り、例えば、画面の上下部を除いて配置する。表示画面の全体には背景色が表示されるように重ね合わせ回路が背景色用メモリ回路19dから所定の色を選択し、フォーマット変換回路13からの画像データを、例えば表示画面の中央に配置する。
図12に本実施例のプログラムフロー図を示し、図9も参照しながら説明する。
ビデオカセットレコーダから入力されたアナログ映像信号は、A/D変換回路15によりA/D変換処理(S11)を受け、デジタル信号に変換される。また、同期回路17から所定のタイミングを取るための同期信号及びタイミング信号が生成される(S14)。タイミング信号は画像処理回路16へ送られ、そのタイミングに合わせて画像処理(S12)が行われ、デジタル化された画像データがメモリ回路12へ記憶される(S13)。
この時、メモリ回路12へ書き込まれる画像データの垂直ライン数をライン数検出回路18において計測し(S15)、ライン数検出回路18が垂直ライン数のデータを第3のマイクロコンピュータ19bへ通知する(S16)。第3のマイクロコンピュータ19bはフレームごとの垂直ライン数を基準垂直ライン数と比較し(S17)、その変化がない場合、フレームを構成するフィールドのサイズはそのまま継続するように、フォーマット変換回路13へ指示する(S20)。
一方、垂直ライン数に変化が生じた場合、第3のマイクロコンピュータ19bの指示によって、重ね合わせ回路13bは表示画面の領域を設定し(S38)、更に、画面の背景色を指定する(S39)。
第3のマイクロコンピュータ19bより指示を受けたフォーマット変換回路13は、メモリ回路12から画像データを読み出す(S21)。重ね合わせ回路13bにおいて、所定の表示形式に設定し(S22)、表示部14に画面表示が行われる(S23)。
以上に述べたように、背景色を設定し、その上に画像データを重ね合わせることにより、表示画面での残像発生を防止することができる。
また、例えば、ビデオカセットレコーダにおける早送り或いは巻き戻しなどの高速再生により、入力信号に変化があった場合においても、表示画面に残像が残らないようにすることができる。
更に、ビデオカセットレコーダにおいて、磁気テープの劣化による垂直ライン数の減少変化が生じた場合においても、残像を取り込むことなく、常に更新された画像を表示することが可能である。
更に、接続されたビデオカセットレコーダの機種による高速再生速度の違いによる垂直ライン数の減少の変化にも対応が可能である。
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
例えば、垂直ライン数が変化した場合、直ぐに残像が残らないように対応を実施すると、表示画面が変化を続ける可能性がある。そこで、変化量が少ない場合には、一定時間計測し、その一定時間同じ垂直ライン数が続けば、画面を変更する方法を取っても良い。
例えば、変化量が大きい場合には、一定時間計測した後、変更し、その後は更に長い時間計測し、変化量が小さい場合にもとの垂直ライン数にする。
また、垂直ライン数の変化幅が比較的大きく変化する場合、或いは一定時間計測しても安定した値にならない場合等は、映像信号として扱わず、映像を映し出さないことによって、残像による表示画面の変化を無くすることにしても良い。
また、本発明は以下の付記に記載されるような構成が考えられる。
付記1として、デジタルテレビ受像装置に使用される映像信号制御方法であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理ステップと、前記画像処理された画像データを格納する記憶ステップと、前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測ステップと、計測された前記垂直ライン数を基準垂直ライン数と比較する比較ステップと、前記単位フレームのフィールドが不足する領域に所定の色を挿入する挿入色指定ステップと、色が挿入された前記単位フレームに基づき、前記画像データを表示部に送出する送出ステップとを有することを特徴とする映像信号制御方法。
付記2として、デジタルテレビ受像装置に使用される映像信号制御方法であって、アナログ映像信号からデジタル化された信号を画像処理する画像処理ステップと、前記画像処理された画像データを格納する記憶ステップと、前記アナログ映像信号から単位フレームの垂直ライン数を計測する計測ステップと、計測された前記垂直ライン数を基準垂直ライン数と比較する比較ステップと、前記単位フレームのフィールドに所定の背景色を設置する背景色指示ステップと、前記背景色に前記単位フレームの前記画像データを重ね合わせる重畳ステップと、背景色を有する前記単位フレームに基づき、前記画像データを表示部に送出する送出ステップとを有することを特徴とする映像信号制御方法。
付記3として、前記比較ステップを複数回実施後、前記挿入色指定ステップを実施することを特徴とする映像信号制御方法。
付記4として、前記比較ステップを複数回実施後、背景色指示ステップを実施することを特徴とする映像信号制御方法。
付記5として、請求項1、請求項2及び請求項3の映像信号制御用装置のうち、いずれか1つを有するデジタルテレビ。
また、本発明の映像信号制御用装置は、上記各実施例に示された半導体装置に限定されるものではなく、請求項に記載された構成を有する他の形態のや、デジタルテレビ受像装置も含まれるものである。
本発明による映像信号制御用装置の第1の実施例における主要部分のブロック構成図。 本発明による映像信号制御用装置の第1の実施例における同期信号生成のタイミングチャート。 本発明による映像信号制御用装置の第1の実施例におけるフォーマット変換回路によるスケーリングを示す平面の模式図。 本発明による映像信号制御用装置の第1の実施例における信号処理の動作手順を示すフロー図。 本発明による映像信号制御用装置の第2の実施例における主要部分のブロック構成図。 本発明による映像信号制御用装置の第2の実施例における色指定回路の主要部分を示す回路ブロック構成図。 本発明による映像信号制御用装置の第2の実施例における色指定回路による塗り潰しを示す平面の模式図。 本発明による映像信号制御用装置の第2の実施例における信号処理の動作手順を示すフロー図。 本発明による映像信号制御用装置の第3の実施例における主要部分のブロック構成図。 本発明による映像信号制御用装置の第3の実施例におけるマイクロコンピュータの主要部分を示す回路ブロック構成図。 本発明による映像信号制御用装置の第3の実施例における重ね合わせ回路による画像データの領域設定を示す平面の模式図。 本発明による映像信号制御用装置の第3の実施例における信号処理の動作手順を示すフロー図。
符号の説明
10、10a、10b 映像信号制御用半導体装置
11 MPEGデコード回路
12 メモリ回路
13 フォーマット変換回路
13a 色指定回路
13b 重ね合わせ回路
14 表示部
15 A/D変換回路
16 画像処理回路
17 同期回路
18 ライン数検出回路
19 第1のマイクロコンピュータ
19a 第2のマイクロコンピュータ
19b 第3のマイクロコンピュータ
19c CPU
19d 背景色用メモリ回路
21 比較回路
22 セレクタ
23 色指定用メモリ回路

Claims (5)

  1. アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、
    前記画像処理された画像データを格納する記憶手段と、
    前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測手段と、
    計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、
    前記単位フレームを構成するフィールドのサイズを変換する可変手段と、
    前記フィールドのサイズが変換された前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを
    有することを特徴とする映像信号制御用装置。
  2. アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、
    前記画像処理された画像データを格納する記憶手段と、
    前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測手段と、
    計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、
    前記単位フレームのフィールドが不足する領域に所定の色を挿入する挿入色指定手段と、
    色が挿入された前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを
    有することを特徴とする映像信号制御用装置。
  3. アナログ映像信号からデジタル化された信号を画像処理する画像処理手段と、
    前記画像処理された画像データを格納する記憶手段と、
    前記アナログ映像信号から単位フレームの垂直ライン数を計測する計測手段と、
    計測された前記垂直ライン数を基準垂直ライン数と比較する比較手段と、
    前記単位フレームのフィールドに所定の背景色を設置する背景色指示手段と、
    前記背景色に前記単位フレームの前記画像データを重ね合わせる重畳手段と、
    背景色を有する前記単位フレームに基づき、前記画像データを表示部に送出する送出手段とを
    有することを特徴とする映像信号制御用装置。
  4. デジタルテレビ受像装置に使用される映像信号制御方法であって、
    アナログ映像信号からデジタル化された信号を画像処理する画像処理ステップと、
    前記画像処理された画像データを格納するステップ手段と、
    前記アナログ映像信号における単位フレームの垂直ライン数を計測する計測ステップと、
    計測された前記垂直ライン数を基準垂直ライン数と比較する比較ステップと、
    前記単位フレームを構成するフィールドのサイズを変換する可変ステップと、
    前記フィールドのサイズが変換された前記単位フレームに基づき、前記画像データを表示部に送出する送出ステップとを
    有することを特徴とする映像信号制御方法。
  5. 前記比較ステップを複数回実施後、前記可変ステップを実施することを特徴とする請求項4に記載の映像信号制御方法。
JP2004129635A 2004-04-26 2004-04-26 映像信号制御用装置及び映像信号制御方法 Withdrawn JP2005309298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004129635A JP2005309298A (ja) 2004-04-26 2004-04-26 映像信号制御用装置及び映像信号制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004129635A JP2005309298A (ja) 2004-04-26 2004-04-26 映像信号制御用装置及び映像信号制御方法

Publications (1)

Publication Number Publication Date
JP2005309298A true JP2005309298A (ja) 2005-11-04

Family

ID=35438123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004129635A Withdrawn JP2005309298A (ja) 2004-04-26 2004-04-26 映像信号制御用装置及び映像信号制御方法

Country Status (1)

Country Link
JP (1) JP2005309298A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103974A (ja) * 2006-10-19 2008-05-01 Funai Electric Co Ltd ビデオスケーリングシステムおよびテレビ受像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103974A (ja) * 2006-10-19 2008-05-01 Funai Electric Co Ltd ビデオスケーリングシステムおよびテレビ受像装置

Similar Documents

Publication Publication Date Title
US7865021B2 (en) Compressed stream decoding apparatus and method
US8203649B2 (en) Image processing apparatus and image processing method
US20080028431A1 (en) Image processing apparatus, display apparatus and image processing method
KR100757735B1 (ko) 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
KR20040016414A (ko) 화상 처리 장치 및 화상 처리 방법, 기록 매체, 및 프로그램
US20080211962A1 (en) Frame synchronizer circuit
US6353459B1 (en) Method and apparatus for down conversion of video data
KR100912560B1 (ko) 텔레비젼 수상 장치
US20080136966A1 (en) Frame Synchronizer, Synchronization Method of Frame Synchronizer, Image Processing Apparatus, and Frame Synchronization Program
JP2005309298A (ja) 映像信号制御用装置及び映像信号制御方法
KR100966912B1 (ko) 필터 계수 ram을 위한 자동 뱅크 스위칭을 검출 및수행하기 위한 방법 및 시스템
JP7477993B2 (ja) 撮像装置及びその制御方法及びプログラム
EP1672910A1 (en) Frame synchronizer, optical disk device, information recording/reproducing apparatus, and signal synchronizing method
US7389004B2 (en) Image processing apparatus
JP5371310B2 (ja) 画像処理装置
KR20060001439A (ko) 디지털 신호 동기화 장치 및 그의 신호 처리 방법 그리고이를 구비하는 비디오 감시 시스템
KR100745299B1 (ko) 디지털티브이의화면동기장치및방법
US8730398B2 (en) Video output apparatus and control method therefor, and non-transitory recording (storing) medium that records program
US20080100740A1 (en) Methods and apparatuses for adjusting digital video signals
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
JP2000115694A (ja) 画像データ記録方法、画像データ記録装置、画像データ再生方法、画像データ再生装置、情報記録媒体及びコンピュータ読み取り可能な記録媒体
KR100199877B1 (ko) 텔레비전의 파노라마화면 제어장치
JP2011097366A (ja) 画像処理装置及び画像処理方法
KR100244226B1 (ko) 에이치디티브이의 다중화면 발생장치
KR101007245B1 (ko) Vfc 메모리 관리를 위한 방법 및 시스템

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070703