JP2005309282A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2005309282A JP2005309282A JP2004129384A JP2004129384A JP2005309282A JP 2005309282 A JP2005309282 A JP 2005309282A JP 2004129384 A JP2004129384 A JP 2004129384A JP 2004129384 A JP2004129384 A JP 2004129384A JP 2005309282 A JP2005309282 A JP 2005309282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- precharge
- signal line
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
本発明は、表示装置に関し、特にいわゆる点順次駆動方式のアクディブマトリクス型表示装置に関するものである。 The present invention relates to a display device, and more particularly to an active matrix type display device of a so-called dot sequential drive system.
画素が行列状に配置された表示装置、たとえばアクティブマトリクス型液晶表示装置(LCD:Liquid Crystal Display)において、その駆動方式として、各画素を1ライン(1行)ごとに画素単位で順次駆動する点順次駆動方式か知られている。また、この点順次駆動方式として、1H反転駆動方式や1F反転駆動方式などがある。 In a display device in which pixels are arranged in a matrix, for example, an active matrix liquid crystal display (LCD), as a driving method thereof, each pixel is sequentially driven in units of pixels for each line (one row). A sequential drive system is known. Further, as the dot sequential driving method, there are a 1H inversion driving method and a 1F inversion driving method.
図7は、上述した点順次駆動方式のアクティブマトリクス型液晶表示装置の一画素回路を示す。液晶表示装置は、図7に示した画素回路が行列状に接続されて構成される。
画素回路は、図7に示すように、画素トランジスタである薄膜トランジスタ(TFT:Thin Film Transistor)と、このTFTのドレイン電極に画素電極が接続された液晶セルLCと、TFTのドレイン電極に一方の電極が接続された保持容量Csを有する。
この画素回路に対して、図示しない水平駆動回路により駆動される信号線SIGL1と、図示しない垂直駆動回路により駆動される走査線SCLとが接続されている。
また、液晶セルLCの対向電極および保持容量Csの他方の電極は、共通のCsラインを通してコモン電圧Vcomとして与えられる。
FIG. 7 shows a pixel circuit of the above-described dot-sequential driving type active matrix liquid crystal display device. The liquid crystal display device is configured by connecting the pixel circuits shown in FIG. 7 in a matrix.
As shown in FIG. 7, the pixel circuit includes a thin film transistor (TFT) that is a pixel transistor, a liquid crystal cell LC in which a pixel electrode is connected to the drain electrode of the TFT, and one electrode on the drain electrode of the TFT. Has a storage capacitor Cs connected thereto.
To this pixel circuit, a signal line SIGL1 driven by a horizontal drive circuit (not shown) and a scanning line SCL driven by a vertical drive circuit (not shown) are connected.
The counter electrode of the liquid crystal cell LC and the other electrode of the storage capacitor Cs are given as a common voltage Vcom through a common Cs line.
図7において、走査線SCLにゲートパルスが与えられ、TFTがオン状態になると、すなわち、図示の走査線が選択されると、信号線SIGL1を通して、液晶セルLCの画素電極に映像信号が書き込まれる。
しかし、実際には、Csラインに対して左右の画素間で抵抗分が存在し、さらにCsラインと信号線との間に寄生容量(図中、Ccp1およびCcp2)が存在することから、これらに起因してCsラインや走査線SCL(ゲートライン)に映像信号が飛び込み、Csラインの電位が映像信号と同極性の方向にゆれるという現象(カップリング)が発生する。このカップリングの影響により、横方向のクロストークが顕著になったり、あるいはシェーディング不良を引き起こし、画質が大きく損なわれる。
In FIG. 7, when a gate pulse is applied to the scanning line SCL and the TFT is turned on, that is, when the illustrated scanning line is selected, a video signal is written to the pixel electrode of the liquid crystal cell LC through the signal line SIGL1. .
However, in reality, there is a resistance between the left and right pixels with respect to the Cs line, and there are further parasitic capacitances (Ccp1 and Ccp2 in the figure) between the Cs line and the signal line. As a result, a phenomenon (coupling) occurs in which the video signal jumps into the Cs line or the scanning line SCL (gate line) and the potential of the Cs line fluctuates in the same polarity direction as the video signal. Due to the influence of this coupling, lateral crosstalk becomes noticeable or shading failure occurs, and the image quality is greatly impaired.
図8は、1H駆動方式の場合のカップリングの影響を示す図であり、(a)は、1H毎に信号線を通して供給される信号線電位VSIGを、(b)は、画素電極の電位である画素電位VPを、それぞれ示す。
図8に示すように、1H反転駆動方式の場合には、1H毎に信号線電位VSIGの極性が反転するため、黒色側のカップリング(黒側カップリング)と白色側のカップリング(白側カップリング)が1H周期で互いに逆極性により発生するため、これらのカップリングが打ち消し合う。したがって、1H反転駆動方式の場合には、比較的カップリングの影響は少ないものとなる。
8A and 8B are diagrams showing the influence of coupling in the case of the 1H driving method. FIG. 8A shows the signal line potential VSIG supplied through the signal line every 1H, and FIG. 8B shows the pixel electrode potential. Each pixel potential VP is shown.
As shown in FIG. 8, in the case of the 1H inversion driving method, the polarity of the signal line potential VSIG is inverted every 1H, so that the black side coupling (black side coupling) and the white side coupling (white side) Coupling) occurs in the 1H cycle with opposite polarities, so that these couplings cancel each other. Therefore, in the case of the 1H inversion driving method, the influence of coupling is relatively small.
ところで、点順次駆動を行う際に、各画素に書き込む映像信号を1Hごとに反転させる場合、画素部の各列ごとに配線された信号線への映像信号の書き込みによる充放電電流が大きいと、縦スジとして表示画面上に見えてしまう。
この映像信号の書き込みによる充放電電流をなるべく抑えるために、映像信号の書き込みに先立って、あらかじめプリチャージ信号を書き込むプリチャージ駆動方式か採られている。
By the way, when the video signal to be written to each pixel is inverted every 1H when performing dot sequential driving, if the charge / discharge current due to the writing of the video signal to the signal line wired for each column of the pixel portion is large, They appear on the display screen as vertical stripes.
In order to suppress the charging / discharging current due to the writing of the video signal as much as possible, a precharge driving method in which a precharge signal is written in advance prior to the writing of the video signal is employed.
ここで、縦スジとして最も見えやすいのがグレーレベルである。したがって、プリチャージ信号レベルとしては、通常、縦スジの最も見えやすいグレーレベルが設定される。
ところが、プリチャージ信号レベルをグレーレベルに設定すると、ウィンドウパターンなどを表示した際に、画素トランジスタのソース・ドレイン間での光リーク量か映像の場所によって異なることに起因して、縦方向のクロストークが発生し、画品位を損なうことになる。
Here, the gray level is the most visible as a vertical stripe. Therefore, the precharge signal level is usually set to the gray level at which vertical stripes are most visible.
However, when the precharge signal level is set to the gray level, when a window pattern or the like is displayed, the amount of light leakage between the source and drain of the pixel transistor differs depending on the location of the image. Talk will occur and the image quality will be impaired.
この縦方向のクロストークが発生しないようにするためには、プリチャージ信号レベルをブラックレベルに設定すれば良く、これにより、画素トランジスタのソース・ドレイン間のリーク電流を画面全体に亘って均一にすることができる。ところが、プリチャージ信号レベルをブラックレベルに設定すると、逆に先述した縦スジが見えやすくなる。すなわち、縦方向のクロストークと縦スジとはトレードオフの関係にある。 In order to prevent this vertical crosstalk from occurring, the precharge signal level may be set to the black level, and thereby the leak current between the source and drain of the pixel transistor is made uniform over the entire screen. can do. However, when the precharge signal level is set to the black level, the above-described vertical stripe is easily seen. That is, there is a trade-off relationship between vertical crosstalk and vertical stripes.
このことから、ブラックレベルとグレーレベルを2ステップでプリチャージする点順次2ステッププリチャージ方式が提案されている。
ところで、点順次駆動方式の他の駆動方式である1F反転駆動方式の場合には、1H反転駆動方式と異なり、カップリングの影響を受けやすく、縦方向のクロストークが発生しやすいという問題がある。
すなわち、画素が画素情報を1フィールド期間保持している間に、信号線の電位が1H(Hは水平走査期間)ごとにゆれるが、1F反転駆動方式の場合には、1フィールド期間の間、映像信号の極性が同じであることから、信号線の電位のゆれが大きくなり、この電位のゆれが画素トランジスタのソース/ドレインカップリングによって画素に飛び込むため、縦方向のクロストークが顕著になり、画質不良の要因となるのである。
By the way, in the case of the 1F inversion driving method which is another driving method of the dot sequential driving method, unlike the 1H inversion driving method, there is a problem in that it is easily affected by coupling and vertical crosstalk is likely to occur. .
That is, while the pixel holds the pixel information for one field period, the potential of the signal line fluctuates every 1H (H is a horizontal scanning period). Since the polarity of the video signal is the same, the fluctuation of the potential of the signal line becomes large, and this fluctuation of the potential jumps into the pixel by the source / drain coupling of the pixel transistor, so that the vertical crosstalk becomes remarkable, This is a cause of poor image quality.
図9は、1F駆動方式の場合のカップリングの影響を示す図であり、(a)は、1H毎に信号線を通して供給される信号線電位VSIGを、(b)は、画素電極の電位である画素電位VPを、それぞれ示す。
図9に示すように、1H反転駆動方式の場合には、1F(フィールド)期間の間、信号線電位VSIGの極性が変化しないので、黒側カップリングがキャンセルされず、カップリングの影響を受けやすくなる。
FIG. 9 is a diagram showing the influence of coupling in the case of the 1F driving method, where (a) shows the signal line potential VSIG supplied through the signal line every 1H, and (b) shows the pixel electrode potential. Each pixel potential VP is shown.
As shown in FIG. 9, in the case of the 1H inversion driving method, the polarity of the signal line potential VSIG does not change during the 1F (field) period, so that the black side coupling is not canceled and affected by the coupling. It becomes easy.
一方、1F反転駆動方式によれば、各フィールドにおいて映像信号が同極性となるので、各画素間に縦方向の電界がかからず、液晶配向の乱れが発生せず、その結果、高コントラストが達成できる等の長所があり、1F反転駆動方式を広く適用するために、上述したカップリングの影響に伴う不利益を排除することが要望される。 On the other hand, according to the 1F inversion driving method, since the video signals have the same polarity in each field, no vertical electric field is applied between the pixels, and liquid crystal alignment is not disturbed. As a result, high contrast is achieved. There is an advantage that it can be achieved, and in order to widely apply the 1F inversion driving method, it is desired to eliminate the disadvantages due to the influence of the coupling described above.
本発明はかかる事情に鑑みてなされたものであり、その目的は、1フィールド毎に映像信号の極性を反転させて画素に書き込む際に、画素トランジスタのカップリングの影響を低下させる表示装置を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a display device that reduces the influence of coupling of a pixel transistor when the polarity of a video signal is inverted for each field and written to a pixel. There is to do.
上記目的を達成するために本発明の観点は、画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線される画素部と、前記画素部の各走査線に走査パルスを与える第1の駆動手段と、前記第1の駆動手段から前記走査パルスが与えられた走査線に接続される画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段と、前記第2の駆動手段が映像信号を供給する前に、水平ブランキング期間内において、前記映像信号と逆極性のブラックレベルのプリチャージ信号を供給する第3の駆動手段とを有する表示装置である。 In order to achieve the above object, an aspect of the present invention is to provide a pixel portion in which pixel circuits are arranged in a matrix, a signal line is wired for each column, and a scanning line is wired for each row, and each scanning of the pixel portion The polarity is inverted for each field through the signal line with respect to a first driving unit that applies a scanning pulse to the line and a pixel circuit connected to the scanning line to which the scanning pulse is applied from the first driving unit. A second driving means for sequentially supplying video signals, and a black level precharge signal having a polarity opposite to that of the video signals within a horizontal blanking period before the second driving means supplies the video signals; And a third driving means.
好適には、前記映像信号が負極性の場合には、少なくとも2回の水平ブランキング期間に1回、正極性の前記プリチャージ信号を供給する。 Preferably, when the video signal has a negative polarity, the positive polarity precharge signal is supplied at least once in at least two horizontal blanking periods.
好適には、前記第3の駆動手段は、水平ブランキング期間内において、前記プリチャージ信号に続いて、前記映像信号と同極性のグレーレベルの第2のプリチャージ信号を供給する。 Preferably, the third driving means supplies a second precharge signal having a gray level having the same polarity as that of the video signal following the precharge signal within a horizontal blanking period.
本発明によれば、第1の駆動手段が画素部の各走査線に走査パルスを与えることにより所定の走査線が選択されると、当該走査線に接続された画素回路に対して、第2の駆動手段が信号線を通して、フィールド毎に極性が反転した映像信号を順次供給するが、その際、第3の駆動手段が、第2の駆動手段が映像信号を供給する前に、水平ブランキング期間内において、前記映像信号と逆極性のブラックレベルのプリチャージ信号を供給するので、画素回路内のカップリングの影響がキャンセルされる。 According to the present invention, when a predetermined scanning line is selected by applying a scanning pulse to each scanning line of the pixel portion by the first driving unit, the second driving circuit is connected to the pixel circuit connected to the scanning line. The driving means sequentially supplies the video signals whose polarity is inverted for each field through the signal lines. At this time, the third driving means performs horizontal blanking before the second driving means supplies the video signals. Since the black level precharge signal having the opposite polarity to the video signal is supplied within the period, the influence of the coupling in the pixel circuit is canceled.
本発明によれば、映像を表示する画素回路に含まれる画素トランジスタのカップリングの影響を低下させるので、表示映像の画質が向上する利点がある。 According to the present invention, since the influence of coupling of pixel transistors included in a pixel circuit for displaying an image is reduced, there is an advantage that the image quality of the display image is improved.
以下、本発明の実施の形態について添付図面に関連付けて説明する。
図1は、本発明の一実施形態に係るアクティブマトリックス型の液晶表示装置1の構成例を示すブロック図である。同図から明らかなように、液晶表示装置1は、映像信号処理部2、タイミングジェネレータ(TG)3、液晶ドライバ4、およびLCDパネルモジュール5を有し、電界を印加しない状態で光が通過するノーマリーホワイトモードのパネル構成となっている。
以下、上記構成の液晶表示装置1の各構成要素について説明する。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a block diagram showing a configuration example of an active matrix type liquid
Hereinafter, each component of the liquid
映像信号処理部2は、RGBのディジタル映像信号を入力し、ホワイトバランス調整やガンマ調整などの画質調整を行う信号処理を実行する。
一般に、映像表示デバイスの入力信号に対する表示出力は、人間の目にとって線形に変化しているように見えないので、これを調整するためガンマ補正をおこなっている。すなわち、外部から入力されたRGBの映像信号は、LCDパネルモジュール5に実装される液晶の電位−透過率特性(V−T特性)に合ったガンマ補正が行われて出力される。
The video
In general, the display output corresponding to the input signal of the video display device does not appear to be linearly changing for the human eye, so gamma correction is performed to adjust this. That is, RGB video signals input from the outside are output after being subjected to gamma correction that matches the potential-transmittance characteristics (VT characteristics) of the liquid crystal mounted on the
タイミングジェネレータ3は、水平同期信号HSYNCおよび垂直同期信号VSYNCに基づいて、1F反転のための制御信号(CLK)を生成して液晶ドライバ4へ出力するとともに、垂直走査の開始を指令する垂直スタートパルスVST、垂直走査の基準となる垂直クロックパルスVCK、水平走査の開始を指令する水平スタートパルスHSTおよび水平走査の基準となる水平クロックパルスHCKなどの各種のタイミング信号を生成してLCDパネルモジュール5へ供給する。
The
液晶ドライバ4は、タイミングジェネレータ3より供給される1F反転の制御信号(CLK)に基づいて、映像信号処理部2から出力されるRGBの映像信号に対して、1F反転のための制御を行う。これにより、液晶ドライバ4からは、1F周期により交流駆動化されたアナログ映像信号が出力される。
The
液晶ドライバ4は、D/A変換回路およびサンプルホールド回路を内蔵し、映像信号処理部2からのディジタル映像信号をアナログ信号に変換し、タイミングジェネレータ3から供給されるサンプルホールドパルス(SHP)に基づいて、一定間隔でサンプリングした信号を生成し、上述のような交流化処理を行う。
The
LCDパネルモジュール5は、液晶ドライバ4から供給されるアナログ映像信号により、タイミングジェネレータ3からの所定のタイミング信号に同期して、映像表示のために駆動される。
図2に、LCDパネルモジュール5の回路構成の一例を示す。
ここでは、図面の簡略化のため、3行(n−1行〜n+1行)4列(m−1列〜m+2列)の画素配列の場合を例として示している。
The
FIG. 2 shows an example of the circuit configuration of the
Here, for simplification of the drawing, a pixel arrangement of 3 rows (n−1 rows to n + 1 rows) and 4 columns (m−1 columns to m + 2 columns) is shown as an example.
図2において、表示エリア(有効画素領域)51には、画素トランジスタである薄膜トランジスタTFT、液晶セルLCおよび保持容量Csを有する単位画素52が行列状に配列されている。ここで、液晶セルLCは、薄膜トランジスタTFTで形成される画素電極とこれに対向して形成される対向電極との間で発生する容量を意味する。
In FIG. 2, in a display area (effective pixel area) 51,
上述の画素構造において、薄膜トランジスタTFTは、ゲート電極が走査線53n−1,53n,53n+1に接続され、ソース電極が信号線54m−1,54m,54m+1,54m+2に接続されている。
液晶セルLCは、画素電極が薄膜トランジスタTFTのドレイン電極に接続され、対向電極がコモン線55に接続されている。保持容量Csは、薄膜トランジスタTFTのドレイン電極とコモン線55との間に接続されている。コモン線55には、基準電位であるコモン電位Vcomが印加されている。
In the pixel structure described above, the thin film transistor TFT has a gate electrode connected to the
In the liquid crystal cell LC, the pixel electrode is connected to the drain electrode of the thin film transistor TFT, and the counter electrode is connected to the
走査線53n−1,53n,53n+1の各一端は、垂直駆動回路56の対応する行の各出力端にそれぞれ接続されている。信号線54m−1,54m,54m+1,54m+2の各一端は、水平駆動回路57の対応する行の各出力端にそれぞれ接続されている。
One end of each of the
第1の駆動手段としての垂直駆動回路56には、図1に示すタイミングジェネレータ3からタイミング信号として、垂直スタートパルスVSTおよび垂直クロックパルスVCKが与えられる。
垂直駆動回路56は、垂直スタートパルスVSTに応答して垂直駆動(垂直走査)を開始し、走査線にゲートパルスを送出することによりTFTをオン状態として走査線を選択し、選択された走査線に対して、後述する水平駆動回路57からの映像信号が書き込まれる。
A vertical start pulse VST and a vertical clock pulse VCK are supplied as timing signals from the
The
第2および第3の駆動手段としての水平駆動回路57には、図1に示す液晶ドライバ4からのアナログ映像信号が供給されるとともに、タイミングジェネレータ3からタイミング信号として、水平スタートパルスHSTおよび水平クロックパルスHCKが与えられる。
水平駆動回路57は、水平スタートパルスHSTに応答して水平駆動を開始し、水平クロックパルスHCKに同期してアナログ映像信号を1H毎に順次サンプリングする。
An analog video signal from the
The
水平駆動回路57の駆動方式として、たとえば、点順次駆動方式の場合、1H分のアナログ映像信号を順次サンプリングしてそのまま順に信号線54m−1,54m,54m+1,54m+2に出力する。これにより、垂直駆動回路56により選択されているライン(行)の画素52に対して、順番に映像信号が書き込まれる。
As a driving method of the
次に、水平駆動回路57による駆動方法について、図3乃至図5に関連付けて述べる。図3は、本発明に係る駆動方式における信号線電位VSIGを示すタイミングチャートである。図4は、信号線電位が正極性の場合のプリチャージ信号を示す図であり、図5は、信号線電位が負極性の場合のプリチャージ信号を、それぞれ示す。
Next, a driving method by the
図3において、1フィールド目に正極性の信号線電位VSIG(11V)が供給され、2フィールド目に1フィールド目と反転した負極性の信号線電位VSIG(4 V)が供給されている。そして、各フィールドにおいて、各画素に対して映像信号が書き込まれない水平ブランキング期間内に、信号線電位VSIGに先立ってプリチャージ信号が供給される(図中PPと示す)。 In FIG. 3, a positive signal line potential VSIG (11 V) is supplied in the first field, and a negative signal line potential VSIG (4 V) inverted from the first field is supplied in the second field. In each field, a precharge signal is supplied prior to the signal line potential VSIG within a horizontal blanking period in which no video signal is written to each pixel (indicated as PP in the figure).
また、図4に示すように、信号線電位VSIGが正極性の場合には、N段目の信号線電位VSIGを供給してからN+1段目の信号線電位VSIGを供給するまでに、プリチャージ信号は、N段目の信号線電位VSIG→プリチャージブラック信号→プリチャージグレー信号→N+1段目の信号線電位VSIGの順に、供給される。
すなわち、正極性の信号線電位VSIG(11V)に対して、逆極性のプリチャージブラック信号(2.5V)に続いて、信号線電位VSIGと同極性のプリチャージグレー信号(10V)が供給される。
In addition, as shown in FIG. 4, when the signal line potential VSIG is positive, the precharge is performed after the N-th stage signal line potential VSIG is supplied after the N-th stage signal line potential VSIG is supplied. The signals are supplied in the order of the Nth stage signal line potential VSIG → the precharge black signal → the precharge gray signal → the (N + 1) th stage signal line potential VSIG.
That is, a precharge gray signal (10 V) having the same polarity as the signal line potential VSIG is supplied to the positive signal line potential VSIG (11 V) following the precharge black signal (2.5 V) having the opposite polarity. The
一方、図5に示すように、信号線電位VSIGが負極性の場合には、N段目の信号線電位VSIGを供給してからN+2段目の信号線電位VSIGを供給するまでに、プリチャージ信号は、N段目の信号線電位VSIG→プリチャージブラック信号(負極性または正極性)→プリチャージグレー信号(同極性)→N+1段目の信号線電位VSIG→プリチャージブラック信号(正極性または負極性)→プリチャージグレー信号(同極性)→N+2段目の信号線電位VSIGの順に、供給される。
すなわち、負極性の信号線電位VSIG(4V)に対して、同極性のプリチャージブラック信号(2.5V)に続いて、信号線電位VSIGと同極性のプリチャージグレー信号(5V)が供給され、さらに、次の1H期間では、逆極性のプリチャージブラック信号(12.5V)に続いて、信号線電位VSIGと同極性のプリチャージグレー信号(5V)が供給される。
On the other hand, as shown in FIG. 5, when the signal line potential VSIG is negative, the precharge is performed after the N-th stage signal line potential VSIG is supplied after the N-th stage signal line potential VSIG is supplied. The signal is N-th stage signal line potential VSIG → precharge black signal (negative polarity or positive polarity) → precharge gray signal (same polarity) → N + 1 stage signal line potential VSIG → precharge black signal (positive polarity or Negative polarity) → precharge gray signal (same polarity) → N + second stage signal line potential VSIG.
That is, a precharge gray signal (5V) having the same polarity as the signal line potential VSIG is supplied to the negative signal line potential VSIG (4V) following the precharge black signal (2.5V) having the same polarity. Further, in the next 1H period, a precharge gray signal (5 V) having the same polarity as the signal line potential VSIG is supplied following the precharge black signal (12.5 V) having the reverse polarity.
図4において、逆極性のプリチャージブラック信号を供給するのは、後述するように、カップリングの影響を相殺させるためであるが、図5において、信号線電位VSIGが負極性の場合に、隣接する走査線(図中、N段目およびN+1段目)に対して供給するプリチャージブラック信号の極性は反転している。
これは、画素電位VPが低電位の場合に、カップリングの影響を相殺させる観点からは、毎回の水平ブランキング期間内に、逆極性(高電位)のプリチャージブラック信号を印加することが望ましいものの、かかる場合に、画素トランジスタのソース/ドレイン間の高電位差に起因するリーク性のクロストークの影響を無視することができなくなるため、プリチャージブラック信号の印加は、毎回の水平ブランキング期間ではなく、少なくとも2H期間に対して1回に制限しているためである。
すなわち、カップリングとリーク性のクロストークについては、トレードオフの関係にあるので、信号線電位VSIGが負極性の場合には、これらの両性能を両立させるために、上述のように、供給するプリチャージブラック信号の極性を2回に1回、逆極性としているのである。
In FIG. 4, the precharge black signal having the reverse polarity is supplied in order to cancel the influence of the coupling as will be described later. In FIG. 5, when the signal line potential VSIG is negative, the precharge black signal is adjacent. The polarity of the precharge black signal supplied to the scanning lines (Nth and N + 1th stages in the figure) is inverted.
This is because, when the pixel potential VP is low, it is desirable to apply a precharge black signal of reverse polarity (high potential) within each horizontal blanking period from the viewpoint of canceling the influence of coupling. However, in such a case, the influence of the leaky crosstalk caused by the high potential difference between the source / drain of the pixel transistor cannot be ignored. Therefore, the precharge black signal is applied every horizontal blanking period. This is because it is limited to at least once for the 2H period.
That is, since the coupling and leakage crosstalk are in a trade-off relationship, when the signal line potential VSIG is negative, it is supplied as described above in order to achieve both of these performances. The polarity of the precharge black signal is reversed once every two times.
また、図4および図5に示すように、プリチャージブラック信号に続いて水平ブランキング期間内に供給されるプリチャージグレー信号は、縦スジを抑制するために印加されるが、リーク性のクロストークが生じないように、信号線電位VSIGと同極性とする。 Further, as shown in FIGS. 4 and 5, the precharge gray signal supplied within the horizontal blanking period following the precharge black signal is applied to suppress vertical stripes. The signal line potential VSIG has the same polarity so that no talk occurs.
図6は、上述した水平駆動回路57による駆動方式におけるカップリングの影響を示すタイミングチャートであり、(a)は信号線電位VSIGを、(b)は画素電位VPを、それぞれ示す。なお、図6においては、逆極性のプリチャージブラック信号のカップリングによる効果に注目するため、プリチャージグレー信号については、記載を省略している。
また、図中、黒側カップリングおよび白側カップリングによる影響が示されている。
6A and 6B are timing charts showing the influence of coupling in the driving method by the
Further, in the figure, the influences of the black side coupling and the white side coupling are shown.
カップリングは、図7を用いて述べたように、画素電極と信号線間に発生する寄生容量(Ccp1およびCcp2)に起因して発生するが、これらの寄生容量間に発生する電位差、すなわち、信号線電位VSIGに対する画素電位VPの極性が1フィールド間において変化しない通常の1F反転駆動方式の場合には、図8に示すように、黒側カップリングの影響を緩和させることはできない。
一方、上述したように、水平駆動回路57は、1フィールド期間内の各1Hの水平ブランキング期間内において、信号線電位VSIGと逆極性のプリチャージブラック信号を供給するので、当該信号を供給している間に、信号線電位VSIGに対する画素電位VPの極性が反転して白側カップリングとなる結果、白側カップリングと黒側カップリングが図6に示すように互いに逆方向に生じ、これらが互いにキャンセルされるので、カップリングの影響が抑制される。
As described with reference to FIG. 7, the coupling occurs due to the parasitic capacitance (Ccp1 and Ccp2) generated between the pixel electrode and the signal line, but the potential difference generated between these parasitic capacitances, that is, In the case of the normal 1F inversion driving method in which the polarity of the pixel potential VP with respect to the signal line potential VSIG does not change between one field, as shown in FIG. 8, the influence of the black side coupling cannot be reduced.
On the other hand, as described above, the
以上説明したように、本実施形態に係る液晶表示装置1によれば、1フィールド期間内において信号線電位の同極性となる1F反転駆動方式により映像信号を各画素に書込み、その際、各画素に対して映像信号が書き込まれない水平ブランキング期間内に、信号線電位と逆極性のプリチャージブラック信号に続いて、同極性のプリチャージグレー信号を各画素電極に供給するので、白側カップリングと黒側カップリングが相互にキャンセルされる結果、縦方向のクロストークが緩和される。
また、本実施形態に係る液晶表示装置1によれば、信号線電位が負極性の場合には、プリチャージブラック信号の印加は、毎回の水平ブランキング期間ではなく、少なくとも2H期間に対して1回に制限する。これにより、信号線電位が低電位であり、画素トランジスタによるリークの影響が無視できない場合でも、トレードオフ関係にあるカップリングの影響とリーク性のクロストークについて、各性能を両立させることが可能となる。
As described above, according to the liquid
Further, according to the liquid
1…液晶表示装置、2…映像信号処理部、3…タイミングジェネレータ、4…液晶ドライバ、5…LCDパネルモジュール、56…垂直駆動回路、57…水平駆動回路。
DESCRIPTION OF
Claims (4)
前記画素部の各走査線に走査パルスを与える第1の駆動手段と、
前記第1の駆動手段から前記走査パルスが与えられた走査線に接続される画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段と、
前記第2の駆動手段が映像信号を供給する前に、水平ブランキング期間内において、前記映像信号と逆極性のブラックレベルのプリチャージ信号を供給する第3の駆動手段と
を有する表示装置。 A pixel portion in which pixel circuits are arranged in a matrix, a signal line is wired for each column, and a scanning line is wired for each row;
First driving means for applying a scanning pulse to each scanning line of the pixel portion;
Second driving means for sequentially supplying a video signal whose polarity is reversed for each field through the signal line to the pixel circuit connected to the scanning line to which the scanning pulse is given from the first driving means;
And a third driving means for supplying a black level precharge signal having a polarity opposite to that of the video signal before the second driving means supplies the video signal.
請求項1記載の表示装置。 The display device according to claim 1, wherein when the video signal is negative, the positive precharge signal is supplied at least once in a horizontal blanking period.
請求項1記載の表示装置。 The display device according to claim 1, wherein the third driving unit supplies a second precharge signal having a gray level having the same polarity as that of the video signal following the precharge signal in a horizontal blanking period.
請求項1記載の表示装置。
The display device according to claim 1, wherein the pixel circuit includes a liquid crystal cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129384A JP2005309282A (en) | 2004-04-26 | 2004-04-26 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004129384A JP2005309282A (en) | 2004-04-26 | 2004-04-26 | Display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005309282A true JP2005309282A (en) | 2005-11-04 |
Family
ID=35438109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004129384A Pending JP2005309282A (en) | 2004-04-26 | 2004-04-26 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005309282A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259224A (en) * | 2005-03-17 | 2006-09-28 | Sony Corp | Active matrix display apparatus |
JP2007199448A (en) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | Electro-optical device, driving method, and electronic equipment |
CN103489419A (en) * | 2013-08-20 | 2014-01-01 | 青岛海信电器股份有限公司 | Polarity-reversal driving circuit and method of liquid crystal display and liquid crystal display |
CN108496217A (en) * | 2016-02-02 | 2018-09-04 | 索尼公司 | Show equipment, electronic device and projection display equipment |
-
2004
- 2004-04-26 JP JP2004129384A patent/JP2005309282A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259224A (en) * | 2005-03-17 | 2006-09-28 | Sony Corp | Active matrix display apparatus |
JP2007199448A (en) * | 2006-01-27 | 2007-08-09 | Seiko Epson Corp | Electro-optical device, driving method, and electronic equipment |
CN103489419A (en) * | 2013-08-20 | 2014-01-01 | 青岛海信电器股份有限公司 | Polarity-reversal driving circuit and method of liquid crystal display and liquid crystal display |
CN103489419B (en) * | 2013-08-20 | 2016-01-06 | 青岛海信电器股份有限公司 | A kind of reversal of poles driving circuit of liquid crystal display and method, liquid crystal display |
CN108496217A (en) * | 2016-02-02 | 2018-09-04 | 索尼公司 | Show equipment, electronic device and projection display equipment |
US20190035345A1 (en) * | 2016-02-02 | 2019-01-31 | Sony Corporation | Display device, electronic apparatus, and projection display apparatus |
US10861404B2 (en) | 2016-02-02 | 2020-12-08 | Sony Corporation | Display device, electronic apparatus, and projection display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7808472B2 (en) | Liquid crystal display and driving method thereof | |
KR101240645B1 (en) | Display device and driving method thereof | |
US8232946B2 (en) | Liquid crystal display and driving method thereof | |
US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
US8487851B2 (en) | Liquid crystal display | |
KR101175760B1 (en) | Display apparatus | |
US20120113084A1 (en) | Liquid crystal display device and driving method of the same | |
JP2000035559A (en) | Liquid crystal display device and its driving method | |
JP2008003546A (en) | Liquid crystal panel, liquid crystal display device, and method for driving same | |
JP2015018064A (en) | Display device | |
JP2004325808A (en) | Liquid crystal display device and driving method therefor | |
KR100389027B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
US8115716B2 (en) | Liquid crystal display device and its drive method | |
JP5699456B2 (en) | Display device | |
KR20140042010A (en) | Display device and driving method thereof | |
JP2005309282A (en) | Display device | |
KR20150076442A (en) | Liquid crystal display | |
JP2008233283A (en) | Liquid crystal display device and driving method thereof | |
JP2005250034A (en) | Electrooptical device, driving method of electrooptical device and electronic appliance | |
KR20150016792A (en) | Display device and driving method thereof | |
WO2010125716A1 (en) | Display device and drive method for display devices | |
JP2005156633A (en) | Liquid crystal display apparatus | |
KR101507162B1 (en) | Liquid crystal display of horizontal electronic fieldapplying type | |
WO2020208886A1 (en) | Display device, and method for driving display device |