JP2005300701A - Display apparatus and driving method for the same - Google Patents
Display apparatus and driving method for the same Download PDFInfo
- Publication number
- JP2005300701A JP2005300701A JP2004113737A JP2004113737A JP2005300701A JP 2005300701 A JP2005300701 A JP 2005300701A JP 2004113737 A JP2004113737 A JP 2004113737A JP 2004113737 A JP2004113737 A JP 2004113737A JP 2005300701 A JP2005300701 A JP 2005300701A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- precharge
- line
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明はアクティブマトリクス方式の表示装置及びその駆動方法に関する。より詳しくは、表示画面のユニフォーミティ改善を目的としたプリチャージ技術に関する。 The present invention relates to an active matrix display device and a driving method thereof. More particularly, the present invention relates to a precharge technique for improving display screen uniformity.
アクティブマトリクス型の表示装置においてラスタ走査を行なう際に、各画素に書き込む映像信号を1水平走査期間(1H)毎に反転させる、いわゆる1H反転駆動方式が行なわれている。1H反転駆動の場合、行列状に配された画素の各列毎に設けた信号ラインに対する映像信号の書込による充放電電流が大きいと、いわゆる「縦スジ」と呼ばれる不具合が表示画面上に見えてしまう。この映像信号の書込による充放電電流をなるべく抑える為に、映像信号の書込に先立って、あらかじめプリチャージ信号を信号ラインに印加しておくプリチャージ駆動方式が従来から採用されている。
一般にアクティブマトリクス型の表示装置は、画面を構成するフラット型の表示パネルと、これを駆動する外部の周辺駆動回路とで構成されている。上述した様に、現行の表示パネルは、画質のユニフォーミティ改善の為、映像信号入力前に映像信号と同極性のプリチャージ信号を入力している。この為、表示パネル外部で映像信号とは別にプリチャージ信号を発生させる為のプリチャージ信号用外部ICが必要である。このプリチャージ信号用外部ICはアナログバッファで構成されている為、他のデジタル系ICと比較して故障率が高く、表示パネル駆動用ボードの故障原因の一つとなっている。又、表示パネル内部でもプリチャージ信号用のバスラインやプリチャージ信号サンプリング用のスイッチ及びこのスイッチを制御するパルスを発生させる制御回路などが必要で、パネルサイズの更なる小型化の障害となっている。 In general, an active matrix display device includes a flat display panel that forms a screen and an external peripheral drive circuit that drives the display panel. As described above, the current display panel inputs a precharge signal having the same polarity as the video signal before inputting the video signal in order to improve image quality uniformity. For this reason, a precharge signal external IC for generating a precharge signal separately from the video signal outside the display panel is required. Since the precharge signal external IC is composed of an analog buffer, it has a higher failure rate than other digital ICs, and is one of the causes of failure of the display panel drive board. In addition, a bus line for a precharge signal, a switch for sampling a precharge signal, and a control circuit for generating a pulse for controlling the switch are necessary even inside the display panel, which is an obstacle to further downsizing the panel size. Yes.
上述した従来の技術の課題に鑑み、本発明はプリチャージ方式を改善して表示装置の小型化及び低コスト化を図ることを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、表示パネルと、これに映像信号を供給するビデオドライバと、同じく表示パネルにタイミング信号を供給するタイミングジェネレータとからなり、該表示パネルは、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、該ビデオドライバから供給された映像信号を取り入れるビデオラインと、該ビデオラインと各信号ラインとの間に接続された複数のサンプリングスイッチと、該タイミングジェネレータから供給されたタイミング信号に応じて動作し、水平走査期間で各サンプリングスイッチを順次オンして該ビデオラインから映像信号を各信号ラインに順次サンプリングし、以って選択された行の画素に点順次で映像信号を書き込む水平駆動回路とを備えた表示装置において、前記ビデオドライバは、各水平走査期間に先行するプリチャージ期間で所定電位のプリチャージ信号を該表示パネルのビデオラインに供給し、前記タイミングジェネレータは、該プリチャージ期間で該表示パネルの水平駆動回路に供給するタイミング信号を調整し、前記表示パネルの水平駆動回路は該調整されたタイミング信号に応じて動作し、該プリチャージ期間に各サンプリングスイッチをオンして該ビデオラインからプリチャージ信号を各信号ラインにサンプリングし、以って映像信号のサンプリングに先立ち各信号ラインを所定電位にプリチャージしておくことを特徴とする。 In view of the above-described problems of the conventional technology, an object of the present invention is to improve the precharge method and reduce the size and cost of a display device. In order to achieve this purpose, the following measures were taken. That is, it comprises a display panel, a video driver that supplies video signals to the display panel, and a timing generator that also supplies a timing signal to the display panel. The display panel is arranged in the row direction and in the column direction. A pixel array unit composed of matrix-like pixels arranged at the intersections of the signal lines and the gate lines and the signal lines, and connected to the gate lines to sequentially select the pixels for each row in the vertical scanning period. A vertical drive circuit, a video line that takes in the video signal supplied from the video driver, a plurality of sampling switches connected between the video line and each signal line, and a timing signal supplied from the timing generator The video signal from the video line by sequentially turning on each sampling switch in the horizontal scanning period. In a display device including a horizontal drive circuit that sequentially samples each signal line and writes a video signal dot-sequentially to pixels in a selected row, the video driver includes a precharge preceding each horizontal scanning period. A precharge signal having a predetermined potential is supplied to the video line of the display panel during the period, and the timing generator adjusts a timing signal supplied to the horizontal drive circuit of the display panel during the precharge period, The driving circuit operates in accordance with the adjusted timing signal, turns on each sampling switch during the precharge period, samples the precharge signal from the video line to each signal line, and thereby samples the video signal. In advance, each signal line is precharged to a predetermined potential.
一態様では前記水平駆動回路は、該プリチャージ期間で各サンプリングスイッチを一斉にオンして該プリチャージ信号を各信号ラインに一斉にサンプリングする。他の態様では前記水平駆動回路は、該プリチャージ期間で各サンプリングスイッチを少なくとも一つ置き交互にオンして該プリチャージ信号を各信号ラインに一つ置き交互にサンプリングする。 In one aspect, the horizontal driving circuit simultaneously turns on the sampling switches during the precharge period to sample the precharge signals simultaneously onto the signal lines. In another aspect, the horizontal driving circuit alternately turns on at least one sampling switch every other time during the precharge period, and alternately samples the precharge signal on each signal line.
又本発明は、表示パネルと、これに映像信号を供給するビデオドライバと、同じく表示パネルにタイミング信号を供給するタイミングジェネレータとを備え、該表示パネルは、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、該ビデオドライバから供給された映像信号を取り入れるビデオラインと、該ビデオラインと各信号ラインとの間に接続された複数のサンプリングスイッチと、該タイミングジェネレータから供給されたタイミング信号に応じて動作し、水平走査期間で各サンプリングスイッチを順次オンして該ビデオラインから映像信号を各信号ラインに順次サンプリングし、以って選択された行の画素に点順次で映像信号を書き込む水平駆動回路とを備えている表示装置の駆動方法において、前記ビデオドライバを制御して、各水平走査期間に先行するプリチャージ期間に所定電位のプリチャージ信号を該表示パネルのビデオラインに供給し、前記タイミングジェネレータを制御して、該プリチャージ期間に該表示パネルの水平駆動回路に供給するタイミング信号を調整し、前記表示パネルの水平駆動回路を該調整されたタイミング信号に応じて動作させ、該プリチャージ期間に各サンプリングスイッチをオンして該ビデオラインからプリチャージ信号を各信号ラインにサンプリングし、以って映像信号のサンプリングに先立ち各信号ラインを所定電位にプリチャージしておくことを特徴とする。 The present invention also includes a display panel, a video driver for supplying a video signal thereto, and a timing generator for supplying a timing signal to the display panel. The display panel includes gate lines and columns arranged in a row direction. Signal lines arranged in the direction and a pixel array unit composed of matrix-like pixels arranged at the intersections of the gate lines and the signal lines, and connected to the gate lines for each pixel in the vertical scanning period. A vertical drive circuit for selecting sequentially, a video line for taking in a video signal supplied from the video driver, a plurality of sampling switches connected between the video line and each signal line, and a timing generator Operates in response to the timing signal, and turns on each sampling switch in the horizontal scanning period to display video from the video line. In a driving method of a display device including a horizontal driving circuit that sequentially samples a signal to each signal line and writes a video signal dot-sequentially to pixels in a selected row, the video driver is controlled, A precharge signal having a predetermined potential is supplied to the video line of the display panel during a precharge period preceding each horizontal scanning period, and the timing generator is controlled to be supplied to the horizontal drive circuit of the display panel during the precharge period. Adjusting the timing signal, operating the horizontal driving circuit of the display panel according to the adjusted timing signal, turning on each sampling switch during the precharge period, and supplying the precharge signal from the video line to each signal line Therefore, each signal line is precharged to a predetermined potential prior to video signal sampling. Characterized in that it put.
本発明によれば、表示パネルに外部から映像信号を供給するビデオドライバを利用して、プリチャージ信号を表示パネルに供給している。換言すると、ビデオドライバはあらかじめプリチャージ信号と映像信号を合成して、表示パネルに供給している。この結果、従来必要とされていたプリチャージ信号用外部ICを削除することができる。これによりパネル駆動用ボードのコストの低減、基板面積の縮小及び故障率の低減が見込まれる。又本発明によれば、表示パネルの内部で、映像信号を各画素にサンプリングする水平駆動回路及びサンプリングスイッチを利用して、プリチャージ信号のサンプリングを行なっている。この為、従来必要とされたプリチャージ信号用のバスラインやプリチャージ信号選択スイッチ及びそのスイッチを制御するパルスを発生させる制御回路などを削除可能である。これにより、パネルサイズの縮小化が可能となり、大型のウェハから多数のパネル用基板を作成する場合、理論収率の増加が見込まれる。尚、表示パネル内部の水平駆動回路及びサンプリングスイッチでプリチャージ動作を行なう為、外部のタイミングジェネレータから表示パネル内部に供給するタイミング信号を調整している。 According to the present invention, a precharge signal is supplied to the display panel using a video driver that supplies a video signal from the outside to the display panel. In other words, the video driver combines the precharge signal and the video signal in advance and supplies them to the display panel. As a result, the precharge signal external IC, which has been conventionally required, can be deleted. This is expected to reduce the cost of the panel drive board, reduce the board area, and reduce the failure rate. According to the present invention, the precharge signal is sampled using the horizontal drive circuit and the sampling switch for sampling the video signal to each pixel inside the display panel. For this reason, it is possible to delete a precharge signal bus line, a precharge signal selection switch, a control circuit for generating a pulse for controlling the switch, and the like, which are conventionally required. As a result, the panel size can be reduced, and when a large number of panel substrates are produced from a large wafer, an increase in the theoretical yield is expected. Note that the timing signal supplied from the external timing generator to the inside of the display panel is adjusted in order to perform the precharge operation by the horizontal drive circuit and the sampling switch inside the display panel.
以下図面を参照して本発明の実施の形態を詳細に説明する。まず初めに本発明の背景を明らかにする為、図1を参照して一般的な表示装置の全体構成を説明する。図示する様に、表示装置は画面を構成する表示パネル33とこれに映像信号を供給するビデオドライバ19と、同じく表示パネル33に各種のタイミング信号を供給するタイミングジェネレータ18とからなる。タイミング信号には、一次クロック信号HCK1,HCK2や二次クロック信号DCK1,DCK2、更には水平スタートパルスHSTなどが含まれる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, in order to clarify the background of the present invention, the general configuration of a general display device will be described with reference to FIG. As shown in the figure, the display device includes a
表示パネル33は画素アレイ部15とその周辺に配された垂直駆動回路16、水平駆動回路17、ユニフォーミティ改善回路20などで構成されている。画素アレイ部15は、行方向に配されたゲートラインX、列方向に配された信号ラインY及び各ゲートラインXと各信号ラインYが交差する部分に配された行列状の画素11からなる。垂直駆動回路16は左右からゲートラインXに接続し、垂直走査期間(V)で各画素11を行毎に順次選択する。水平駆動回路17はビデオラインVIDEOを介して外部のビデオドライバ19から映像信号を取り込む。又図示しないが、水平駆動回路17には複数のサンプリングスイッチが含まれており、ビデオラインVIDEOと各信号ラインYとの間に接続されている。水平駆動回路17は、タイミングジェネレータ18から供給された各種のタイミング信号に応じて動作し、水平走査期間(H)で各サンプリングスイッチを順次オンしてビデオラインVIDEOから映像信号を各信号ラインYにサンプリングし、以って選択された行の画素11に点順次で映像信号を書き込む。
The
ユニフォーミティ改善回路20は、水平駆動回路17とは反対側で各信号ラインYの下端に接続されている。ユニフォーミティ改善回路20は、各画素11に対する映像信号の書込に先立って各信号ラインYに対するプリチャージを行なう。具体的には、水平走査期間(H)に先行するブランキング期間を利用して、プリチャージ信号を各信号ラインYに印加し、あらかじめ所定電位に充電しておく。このプリチャージ動作を行なう期間を明細書ではプリチャージ期間と呼んでおり、一般にブランキング期間内に含まれる。
The
図2は、図1に示した表示パネル内部の具体的な構成を示す回路図である。前述した様に、表示パネル33は中央の画素アレイ部15とこれを囲む垂直駆動回路16、水平駆動回路17及びユニフォーミティ改善回路20とで構成されている。画素アレイ部15は、ゲートラインX1,X2と信号ラインY1,Y2,Y3が格子状に配されており、各交点に画素11が配されている。本実施形態では、個々の画素11は液晶素子LCとこれを駆動する薄膜トランジスタTFTとで構成されている。薄膜トランジスタTFTのゲート電極は対応するゲートラインXに接続し、ソース電極は対応する信号ラインYに接続し、ドレイン電極は対応する液晶素子LCの一方の電極(画素電極)に接続している。液晶素子LCの他方の電極(対向電極)は所定の電位(対向電位)に固定されている。
FIG. 2 is a circuit diagram showing a specific configuration inside the display panel shown in FIG. As described above, the
垂直駆動回路16は各ゲートラインX1,X2の一端に接続されており、1垂直走査期間(1V)で、ゲートラインX1,X2・・・を線順次選択する。例えばゲートラインX1が選択されると、これにゲートが接続したTFTが一斉に導通し、1行分の画素11が選択される。
The
これに対し各信号ラインY1,Y2,Y3・・・とビデオラインVIDEOとの間にサンプリングスイッチHSW1,HSW2,HSW3・・・が接続されている。これらサンプリングスイッチHSWは水平駆動回路17によって順次オンオフ駆動される。具体的には、水平駆動回路17はシフトレジスタで構成されており、外部のタイミングジェネレータから供給されるクロック信号HCK,DCKに応じて動作し、同じく外部から供給されるスタートパルスHSTを順次転送することで、サンプリングスイッチHSW1,HSW2,HSW3を1水平期間(1H)内で順次オンしていく。これにより、ビデオラインVIDEOから映像信号が各信号ラインY1,Y2,Y3・・・にサンプリングされ、選択状態にある1行分の画素11の各液晶素子LCに書き込まれる。
On the other hand, sampling switches HSW1, HSW2, HSW3,... Are connected between the signal lines Y1, Y2, Y3,. These sampling switches HSW are sequentially turned on and off by the
画素アレイ部15の下方にはビデオラインVIDEOとは別にプリチャージ信号PSIGを外部から取り込むプリチャージ用のバスライン(プリチャージライン)が配されている。このプリチャージラインと各信号ラインY1,Y2,Y3・・・との間にプリチャージ用のスイッチ(プリチャージスイッチ)PSW1,PSW2,PSW3・・・が接続されている。これらプリチャージスイッチPSWはユニフォーミティ改善回路20によってオンオフ制御される。具体的には、ユニフォーミティ改善回路20はプリチャージ期間に外部のタイミングジェネレータから供給されるタイミング信号PCGに応じて動作し、各プリチャージスイッチPSWを一斉にオンする。これにより、プリチャージラインから供給されたプリチャージ信号PSIGが各信号ラインYにサンプリングされる。この信号ラインYに対するプリチャージ動作は、各画素11に対する映像信号のサンプリングに先行して行なわれる。換言すると、各信号ラインYはあらかじめプリチャージ動作により所定の電位に充電されており、その後実際に映像信号をサンプリングする時には充放電量が少なくなっており、画質のユニフォーミティを改善できる。
A precharge bus line (precharge line) for taking in a precharge signal PSIG from the outside is disposed below the
図3は、図2に示した水平駆動回路17の具体的な構成を示す回路図である。図示する様に、本水平駆動回路17は、各信号ラインY1,Y2,Y3,Y4に対応して多段接続されたシフトレジスタS/Rで構成されている。各シフトレジスタS/Rの出力段には抜取スイッチSW1,SW2,SW3,SW4が接続されている。各抜取スイッチSW1,SW2,SW3,SW4の出力は対応する遅延回路DLY1,DLY2,DLY3,DLY4を介して対応するサンプリングスイッチHSW1,HSW2,HSW3,HSW4に接続されている。本実施形態では、抜取スイッチSW及びサンプリングスイッチHSWは一対のPチャネルトランジスタ及びNチャネルトランジスタからなるトランスミッションゲート素子で構成されている。又遅延回路DLYは7個のインバータで構成されている。
FIG. 3 is a circuit diagram showing a specific configuration of the
多段接続されたシフトレジスタS/Rはタイミングジェネレータから供給される互いに逆相の一次クロック信号HCK1,HCK2に応じて動作し、同じくタイミングジェネレータから供給される水平スタートパルスHSTを順次転送することで、対応する抜取スイッチSW1,SW2,SW3,SW4を順次オンしていく。奇数番目の抜取スイッチSW1,SW3・・・にはタイミングジェネレータから二次クロック信号DCK1が供給されており、偶数番目の抜取スイッチSW2,SW4・・・には同じくタイミングジェネレータから逆相の二次クロック信号DCK2が供給されている。シフトレジスタによって抜取スイッチSW1がオンすると、DCK1からパルスが1個抜き取られ、対応するDLY1で位相調整及び増幅を行なった後、HSW1をオンする。これにより、ビデオラインVIDEOから信号ラインY1に映像信号がサンプリングされる。続いて抜取スイッチSW2がオンし、DCK2のパルスが1個抜き取られ、遅延回路DLY2によって位相調整及び増幅を行なった後、サンプリングスイッチHSW2に印加されこれをオンする。これによりビデオラインVIDEOから映像信号が対応する信号ラインY2にサンプリングされる。 The shift registers S / R connected in multiple stages operate according to primary clock signals HCK1 and HCK2 that are opposite in phase to each other supplied from the timing generator, and sequentially transfer horizontal start pulses HST supplied from the timing generator, The corresponding extraction switches SW1, SW2, SW3, SW4 are sequentially turned on. The odd-numbered sampling switches SW1, SW3,... Are supplied with the secondary clock signal DCK1 from the timing generator, and the even-numbered sampling switches SW2, SW4,. A signal DCK2 is supplied. When the extraction switch SW1 is turned on by the shift register, one pulse is extracted from the DCK1, and after phase adjustment and amplification are performed with the corresponding DLY1, the HSW1 is turned on. As a result, the video signal is sampled from the video line VIDEO to the signal line Y1. Subsequently, the extraction switch SW2 is turned on, one pulse of DCK2 is extracted, phase adjustment and amplification are performed by the delay circuit DLY2, and then applied to the sampling switch HSW2 to turn it on. As a result, the video signal is sampled from the video line VIDEO to the corresponding signal line Y2.
図4は、図2及び図3に示した一般的な表示装置の動作説明に供するタイミングチャートである。まず初めに先の画素行に対する映像信号書込の終了から次の画素行に対する映像信号の書込開始までの期間(水平ブランキング期間)内に各信号ラインに対するプリチャージを行なう。プリチャージを行なっている期間を図4のタイミングチャートではプリチャージ期間として表わしてある。このプリチャージ期間では、サンプリングスイッチHSW1,HSW2・・・に対して選択パルスは印加されず、全段オフしている。一方、プリチャージ信号用選択スイッチPSW1,PSW2・・・を制御するパルスPCGをハイレベルにして、プリチャージ信号用選択スイッチPSW1,PSW2・・・を全段オンにする。この時プリチャージ信号用バスラインから入力されたプリチャージ信号PSIGを各信号ラインY1,Y2・・・にプリチャージする。これにより信号ラインY1,Y2・・・は所定の電位に充電される。例えばプリチャージ信号PSIGのレベルを対向電位とすれば、各信号ラインY1,Y2・・・は先のフレーム又はフィールドで書き込まれた負側電位から対向電位まで充電されることになる。この後映像信号の書込開始直前でPCGをローレベルに切り替え、プリチャージ信号用選択スイッチPSWを全段オフする。 FIG. 4 is a timing chart for explaining the operation of the general display device shown in FIGS. First, precharge for each signal line is performed within a period (horizontal blanking period) from the end of video signal writing to the previous pixel row to the start of video signal writing to the next pixel row. The period during which precharge is performed is represented as a precharge period in the timing chart of FIG. In this precharge period, no selection pulse is applied to the sampling switches HSW1, HSW2,. On the other hand, the pulse PCG for controlling the precharge signal selection switches PSW1, PSW2,... Is set to the high level, and the precharge signal selection switches PSW1, PSW2,. At this time, the precharge signal PSIG input from the precharge signal bus line is precharged to the signal lines Y1, Y2,. As a result, the signal lines Y1, Y2,... Are charged to a predetermined potential. For example, if the level of the precharge signal PSIG is set to the counter potential, each signal line Y1, Y2,... Is charged from the negative potential written in the previous frame or field to the counter potential. Thereafter, immediately before the start of writing the video signal, the PCG is switched to the low level, and the precharge signal selection switch PSW is turned off in all stages.
続いて映像信号の点順次書込が開始し、まずタイミングジェネレータからスタートパルスHSTが入力される。シフトレジスタはHCK1,HCK2に応じて動作しその半周期毎にHSTを順次転送して各段から出力する。シフトレジスタの第1段から出力されたスタートパルスHSTによってDCK1が抜き取られ、これによりHSW1がオンする。続いてシフトレジスタの第2段から出力されたスタートパルスHSTによりDCK2が抜き取られ、これに応じてHSW2がオンする。図のタイミングチャートから明らかな様に、DCKから抜き取られたパルスはHSTのパルスよりも幅が狭く、互いにオーバーラップすることがない。これにより、各サンプリングスイッチHSW1,HSW2・・・は互いに干渉することなく、正しい映像信号レベルをビデオラインからサンプリングすることができる。HSW1がオンすると信号ラインY1に正極性の映像信号がサンプリングされる。この時信号ラインY1はあらかじめ対向電位までプリチャージされているので、正極性の映像信号の充電量は少なくて済む。仮に、プリチャージを行なわないと、信号ラインY1には先のフレーム又はフィールドで書き込まれた負極性の映像信号電位から正の映像信号電位まで一気に充電しなければならず、画質が乱れる原因となる。同様にHSW2がオンすると対応する信号ラインY2に映像信号がサンプリングされる。 Subsequently, the dot-sequential writing of the video signal starts, and first, a start pulse HST is input from the timing generator. The shift register operates in accordance with HCK1 and HCK2, and sequentially transfers HST every half cycle and outputs it from each stage. DCK1 is extracted by the start pulse HST output from the first stage of the shift register, and thereby HSW1 is turned on. Subsequently, DCK2 is extracted by the start pulse HST output from the second stage of the shift register, and HSW2 is turned on accordingly. As is apparent from the timing chart of the figure, the pulses extracted from the DCK are narrower than the HST pulses and do not overlap each other. Thus, each sampling switch HSW1, HSW2,... Can sample the correct video signal level from the video line without interfering with each other. When HSW1 is turned on, a positive video signal is sampled on the signal line Y1. At this time, since the signal line Y1 is precharged to the counter potential in advance, the charge amount of the positive video signal can be small. If precharge is not performed, the signal line Y1 must be charged at once from the negative video signal potential written in the previous frame or field to the positive video signal potential, resulting in image quality disturbance. . Similarly, when HSW2 is turned on, the video signal is sampled on the corresponding signal line Y2.
以上の説明から明らかな様に、一般的な表示装置では、プリチャージを行なう為プリチャージ専用の回路が必要であった。これに対し、図5は本発明に係る表示装置の第1実施形態を表わしており、プリチャージ周りの回路の簡素化を図っている。図5(A)は本発明に係る表示装置の主要部を構成する表示パネルを表わすブロック図である。理解を容易にする為、図2に示した参考例の表示パネルと対応する部分には対応する参照番号を付してある。図示する様に、表示パネル33は、画素アレイ部15とその周辺に配された垂直駆動回路16及び水平駆動回路17とで構成されており、ユニフォーミティ改善回路は除かれている。画素アレイ部15は、行方向に配されたゲートラインX1,X2、列方向に配された信号ラインY1,Y2,Y3・・・及び各ゲートラインXと各信号ラインYが交差する部分に配された行列状の画素11からなる。垂直駆動回路16は各ゲートラインX1,X2に接続し、垂直走査期間で各画素11を行毎に順次選択する。ビデオラインVIDEOは外部のビデオドライバから供給された映像信号を取り入れる。サンプリングスイッチHSW1,HSW2,HSW3は、ビデオラインVIDEOと各信号ラインY1,Y2,Y3との間に接続されている。水平駆動回路17は、外部のタイミングジェネレータから供給されたタイミング信号HST,HCK,DCKに応じて動作し、水平走査期間で各サンプリングスイッチHSW1,HSW2,HSW3を順次オンして、ビデオラインVIDEOから映像信号を各信号ラインY1,Y2,Y3に順次サンプリングし、以って選択された行の画素11に点順次で映像信号を書き込む。
As is clear from the above description, in a general display device, a circuit dedicated to precharging is necessary to perform precharging. On the other hand, FIG. 5 shows the first embodiment of the display device according to the present invention, and simplifies the circuit around the precharge. FIG. 5A is a block diagram showing a display panel which constitutes a main part of the display device according to the present invention. For easy understanding, portions corresponding to the display panel of the reference example shown in FIG. 2 are given corresponding reference numbers. As shown in the figure, the
本発明の特徴事項として、外部のビデオドライバは、水平走査期間(H)に先行するプリチャージ期間で所定電位(例えば画素を構成する液晶素子の対向電位)のプリチャージ信号を表示パネル33のビデオラインVIDEOに供給する。同じく外部のタイミングジェネレータはプリチャージ期間で表示パネル33の水平駆動回路17に供給するタイミング信号HST,HCK,DCKを調整する。例えば、プリチャージ期間で全てのタイミング信号HST,HCK,DCKをハイレベルにホールドする。表示パネル33内の水平駆動回路17はこの様にハイレベルにホールドされたタイミング信号HST,HCK,DCKに応じて動作し、プリチャージ期間に各サンプリングスイッチHSW1,HSW2,HSW3をオンしてビデオラインVIDEOからプリチャージ信号を各信号ラインY1,Y2,Y3にサンプリングし、以って映像信号のサンプリングに先立ち各信号ラインY1,Y2,Y3を所定電位にプリチャージしておく。
As a feature of the present invention, the external video driver outputs a precharge signal of a predetermined potential (for example, a counter potential of a liquid crystal element included in a pixel) in the precharge period preceding the horizontal scanning period (H). Supply to line VIDEO. Similarly, the external timing generator adjusts timing signals HST, HCK, and DCK supplied to the
(B)は、(A)に示した表示パネルの動作説明に供するタイミングチャートである。まずプリチャージ期間に水平駆動用デジタル信号である各種のタイミング信号(HST,HCK1,HCK2,DCK1,DCK2)を一定電位(ハイレベル)に固定する。これにより映像信号のサンプリングスイッチHSW1,HSW2・・・は全段オンし、ビデオラインVIDEOから入力されたプリチャージ信号を各信号ラインY1,Y2・・・に一斉にプリチャージする。この後映像信号の書込開始直前でタイミング信号を通常波形に戻し、サンプリングスイッチHSW1,HSW2・・・を順次オンさせていく。このプリチャージ駆動方式を用いることにより、プリチャージ信号用外部ICとパネル内部のユニフォーミティ改善回路を削除することができる。 (B) is a timing chart for explaining the operation of the display panel shown in (A). First, various timing signals (HST, HCK1, HCK2, DCK1, and DCK2), which are horizontal drive digital signals, are fixed to a constant potential (high level) during the precharge period. As a result, the video signal sampling switches HSW1, HSW2,... Are all turned on, and the precharge signals input from the video lines VIDEO are precharged to the signal lines Y1, Y2,. After that, the timing signal is returned to the normal waveform immediately before the start of writing the video signal, and the sampling switches HSW1, HSW2,. By using this precharge driving system, the precharge signal external IC and the uniformity improvement circuit inside the panel can be eliminated.
図6は、本発明に係る表示装置の第2実施形態を示しており、その主要部となる表示パネルの回路図である。理解を容易にする為図3に示した参考例に係る表示パネルの回路図と対応する部分には対応する参照番号を付してある。本表示パネルは画素アレイ部15の周辺に垂直駆動回路16と水平駆動回路17を配してあり、ユニフォーミティ改善回路は省かれている。水平駆動回路17はシフトレジスタS/Rと抜取スイッチSW1,SW2,SW3,SW4・・・とサンプリングスイッチHSW1,HSW2,HSW3,HSW4とで構成されている。本実施形態では、プリチャージ期間中、HCK1,HCK2及びHSTはハイレベルにホールドする一方、DCK1,DCK2は水平走査期間と同じパルス波形を用いている。これにより、水平駆動回路17はプリチャージ期間でサンプリングスイッチHSW1,HSW2,HSW3,HSW4を少くとも一つ置き交互にオンしてプリチャージ信号を各信号ラインY1,Y2,Y3,Y4・・・に一つ置き交互にサンプリングすることができる。
FIG. 6 shows a second embodiment of the display device according to the present invention, and is a circuit diagram of a display panel as a main part thereof. For easy understanding, portions corresponding to the circuit diagram of the display panel according to the reference example shown in FIG. 3 are denoted by corresponding reference numerals. In the present display panel, a
図7は、図6に示した第2実施形態に係る表示パネルの動作説明に供するタイミングチャートである。上述した様にプリチャージ期間において、HST,HCK1及びHCK2はハイレベルにホールドする一方、DCK1及びDCK2は通常波形を入力している。この様にすると、互いに逆相のDCK1,DCK2が抜取スイッチでそのまま抜き取られ、HSW1,HSW2に印加される。この為プリチャージ期間中、映像信号サンプリングスイッチは全段ではなく、奇数段及び偶数段交互にオンさせることができる。これにより、消費電流の増加を第1実施形態に比べ半減させることが可能である。図5に示した第1実施形態では、プリチャージ期間にサンプリングスイッチを全段一斉にオンさせていた為、水平駆動回路の消費電流が急激に増加することが考えられる。 FIG. 7 is a timing chart for explaining the operation of the display panel according to the second embodiment shown in FIG. As described above, during the precharge period, HST, HCK1, and HCK2 are held at a high level, while DCK1 and DCK2 are input with normal waveforms. If it does in this way, DCK1 and DCK2 of mutually opposite phase will be extracted as it is with the extraction switch, and will be applied to HSW1 and HSW2. For this reason, during the precharge period, the video signal sampling switch can be turned on alternately at odd stages and even stages, not at all stages. As a result, the increase in current consumption can be halved compared to the first embodiment. In the first embodiment shown in FIG. 5, since the sampling switches are turned on all at once during the precharge period, the current consumption of the horizontal drive circuit may increase rapidly.
11・・・画素、15・・・画素アレイ部、16・・・垂直駆動回路、17・・・水平駆動回路、18・・・タイミングジェネレータ、19・・・ビデオドライバ
DESCRIPTION OF
Claims (4)
該表示パネルは、行方向に配されたゲートライン、列方向に配された信号ライン及び各ゲートラインと各信号ラインが交差する部分に配された行列状の画素からなる画素アレイ部と、各ゲートラインに接続し垂直走査期間で各画素を行毎に順次選択する垂直駆動回路と、該ビデオドライバから供給された映像信号を取り入れるビデオラインと、該ビデオラインと各信号ラインとの間に接続された複数のサンプリングスイッチと、該タイミングジェネレータから供給されたタイミング信号に応じて動作し、水平走査期間で各サンプリングスイッチを順次オンして該ビデオラインから映像信号を各信号ラインに順次サンプリングし、以って選択された行の画素に点順次で映像信号を書き込む水平駆動回路とを備えた表示装置において、
前記ビデオドライバは、各水平走査期間に先行するプリチャージ期間で所定電位のプリチャージ信号を該表示パネルのビデオラインに供給し、
前記タイミングジェネレータは、該プリチャージ期間で該表示パネルの水平駆動回路に供給するタイミング信号を調整し、
前記表示パネルの水平駆動回路は該調整されたタイミング信号に応じて動作し、該プリチャージ期間に各サンプリングスイッチをオンして該ビデオラインからプリチャージ信号を各信号ラインにサンプリングし、以って映像信号のサンプリングに先立ち各信号ラインを所定電位にプリチャージしておくことを特徴とする表示装置。 It consists of a display panel, a video driver that supplies video signals to the display panel, and a timing generator that also supplies timing signals to the display panel.
The display panel includes a gate array arranged in a row direction, a signal line arranged in a column direction, and a pixel array unit composed of matrix-like pixels arranged in a portion where each gate line and each signal line intersect each other, Connected between the video line and each signal line, a vertical drive circuit that connects to the gate line and sequentially selects each pixel for each row in the vertical scanning period, a video line that receives the video signal supplied from the video driver A plurality of sampling switches that operate in response to timing signals supplied from the timing generator, sequentially turn on each sampling switch in a horizontal scanning period, and sequentially sample video signals from the video lines to the signal lines, In a display device comprising a horizontal drive circuit for writing video signals dot-sequentially to pixels in a selected row,
The video driver supplies a precharge signal having a predetermined potential to a video line of the display panel in a precharge period preceding each horizontal scanning period,
The timing generator adjusts a timing signal supplied to the horizontal driving circuit of the display panel in the precharge period;
The horizontal driving circuit of the display panel operates according to the adjusted timing signal, and turns on each sampling switch during the precharge period to sample a precharge signal from the video line to each signal line, thereby A display device in which each signal line is precharged to a predetermined potential prior to sampling of a video signal.
前記ビデオドライバを制御して、各水平走査期間に先行するプリチャージ期間に所定電位のプリチャージ信号を該表示パネルのビデオラインに供給し、
前記タイミングジェネレータを制御して、該プリチャージ期間に該表示パネルの水平駆動回路に供給するタイミング信号を調整し、
前記表示パネルの水平駆動回路を該調整されたタイミング信号に応じて動作させ、該プリチャージ期間に各サンプリングスイッチをオンして該ビデオラインからプリチャージ信号を各信号ラインにサンプリングし、
以って映像信号のサンプリングに先立ち各信号ラインを所定電位にプリチャージしておくことを特徴とする表示装置の駆動方法。 A display panel, a video driver for supplying a video signal to the display panel, and a timing generator for supplying a timing signal to the display panel. The display panel is disposed in a row direction and in a column direction. A pixel array unit composed of matrix-like pixels arranged at the intersection of the signal line and each gate line and each signal line, and vertical drive connected to each gate line and sequentially selecting each pixel for each row in the vertical scanning period A circuit, a video line that takes in a video signal supplied from the video driver, a plurality of sampling switches connected between the video line and each signal line, and a timing signal supplied from the timing generator Operates and sequentially turns on each sampling switch in the horizontal scanning period and outputs video signals from the video line. Sequentially sampled in, dot-sequentially to the pixels of the selected row I than in the driving method of a display device and a horizontal driving circuit for writing the video signal,
Controlling the video driver to supply a precharge signal of a predetermined potential to the video line of the display panel in a precharge period preceding each horizontal scanning period;
Controlling the timing generator to adjust the timing signal supplied to the horizontal drive circuit of the display panel during the precharge period;
The horizontal driving circuit of the display panel is operated according to the adjusted timing signal, and each sampling switch is turned on during the precharge period to sample a precharge signal from the video line to each signal line,
Accordingly, a driving method of a display device, wherein each signal line is precharged to a predetermined potential prior to sampling of a video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113737A JP2005300701A (en) | 2004-04-08 | 2004-04-08 | Display apparatus and driving method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004113737A JP2005300701A (en) | 2004-04-08 | 2004-04-08 | Display apparatus and driving method for the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005300701A true JP2005300701A (en) | 2005-10-27 |
Family
ID=35332332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113737A Pending JP2005300701A (en) | 2004-04-08 | 2004-04-08 | Display apparatus and driving method for the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005300701A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341829A (en) * | 1986-08-07 | 1988-02-23 | Seiko Epson Corp | Liquid crystal display device |
JPS63219280A (en) * | 1987-03-09 | 1988-09-12 | Hitachi Ltd | Driving circuit for matrix picture display device |
JPH0713509A (en) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | Integrated circuit for driving display data |
JPH10105126A (en) * | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | Liquid crystal display device |
JPH11352458A (en) * | 1998-06-05 | 1999-12-24 | Matsushita Electric Ind Co Ltd | Driving method of liquid crystal panel and liquid crystal display device |
JP2000162577A (en) * | 1998-09-24 | 2000-06-16 | Toshiba Corp | Flat display device, array substrate and drive method for flat display device |
JP2001142045A (en) * | 1999-11-11 | 2001-05-25 | Nec Corp | Circuit and method for driving liquid crystal display device |
-
2004
- 2004-04-08 JP JP2004113737A patent/JP2005300701A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6341829A (en) * | 1986-08-07 | 1988-02-23 | Seiko Epson Corp | Liquid crystal display device |
JPS63219280A (en) * | 1987-03-09 | 1988-09-12 | Hitachi Ltd | Driving circuit for matrix picture display device |
JPH0713509A (en) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | Integrated circuit for driving display data |
JPH10105126A (en) * | 1996-09-30 | 1998-04-24 | Sanyo Electric Co Ltd | Liquid crystal display device |
JPH11352458A (en) * | 1998-06-05 | 1999-12-24 | Matsushita Electric Ind Co Ltd | Driving method of liquid crystal panel and liquid crystal display device |
JP2000162577A (en) * | 1998-09-24 | 2000-06-16 | Toshiba Corp | Flat display device, array substrate and drive method for flat display device |
JP2001142045A (en) * | 1999-11-11 | 2001-05-25 | Nec Corp | Circuit and method for driving liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070132698A1 (en) | Display apparatus | |
US7420533B2 (en) | Liquid crystal display and driving method thereof | |
US7218309B2 (en) | Display apparatus including plural pixel simultaneous sampling method and wiring method | |
US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
US7777737B2 (en) | Active matrix type liquid crystal display device | |
JP2005018066A (en) | Liquid crystal display device and its driving method | |
US20050200587A1 (en) | Operating unit of liquid crystal display panel and method for operating the same | |
JP4566975B2 (en) | Liquid crystal display device and driving method thereof | |
JP2008046485A (en) | Display apparatus, driving device of display panel, and driving method of display apparatus | |
US6717563B2 (en) | Method of driving liquid crystal display panel using superposed gate pulses | |
JP2007058177A (en) | Liquid crystal display device, method for driving liquid crystal display device, and charge sharing circuit | |
US20040041769A1 (en) | Display apparatus | |
US6639576B2 (en) | Display device | |
JP4144474B2 (en) | Image display device, image display panel, panel driving device, and image display panel driving method | |
JP2009151258A (en) | Image display device and its driving method | |
JP4007239B2 (en) | Display device | |
JP2007328120A (en) | Method for driving liquid crystal display, and device for driving the same | |
JP2003131630A (en) | Liquid crystal display device | |
JPH10326090A (en) | Active matrix display device | |
KR20150113266A (en) | Display device | |
JP2008233283A (en) | Liquid crystal display device and driving method thereof | |
JP4692871B2 (en) | Display driving device and display device | |
JP2005300701A (en) | Display apparatus and driving method for the same | |
JPH08286641A (en) | Active matrix display device | |
JP2009075225A (en) | Liquid crystal display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070330 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090219 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091009 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |