JP2005300433A

JP2005300433A - Lsi inspection device and lsi inspection method

Info

Publication number: JP2005300433A
Application number: JP2004119683A
Authority: JP
Inventors: Wataru Ito; 亘伊藤; Satoshi Takahashi; 学志高橋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-04-15
Filing date: 2004-04-15
Publication date: 2005-10-27

Abstract

<P>PROBLEM TO BE SOLVED: To realize I/O data test and AC timing test equivalent to an actual operation, regarding an asynchronous LSI, by only adding a simple test circuit. <P>SOLUTION: The inspection device comprises: a data receiving LSI 107 equipped with an asynchronous input interface 108, an asynchronous interface 109, and an output clock synchronous circuit 105 outputting a clock signal synchronizing with the inspection device; and a data transmission LSI 102 equipped with an input interface 103 and an asynchronous output interface 104. An asynchronous output interface 104 of the data transmission LSI 102 and the asynchronous input interface 108 of the data receiving LSI 107 are connected, and the data transmission LSI 102 transmits data to the data receiving LSI 107, and the output clock synchronous circuit 105 outputs the clock signal synchronizing with the inspection device 101. The outputted clock signal is subjected to the expected value determination. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はＬＳＩ検査装置およびＬＳに検査方法に関する。 The present invention relates to an LSI inspection apparatus and an inspection method for an LS.

ＬＳＩ検査装置として、特許文献１に記載されたものなどがある。しかし、従来、非同期ＬＳＩを検査する際に、検査装置と同期したテストを実施することが困難であった。また、非同期ＬＳＩのＡＣタイミングを検査することは同様に困難であった。また、高速なシリアルインターフェース等においては送信側、受信側両方にＰＬＬ回路があり、データの遅延量を測定しデータの期待値を判定することができないため、回路面積の大きなテスト回路が必要となっていた。 As an LSI inspection apparatus, there is one described in Patent Document 1. However, conventionally, when inspecting an asynchronous LSI, it has been difficult to perform a test synchronized with the inspection apparatus. Similarly, it is difficult to check the AC timing of the asynchronous LSI. Also, in a high-speed serial interface, etc., there are PLL circuits on both the transmission side and the reception side, and it is not possible to measure the data delay amount and determine the expected value of the data, so a test circuit with a large circuit area is required. It was.

すなわち、従来のＬＳＩ検査装置では、実動作機能とは異なる経路を用いて、非同期ＬＳＩの入出力インターフェースの入出力データテスト及びＡＣタイミングテストを行っていたため、テスト回路面積が大きくなっていた。また、実使用状態と異なる仕様でテストを行わざるを得ないものであった。
特開平２−２３４０８７ That is, in the conventional LSI inspection apparatus, since the input / output data test and the AC timing test of the input / output interface of the asynchronous LSI are performed using a path different from the actual operation function, the test circuit area is large. In addition, the test had to be performed with specifications different from the actual use state.
JP-A-2-234087

本発明は、簡単なテスト回路の追加のみで、非同期ＬＳＩについての実動作同等の入出力データテストおよびＡＣタイミングテストを実現できるようにすることを目的とする。 An object of the present invention is to realize an input / output data test and an AC timing test equivalent to actual operation for an asynchronous LSI only by adding a simple test circuit.

この目的を達成するため本発明のＬＳＩ検査装置は、非同期出力インターフェースを備えたＬＳＩにおいて、検査装置に同期したクロックを出力できる出力クロック同期回路を備えたものである。 In order to achieve this object, an LSI inspection apparatus of the present invention includes an output clock synchronization circuit capable of outputting a clock synchronized with the inspection apparatus in an LSI having an asynchronous output interface.

本発明の装置によれば、上記において、非同期入力インターフェースと非同期出力インターフェースとを有するデータ受信ＬＳＩと、入力インターフェースと非同期出力インターフェースとを有するデータ送信ＬＳＩとを備え、前記データ送信ＬＳＩの非同期出力インターフェースと、前記データ受信ＬＳＩの非同期出力インターフェースとを接続したものであることが好適である。 According to the apparatus of the present invention, in the above, the data receiving LSI having the asynchronous input interface and the asynchronous output interface, and the data transmitting LSI having the input interface and the asynchronous output interface, the asynchronous output interface of the data transmitting LSI is provided. And an asynchronous output interface of the data receiving LSI are preferably connected.

本発明のＬＳＩ検査方法は、非同期出力インターフェースを備えたＬＳＩにおいて、非同期入力インターフェースと非同期出力インターフェースと検査装置に同期したクロックを出力できる出力クロック同期回路とを有するデータ受信ＬＳＩと、入力インターフェースと非同期出力インターフェースとを有するデータ送信ＬＳＩとを備え、前記データ送信ＬＳＩの非同期出力インターフェースと、前記データ受信ＬＳＩの非同期入力インターフェースとを接続し、前記データ送信ＬＳＩからデータ受信ＬＳＩへデータを送信し、前記出力クロック同期回路より同期クロックを出力して、出力クロックを期待値判定するものである。 The LSI inspection method according to the present invention includes a data reception LSI having an asynchronous input interface, an asynchronous output interface, and an output clock synchronization circuit capable of outputting a clock synchronized with the inspection device, and an input interface asynchronously. A data transmission LSI having an output interface, connecting the asynchronous output interface of the data transmission LSI and the asynchronous input interface of the data reception LSI, and transmitting data from the data transmission LSI to the data reception LSI, A synchronous clock is output from the output clock synchronization circuit to determine an expected value of the output clock.

本発明の方法によれば、上記において、出力クロック同期回路より同期クロックを出力して出力クロックを期待値判定することに代えて、出力クロック同期回路より出力クロックに同期したデータを出力し、その出力データを期待値判定することが好適である。 According to the method of the present invention, in the above, instead of outputting the synchronous clock from the output clock synchronization circuit and determining the expected value of the output clock, the output clock synchronization circuit outputs data synchronized with the output clock, and It is preferable to determine the expected value of the output data.

また本発明の方法によれば、上記において、出力データを期待値判定することに代えて、出力インターフェースのＡＣタイミングを検査することが好適である。
また本発明の方法によれば、上記において、出力クロック同期回路により同期クロックを出力して出力クロックを期待値判定することに代えて、データ送信ＬＳＩの入力インターフェースヘデータを送信し、前記データ送信ＬＳＩの出力インターフェースからのデータをデータ受信ＬＳＩで受信し、データ受信ＬＳＩの出力インターフェースからデータを出力させることにより、データ送信ＬＳＩの入力ＡＣタイミングを検査することが好適である。 According to the method of the present invention, in the above, it is preferable to check the AC timing of the output interface instead of determining the expected value of the output data.
According to the method of the present invention, in the above, instead of outputting the synchronization clock by the output clock synchronization circuit and determining the expected value of the output clock, data is transmitted to the input interface of the data transmission LSI, and the data transmission It is preferable to check the input AC timing of the data transmission LSI by receiving data from the output interface of the LSI by the data reception LSI and outputting the data from the output interface of the data reception LSI.

また本発明の方法によれば、上記において、データ受信ＬＳＩの出力データが出力されるタイミングが未知の状態において、前記データ受信ＬＳＩの出力インターフェースの出力データを所望のデータが出力されるまでマッチ期待する機能を用いることにより、前記データ受信ＬＳＩの出力インターフェースを検査することが好適である。 According to the method of the present invention, in the above, the output data of the output interface of the data receiving LSI is expected to be matched until the desired data is output when the output timing of the output data of the data receiving LSI is unknown. It is preferable that the output interface of the data receiving LSI is inspected by using the function to do this.

本発明のＬＳＩ検査方法は、非同期出力インターフェースを備えたＬＳＩにおいて、非同期入力インターフェースと非同期出力インターフェースと検査装置に同期したクロックを出力できる出力クロック同期回路とを有するデータ受信ＬＳＩと、入力インターフェースと非同期出力インターフェースとを有するデータ送信ＬＳＩとを備え、前記データ送信ＬＳＩの非同期出力インターフェースと、前記データ受信ＬＳＩの非同期入力インターフェースとを接続し、前記データ受信ＬＳＩの出力データが出力されるタイミングが未知の状態において、前記データ送信ＬＳＩの入力インターフェースへ所定クロック数のデータを送信し、データ受信ＬＳＩの出力インターフェースから所定クロック数のデータを出力し、データ受信ＬＳＩの出力インターフェースの出力データを所望のデータが出力されるまでマッチ期待する機能を用いることにより出力インターフェースのＡＣタイミングを検査するものである。 The LSI inspection method according to the present invention includes a data reception LSI having an asynchronous input interface, an asynchronous output interface, and an output clock synchronization circuit capable of outputting a clock synchronized with the inspection device, and an input interface asynchronously. A data transmission LSI having an output interface, connecting the asynchronous output interface of the data transmission LSI and the asynchronous input interface of the data reception LSI, and the timing at which the output data of the data reception LSI is output is unknown In this state, data of a predetermined number of clocks is transmitted to the input interface of the data transmission LSI, data of a predetermined number of clocks is output from the output interface of the data reception LSI, and the output interface of the data reception LSI is output. It is intended to test the AC timing of the output interface by using a function to match expected until the output data of the interface desired data is output.

本発明の方法によれば、上記において、データが出力されるまでマッチ期待する機能を用いるときに、マッチするまでのクロック数をカウントすることが好適である。
また本発明の方法によれば、上記において、マッチするまでのクロック数をカウントするときに、そのカウントする値に応じて、検査装置に入出力するテストパターンを変更することが好適である。 According to the method of the present invention, in the above, it is preferable to count the number of clocks until a match when using a function that expects a match until data is output.
According to the method of the present invention, in the above, when counting the number of clocks until matching, it is preferable to change the test pattern input / output to / from the inspection apparatus according to the counted value.

また本発明の方法によれば、上記において、マッチするまでのクロック数のカウント値に応じて検査装置に入出力するテストパターンを変更できるようにしたＬＳＩ検査装置を用いて、データ受信ＬＳＩの出力データが出力されるタイミングが未知の状態において、データ送信ＬＳＩの入力インターフェースへ入力したデータをデータ受信ＬＳＩの出力インターフェースから出力するタイミングを検知することで、出力データを期待値判定することが好適である。 Further, according to the method of the present invention, in the above, the output of the data receiving LSI using the LSI inspection apparatus which can change the test pattern input / output to / from the inspection apparatus according to the count value of the number of clocks until a match is achieved. It is preferable to determine the expected value of the output data by detecting the timing at which the data input to the input interface of the data transmission LSI is output from the output interface of the data reception LSI in a state where the data output timing is unknown. is there.

本発明によれば、同期クロック出力回路によって、検査装置に対して同期した出力クロックを生成することにより、非同期であることにより検査困難なＬＳＩのテストを可能とし、データの出力されるタイミングが未知のＬＳＩに対しては、データマッチ機能を用いて出力データの比較を行うことができる。また、従来の検査装置では不可能であるマッチ機能で出力データの期待値判定が可能となる。本手法により非同期インターフェースの検査が可能となる。したがって本発明によれば、ＬＳＩに簡単な検査回路を挿入することにより非同期検査を同期的に実現でき、高速インターフェース等の高速かつ非同期回路を有するＬＳＩの検査を低コストで実現できる。 According to the present invention, the synchronous clock output circuit generates an output clock that is synchronized with the inspection device, thereby enabling testing of an LSI that is difficult to inspect due to being asynchronous, and the timing at which data is output is unknown For these LSIs, output data can be compared using a data matching function. Further, it is possible to determine the expected value of the output data with a matching function that is impossible with the conventional inspection apparatus. This method enables inspection of asynchronous interfaces. Therefore, according to the present invention, asynchronous inspection can be realized synchronously by inserting a simple inspection circuit into the LSI, and inspection of an LSI having a high-speed and asynchronous circuit such as a high-speed interface can be realized at low cost.

以下、図面を参照しながら、本発明の実施の形態を説明する。
（実施の形態１）
図１に、本発明の実施の形態１のＬＳＩ検査装置の構成を示す。検査対象が受信ＬＳＩ１０７である場合、送信ＬＳＩ１０２は良好ＬＳＩとなる。検査構成としては、ロードボード１０６上に検査対象としての受信ＬＳＩ１０７と良品である送信ＬＳＩ１０２とを搭載し、送信ＬＳＩ１０２の出力インターフェース１０４と受信ＬＳＩ１０７の入力インターフェース１０８とをケーブル２０４またはボード上で接続することで送信ＬＳＩ１０２から受信ＬＳＩ１０７である検査対象へデータを送受信する構成とする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
FIG. 1 shows the configuration of the LSI inspection apparatus according to the first embodiment of the present invention. When the inspection target is the reception LSI 107, the transmission LSI 102 is a good LSI. As an inspection configuration, a reception LSI 107 to be inspected and a non-defective transmission LSI 102 are mounted on the load board 106, and the output interface 104 of the transmission LSI 102 and the input interface 108 of the reception LSI 107 are connected on the cable 204 or on the board. In this way, data is transmitted and received from the transmission LSI 102 to the inspection target, which is the reception LSI 107.

ここで１０１はＬＳＩ検査装置であり、このＬＳＩ検査装置１０１から送信ＬＳＩ１０２に対し、この送信ＬＳＩ１０２の出力インターフェース１０４から送信すべきデータをそのデータ入力インターフェース１０３に入力する。２０１はその入力データである。 Here, reference numeral 101 denotes an LSI inspection device. Data to be transmitted from the output interface 104 of the transmission LSI 102 is input to the data input interface 103 from the LSI inspection device 101 to the transmission LSI 102. 201 is the input data.

送信ＬＳＩ１０２のデータ入力インターフェース１０３に入力した入力データ２０１すなわちクロックおよびデータは、出力インターフェース１０４、ケーブル２０４、受信ＬＳＩ１０７のデータ入力インターフェース１０８を経由して、この受信ＬＳＩ１０７に到達する。このため、受信ＬＳＩ１０７のデータ出力インターフェース１０９から出力される出力データ２０２すなわちクロックおよびデータは、本来はＬＳＩ検査装置１０１とは非同期である。 The input data 201 input to the data input interface 103 of the transmission LSI 102, that is, the clock and data, reaches the reception LSI 107 via the output interface 104, the cable 204, and the data input interface 108 of the reception LSI 107. For this reason, the output data 202 output from the data output interface 109 of the receiving LSI 107, that is, the clock and data are originally asynchronous with the LSI inspection apparatus 101.

そこで、受信ＬＳＩ１０７のデータ入力インターフェース１０８が受信したデータおよびクロックは、経路２０５を通り、ＬＳＩ検査装置１０１から入力される同期クロック２０３にもとづき、出力クロック同期回路１０５において、ＬＳＩ検査装置１０１に同期したクロックとなって、経路２０６を経たうえで、データ出力インターフェース１０９から出力データ２０２として出力される。これにより、出力クロック同期回路１０５に非同期で入力された信号をＬＳＩ検査装置１０１に同期した信号に変換し、これをデータ出力インターフェース１０９から出力データ２０２として出力する。このため、非同期出力クロックをＬＳＩ検査装置１０１に対して同期的に出力することが可能となる。 Therefore, the data and clock received by the data input interface 108 of the reception LSI 107 are synchronized with the LSI inspection apparatus 101 in the output clock synchronization circuit 105 based on the synchronous clock 203 input from the LSI inspection apparatus 101 through the path 205. A clock is output via the path 206 as output data 202 from the data output interface 109. As a result, a signal input asynchronously to the output clock synchronization circuit 105 is converted into a signal synchronized with the LSI inspection apparatus 101, and this is output from the data output interface 109 as output data 202. For this reason, an asynchronous output clock can be synchronously output to the LSI inspection apparatus 101.

（実施の形態２）
図２に本発明の実施の形態２のＬＳＩ検査装置の構成を示す。検査対象が受信ＬＳＩ１０７である場合に、送信ＬＳＩ１０２は良品ＬＳＩとなる。検査構成としては、ロードボード１０６上に検査対象の受信ＬＳＩ１０７と良品の送信ＬＳＩ１０２とを搭載し、送信ＬＳＩ１０２の出力インターフェース１０４と受信ＬＳＩ１０７の入力インターフェース１０８とをケーブル２０４またはボード上で接続することで、送信ＬＳＩ１０２から検査対象である受信ＬＳＩ１０７へデータを送受信する構成とする。 (Embodiment 2)
FIG. 2 shows the configuration of the LSI inspection apparatus according to the second embodiment of the present invention. When the inspection target is the reception LSI 107, the transmission LSI 102 is a non-defective LSI. As an inspection configuration, a reception LSI 107 to be inspected and a non-defective transmission LSI 102 are mounted on the load board 106, and the output interface 104 of the transmission LSI 102 and the input interface 108 of the reception LSI 107 are connected on the cable 204 or the board. In this configuration, data is transmitted and received from the transmission LSI 102 to the reception LSI 107 to be inspected.

ＬＳＩ検査装置１０１から入力データ２０１としてパルス波形３０１を１サイクルのみ送信ＬＳＩ１０２のデータ入力インターフェース１０３に入力し、出力インターフェース１０４からケーブル２０４を介して、受信ＬＳＩ１０７の入力インターフェース１０８が１サイクルのデータを受信する。受信したデータにもとづき、１サイクルのパルス波形のみが、受信ＬＳＩ１０７のデータ出力インターフェース１０９からＬＳＩ検査装置１０１に出力される。２０２はその出力データであり、図示のようなパルス波形３０２となる。このとき、非同期のため、受信ＬＳＩ１０７のデータ出力インターフェース１０９からどのタイミングでパルス波形３０２の出力データ２０２が出てくるか未知である。 The pulse waveform 301 is input as input data 201 from the LSI inspection apparatus 101 to the data input interface 103 of the transmission LSI 102 for only one cycle, and the input interface 108 of the reception LSI 107 receives data of one cycle from the output interface 104 via the cable 204. To do. Based on the received data, only one-cycle pulse waveform is output from the data output interface 109 of the reception LSI 107 to the LSI inspection apparatus 101. Reference numeral 202 denotes the output data, which has a pulse waveform 302 as shown. At this time, since it is asynchronous, it is unknown at which timing the output data 202 of the pulse waveform 302 is output from the data output interface 109 of the reception LSI 107.

そこで、ＬＳＩ検査装置１０１のデータマッチ機能を用いて、データが出てくるタイミングを既知とする。そして、実施の形態１と同様に同期クロック２０３と出力クロック同期回路１０５とを利用すれば、ＬＳＩ検査装置１０１からのクロックでの入力データ２０１に同期したクロックでの出力データ２０２を出力することができる。２０5、２０６は経路である。このため、出力データ２０２のクロックに対して、データのセットアップ、ホールド、出力遅延、データ確定幅等の期待値判定を行うための期待値判定タイミングを設定することで、出力データ２０２の出力クロックに対する遅延時間が既知となり、出力ＡＣタイミングテストを行うことが可能となる。 Therefore, it is assumed that the data output timing is known by using the data matching function of the LSI inspection apparatus 101. If the synchronous clock 203 and the output clock synchronization circuit 105 are used as in the first embodiment, the output data 202 at the clock synchronized with the input data 201 at the clock from the LSI inspection apparatus 101 can be output. it can. Reference numerals 205 and 206 denote routes. For this reason, by setting an expected value determination timing for performing expected value determination such as data setup, hold, output delay, and data definite width with respect to the clock of the output data 202, The delay time becomes known, and an output AC timing test can be performed.

また、同様に送信ＬＳＩ１０２のデータ入力インターフェース１０３への入力ＡＣタイミングを変化させることにより、この送信ＬＳＩ１０２の入力ＡＣタイミングテストを行うことが可能となる。 Similarly, the input AC timing test of the transmission LSI 102 can be performed by changing the input AC timing to the data input interface 103 of the transmission LSI 102.

（実施の形態３）
上記した実施の形態２において、ＬＳＩ検査装置１０１のデータマッチ機能は、このＬＳＩ検査装置１０１の構成上、マッチ後数十から数百サイクルは期待値判定を行うことができない。そこで、実施の形態３のＬＳＩ検査装置１０１（図２）は、データが何サイクルでマッチしたかを検知するマッチ回数カウント回路を有し、マッチしたサイクル数を検知可能である。そして、そのマッチしたサイクル数により、マッチまでにデータ入力したパターンを考慮し、マッチするまでのサイクル数に合わせて、期待値判定パターン位置を可変とすることにより、データマッチ後も期待値判定を可能とする。このようなＬＳＩ検査装置１０１を用いることにより、非同期ＬＳＩの検査を容易に実現可能となる。 (Embodiment 3)
In the above-described second embodiment, the data matching function of the LSI inspection apparatus 101 cannot determine the expected value for several tens to several hundred cycles after the match due to the configuration of the LSI inspection apparatus 101. Therefore, the LSI inspection apparatus 101 (FIG. 2) according to the third embodiment has a match count circuit that detects how many times the data has been matched, and can detect the number of matched cycles. Based on the number of matched cycles, the pattern entered in the data up to the match is taken into account, and the expected value judgment pattern position is made variable according to the number of cycles until the match. Make it possible. By using such an LSI inspection apparatus 101, an asynchronous LSI inspection can be easily realized.

本発明は、ＬＳＩに簡単な検査回路を挿入することにより非同期検査を同期的に実現でき、高速インターフェース等の高速かつ非同期回路を有するＬＳＩの検査を低コストで実現できるものであり、ＬＳＩ検査装置およびＬＳＩ検査方法として有用である。 The present invention can realize asynchronous inspection synchronously by inserting a simple inspection circuit into an LSI, and can realize inspection of an LSI having a high-speed and asynchronous circuit such as a high-speed interface at low cost. It is useful as an LSI inspection method.

本発明の実施の形態１のＬＳＩ検査装置の構成を示す図である。It is a figure which shows the structure of the LSI test | inspection apparatus of Embodiment 1 of this invention. 本発明の実施の形態２のＬＳＩ検査装置の構成を示す図である。It is a figure which shows the structure of the LSI test | inspection apparatus of Embodiment 2 of this invention.

Explanation of symbols

１０１ＬＳＩ検査装置
１０２送信ＬＳＩ
１０３データ入力インターフェース
１０４出力インターフェース
１０５出力クロック同期回路
１０７受信ＬＳＩ
１０８入力インターフェース
１０９データ出力インターフェース 101 LSI inspection apparatus 102 Transmission LSI
103 Data Input Interface 104 Output Interface 105 Output Clock Synchronization Circuit 107 Receiver LSI
108 Input interface 109 Data output interface

Claims

An LSI inspection apparatus including an output clock synchronization circuit capable of outputting a clock synchronized with an inspection apparatus in an LSI including an asynchronous output interface.

A data reception LSI having an asynchronous input interface and an asynchronous output interface; and a data transmission LSI having an input interface and an asynchronous output interface; a data transmission interface of the data transmission LSI; and a data reception interface of the data reception LSI; The LSI inspection apparatus according to claim 1, wherein:

A data reception LSI having an asynchronous input interface, an asynchronous output interface, an output clock synchronization circuit capable of outputting a clock synchronized with the inspection device, and a data transmission LSI having an input interface and an asynchronous output interface in an LSI having an asynchronous output interface And connecting the asynchronous output interface of the data transmission LSI and the asynchronous input interface of the data reception LSI, transmitting data from the data transmission LSI to the data reception LSI, and generating a synchronous clock from the output clock synchronization circuit. LSI inspection method for outputting and determining an expected value of an output clock.

4. The output clock synchronization circuit outputs data synchronized with the output clock instead of outputting the synchronization clock from the output clock synchronization circuit and determining the expected value of the output clock, and determines the expected value of the output data. LSI inspection method.

5. The LSI inspection method according to claim 4, wherein the AC timing of the output interface is inspected instead of determining the expected value of the output data.

Instead of outputting the synchronization clock by the output clock synchronization circuit and determining the expected value of the output clock, the data is transmitted to the input interface of the data transmission LSI, and the data from the output interface of the data transmission LSI is transmitted by the data reception LSI. 4. The LSI inspection method according to claim 3, wherein the input AC timing of the data transmission LSI is inspected by receiving and outputting data from an output interface of the data reception LSI.

By using the function of expecting to match the output data of the output interface of the data receiving LSI until the desired data is output in a state where the output timing of the output data of the data receiving LSI is unknown, 5. The LSI inspection method according to claim 4, wherein the output interface is inspected.

A data reception LSI having an asynchronous input interface, an asynchronous output interface, an output clock synchronization circuit capable of outputting a clock synchronized with the inspection device, and a data transmission LSI having an input interface and an asynchronous output interface in an LSI having an asynchronous output interface And connecting the asynchronous output interface of the data transmission LSI and the asynchronous input interface of the data reception LSI, and when the timing at which the output data of the data reception LSI is output is unknown, Data of a predetermined number of clocks is transmitted to the input interface, data of a predetermined number of clocks is output from the output interface of the data receiving LSI, and output data of the output interface of the data receiving LSI Desired LSI inspection method for inspecting the AC timing of the output interface by using a matching expected to function until the data is output.

9. The LSI inspection method according to claim 8, wherein the number of clocks until a match is counted when using a function that expects a match until data is output.

10. The LSI inspection method according to claim 9, wherein when counting the number of clocks until matching, the test pattern input / output to / from the inspection apparatus is changed according to the counted value.

In the state where the timing at which the output data of the data receiving LSI is output is unknown, using an LSI inspection device that can change the test pattern input to and output from the inspection device according to the count value of the number of clocks until the match 11. The LSI inspection method according to claim 9, wherein the expected value of the output data is determined by detecting the timing at which the data input to the input interface of the data transmission LSI is output from the output interface of the data reception LSI.