JP2005294469A - ホール素子の搭載方法 - Google Patents

ホール素子の搭載方法 Download PDF

Info

Publication number
JP2005294469A
JP2005294469A JP2004106265A JP2004106265A JP2005294469A JP 2005294469 A JP2005294469 A JP 2005294469A JP 2004106265 A JP2004106265 A JP 2004106265A JP 2004106265 A JP2004106265 A JP 2004106265A JP 2005294469 A JP2005294469 A JP 2005294469A
Authority
JP
Japan
Prior art keywords
hall element
substrate
reduced
lands
glass epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004106265A
Other languages
English (en)
Inventor
Kenji Nakada
賢治 中田
Masato Hiramatsu
真人 平松
Hideyuki Matsubara
秀幸 松原
Yasutaka Kitamura
泰隆 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2004106265A priority Critical patent/JP2005294469A/ja
Publication of JP2005294469A publication Critical patent/JP2005294469A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】ハンダリフロー法により基板へハンダ付けしたホール素子が、基板の収縮応力を受けて座屈することを防止する。
【解決手段】ガラスエポキシ基板3のホール素子ハンダ付け用の四つのランド4の中央に円穴5を形成する。ハンダリフロー工程において基板が加熱されたときに穴の部分は逃げとして働くことから、ランドのピッチ変化は低減し、熱膨張係数の小さいホール素子1の電極端子2との相対的なピッチ差も縮小する。又、基板自体のバネとしての定数が低下するので、ハンダ付け後に基板が収縮する際にホール素子にかかる収縮応力が低減し、ホール素子の座屈度や変形度が低減する。
【選択図】 図1

Description

この発明は、ホール素子の搭載方法に関するものであり、特に、性能の安定化を図ったホール素子の搭載方法に関するものである。
ロータの回転数や回転角度の検出や、ポインティングデバイスの操作量検出の手段として、ホール素子或いはホール素子に加えて増幅器などを一体化したホールICが広く一般に用いられている(例えば、特許文献1、特許文献2など)。ホール素子は、リード線を備えたもののほかに、樹脂やセラミックのパッケージに封入され、パッケージから端子ピンが突出しているSIP型やDIP型のものや、ピンレスのチップ型のものがあり、これらのリードレス型パッケージ部品はハンダリフロー法によって基板上に実装される。
従来のリードレス型ホール素子の搭載方法を図8に示す。尚、ここではホール素子とホールICの両方をホール素子と総称することとする。1はチップ型のホール素子であり、パッケージの底面の四隅にそれぞれ電極端子2が配置されている。ホール素子1を搭載するガラスエポキシ基板3には、ホール素子1の四つの電極端子2に対応する四つのランド4が設けられており、ホール素子1の電極端子2をガラスエポキシ基板3のランド4に載せた状態でハンダリフロー装置にかけてホール素子1の電極端子2とガラスエポキシ基板3のランド4をハンダ付けする。
このとき、ハンダリフロー装置内でホール素子とガラスエポキシ基板がハンダ共晶温度以上に加熱され、ハンダSが溶融した後に放熱冷却されてホール素子と基板がハンダ付けされる。しかし、ホール素子とガラスエポキシ基板の膨張係数は異なっていて、ガラスエポキシ基板の膨張係数のほうが大きいことから、図9(a)に示すようにそれぞれ膨張した状態でハンダ付けされた後の収縮率が異なり、ホール素子1よりも大きく収縮するガラスエポキシ基板3の収縮応力により、放熱後は図9(b)に示すようにホール素子1が座屈或いは圧縮変形して固定されることなる。
これにより、ホール素子にピエゾ効果による抵抗値の増加が生じ、ブリッジ抵抗が不整合となって出力に異常をきたすことがある。また、ハンダ付け後から時間が経過するとともに、引張り応力がかかっているハンダSがクリープ変形して、図9(c)に示すようにガラスエポキシ基板3とホール素子1も徐々に原型に復帰する傾向をもち、ホール素子1に作用しているピエゾ効果が低減し、内部の抵抗値が減少して初期値に近づき、基板のバネ力がハンダの弾性応力域にまで減るとクリープは止まる。つまり、ホール素子の入力/出力特性が時間とともに変化するという不都合が生じる。
特開2001-190055号公報 特開平11-175248号公報
ハンダリフロー法によるホール素子の搭載方法は、ホール素子の変形や座屈による内部抵抗値の増加をもたらして、電磁変換性能が悪化することがある。特に、近年は環境負荷を低減するために機器の無鉛化(鉛フリー化)が要求されており、比較的共晶温度が高い鉛フリーハンダを使用する場合は、リフロー工程における温度がより高温化して、基板の熱膨張量も大きくなり、上述した問題が顕在化することが確認されている。
そこで、ホール素子を基盤へハンダ付けする場合において、ホール素子にかかる応力を低減して、内部抵抗の不整合による出力異常、及び入力/出力特性の経時変化を解消するために解決すべき技術的課題が生じてくるのであり、本発明は上記課題を解決することを目的とする。
この発明は、上記目的を達成するために提案するものであり、基板に設けた複数のランドへホール素子をハンダリフロー法によりハンダ付けするホール素子の搭載方法において、基板のホール素子搭載位置に穴を形成し、基板加熱時におけるランドピッチの変動を抑制し、ホール素子に掛かる応力を低減することを特徴とするホール素子の搭載方法を提供するものである。
また、上記基板の複数のランドで囲まれる領域の中央に穴を形成して、ホール素子を搭載するホール素子の搭載方法を提供するものである。
また、上記基板の隣り合うランドの間にそれぞれ穴を形成して、ホール素子を搭載するホール素子の搭載方法を提供するものである。
上記の構成では、ハンダリフロー工程において基板が加熱されたときに穴の部分は逃げとして働くことから、ランドのピッチ変化は低減し、熱膨張係数の小さいホール素子の端子との相対的なピッチ差も縮小することになる。又、基板自体のバネとしての定数が低下するので、ハンダ付け後に基板が収縮する際にホール素子にかかる収縮応力が低減し、ホール素子の座屈度や変形度が低減する。
この発明は、ホール素子が搭載される基板の複数のランド間に穴を設けることにより、ハンダリフロー法によるハンダ付けの際の基板膨張量を抑制し、基板とホール素子の熱膨張係数の相違によるハンダ付け後のホール素子の座屈や変形を低減した。これによりハンダ付け後のホール素子の出力異常や入力/出力特性の経時変化を低減でき、電気的性能が安定化する。
この発明は、基板のホール素子搭載位置に穴を設けて、ハンダ付けの際の加熱により基板のランドピッチが変動することを抑制することにより、ハンダ付け後の基板の収縮によりホール素子に加わる応力を可及的に軽減して、ホール素子の変形や電気特性の経時変化を防止する目的を達成した。
図1において、1はチップ型のホール素子、3はガラスエポキシ基板である。ホール素子のパッケージの底面四隅にはそれぞれ電極端子2が配置されており、ホール素子1を搭載するガラスエポキシ基板3には、ホール素子1の四つの電極端子2に対応する四つのランド4が設けられている。ホール素子1は、電極端子2をガラスエポキシ基板3のランド4に位置合わせしてガラスエポキシ基板3に載せられ、ハンダリフロー装置にかけて電極端子2とガラスエポキシ基板3のランド4をハンダ付けするのであるが、本発明の要旨は、ガラスエポキシ基板3に設けられている四つのランド4の間に穴を形成していることにあり、ここでは、四つのランド4の中央に円穴5を形成している。
つまり、ホール素子1を搭載する領域に円穴5を設けたことにより、ガラスエポキシ基板3が加熱されて膨張するときに円穴5の部分は逃げとして働き、四つのランド4のピッチ変化は穴の無い場合に比して低減する。ホール素子1のパッケージの熱膨張係数は小さいので、図2(a)に示すように、ガラスエポキシ基板3のランド4にホール素子1を載せてハンダリフロー装置にかけて加熱したときに、ホール素子1の電極端子2のピッチとガラスエポキシ基板3のランド4のピッチ差不整合は抑制される。
これにより、ハンダリフロー工程が終了して温度が低下し、図2(b)に示すようにガラスエポキシ基板3とホール素子1が収縮したときにも、ホール素子1の電極端子間ピッチとガラスエポキシ基板3の不整合は低減するので、ガラスエポキシ基板3からのホール素子1への応力は減り、ホール素子1の圧縮変形及び座屈が抑制される。
基板に設ける穴の形状は、実施例1の円穴に限らず、基板加熱時にランドピッチの膨張を軽減するという目的を達成できるものであればよく、図3のように方形の穴6を対角線方向に向けて配置してもよく、図4のように十字型の穴7であってもよい。
また、基板のホール素子搭載位置の中央に穴を配置するものに代えて、図5に示すように、隣り合うランド4の間にそれぞれ円穴8を配置してもよく、図6に示すように隣り合うランド4の間にそれぞれ長穴9を配置してもよい。
また、図1乃至図4の中央配置の構成に図5乃至図6のランド間配置の構成を加えて、図7に示すように、四つのランドの中央と、隣り合うランドの間にそれぞれ円穴5, 8や角穴を配置してもよい。また、上記実施形態では、基板としてガラスエポキシ基板を用いた例を述べたが、紙フェノール基板や鉄基板など他種の基板であっても本発明を適用でき、基板の材質は問わないことは言うまでもない。
尚、この発明は上記の実施形態に限定するものではなく、この発明の技術的範囲内において種々の改変が可能であり、この発明がそれらの改変されたものに及ぶことは当然である。
本発明のホール素子の搭載方法を示し、(a)は平面解説図、(b)は縦断面解説図である。 本発明のホール素子の搭載方法を示し、(a)はハンダリフロー法による熱膨張作用の解説図、(b)は収縮作用の解説図である。 基板の穴形状の変形例を示す平面図。 基板の穴形状の変形例を示す平面図。 基板の穴形状の変形例を示す平面図。 基板の穴形状の変形例を示す平面図。 基板の穴形状の変形例を示す平面図。 従来のホール素子の搭載方法を示し、(a)は平面解説図、(b)は縦断面解説図である。 従来のホール素子の搭載方法を示し、(a)はハンダリフロー法による熱膨張作用の解説図、(b)は収縮作用の解説図、(c)は収縮の経時変化の解説図である。
符号の説明
1 ホール素子
2 電極端子
3 ガラスエポキシ基板
4 ランド
5 円穴
6 方形の穴
7 十字型の穴
8 円穴
9 長穴

Claims (3)

  1. 基板に設けた複数のランドへホール素子をハンダリフロー法によりハンダ付けするホール素子の搭載方法において、基板のホール素子搭載位置に穴を形成し、基板加熱時におけるランドピッチの変動を抑制し、ホール素子に掛かる応力を低減することを特徴とするホール素子の搭載方法。
  2. 上記基板の複数のランドで囲まれた領域の中央に穴を形成して、ホール素子を搭載する請求項1記載のホール素子の搭載方法。
  3. 上記基板の隣り合うランドの間にそれぞれ穴を形成して、ホール素子を搭載する請求項1記載のホール素子の搭載方法。
JP2004106265A 2004-03-31 2004-03-31 ホール素子の搭載方法 Pending JP2005294469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004106265A JP2005294469A (ja) 2004-03-31 2004-03-31 ホール素子の搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004106265A JP2005294469A (ja) 2004-03-31 2004-03-31 ホール素子の搭載方法

Publications (1)

Publication Number Publication Date
JP2005294469A true JP2005294469A (ja) 2005-10-20

Family

ID=35327075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004106265A Pending JP2005294469A (ja) 2004-03-31 2004-03-31 ホール素子の搭載方法

Country Status (1)

Country Link
JP (1) JP2005294469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161477A (zh) * 2020-01-22 2021-07-23 株式会社东芝 芯片封装

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161477A (zh) * 2020-01-22 2021-07-23 株式会社东芝 芯片封装
JP2021117004A (ja) * 2020-01-22 2021-08-10 株式会社東芝 チップパッケージ
JP7596070B2 (ja) 2020-01-22 2024-12-09 株式会社東芝 チップパッケージ

Similar Documents

Publication Publication Date Title
US8599571B2 (en) Memory card
JP5417572B2 (ja) チップ抵抗器とその製造方法
KR20010098931A (ko) 범프를 사용한 반도체 디바이스, 이를 제작하는 방법, 및범프를 형성하는 방법
WO2009116517A1 (ja) 電子装置及びその製造方法
WO2019073734A1 (ja) 電子制御装置
CN101964334B (zh) 半导体封装体及半导体封装模块
JP6015242B2 (ja) 半導体装置及び回路基板
US7247945B2 (en) Semiconductor apparatus
US5849609A (en) Semiconductor package and a method of manufacturing thereof
JP2005294469A (ja) ホール素子の搭載方法
EP2278864A1 (en) Substrate, structure for mounting surface mounting component, and electronic device
KR102156148B1 (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지
US20050029658A1 (en) Circuit board and semiconductor device using the same
JP5000621B2 (ja) 半導体装置
US20100053923A1 (en) Semiconductor device and circuit board assembly
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
EP3958300B1 (en) External terminal for semiconductor module
KR101725107B1 (ko) 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조
JP2001127113A (ja) 表面実装型半導体装置の実装構造
JP2018107302A (ja) 半導体装置
US20140120661A1 (en) Flip chip packaging method
KR20080036345A (ko) 솔더 볼을 갖는 반도체 패키지
JP2021158240A (ja) 電子装置
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2003324125A (ja) 半導体装置