JP2005284430A - ハードウエアシミュレータ - Google Patents
ハードウエアシミュレータ Download PDFInfo
- Publication number
- JP2005284430A JP2005284430A JP2004094075A JP2004094075A JP2005284430A JP 2005284430 A JP2005284430 A JP 2005284430A JP 2004094075 A JP2004094075 A JP 2004094075A JP 2004094075 A JP2004094075 A JP 2004094075A JP 2005284430 A JP2005284430 A JP 2005284430A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reaction
- count
- substance
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【解決手段】 乱数発生器R1〜Rn、酵素カウンタK1〜Kn、絞り回路V1〜Vn、反応実行回路H1〜Hn及び接続切り換え回路SWは、物質間の反応に応じて物質カウンタB1〜Bmのカウント値を増減させ、接続変更制御部CCは、物質カウンタB1〜B3のうち一の物質カウンタのカウント値が下限値又は上限値となったことを修正条件として検出し、この場合に装置の動作を停止させ、下限値又は上限値となった物質カウンタのカウント値が適正な範囲になるように接続切り換え回路SWにより物質カウンタと反応実行回路との接続状態を切り替えた後、装置の動作を再開させる。
【選択図】 図1
Description
K1〜Kn 酵素カウンタ
V1〜Vn 絞り回路
H1〜Hn 反応実行回路
B1〜Bm 物質カウンタ
SW 接続切り換え回路
CC 接続変更制御部
Claims (5)
- 所定のハードウエアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウエアシミュレータであって、
シミュレーション対象物に関する値を演算する複数の演算素子と、
前記シミュレーション対象物間の反応に応じて前記演算素子の値を変化させる複数の反応回路と、
前記シミュレーション対象物間の反応に応じて前記反応回路と前記演算素子との接続を切り替える切り替え回路と、
前記演算素子の値を基に所定の修正条件を満たしているか否かを判定し、前記修正条件を満たしていると判定した場合、装置の動作を停止させて前記反応回路と前記演算素子との接続状態を変更するように前記切り替え回路を制御して前記反応回路と前記演算素子との接続状態を修正した後、装置の動作を再開させる修正手段とを備えることを特徴とするハードウエアシミュレータ。 - 前記演算素子は、第1のシミュレーション対象物に対して割り当てられ且つ前記第1のシミュレーション対象物と反応する複数の第2のシミュレーション対象物をグループ分けしたグループごとに設けられ、前記第1のシミュレーション対象物に関する値をカウントする複数のカウント回路を含み、
前記反応回路は、反応の進行状態に応じて、反応前の各シミュレーション対象物の量を表すカウント回路のカウント値を減少させるとともに、反応後の各シミュレーション対象物の量を表すカウント回路のカウント値を増加させることを特徴とする請求項1記載のハードウエアシミュレータ。 - 前記修正手段は、前記修正条件として前記複数のカウント回路のうち一のカウント回路のカウント値が所定の下限値に達したか否かを判定し、前記一のカウント回路のカウント値が下限値に達したと判定した場合、装置の動作を停止させ、前記一のカウント回路を増加させる反応回路と前記一のカウント回路との接続数が他のカウント回路を増加させる反応回路と前記他のカウント回路との接続数より増加するように前記切り替え回路を制御して前記反応回路と前記カウント回路との接続状態を修正した後、装置の動作を再開させる修正回路を含むことを特徴とする請求項2記載のハードウエアシミュレータ。
- 前記修正手段は、前記修正条件として前記複数のカウント回路のうち一のカウント回路のカウント値が所定の上限値に達したか否かを判定し、前記一のカウント回路のカウント値が上限値に達したと判定した場合、装置の動作を停止させ、前記一のカウント回路を減少させる反応回路と前記一のカウント回路との接続数が他のカウント回路を減少させる反応回路と前記他のカウント回路との接続数より増加するように前記切り替え回路を制御して前記反応回路と前記カウント回路との接続状態を修正した後、装置の動作を再開させる修正回路を含むことを特徴とする請求項2又は3記載のハードウエアシミュレータ。
- 前記修正手段は、ホストコンピュータから構成されることを特徴とする請求項1〜4のいずれかに記載のハードウエアシミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094075A JP4369783B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094075A JP4369783B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005284430A true JP2005284430A (ja) | 2005-10-13 |
JP4369783B2 JP4369783B2 (ja) | 2009-11-25 |
Family
ID=35182773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004094075A Expired - Fee Related JP4369783B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4369783B2 (ja) |
-
2004
- 2004-03-29 JP JP2004094075A patent/JP4369783B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4369783B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Garg et al. | Synchronous versus asynchronous modeling of gene regulatory networks | |
Schaffter et al. | GeneNetWeaver: in silico benchmark generation and performance profiling of network inference methods | |
Tosun et al. | A robust island parallel genetic algorithm for the quadratic assignment problem | |
Demongeot et al. | Attraction basins as gauges of robustness against boundary conditions in biological complex systems | |
Han et al. | Deadlock-free genetic scheduling for flexible manufacturing systems using Petri nets and deadlock controllers | |
CN105389772B (zh) | 基于图形处理器的数据处理方法和装置 | |
Swain et al. | Comparative study of three commonly used continuous deterministic methods for modeling gene regulation networks | |
Yang et al. | Computational optimization: An overview | |
Chatterjee et al. | POMDPs under probabilistic semantics | |
Kim et al. | Modelling and simulation of automated manufacturing systems for evaluation of complex schedules | |
Goñi-Moreno et al. | Continuous computation in engineered gene circuits | |
JP4369783B2 (ja) | ハードウエアシミュレータ | |
Qin et al. | Area and power optimization for Fixed Polarity Reed–Muller logic circuits based on Multi-strategy Multi-objective Artificial Bee Colony algorithm | |
JP4761287B2 (ja) | ハードウエアシミュレータ | |
JP4774529B2 (ja) | ハードウエアシミュレータ | |
JP4780544B2 (ja) | ハードウエアシミュレータ | |
JP4803782B2 (ja) | ハードウエアシミュレータ | |
JP2002126497A (ja) | 化学反応シミュレーション装置および化学反応シミュレーション方法 | |
JP4761286B2 (ja) | ハードウエアシミュレータ | |
JP4761285B2 (ja) | ハードウエアシミュレータ | |
Chae et al. | Backward simulation for inferring hidden biomolecular kinetic profiles | |
JP2005270909A (ja) | ハードウエアシミュレータ | |
Lin et al. | Learning-based simulated annealing algorithm for unequal area facility layout problem | |
JP2005275930A (ja) | ハードウエアシミュレータ | |
Geng et al. | Role of combinatorial complexity in genetic networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090828 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |