JP2005283830A - Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device - Google Patents

Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device Download PDF

Info

Publication number
JP2005283830A
JP2005283830A JP2004095633A JP2004095633A JP2005283830A JP 2005283830 A JP2005283830 A JP 2005283830A JP 2004095633 A JP2004095633 A JP 2004095633A JP 2004095633 A JP2004095633 A JP 2004095633A JP 2005283830 A JP2005283830 A JP 2005283830A
Authority
JP
Japan
Prior art keywords
terminal
electro
terminals
mounting structure
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004095633A
Other languages
Japanese (ja)
Inventor
Hiroyuki Onodera
広幸 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004095633A priority Critical patent/JP2005283830A/en
Publication of JP2005283830A publication Critical patent/JP2005283830A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide mounting structure capable of easily specifying a position of a terminal which outputs a signal to be a cause of a failure even without tracing wiring in the case of inspection, etc., and to provide an electrooptic device equipped with the mounting structure, electronic equipment equipped with the electrooptic device, an inspection method of the mounting structure and an inspection method of the electrooptic device. <P>SOLUTION: In the electrooptic device 1a, output pads 61 with first indexes having the first indexes 610 are arranged for every 10 pieces and output pads 62 with second indexes having the second indexes 620 are arranged for every 100 pieces on output pads 60 formed in a mounting area of a first IC4. Thus, when a position of a predetermined output pad 60 is desired to be specified, it is specified from the rear side of the substrate based on the output pads 61 and 62 with indexes. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、被実装体に対して実装体が実装された実装構造体、この実装構造体を備えた電気光学装置、この電気光学装置を備えた電子機器、実装構造体の検査方法、および電気光学装置の検査方法に関するものである。   The present invention relates to a mounting structure in which a mounting body is mounted on a mounted body, an electro-optical device including the mounting structure, an electronic apparatus including the electro-optical device, a mounting structure inspection method, and an electric The present invention relates to an inspection method for an optical device.

アクティブマトリクス型液晶装置や有機エレクトロルミネッセンス表示装置などの電気光学装置において、画像表示領域には、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。そのため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に駆動用ICがCOG(Chip On Glass)実装され、駆動用ICから出力された信号、あるいは駆動用ICから出力された信号に基づいて生成された信号がデータ線および走査線に出力される(例えば、特許文献1参照)。
特開2003−57677号公報の図4
In electro-optical devices such as active matrix liquid crystal devices and organic electroluminescence display devices, pixels are formed in the image display area at positions corresponding to intersections of a large number of data lines and a large number of scanning lines. Each pixel is driven by supplying a predetermined signal to each pixel via the line and the scanning line. Therefore, in the electro-optical device, the driving IC is mounted on the electro-optical device substrate holding the electro-optical material by COG (Chip On Glass), and the signal output from the driving IC or the driving IC is output. A signal generated based on the signal is output to the data line and the scanning line (see, for example, Patent Document 1).
FIG. 4 of Japanese Patent Laid-Open No. 2003-57677

このような構成の電気光学装置では、その製造工程などにおいて、駆動用ICから信号を出力して各画素を点灯させ、電気光学装置用基板のパッドと駆動用ICのバンプとの接続に不具合がないか検査を行う。ここで、いずれかの画素列に不具合が発生したときには、電気光学装置用基板の裏面側から、該当する画素列に接続された配線パターンを辿って、不具合の発生した画素列に信号を出力しているパッドの位置を特定し、このパッドとバンプとの実装状態を確認している。   In the electro-optical device having such a configuration, in a manufacturing process or the like, a signal is output from the driving IC to light each pixel, and there is a problem in the connection between the pad of the electro-optical device substrate and the bump of the driving IC. Check for any. Here, when a failure occurs in any of the pixel columns, the wiring pattern connected to the corresponding pixel column is traced from the back side of the electro-optical device substrate, and a signal is output to the defective pixel column. The position of the pad is identified, and the mounting state of this pad and bump is confirmed.

しかしながら、近年、画素数の増大に伴って、配線パターンおよびパッドの数が増えるとともに、それらのピッチが狭くなっている。そのため、検査の際、配線パターンを辿って不具合の発生した画素列に信号を出力しているパッドの位置を特定することが困難になりつつあるという問題点がある。   However, in recent years, with the increase in the number of pixels, the number of wiring patterns and pads has increased, and their pitch has become narrower. Therefore, there is a problem that it is becoming difficult to specify the position of the pad that outputs a signal to the defective pixel column by tracing the wiring pattern during the inspection.

以上の問題点に鑑みて、検査などの際、配線を辿らなくても不具合の原因となる信号を出力した端子の位置を容易に特定することのできる実装構造体、この実装構造体を備えた電気光学装置、この電気光学装置を備えた電子機器、実装構造体の検査方法、および電気光学装置の検査方法を提供することにある。   In view of the above problems, a mounting structure that can easily identify the position of a terminal that outputs a signal that causes a failure without tracing the wiring during inspection or the like is provided. To provide an electro-optical device, an electronic apparatus including the electro-optical device, a mounting structure inspection method, and an electro-optical device inspection method.

上記課題を解決するために、本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された被実装体と、前記第1の端子に対応して設けられた複数の第2の端子が配列された実装体とを有し、前記第1の端子と前記第2の端子とが電気的に接続された実装構造体において、前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標が付された指標付き端子が含まれていることを特徴とする。   In order to solve the above-described problem, in the present invention, a mounting body in which a plurality of wiring patterns and a plurality of first terminals connected to the plurality of wiring patterns are formed, and the first terminals are provided. A mounting structure in which a plurality of provided second terminals are arranged, and the first terminal and the second terminal are electrically connected to each other. The terminal includes an indexed terminal to which an index indicating a position in the plurality of first terminals is added.

本発明では、複数の第1の端子には、当該複数の第1の端子内における位置を示す指標が付された指標付き端子が含まれているため、実装構造体を動作させた際、当該実装構造体に不具合が発生したときには、当該不具合の原因となった可能性のある第1の端子については、配線パターンを辿って特定しなくても、指標付き端子に基づいて特定できる。従って、配線パターンや端子が増加し、かつ、それらのピッチが狭くなった場合でも、不具合の原因となった可能性のある第1の端子の位置を容易に特定でき、この第1の端子と第2の端子との接続状態を検査できる。   In the present invention, since the plurality of first terminals include an indexed terminal with an index indicating the position in the plurality of first terminals, when the mounting structure is operated, When a problem occurs in the mounting structure, the first terminal that may have caused the problem can be identified based on the indexed terminal without identifying the first terminal by tracing the wiring pattern. Therefore, even when the number of wiring patterns and terminals is increased and the pitch thereof is narrowed, the position of the first terminal that may have caused the problem can be easily identified. The connection state with the second terminal can be inspected.

本発明において、前記第1の端子は、例えば、前記配線パターンを介して信号を出力する出力端子である。電気光学装置の場合、画素数の増大に伴って、出力端子の数が増大するので、出力端子に対して本発明を適用すると効果的である。   In the present invention, the first terminal is, for example, an output terminal that outputs a signal via the wiring pattern. In the case of an electro-optical device, the number of output terminals increases as the number of pixels increases, and therefore it is effective to apply the present invention to the output terminals.

本発明において、前記被実装体は、基材が透光性を備えていることが好ましい。このように構成すると、実装体を取り外さなくても、被実装体の実装体が実装されている側とは反対側の面から実装領域を確認し、端子を特定することができる。   In the present invention, it is preferable that the substrate has translucency in the mounted body. If comprised in this way, even if it does not remove a mounting body, a mounting area | region can be confirmed from the surface on the opposite side to the side in which the mounting body of the to-be-mounted body is mounted, and a terminal can be specified.

本発明において、前記指標は、前記指標付き端子に形成された前記基材表面まで貫通する穴であることが好ましい。このように構成すると、被実装体の実装体が実装されている側とは反対側の面から指標付き端子の位置を確認できる。また、このような穴で指標を構成すれば、第1の端子をパターニングする際、同時に指標を形成することができ、かつ、益々小型化されつつある端子に対しても指標を付与することできる。   In this invention, it is preferable that the said parameter | index is a hole penetrated to the said base-material surface formed in the said terminal with a parameter | index. If comprised in this way, the position of the terminal with a parameter | index can be confirmed from the surface on the opposite side to the side in which the mounting body of a to-be-mounted body is mounted. In addition, if the index is configured with such holes, when the first terminal is patterned, the index can be formed at the same time, and the index can be given to a terminal that is becoming increasingly smaller. .

本発明において、前記指標付き端子では、前記第2の端子と平面的に重なる領域からずれた位置に前記指標が付されていることが好ましい。このように構成すると、指標付き端子に第2の端子を実装した際、指標の存在によって実装の信頼性が低下することがない。   In the present invention, it is preferable that the indicator-attached terminal is provided with the indicator at a position shifted from a region overlapping the second terminal in plan view. If comprised in this way, when the 2nd terminal is mounted in the terminal with a parameter | index, the reliability of mounting will not fall by presence of a parameter | index.

本発明において、前記指標付き端子では、前記第2の端子と平面的に重なる領域の中心位置からずれた位置に前記指標が付されていることが好ましい。このように構成すると、指標付き端子に第2の端子を実装した際、指標の存在によって実装の信頼性が低下することを抑えることができる。   In the present invention, it is preferable that the indicator-attached terminal is provided with the indicator at a position shifted from a center position of a region overlapping the second terminal in a plan view. If comprised in this way, when mounting a 2nd terminal in the terminal with a parameter | index, it can suppress that the reliability of mounting falls by presence of a parameter | index.

本発明において、前記指標付き端子は、前記複数の第1の端子の配列方向において所定の端子数毎に配置されていることが好ましい。この場合、前記指標付き端子には、少なくとも、前記複数の第1の端子の配列方向において所定の数毎に配置された第1の指標付き端子と、該第1の指標付き端子と異なる形態の指標が付され、前記複数の第1の端子の配列方向において前記第1の指標付き端子と異なる数毎に配置された第2の指標付き端子とが含まれていることが好ましい。例えば、第1の指標付き端子については10個毎に形成し、第2の指標付き端子については100個毎に形成することが好ましい。   In this invention, it is preferable that the said terminal with an index | index is arrange | positioned for every predetermined number of terminals in the arrangement direction of these 1st terminals. In this case, the indicator-equipped terminal has at least a first indicator-equipped terminal arranged at a predetermined number in the arrangement direction of the plurality of first terminals, and a form different from the first indicator-equipped terminal. It is preferable that an index is provided and second indexed terminals arranged at a different number from the first indexed terminals in the arrangement direction of the plurality of first terminals are included. For example, it is preferable that the first indexed terminals are formed every 10 and the second indexed terminals are formed every 100.

本発明において、前記被実装体は、例えば、前記第1の端子としてのパッドを備えた基板であり、前記被実装体は、前記第2の端子としてのバンプを備えたICである。   In the present invention, the mounted body is, for example, a substrate including a pad as the first terminal, and the mounted body is an IC including a bump as the second terminal.

本発明に係る実装構造体は、電気光学装置に用いることができる。この場合、前記被実装体は、電気光学装置を保持する電気光学装置用基板であり、当該電気光学用基板の画像表示領域には、多数の画素がマトリクス状に配置され、前記第1の端子は、前記配線パターンを介して当該第1の端子に電気的に接続された複数の画素に信号を供給する。   The mounting structure according to the present invention can be used for an electro-optical device. In this case, the mounted body is an electro-optical device substrate that holds the electro-optical device, and in the image display region of the electro-optical substrate, a large number of pixels are arranged in a matrix, and the first terminal Supplies a signal to a plurality of pixels electrically connected to the first terminal via the wiring pattern.

本発明に係る電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。   The electro-optical device according to the present invention is a liquid crystal device, an electroluminescence display device, or the like, and such an electro-optical device is used in an electronic apparatus such as a mobile phone or a mobile computer.

本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された透光性の基材と、複数の第2の端子が配列された実装体とを有し、前記第1の端子と前記第2の端子とが電気的に接続された実装構造体の検査方法において、前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標として前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、前記第2の端子を介して前記第1の端子に信号を供給して前記実装構造体を動作させ、当該実装構造体に不具合が発生したときには、当該不具合の原因となる信号を出力する前記第1の端子の位置を前記指標付き端子に基づいて前記基材の前記実装体が実装された側とは反対側から特定することを特徴とする。   In the present invention, a translucent substrate on which a plurality of wiring patterns and a plurality of first terminals connected to the plurality of wiring patterns are formed, and a mounting body on which a plurality of second terminals are arranged, And the plurality of first terminals have positions within the plurality of first terminals. In the mounting structure inspection method in which the first terminals and the second terminals are electrically connected to each other, As an index indicating the above, a terminal with an index in which a hole penetrating to the substrate surface is formed is included, and a signal is supplied to the first terminal via the second terminal to operate the mounting structure. When the trouble occurs in the mounting structure, the position of the first terminal that outputs a signal that causes the trouble is the side on which the mounting body of the base is mounted based on the terminal with the index It is characterized by specifying from the opposite side.

また、本発明では、複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された透光性の電気光学装置用基板と、前記電気光学装置用基板に保持された電気光学物質と、複数の第2の端子が配列された駆動用ICとを有し、前記第1の端子と前記第2の端子とが電気的に接続され、かつ、前記電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置された電気光学装置の検査方法において、前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標として、前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、前記第2の端子を介して前記第1の端子に信号を供給して前記電気光学装置を動作させ、前記複数の画素のいずれかに不具合が発生したときには、当該不具合が発生した画素に信号を出力する前記第1の端子の位置を前記指標付き端子に基づいて前記基材の前記駆動用ICが実装された側とは反対側から特定することを特徴とする。   According to the present invention, a translucent electro-optical device substrate on which a plurality of wiring patterns and a plurality of first terminals connected to the plurality of wiring patterns are formed, and the electro-optical device substrate are held. The electro-optic material, and a driving IC in which a plurality of second terminals are arranged, the first terminal and the second terminal are electrically connected, and the electro-optic substrate In the image display area, in the inspection method of the electro-optical device in which a plurality of pixels are arranged in a matrix, the plurality of first terminals are used as indices indicating positions in the plurality of first terminals, An indexed terminal having a hole penetrating to the surface of the base material is included, a signal is supplied to the first terminal via the second terminal to operate the electro-optical device, and the plurality When a malfunction occurs in any of the pixels Specifying the position of the first terminal that outputs a signal to the pixel in which the defect has occurred from the side opposite to the side on which the driving IC is mounted based on the terminal with the index. Features.

以下、図面を参照して本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(電気光学装置の全体構成)
図1は、電気光学装置の電気的構成を示すブロック図である。図2(A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図3は、図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図である。
(Overall configuration of electro-optical device)
FIG. 1 is a block diagram illustrating an electrical configuration of the electro-optical device. 2A and 2B are a schematic perspective view of the electro-optical device to which the present invention is applied as seen from the element substrate side, and a schematic perspective view of the electro-optical device as seen from the counter substrate side. FIG. 3 is a cross-sectional view of the electro-optical device shown in FIG. 2 cut in the Y direction at a portion passing through the pixel electrode.

図1に示す電気光学装置1aは、画素スイッチング素子としてTFD(Thin Film Diode/薄膜ダイオード素子)を用いたアクティブマトリクス型液晶装置であり、交差する2方向をX方向およびY方向としたとき、複数の走査線51aがX方向(行方向)に延び、複数のデータ線52aがY方向(列方向)に延びている。電気光学装置1aの画像表示領域2には、走査線51aとデータ線52aとの各交差点に対応する各位置には画素53aが形成され、多数の画素53aがマトリクス状に配列されている。これらの画素53aでは、液晶層54aと、画素スイッチング用のTFD素子56aとが直列に接続されている。各走査線51aは走査線駆動回路57aによって駆動され、各データ線52aはデータ線駆動回路58aによって駆動される。   The electro-optical device 1a shown in FIG. 1 is an active matrix type liquid crystal device using TFD (Thin Film Diode / Thin Film Diode Element) as a pixel switching element. Scanning lines 51a extend in the X direction (row direction), and a plurality of data lines 52a extend in the Y direction (column direction). In the image display area 2 of the electro-optical device 1a, pixels 53a are formed at positions corresponding to the intersections of the scanning lines 51a and the data lines 52a, and a large number of pixels 53a are arranged in a matrix. In these pixels 53a, a liquid crystal layer 54a and a TFD element 56a for pixel switching are connected in series. Each scanning line 51a is driven by a scanning line driving circuit 57a, and each data line 52a is driven by a data line driving circuit 58a.

このような電気光学装置1aを構成するにあたっては、図2(A)、(B)および図3に示すように、素子基板10(電気光学装置用基板/被実装体)と対向基板20とをシール材30によって貼り合わせるとともに、両基板とシール材30とによって囲まれた領域内に電気光学物質としての液晶19を封入する。シール材30は、対向基板20の縁辺に沿って略長方形の枠状に形成されるが、液晶19を封入するために一部が開口している。このため、液晶19の封入後にその開口部分が封止材31によって封止される。   In constructing such an electro-optical device 1a, as shown in FIGS. 2A, 2B, and 3, the element substrate 10 (electro-optical device substrate / mounted body) and the counter substrate 20 are assembled. The liquid crystal 19 as an electro-optical material is sealed in a region surrounded by both substrates and the sealing material 30 while being bonded together by the sealing material 30. The sealing material 30 is formed in a substantially rectangular frame shape along the edge of the counter substrate 20, but a part thereof is opened to enclose the liquid crystal 19. For this reason, after the liquid crystal 19 is sealed, the opening is sealed with the sealing material 31.

素子基板10および対向基板20の基材10a、20aはいずれも、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板10の内側(液晶19の側)表面には、上述した複数のデータ線52a、画素スイッチング用のTFD素子(図示せず)、画素電極34a、および配向膜(図示せず)などが形成される。一方、対向基板20の内側の面上には複数の走査線51aが形成され、走査線51aの表面側に配向膜(図示せず)が形成されている。   The base materials 10a and 20a of the element substrate 10 and the counter substrate 20 are both plate members having light transmissivity such as glass, quartz, and plastic. A plurality of data lines 52a, a pixel switching TFD element (not shown), a pixel electrode 34a, an alignment film (not shown), and the like are formed on the inner surface (the liquid crystal 19 side) surface of the element substrate 10. Is done. On the other hand, a plurality of scanning lines 51a are formed on the inner surface of the counter substrate 20, and an alignment film (not shown) is formed on the surface side of the scanning lines 51a.

なお、実際には、素子基板10および対向基板20の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板20に対して、画素電極34aと対向する領域に、R(レッド)、G(グリーン)、B(ブルー)のカラーフィルタ(図示せず)が所定の配列で形成され、画素電極34aに対向しない領域にはブラックマトリクス(図示せず)が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線51aが形成されるが、本発明とは直接の関係がないため、それらの図示および説明を省略する。   In practice, a polarizing plate for polarizing incident light, a phase difference plate for compensating interference colors, and the like are appropriately attached to the outer surfaces of the element substrate 10 and the counter substrate 20. When performing color display, R (red), G (green), and B (blue) color filters (not shown) are provided in a region facing the pixel electrode 34a with respect to the counter substrate 20. A black matrix (not shown) is formed in a region which is formed in the arrangement and does not face the pixel electrode 34a. Further, the surface on which the color filter and the black matrix are formed is coated with a planarization layer for planarization and protection, and the scanning line 51a is formed on the surface of the planarization layer. Therefore, illustration and description thereof are omitted.

(TFD素子の構成)
図4は、図2に示す電気光学装置において画素スイッチング素子として用いたTFD素子の説明図である。
(Configuration of TFD element)
FIG. 4 is an explanatory diagram of a TFD element used as a pixel switching element in the electro-optical device shown in FIG.

図4において、素子基板10は、基材10aの表面に下地層14が形成され、TFD素子56aは、この下地層14の上に形成された第1TFD素子33aおよび第2TFD素子33bからなる2つのTFD素子要素によって、いわゆるBack−to−Back構造として構成されている。このため、TFD素子56aは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層14は、例えば、厚さが50〜200nm程度の酸化タンタル(Ta)によって構成され、TFD素子56aの密着性を向上させ、さらに素子基板10からの不純物の拡散を防止するために設けられている。第1TFD素子33aおよび第2TFD素子33bは、第1金属層32aと、この第1金属層32aの表面に形成された絶縁層32bと、絶縁層32bの表面に互いに離間して形成された第2金属層32c、32dとによって構成されている。 In FIG. 4, the element substrate 10 has a base layer 14 formed on the surface of a base material 10a, and the TFD element 56a has two first TFD elements 33a and second TFD elements 33b formed on the base layer 14. A so-called back-to-back structure is constituted by TFD element elements. Therefore, in the TFD element 56a, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions. The underlayer 14 is made of, for example, tantalum oxide (Ta 2 O 5 ) having a thickness of about 50 to 200 nm to improve the adhesion of the TFD element 56 a and prevent diffusion of impurities from the element substrate 10. Is provided. The first TFD element 33a and the second TFD element 33b include a first metal layer 32a, an insulating layer 32b formed on the surface of the first metal layer 32a, and a second metal layer formed on the surface of the insulating layer 32b so as to be separated from each other. It is comprised by the metal layers 32c and 32d.

本形態において、第1金属層32aは、例えば、厚さが100〜500nm程度タンタル単体膜、タンタル合金膜等によって形成され、絶縁層32cは、例えば、陽極酸化法や熱酸化法によって第1金属層32aの表面を酸化することによって形成された厚さが10〜35nmの酸化タンタル(Ta)である。第2金属層32c、32dは、例えばクロム(Cr)等といった金属膜によって50〜300nm程度の厚さに形成されている。第2金属層32cの側は、そのままデータ線52aの一部を構成しており、他方の第2金属層32dは、ITO(Indium Tin Oxide)等といった透明導電材からなる画素電極34aに接続されている。 In this embodiment, the first metal layer 32a is formed of, for example, a tantalum single film, a tantalum alloy film or the like having a thickness of about 100 to 500 nm, and the insulating layer 32c is formed of the first metal by, for example, an anodic oxidation method or thermal oxidation method. It is tantalum oxide (Ta 2 O 5 ) having a thickness of 10 to 35 nm formed by oxidizing the surface of the layer 32a. The second metal layers 32c and 32d are formed to a thickness of about 50 to 300 nm by a metal film such as chromium (Cr). The second metal layer 32c directly forms part of the data line 52a, and the other second metal layer 32d is connected to a pixel electrode 34a made of a transparent conductive material such as ITO (Indium Tin Oxide). ing.

再び図2において、電気光学装置1aでは、素子基板10と対向基板20とをシール材30によって貼り合わせた状態で、素子基板10は、シール材30の外周縁から一方の側に張り出した張り出し領域10aを有しており、この張り出し領域10aには、データ線52aと一体の配線パターン8、および基板間導通を介して走査線51aに電気的に接続する配線パターン8が延びている。基板間導通を行うにあたっては、シール材30として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。ここで、導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板10および対向基板20の各々に形成された配線パターン同士を導通させる機能を備えている。このため、本形態では、データ線52aに対して画像信号を出力する第1のIC4(フェイスダウンボンディングタイプのICチップ/実装体)、および走査線51aに走査信号を出力する2つの第2のIC5(フェイスダウンボンディングタイプのICチップ/実装体)が素子基板10の張り出し領域10aに対してCOG実装され、対向基板20の側にはICが実装されていない。   In FIG. 2 again, in the electro-optical device 1a, the element substrate 10 is projected from the outer peripheral edge of the sealing material 30 to one side in a state where the element substrate 10 and the counter substrate 20 are bonded together by the sealing material 30. A wiring pattern 8 that is integral with the data line 52a and a wiring pattern 8 that is electrically connected to the scanning line 51a through the inter-substrate conduction extend in the projecting region 10a. In conducting conduction between the substrates, a resin in which a large number of conductive particles having conductivity are dispersed is used as the sealing material 30. Here, the conductive particles are, for example, plastic particles plated with metal or conductive resin particles, and a function of electrically connecting the wiring patterns formed on each of the element substrate 10 and the counter substrate 20. It has. For this reason, in this embodiment, the first IC 4 (face-down bonding type IC chip / mounting body) that outputs an image signal to the data line 52a and the two second ICs that output the scanning signal to the scanning line 51a. IC 5 (face-down bonding type IC chip / mounting body) is COG mounted on the overhanging region 10 a of the element substrate 10, and no IC is mounted on the counter substrate 20 side.

(実装構造の説明)
図5(A)、(B)は、本発明に係る電気光学装置の素子基板に形成した第1のIC実装領域の一部を模式的に示す説明図、およびICのバンプの一部を模式的に示す説明図である。図6は、図5(A)に示すパッドに対して、図5(B)に示すバンプを平面的に重ねた状態を模式的に示す説明図である。
(Explanation of mounting structure)
5A and 5B are explanatory views schematically showing a part of the first IC mounting region formed on the element substrate of the electro-optical device according to the present invention, and schematically showing a part of the bumps of the IC. FIG. FIG. 6 is an explanatory diagram schematically showing a state in which the bumps shown in FIG. 5B are overlapped in a plane with the pads shown in FIG.

本形態の電気光学装置1aでは、図2(A)、(B)に示すように、第1のIC実装領域6には、基板縁11に沿う方向における中央領域に、データ線駆動回路を内蔵の第1のIC4がCOG実装される第1のIC実装領域6が形成され、第1のIC実装領域6の両側には、走査線駆動回路を内蔵の第2のIC5がCOG実装される第2のIC実装領域50が形成されている。また、素子基板10の張り出し領域10aにおいて、IC実装領域6、50よりもさらに基板縁11の側には、基板縁11に沿って、可撓性基板7が接続される基板接続領域70が形成されている。   In the electro-optical device 1a of the present embodiment, as shown in FIGS. 2A and 2B, the first IC mounting area 6 has a data line driving circuit built in the central area in the direction along the substrate edge 11. The first IC mounting area 6 in which the first IC 4 is COG mounted is formed, and on both sides of the first IC mounting area 6, the second IC 5 incorporating the scanning line driving circuit is COG mounted. Two IC mounting regions 50 are formed. Further, in the protruding region 10 a of the element substrate 10, a substrate connection region 70 to which the flexible substrate 7 is connected is formed along the substrate edge 11 further on the substrate edge 11 side than the IC mounting regions 6 and 50. Has been.

本形態では、第1のIC実装領域6と第2のIC実装領域50は、基本的には同様な構成を採用することができるので、図5および図6を参照して、第1のIC実装領域6への第1のIC4の実装構造を中心に説明し、第2のIC実装領域50については説明を省略する。また、本形態では、第1のIC実装領域6の出力パッドに本発明を適用したので、図5および図6を参照して出力パッド側の構成を説明し、入力パッド側の説明を省略する。   In the present embodiment, the first IC mounting area 6 and the second IC mounting area 50 can basically adopt the same configuration. Therefore, referring to FIG. 5 and FIG. The description will focus on the mounting structure of the first IC 4 in the mounting area 6, and the description of the second IC mounting area 50 will be omitted. Further, in the present embodiment, since the present invention is applied to the output pad in the first IC mounting region 6, the configuration on the output pad side will be described with reference to FIGS. 5 and 6, and the description on the input pad side will be omitted. .

図5(A)、(B)に示すように、本形態の電気光学装置1aの第1のIC実装領域6には、第1のIC4の出力バンプ40が異方性導電材(異方性導電材含有フィルムあるいは異方性導電材含有ペースト)などにより接続される多数の出力パッド60が基板縁と平行に配列されている。出力パッド60は、配線パターン8の一部から構成されている。   As shown in FIGS. 5A and 5B, in the first IC mounting region 6 of the electro-optical device 1a of this embodiment, the output bumps 40 of the first IC 4 are anisotropic conductive materials (anisotropic). A large number of output pads 60 connected by a conductive material-containing film or an anisotropic conductive material-containing paste) are arranged in parallel with the substrate edge. The output pad 60 is composed of a part of the wiring pattern 8.

出力パッド60は、Y方向のうち、配線パターン8が延びている側でX方向に配列された第1のパッド群68と、第1のパッド群68に対して、配線パターン8が延びている側と反対側でX方向に配列された第2のパッド群69とから構成され、第1のパッド群68に属する出力パッド60と、第2のパッド群69に属する出力パッド60は、Y方向で重なる位置に整列している。出力パッド60のうち、第1のパッド群68に属する出力パッド60に接続する配線パターン8は、そのまま画像表示領域に向けて延びてデータ線52aに接続している。これに対して、第2のパッド群69に属する出力パッド60に接続する配線パターン8は、第1のパッド群68に属するパッド60の間に向けて斜めに延び、これらのパッド60の間を通って、画像表示領域に向けて延びてデータ線52aに接続している。なお、第1のパッド群68に属する出力パッド60の間には、配線パターン8が1本ずつ通っており、配線パターン8の斜め部分は、いずれも同一方向に傾いている。   In the output pad 60, the wiring pattern 8 extends with respect to the first pad group 68 arranged in the X direction on the side where the wiring pattern 8 extends in the Y direction, and the first pad group 68. The output pad 60 belonging to the first pad group 68 and the output pad 60 belonging to the second pad group 69 are composed of the second pad group 69 arranged in the X direction on the opposite side. Are aligned at overlapping positions. Of the output pads 60, the wiring pattern 8 connected to the output pads 60 belonging to the first pad group 68 extends as it is toward the image display area and is connected to the data line 52a. On the other hand, the wiring pattern 8 connected to the output pad 60 belonging to the second pad group 69 extends obliquely between the pads 60 belonging to the first pad group 68, and between these pads 60. It extends to the image display area and is connected to the data line 52a. Note that one wiring pattern 8 passes between the output pads 60 belonging to the first pad group 68, and the oblique portions of the wiring pattern 8 are all inclined in the same direction.

第1のパッド群68に属する出力パッド60には、配線パターンが延びている側とは反対側に向けて延びた延設部分630が形成され、この延設部分630は、第2のパッド群68に属するパッド60の間に向けて斜めに延びた後、これらのパッド60の間を通って直線的に延びている。これに対して、第2のパッド群69に属する出力パッド60にも、配線パターン8が延びてくる側とは反対側に向けて延びた延設部分640が形成され、この延設部分640は、そのまま延設部分630と平行に延びている。   The output pad 60 belonging to the first pad group 68 is formed with an extended portion 630 extending toward the side opposite to the side on which the wiring pattern extends, and the extended portion 630 is formed in the second pad group. After extending obliquely between the pads 60 belonging to 68, it extends linearly through the pads 60. In contrast to this, the output pad 60 belonging to the second pad group 69 is also provided with an extended portion 640 extending toward the side opposite to the side on which the wiring pattern 8 extends. As it is, it extends in parallel with the extended portion 630.

このような出力パッド60の配置に対応して、第1のIC4の実装面40には、X方向に配列して第1のパッド群68に属する出力パッド60に実装される第1のバンプ群48と、この第1のバンプ群48に対してY方向で隣接する位置でX方向に配列して第2のパッド群69に属する出力パッド60に実装される第2のバンプ群49とが形成され、第1のバンプ群48に属する出力バンプ40と、第2のバンプ群49に属する出力バンプ40は、Y方向で重なる位置に整列している。   Corresponding to the arrangement of the output pads 60, the first bump group mounted on the output pads 60 belonging to the first pad group 68 arranged in the X direction on the mounting surface 40 of the first IC 4. 48 and a second bump group 49 mounted on the output pad 60 belonging to the second pad group 69 by being arranged in the X direction at a position adjacent to the first bump group 48 in the Y direction. Thus, the output bumps 40 belonging to the first bump group 48 and the output bumps 40 belonging to the second bump group 49 are aligned at positions overlapping in the Y direction.

このように構成した電気光学装置1aにおいて、本形態では、第1のパッド群68に属する出力パッド60のうち、1番目、6番目、11番目・・に位置する出力パッド60、すなわち、第1のパッド群68および第2のパッド群69も含めて数えると、1番目、11番目、21番目・・に位置する出力パッド60には、配線パターン8が延びている側の端部に出力パッド60を構成する金属層などを貫通して基材10a表面まで届く1つの小さな穴からなる第1の指標610が付され、このような第1の指標610が付された出力パッド60は、第1の指標付きパッド61として構成されている。   In the electro-optical device 1a configured as described above, in this embodiment, the output pads 60 located in the first, sixth, eleventh,... Among the output pads 60 belonging to the first pad group 68, that is, the first. When including the pad group 68 and the second pad group 69, the output pad 60 located at the first, eleventh, twenty-first,... Has an output pad at the end on the side where the wiring pattern 8 extends. The first index 610 is formed of one small hole that reaches the surface of the base material 10a through the metal layer and the like constituting the output pad 60. The output pad 60 to which the first index 610 is attached is 1 as a pad 61 with an index.

また、第1のパッド群68に属する出力パッド60のうち、51番目、101番目・・に位置する出力パッド60、すなわち、第1のパッド群68および第2のパッド群69も含めて数えると、101番目、201番目・・に位置する出力パッド60には、配線パターン8が延びている側の端部に出力パッド60を構成する金属層などを貫通して基材10a表面まで届く2つの小さな穴からなる第2の指標620が付され、このような第2の指標620が付された出力パッド60は、第2の指標付きパッド62として構成されている。   Further, among the output pads 60 belonging to the first pad group 68, the output pads 60 located at the 51st, 101st,..., That is, the first pad group 68 and the second pad group 69 are counted. The two output pads 60 located at the 101st, 201st,... Reach the surface of the substrate 10a through the metal layer constituting the output pad 60 at the end where the wiring pattern 8 extends. A second indicator 620 made of a small hole is attached, and the output pad 60 attached with such a second indicator 620 is configured as a second indicator-attached pad 62.

ここで、出力パッド60は、図6に示すように、IC4の出力バンプ40よりも大きく、第1の指標610および第2の指標620はいずれも、第1の指標付き出力パッド61および第2の指標付き出力パッド62のうち、バンプ40と平面的に重なる領域からずれた位置にある。また、いずれの出力パッド60も幅寸法が例えば10μmであるのに対して、第1の指標610および第2の指標620はいずれも、例えば直径3μmの穴から構成されているため、第1の指標付き出力パッド61および第2の指標付き出力パッド62では、指標610、620が付された部分でも、少なくとも6μm以上の端子部分が残っている。   Here, as shown in FIG. 6, the output pad 60 is larger than the output bump 40 of the IC 4, and the first index 610 and the second index 620 are both the first indexed output pad 61 and the second index pad 620. In the output pad 62 with the index, the position is shifted from the region overlapping the bump 40 in a plane. In addition, the width dimension of any output pad 60 is, for example, 10 μm, whereas the first index 610 and the second index 620 are each configured by a hole having a diameter of 3 μm, for example. In the output pad 61 with the index and the output pad 62 with the second index, the terminal portions of at least 6 μm or more remain even in the portions where the indexes 610 and 620 are attached.

(電気光学装置の検査方法、および本形態の効果)
このような電気光学装置1aの検査工程では、IC4、5や可撓性基板7を実装する前の状態で延設部分630、640に検査端子を当てて配線パターン8に信号を出力し、各画素を点灯させて、配線パターン8の短絡や断線などの有無を検査する。
(Inspection method of electro-optical device and effect of this embodiment)
In such an inspection process of the electro-optical device 1a, a test terminal is applied to the extending portions 630 and 640 before the ICs 4 and 5 and the flexible substrate 7 are mounted, and a signal is output to the wiring pattern 8. The pixel is turned on, and the presence or absence of a short circuit or disconnection of the wiring pattern 8 is inspected.

また、電気光学装置1aの検査工程では、図2(A)、(B)に示すように、IC4、5や可撓性基板7を実装した後、可撓性基板7を介して信号や電源電位などを供給し、第1のIC4の出力バンプ40から画像信号を出力させ、第2のIC5からは走査信号が出力させる。その結果、画像信号は、出力パッド60および配線パターン8を介してデータ線52aに出力され、走査信号は、配線パターン8および基板間導通部分を介して走査線51aに出力され、電気光学装置1aにおいて所定の検査画像が表示される。   In the inspection process of the electro-optical device 1a, as shown in FIGS. 2A and 2B, after the ICs 4 and 5 and the flexible substrate 7 are mounted, signals and power are supplied via the flexible substrate 7. A potential or the like is supplied, an image signal is output from the output bump 40 of the first IC 4, and a scanning signal is output from the second IC 5. As a result, the image signal is output to the data line 52a via the output pad 60 and the wiring pattern 8, and the scanning signal is output to the scanning line 51a via the wiring pattern 8 and the inter-substrate conduction portion, and the electro-optical device 1a. A predetermined inspection image is displayed.

このようなIC4、5や可撓性基板7を実装した後の検査工程において、検査画像に例えば線欠陥が発生した場合、その画素列に信号を出力した出力パッド60の位置を特定し、この出力パッド60とバンプ40との実装状態を確認する必要がある。ここで、素子基板10には、配線パターン8の途中位置には、画素のアドレスが印されているが、出力パッド60には、スペース的な制約があって、画素のアドレスが記されていない。   In the inspection process after mounting the ICs 4 and 5 and the flexible substrate 7, for example, when a line defect occurs in the inspection image, the position of the output pad 60 that outputs a signal to the pixel column is specified, and this It is necessary to confirm the mounting state of the output pad 60 and the bump 40. Here, in the element substrate 10, pixel addresses are marked in the middle of the wiring pattern 8, but the output pads 60 are not marked with pixel addresses due to space limitations. .

しかるに本形態の電気光学装置1aでは、素子基板10の基材10aが透光性を備え、かつ、出力パッド60には、10個毎に第1の指標付き出力パッド61が配置され、100個毎に第2の指標付き出力パッド62が含まれている。従って、素子基板10にIC4が実装された状態であっても、線欠陥が発生した画素列のアドレスが分かれば、それに対応する出力パッド60の位置は、第1の指標付き出力パッド61および第2の指標付き出力パッド62に基づいて素子基板10の裏面側(IC4が実装されている側とは反対側の面)から容易に特定することができる。それ故、配線パターン8や出力パッド60が増加し、かつ、それらのピッチが増大した場合でも、不具合バンプの原因となった可能性のある出力パッド60の位置を容易に特定でき、出力パッド60とバンプ40との接続状態を容易に分析できるので、その結果を効率よくフィードバックすることができる。   However, in the electro-optical device 1a of the present embodiment, the base material 10a of the element substrate 10 has translucency, and the output pads 60 are provided with the first output pads 61 with the first index every ten, and 100 A second indexed output pad 62 is included for each. Therefore, even when the IC 4 is mounted on the element substrate 10, if the address of the pixel column in which the line defect has occurred is known, the position of the output pad 60 corresponding to the address of the first indexed output pad 61 and the first output pad 61 It can be easily specified from the back side of the element substrate 10 (the side opposite to the side on which the IC 4 is mounted) on the basis of the output pad 62 with 2 indices. Therefore, even when the wiring patterns 8 and the output pads 60 are increased and the pitches thereof are increased, the positions of the output pads 60 that may have caused the defective bumps can be easily identified. And the bump 40 can be easily analyzed, and the result can be fed back efficiently.

ここで、パッドの特定にあたっては、カメラなどを用いて目視で特定する方法の他、判定装置を用いてパッドを自動的に特定してもよい。   Here, in specifying the pad, the pad may be automatically specified using a determination device, in addition to the method of visually identifying using a camera or the like.

また、IC4、5や可撓性基板7を実装する前の状態で延設部分630、640に検査端子を当てて行う検査工程においても、特定の出力パッド60の位置を特定する必要がある場合には、第1の指標付き出力パッド61および第2の指標付き出力パッド62を利用してもよい。   Further, in the inspection process performed by applying the inspection terminals to the extending portions 630 and 640 in a state before the ICs 4 and 5 and the flexible substrate 7 are mounted, the position of the specific output pad 60 needs to be specified. In this case, the first indexed output pad 61 and the second indexed output pad 62 may be used.

また、本形態では、出力パッド60に小さな穴をあけてそれを指標610、620としているため、パッド60をパターニング形成する際、指標610、620も同時に形成することができる。また、小さな穴からなる指標610、620であれば、小型化されつつある出力パッド60に対しても付与することできる。しかも、IC4の実装に異方性導電材を用いた場合、導電粒子が指標610、620に溜まった場合でも、出力パッド60に形成した穴であれば、出力パッド60の側端面に形成した切欠きなどと違って、溜まった導電粒子が隣接する出力パッド60同士を短絡させるおそれもない。   In this embodiment, since a small hole is made in the output pad 60 and used as the indicators 610 and 620, the indicators 610 and 620 can be formed simultaneously when the pad 60 is patterned. In addition, the indicators 610 and 620 made of small holes can be applied to the output pad 60 that is being miniaturized. In addition, when an anisotropic conductive material is used for mounting the IC 4, even if the conductive particles accumulate on the indicators 610 and 620, if the hole is formed in the output pad 60, the cut formed on the side end surface of the output pad 60 is used. Unlike the notch, there is no possibility that the accumulated conductive particles short-circuit the adjacent output pads 60.

また、指標付き出力パッド61、62では、指標610、620が付された部分に6μm以上の端子部分が残っているため、出力パッド60において、配線パターン8が延びている側とは反対側に出力バンプ40が実装された場合でも、出力パッド60での抵抗の増大などといった不具合が発生しない。   Further, in the output pads 61 and 62 with indicators, since the terminal portions of 6 μm or more remain in the portions to which the indicators 610 and 620 are attached, the output pad 60 is on the side opposite to the side on which the wiring pattern 8 extends. Even when the output bumps 40 are mounted, problems such as an increase in resistance at the output pad 60 do not occur.

しかも、本形態では、指標付き出力パッド61、62では、出力バンプ40と平面的に重なる領域からずれた位置に指標610、620が付されている。従って、指標付き出力パッド61、62に出力バンプ40を実装した際、十分な対向面積を確保できるので、実装の信頼性が低下することがない。   In addition, in this embodiment, the indexed output pads 61 and 62 are provided with the indices 610 and 620 at positions shifted from the area overlapping the output bump 40 in plan view. Therefore, when the output bumps 40 are mounted on the indexed output pads 61 and 62, a sufficient facing area can be secured, so that the mounting reliability is not lowered.

また、出力パッド60のうち、出力バンプ40と平面的に重なる領域からずれた位置に指標610、620を付しておけば、例えば、図7(A)に示すように、IC4の実装位置が多少ずれた場合でも、指標付き出力パッド61、62では、出力バンプ40と平面的に重なる領域の中心からずれた位置に指標610、620が位置していることになるので、実装の信頼性の低下を抑えることができる。   In addition, if the indicators 610 and 620 are attached to the positions of the output pad 60 that are shifted from the region overlapping the output bump 40 in a plan view, for example, as shown in FIG. Even if there is a slight deviation, the indicators 610 and 620 are located at positions shifted from the center of the area overlapping the output bump 40 in the output pads 61 and 62 with the indicators, so that the mounting reliability is improved. The decrease can be suppressed.

さらに、本形態では、第1のIC4の実装面40では、X方向に配列された2つのバンプ群48、49がY方向で隣接する領域に配置され、かつ、第1のバンプ群48に属する出力バンプ40と、第2のバンプ群49に属する出力バンプ40は、Y方向で重なる位置に整列している。また、素子基板10の第1のIC4に対するIC実装領域6では、X方向に配列された2つのパッド群68、69がY方向で隣接する領域に配置され、かつ、第1のパッド群68に属するパッド60と、第2のパッド群69に属するパッド60は、Y方向で重なる位置に整列している。このため、本形態では、パッド60を2列に配置した分、所定領域内に出力パッド60、および出力バンプ40を配置する数を増大させることができ、このように密に出力パッド60を配置した場合でも、本形態では、第1の指標付き出力パッド61および第2の指標付き出力パッド62に基づいて、特定の出力パッド60の位置を素子基板10の裏面側から容易に特定することができる。   Furthermore, in the present embodiment, on the mounting surface 40 of the first IC 4, two bump groups 48 and 49 arranged in the X direction are arranged in adjacent areas in the Y direction and belong to the first bump group 48. The output bumps 40 and the output bumps 40 belonging to the second bump group 49 are aligned at positions overlapping in the Y direction. Further, in the IC mounting region 6 for the first IC 4 of the element substrate 10, two pad groups 68 and 69 arranged in the X direction are arranged in adjacent regions in the Y direction, and the first pad group 68 has The pads 60 belonging to the pads 60 belonging to the second pad group 69 are aligned at positions overlapping in the Y direction. For this reason, in this embodiment, the number of output pads 60 and output bumps 40 arranged in a predetermined area can be increased by the amount of pads 60 arranged in two rows, and the output pads 60 are arranged densely in this way. Even in this case, in the present embodiment, the position of the specific output pad 60 can be easily specified from the back side of the element substrate 10 based on the first output pad 61 with the index and the second output pad 62 with the index. it can.

また、第1のパッド群68に属するパッド60と、第2のパッド群69に属するパッド60は、Y方向で重なる位置に整列しているため、異方性導電材を用いて第1のIC4を実装する際、余計な樹脂分などがY方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、第1のIC4を高い信頼性をもって実装することができる。   In addition, since the pads 60 belonging to the first pad group 68 and the pads 60 belonging to the second pad group 69 are aligned at positions overlapping in the Y direction, the first IC 4 is formed using an anisotropic conductive material. When mounting, excess resin or the like smoothly flows out in the Y direction, so that unnecessary anisotropic conductive particles do not accumulate locally. Therefore, the first IC 4 can be mounted with high reliability.

[その他の実施の形態]
上記形態では、出力バンプ40と平面的に重なる領域からずれた位置に指標610、620を付しておき、図7(A)に示すように、IC4の実装位置が多少ずれた場合に、出力バンプ40と平面的に重なる領域の中心からずれた位置に指標610、620が位置する構成であったが、設計段階において、図7(A)に示すように、出力バンプ40と平面的に重なる領域に指標610、620が位置し、かつ、出力バンプ40と平面的に重なる領域の中心からずれた位置に指標610、620が位置する構成であってもよい。このような場合には、図7(B)に示すように、出力バンプ40と平面的に重なる領域の中心に指標610、620が位置する場合よりも確実な実装を行うことができる。
[Other embodiments]
In the above embodiment, the indicators 610 and 620 are attached to the positions deviated from the area overlapping the output bump 40 in a plane, and when the mounting position of the IC 4 is slightly deviated as shown in FIG. Although the indicators 610 and 620 are positioned at positions shifted from the center of the region overlapping the bump 40 in a plan view, it overlaps the output bump 40 in a plan view as shown in FIG. A configuration in which the indicators 610 and 620 are located in the region and the indicators 610 and 620 are located at positions shifted from the center of the region overlapping the output bump 40 in plan view may be possible. In such a case, as shown in FIG. 7B, the mounting can be performed more reliably than the case where the indicators 610 and 620 are located at the center of the area overlapping the output bump 40 in a plan view.

また、指標付き出力パッド61、62において、指標610、620が付された部分に6μm以上の端子部分が残っていれば、図7(B)に示すように、出力バンプ40と平面的に重なる領域の中心に指標610、620が位置する場合でも確実な電気的な接続を図ることができる。   In addition, in the output pads 61 and 62 with the index, if a terminal portion of 6 μm or more remains in the portion to which the indices 610 and 620 are attached, as shown in FIG. Even when the indicators 610 and 620 are located at the center of the region, reliable electrical connection can be achieved.

また、上記形態では、出力パッド60に丸穴からなる指標610、620を付したが、その形状については多角形などであってもよい。さらに、出力パッド60に数字を刻印して指標610、620としてもよい。但し、穴からなる指標610、620であれば、数字を刻印する場合と比較して、小さな出力パッド60にも付与できるという利点がある。   Moreover, in the said form, although the parameter | indexes 610 and 620 which consist of a round hole were attached | subjected to the output pad 60, about the shape, a polygon etc. may be sufficient. Furthermore, numbers may be engraved on the output pad 60 to provide the indicators 610 and 620. However, the indicators 610 and 620 made of holes have an advantage that they can be applied to a small output pad 60 as compared with the case of engraving numbers.

さらに、上記形態では、出力パッド60に丸穴からなる指標610、620を付したが、図7(C)に示すように、出力パッド60の端縁に形成した切欠き630を指標として用いてもよい。   Further, in the above embodiment, the indicators 610 and 620 made of round holes are attached to the output pad 60. However, as shown in FIG. 7C, the notch 630 formed at the edge of the output pad 60 is used as an indicator. Also good.

また、上記形態では、第1の指標610と第2の指標620として穴の数により形態を相違させたが、数に限らず、指標の形状や位置によって、第1の指標610と第2の指標620の形態を相違させてもよい。   Moreover, in the said form, although the form was made to differ by the number of holes as the 1st parameter | index 610 and the 2nd parameter | index 620, the 1st parameter | index 610 and the 2nd parameter | index are not restricted according to the number and the shape and position of an index | index. The form of the index 620 may be different.

また、上記形態は、IC4、5の出力側に本発明を適用したが、入力側にも本発明を適用してもよい。   Moreover, although the said form applied this invention to the output side of IC4, 5, you may apply this invention also to the input side.

また、上記形態では、基材を透光性を備えたものとし、指標を基材表面まで貫通するものとして、ICを実装したままで基材の裏面側から端子を特定可能にしたが、検査後、ICを外して端子の特定を行い、しかる後にICを再実装するなどの場合には、基材は透光性を備えたものでなくてもよく、指標は基材表面まで貫通するものでなくてもよい。   In the above embodiment, the base material is provided with translucency, and the indicator is penetrated to the base material surface, so that the terminal can be specified from the back surface side of the base material while the IC is mounted. Later, when the IC is removed and the terminal is specified, and then the IC is remounted, the base material does not have to be translucent, and the indicator penetrates to the surface of the base material. It does not have to be.

また、上記形態では、ガラスなどといった電気光学装置用基板にICをCOG実装する場合に本発明を適用したが、可撓性基板にICをCOF(Chip On Film)実装するのに本発明を適用してもよい。この場合でも、可撓性基板の基材においてICの実装領域が透光性を備えている場合には、その背面側から端子を特定することができる。   In the above embodiment, the present invention is applied to the case where the IC is mounted on the electro-optical device substrate such as glass. However, the present invention is applied to mount the IC on the flexible substrate in COF (Chip On Film). May be. Even in this case, if the IC mounting region has translucency in the base material of the flexible substrate, the terminal can be specified from the back side.

また、上記形態は、アクティブマトリクス型液晶装置に本発明を適用した例であるが、パッシブマトリクス型液晶装置に本発明を適用してもよい。また、上記形態は、透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図8および図9を参照して以下に示す電気光学装置に本発明を適用してもよい。   Although the above embodiment is an example in which the present invention is applied to an active matrix liquid crystal device, the present invention may be applied to a passive matrix liquid crystal device. The above embodiment is an example in which the present invention is applied to a transmissive active matrix liquid crystal device. However, the present invention may be applied to a reflective or transflective active matrix liquid crystal device. Furthermore, the present invention may be applied to the electro-optical device described below with reference to FIGS. 8 and 9.

図8は、画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図9は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。   FIG. 8 is a block diagram schematically illustrating a configuration of an electro-optical device including an active matrix liquid crystal device using a thin film transistor (TFT) as a pixel switching element. FIG. 9 is a block diagram of an active matrix electro-optical device including an electroluminescence element using a charge injection type organic thin film as an electro-optical material.

図8に示すように、画素スイッチング素子としてTFTを用いたアクティブマトリクス型液晶装置からなる電気光学装置100bでは、マトリクス状に形成された複数の画素の各々に、画素電極109bを制御するための画素スイッチング用のTFT130bが形成されており、画像信号を供給するデータ線106bが当該TFT130bのソースに電気的に接続されている。データ線106bに書き込む画像信号は、データ線駆動回路102bから供給される。また、TFT130bのゲートには走査線131bが電気的に接続されており、所定のタイミングで、走査線131bにパルス的に走査信号が走査線駆動回路103bから供給される。画素電極109bは、TFT130bのドレインに電気的に接続されており、スイッチング素子であるTFT130bを一定期間だけそのオン状態とすることにより、データ線106bから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極109bを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板(図省略)に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極109bと対向電極との間に形成される液晶容量と並列に蓄積容量170b(キャパシタ)を付加することがある。この蓄積容量170bによって、画素電極109bの電圧は、例えば、ソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量170bを形成する方法としては、容量を形成するための配線である容量線132bとの間に形成する場合、あるいは前段の走査線131bとの間に形成する場合もずれであってもよい。   As shown in FIG. 8, in the electro-optical device 100b composed of an active matrix liquid crystal device using TFTs as pixel switching elements, a pixel for controlling the pixel electrode 109b is provided for each of a plurality of pixels formed in a matrix. A switching TFT 130b is formed, and a data line 106b for supplying an image signal is electrically connected to the source of the TFT 130b. An image signal written to the data line 106b is supplied from the data line driver circuit 102b. Further, the scanning line 131b is electrically connected to the gate of the TFT 130b, and a scanning signal is supplied to the scanning line 131b in a pulsed manner from the scanning line driving circuit 103b at a predetermined timing. The pixel electrode 109b is electrically connected to the drain of the TFT 130b. By turning on the TFT 130b serving as a switching element for a certain period, an image signal supplied from the data line 106b is given to each pixel at a predetermined timing. Write in. The sub-image signal of a predetermined level written in the liquid crystal through the pixel electrode 109b in this way is held for a certain period with the counter electrode formed on the counter substrate (not shown). Here, in order to prevent the held sub-image signal from leaking, a storage capacitor 170b (capacitor) may be added in parallel with the liquid crystal capacitor formed between the pixel electrode 109b and the counter electrode. . The storage capacitor 170b holds the voltage of the pixel electrode 109b, for example, for a time that is three orders of magnitude longer than the time when the source voltage is applied. As a result, the charge retention characteristics are improved, and an electro-optical device capable of performing display with a high contrast ratio can be realized. Note that the method of forming the storage capacitor 170b is different from the case of forming the storage capacitor 170b between the capacitor line 132b, which is a wiring for forming a capacitor, or the case of forming the storage capacitor 170b between the storage line 170b and the preceding scanning line 131b. Also good.

このような構成の液晶装置でも、データ線駆動回路102bあるいは走査線駆動回路103bの全体あるいは一部が電気光学装置用基板にCOG実装されたICに内蔵される場合がある。従って、このようなICの実装に本発明を適用してもよい。   Even in the liquid crystal device having such a configuration, the whole or a part of the data line driving circuit 102b or the scanning line driving circuit 103b may be built in an IC mounted on the electro-optical device substrate. Therefore, the present invention may be applied to such IC mounting.

図9に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置100pは、有機半導体膜に駆動電流が流れることによって発光するEL(エレクトロルミネッセンス)素子、またはLED(発光ダイオード)素子などの発光素子をTFTで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。   As shown in FIG. 9, an active matrix electro-optical device 100p including an electroluminescence element using a charge injection type organic thin film has an EL (electroluminescence) element that emits light when a driving current flows through an organic semiconductor film, or It is an active matrix type display device that drives and controls light emitting elements such as LED (light emitting diode) elements with TFTs, and since all of the light emitting elements used in this type of display device self-emit, no backlight is required. In addition, there are advantages such as less viewing angle dependency.

ここに示す電気光学装置100pでは、複数の走査線103pと、この走査線103pの延設方向に対して交差する方向に延設された複数のデータ線106pと、これらのデータ線106pに並列する複数の共通給電線123pと、データ線106pと走査線103pとの交差点に対応する画素115pとが構成されている。データ線106pに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路101pが構成されている。走査線103pに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路104pが構成されている。また、画素115pの各々には、走査線103pを介して走査信号がゲート電極に供給される第1のTFT131pと、この第1のTFT131pを介してデータ線106pから供給される画像信号を保持する保持容量133pと、この保持容量133pによって保持された画像信号がゲート電極に供給される第2のTFT132pと、第2のTFT132pを介して共通給電線123pに電気的に接続したときに共通給電線123pから駆動電流が流れ込む発光素子140pとが構成されている。発光素子140pは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線106pなどを跨いで複数の画素115pにわたって形成されている。   In the electro-optical device 100p shown here, a plurality of scanning lines 103p, a plurality of data lines 106p extending in a direction intersecting with the extending direction of the scanning lines 103p, and the data lines 106p are arranged in parallel. A plurality of common power supply lines 123p and pixels 115p corresponding to the intersections of the data lines 106p and the scanning lines 103p are configured. A data line driving circuit 101p including a shift register, a level shifter, a video line, and an analog switch is configured for the data line 106p. A scanning line driving circuit 104p including a shift register and a level shifter is configured for the scanning line 103p. Each pixel 115p holds a first TFT 131p to which a scanning signal is supplied to the gate electrode via the scanning line 103p and an image signal supplied from the data line 106p via the first TFT 131p. The storage capacitor 133p, the second TFT 132p to which the image signal held by the storage capacitor 133p is supplied to the gate electrode, and the common power supply line when electrically connected to the common power supply line 123p via the second TFT 132p The light emitting element 140p into which a drive current flows from 123p is comprised. The light-emitting element 140p has a configuration in which a counter electrode made of a metal film such as a hole injection layer, an organic semiconductor film as an organic electroluminescence material layer, lithium-containing aluminum, or calcium is laminated on the upper side of the pixel electrode. The counter electrode is formed over the plurality of pixels 115p across the data line 106p and the like.

このような構成のエレクトロルミネッセンス型電気光学装置においても、データ線駆動回路101pあるいは走査線駆動回路104pの全体あるいは一部が電気光学装置用基板にCOG実装されたICに内蔵される場合がある。従って、このようなICの実装に本発明を適用してもよい。   In the electroluminescence type electro-optical device having such a configuration, the data line driving circuit 101p or the scanning line driving circuit 104p may be entirely or partially incorporated in an IC mounted on the electro-optical device substrate by COG. Therefore, the present invention may be applied to such IC mounting.

また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、FED(フィールドエミッションディスプレイ)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス(DMD)を用いた装置などの各種の電気光学装置に適用できる。   In addition to the above-described embodiments, plasma display devices, FED (field emission display) devices, LED (light emitting diode) display devices, electrophoretic display devices, thin cathode ray tubes, liquid crystal shutters, and the like are used as electro-optical devices. The present invention can be applied to various electro-optical devices such as a small television and a device using a digital micromirror device (DMD).

さらに、上記形態では、電気光学装置用基板を被実装体とし、ICを実装体とした実装構造体の一例として電気光学装置を説明したが、電気光学装置用基板を被実装体とし、可撓性基板を実装体とした実装構造体、あるいは可撓性基板を被実装体とし、ICを実装体とした実装構造体などに本発明を適用してもよい。   Further, in the above embodiment, the electro-optical device has been described as an example of a mounting structure in which the electro-optical device substrate is a mounted body and the IC is a mounting body. The present invention may be applied to a mounting structure using a conductive substrate as a mounting body, or a mounting structure using a flexible substrate as a mounted body and an IC as a mounting body.

上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。   The above electro-optical device can be used as a display unit in various electronic devices such as a mobile phone and a mobile computer.

画素スイッチング素子としてTFD素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。FIG. 2 is a block diagram schematically illustrating a configuration of an electro-optical device including an active matrix liquid crystal device using a TFD element as a pixel switching element. (A)、(B)は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。1A and 1B are a schematic perspective view of an electro-optical device to which the present invention is applied as viewed from the element substrate side, and a schematic perspective view of the electro-optical device as viewed from the counter substrate side. 図2に示す電気光学装置を画素電極を通る部分でY方向に切断したときの断面図である。FIG. 3 is a cross-sectional view when the electro-optical device shown in FIG. 2 is cut in the Y direction at a portion passing through a pixel electrode. 図2に示す電気光学装置において画素スイッチング素子として用いたTFD素子の説明図である。FIG. 3 is an explanatory diagram of a TFD element used as a pixel switching element in the electro-optical device shown in FIG. 2. (A)、(B)は、図2に示す電気光学装置の素子基板に形成した第1のIC実装領域の一部を模式的に示す説明図、およびICのバンプの一部を模式的に示す説明図である。FIGS. 2A and 2B are explanatory diagrams schematically showing a part of the first IC mounting region formed on the element substrate of the electro-optical device shown in FIG. 2 and part of the bumps of the IC schematically. It is explanatory drawing shown. 図5(A)に示すパッドに対して、図5(B)に示すバンプを平面的に重ねた状態を模式的に示す説明図である。It is explanatory drawing which shows typically the state which piled up the bump shown to FIG. 5 (B) planarly with respect to the pad shown to FIG. 5 (A). (A)、(B)、(C)は、図2に示す電気光学装置の素子基板に形成した出力パッドの変形例を模式的に示す説明図である。(A), (B), (C) is explanatory drawing which shows typically the modification of the output pad formed in the element substrate of the electro-optical apparatus shown in FIG. 画素スイッチング素子として薄膜トランジスタ(TFT)を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。1 is a block diagram schematically showing a configuration of an electro-optical device including an active matrix type liquid crystal device using a thin film transistor (TFT) as a pixel switching element. 電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。1 is a block diagram of an active matrix display device including an electroluminescence element using a charge injection type organic thin film as an electro-optical material.

符号の説明Explanation of symbols

1a 電気光学装置、2 画像表示領域、4 第1のIC(実装体)、7 可撓性基板、8 配線パターン、10 素子基板(電気光学装置用基板/被実装体)、10a 素子基板の基材、20 対向基板、40 出力バンプ、60 出力パッド 61 第1の指標付き出力パッド、62 第2の指標付き出力パッド、610 第1の指標、620 第2の指標 DESCRIPTION OF SYMBOLS 1a Electro-optical device, 2 Image display area, 4 1st IC (mounting body), 7 Flexible substrate, 8 Wiring pattern, 10 Element substrate (Electro-optical device substrate / mounting body), 10a Base of element substrate Material, 20 counter substrate, 40 output bump, 60 output pad 61 first output pad with index, 62 second output pad with index, 610 first index, 620 second index

Claims (13)

複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された被実装体と、前記第1の端子に対応して設けられた複数の第2の端子が配列された実装体とを有し、前記第1の端子と前記第2の端子とが電気的に接続された実装構造体において、
前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標が付された指標付き端子が含まれていることを特徴とする実装構造体。
A mounted body in which a plurality of wiring patterns and a plurality of first terminals respectively connected to the plurality of wiring patterns are formed, and a plurality of second terminals provided corresponding to the first terminals are arranged. In the mounting structure in which the first terminal and the second terminal are electrically connected,
The mounting structure according to claim 1, wherein the plurality of first terminals include an indexed terminal to which an index indicating a position in the plurality of first terminals is attached.
請求項1において、前記第1の端子は、前記配線パターンを介して信号を出力する出力端子であることを特徴とする実装構造体。   2. The mounting structure according to claim 1, wherein the first terminal is an output terminal that outputs a signal through the wiring pattern. 請求項1または2において、前記被実装体は、基材が透光性を備えていることを特徴とする実装構造体。   3. The mounting structure according to claim 1, wherein a base material of the mounted body has translucency. 請求項3において、前記指標は、前記指標付き端子に形成された前記基材表面まで貫通する穴であることを特徴とする実装構造体。   4. The mounting structure according to claim 3, wherein the index is a hole penetrating to the surface of the base member formed in the terminal with the index. 請求項1ないし4のいずれかにおいて、前記指標付き端子では、前記第2の端子と平面的に重なる領域からずれた位置に前記指標が付されていることを特徴とする実装構造体。   5. The mounting structure according to claim 1, wherein, in the terminal with an indicator, the indicator is attached at a position shifted from a region overlapping the second terminal in a plan view. 請求項1ないし4のいずれかにおいて、前記指標付き端子では、前記第2の端子と平面的に重なる領域の中心位置からずれた位置に前記指標が付されていることを特徴とする実装構造体。   5. The mounting structure according to claim 1, wherein the indicator-attached terminal is provided with the indicator at a position shifted from a center position of a region overlapping the second terminal in a plan view. . 請求項1ないし6のいずれかにおいて、前記指標付き端子は、前記複数の第1の端子の配列方向において所定の端子数毎に配置されていることを特徴とする実装構造体。   7. The mounting structure according to claim 1, wherein the indexed terminals are arranged for each predetermined number of terminals in the arrangement direction of the plurality of first terminals. 請求項7において、前記指標付き端子には、少なくとも、前記複数の第1の端子の配列方向において所定の数毎に配置された第1の指標付き端子と、該第1の指標付き端子と異なる形態の指標が付され、前記複数の第1の端子の配列方向において前記第1の指標付き端子と異なる数毎に配置された第2の指標付き端子とが含まれていることを特徴とする実装構造体。   8. The terminal with an index according to claim 7, wherein the terminal with the index is different from at least the first index-equipped terminal arranged at a predetermined number in the arrangement direction of the plurality of first terminals. And a plurality of second index terminals arranged in a different number from the first index terminals in the arrangement direction of the plurality of first terminals. Mounting structure. 請求項1ないし8のいずれかにおいて、前記被実装体は、前記第1の端子としてのパッドを備えた基板であり、前記被実装体は、前記第2の端子としてのバンプを備えたICであることを特徴とする実装構造体。   9. The device according to claim 1, wherein the mounted body is a substrate including a pad as the first terminal, and the mounted body is an IC including a bump as the second terminal. A mounting structure characterized by being. 請求項1ないし9のいずれかに規定する実装構造体を備えた電気光学装置であって、
前記被実装体は、電気光学物質を保持する電気光学装置用基板であり、当該電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置され、
前記第1の端子は、前記配線パターンを介して前記画素に電気的に接続されていることを特徴とする電気光学装置。
An electro-optical device provided with a mounting structure defined in any one of claims 1 to 9,
The mounted body is an electro-optical device substrate holding an electro-optical material, and a plurality of pixels are arranged in a matrix in the image display region of the electro-optical substrate,
The electro-optical device, wherein the first terminal is electrically connected to the pixel through the wiring pattern.
請求項10に規定する電気光学装置を備えていることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device defined in claim 10. 複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された透光性の基材と、複数の第2の端子が配列された実装体とを有し、前記第1の端子と前記第2の端子とが電気的に接続された実装構造体の検査方法において、
前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標として前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、
前記第2の端子を介して前記第1の端子に信号を供給して前記実装構造体を動作させ、当該実装構造体に不具合が発生したときには、当該不具合の原因となる信号を出力する前記第1の端子の位置を前記指標付き端子に基づいて前記基材の前記実装体が実装された側とは反対側から特定することを特徴とする実装構造体の検査方法。
A translucent substrate on which a plurality of wiring patterns and a plurality of first terminals respectively connected to the plurality of wiring patterns are formed, and a mounting body on which a plurality of second terminals are arranged, In the inspection method of the mounting structure in which the first terminal and the second terminal are electrically connected,
The plurality of first terminals include an indexed terminal in which a hole penetrating to the base material surface is formed as an index indicating a position in the plurality of first terminals,
When the mounting structure is operated by supplying a signal to the first terminal via the second terminal, and a failure occurs in the mounting structure, the signal that causes the failure is output. A mounting structure inspection method, wherein the position of one terminal is specified from the side opposite to the side on which the mounting body is mounted based on the terminal with an index.
複数の配線パターンおよび該複数の配線パターンに各々接続する複数の第1の端子が形成された透光性の電気光学装置用基板と、前記電気光学装置用基板に保持された電気光学物質と、複数の第2の端子が配列された駆動用ICとを有し、前記第1の端子と前記第2の端子とが電気的に接続され、かつ、前記電気光学用基板の画像表示領域には、複数の画素がマトリクス状に配置された電気光学装置の検査方法において、
前記複数の第1の端子には、当該複数の第1の端子内における位置を示す指標として、前記基材表面まで貫通する穴が形成された指標付き端子を含ませておき、
前記第2の端子を介して前記第1の端子に信号を供給して前記電気光学装置を動作させ、前記複数の画素のいずれかに不具合が発生したときには、当該不具合が発生した画素に信号を出力する前記第1の端子の位置を前記指標付き端子に基づいて前記基材の前記駆動用ICが実装された側とは反対側から特定することを特徴とする電気光学装置の検査方法。
A translucent electro-optic device substrate on which a plurality of wiring patterns and a plurality of first terminals connected to the plurality of wiring patterns are formed; and an electro-optic material held on the electro-optic device substrate; A drive IC in which a plurality of second terminals are arranged; the first terminal and the second terminal are electrically connected; and the image display area of the electro-optic substrate includes In an inspection method for an electro-optical device in which a plurality of pixels are arranged in a matrix,
The plurality of first terminals include, as an index indicating a position in the plurality of first terminals, an indexed terminal in which a hole penetrating to the base material surface is formed,
When the electro-optical device is operated by supplying a signal to the first terminal via the second terminal and a failure occurs in any of the plurality of pixels, a signal is sent to the pixel in which the failure occurs. An inspection method for an electro-optical device, wherein a position of the first terminal to be output is specified from a side opposite to a side on which the driving IC is mounted based on the terminal with an index.
JP2004095633A 2004-03-29 2004-03-29 Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device Withdrawn JP2005283830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095633A JP2005283830A (en) 2004-03-29 2004-03-29 Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095633A JP2005283830A (en) 2004-03-29 2004-03-29 Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device

Publications (1)

Publication Number Publication Date
JP2005283830A true JP2005283830A (en) 2005-10-13

Family

ID=35182296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095633A Withdrawn JP2005283830A (en) 2004-03-29 2004-03-29 Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device

Country Status (1)

Country Link
JP (1) JP2005283830A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013528A1 (en) * 2005-07-26 2007-02-01 Tohoku Pioneer Corporation Display device, display device inspecting method and display device manufacturing method
JP2007298939A (en) * 2006-04-28 2007-11-15 Lg Electron Inc Display device module and its manufacturing method
WO2009034691A1 (en) * 2007-09-11 2009-03-19 Nikon Corporation Manufacturing method for display element, and manufacturing apparatus for display element
US7919918B2 (en) 2005-11-09 2011-04-05 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US8354672B2 (en) 2009-10-15 2013-01-15 Samsung Display Co., Ltd. Thin film transistor array panel
JP2015106109A (en) * 2013-12-02 2015-06-08 セイコーエプソン株式会社 Electro-optic device and electronic equipment
US11528814B2 (en) 2019-03-05 2022-12-13 Seiko Epson Corporation Electrooptical device and electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013528A1 (en) * 2005-07-26 2007-02-01 Tohoku Pioneer Corporation Display device, display device inspecting method and display device manufacturing method
US7919918B2 (en) 2005-11-09 2011-04-05 Samsung Mobile Display Co., Ltd. Organic light emitting display device
JP2007298939A (en) * 2006-04-28 2007-11-15 Lg Electron Inc Display device module and its manufacturing method
WO2009034691A1 (en) * 2007-09-11 2009-03-19 Nikon Corporation Manufacturing method for display element, and manufacturing apparatus for display element
US8262974B2 (en) 2007-09-11 2012-09-11 Nikon Corporation Method for manufacturing display element and manufacturing apparatus of display element
US8354672B2 (en) 2009-10-15 2013-01-15 Samsung Display Co., Ltd. Thin film transistor array panel
JP2015106109A (en) * 2013-12-02 2015-06-08 セイコーエプソン株式会社 Electro-optic device and electronic equipment
US11528814B2 (en) 2019-03-05 2022-12-13 Seiko Epson Corporation Electrooptical device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP4142029B2 (en) Electro-optical device and electronic apparatus
KR100556309B1 (en) Electrooptic apparatus and manufacturing method of the same, and electron equipment
JP4245650B2 (en) Active matrix substrate, display device, liquid crystal display device, and television device
KR100731400B1 (en) Electro-optical device, electronic apparatus, and mounting structure
KR100467383B1 (en) Installation substrate for semiconductor chip, electric optical device, liquid crystal device, electro-luminescence device and electronic device
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
JP2004363170A (en) Method of forming conductive pattern, electrooptic device, method of manufacturing the same, and electronic equipment
JP2003262856A (en) Color filter substrate, electro-optic device, electronic apparatus, method for manufacturing color filter board, and method for manufacturing electro-optic device
KR100731397B1 (en) Electro-0ptical device, electronic apparatus, and mounting structure
JP2006171386A (en) Electro-optical device and electronic apparatus
JP4352834B2 (en) Mounting structure, electro-optical device, electronic apparatus, and manufacturing method of mounting structure
JP4581405B2 (en) Electro-optical device and electronic apparatus
JP2005283830A (en) Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device
JP4013503B2 (en) Inspection method for electro-optic panel
JP2005283831A (en) Electrooptic device and electronic equipment
JP4356403B2 (en) Electro-optical device and electronic apparatus including the same
JP2005099311A (en) Method for manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic apparatus
JP2005266683A (en) Mounting structure, electro-optical device, and electronic equipment
JP2005099310A (en) Packaged structure, ic, electrooptical device, and electronic equipment
JP2005037957A (en) Electroptic device, method of manufacturing same, and electronic equipment
JP2005215036A (en) Mount structure, electrooptical device, and electronic equipment
JP2004096049A (en) Connection structure of substrate, electro-optical device, and electronic apparatus
JP2005148305A (en) Substrate for electrooptical device, electrooptical device and electronic equipment
JP2005092045A (en) Electrooptical device and electronic equipment
JP2004363174A (en) Method of forming thin-film pattern, electrooptic device, method of manufacturing the same and electronic equipment

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605