JP2005283569A - Vertical type probe card - Google Patents

Vertical type probe card Download PDF

Info

Publication number
JP2005283569A
JP2005283569A JP2005045548A JP2005045548A JP2005283569A JP 2005283569 A JP2005283569 A JP 2005283569A JP 2005045548 A JP2005045548 A JP 2005045548A JP 2005045548 A JP2005045548 A JP 2005045548A JP 2005283569 A JP2005283569 A JP 2005283569A
Authority
JP
Japan
Prior art keywords
probe card
ceramic
contact
ceramic plate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005045548A
Other languages
Japanese (ja)
Inventor
Tatsuya Abe
竜弥 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABERUF KK
Original Assignee
ABERUF KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABERUF KK filed Critical ABERUF KK
Priority to JP2005045548A priority Critical patent/JP2005283569A/en
Publication of JP2005283569A publication Critical patent/JP2005283569A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a vertical probe card using a ceramic plate which performs a previous process test of an IC fired on a wafer. <P>SOLUTION: The probe card is characterized by a coaxial jumper cable connector, connecting the ceramic plate arranged with a pin connector which is opposite to the IC and a wiring substrate made of resin connected to a tester. The pin connector is arranged in a through-hole, formed into a matrix form on the ceramic plate to which metal coating is applied to the surface wall of the through-hole. The ceramic plate is connected electrically to a connecting terminal which is arranged, with an expanded spacing in the spacing between the through-holes via the wiring circuit formed in an interior or a surface of the ceramic plate. Moreover, the probe card is constituted of the ceramic plate arranged with a pin connector opposite to the IC fired on the wafer, an ICU made of the resin having connector spacing, corresponding to the expanded connector spacing of the ceramic substrate and the wiring substrate made of the resin connected to the tester. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、集積回路の前工程テストをするのに用いる垂直型プローブカードに関する。   The present invention relates to a vertical probe card used for a pre-process test of an integrated circuit.

集積回路(以下、ICと略称する)は、ウェハーに多数焼き込まれ、プローブカードを用いてテスト(前工程テスト)され、良品だけが取り出されてケースに収めてパッケージングして製品となる。そして、製品となってからも、パフォーマンスボードにソケットを付けてテスト(後工程テストまたは製品テスト)される。
ウェハーにICを焼き込んだ段階でICの良否をテストする前工程テストでは、一般に、カンチ式レバー等からなる探針(プローブ)を組み込んだプローブカードが用いられてきた(特許文献1参照)。
A large number of integrated circuits (hereinafter abbreviated as ICs) are burned on a wafer, tested using a probe card (pre-process test), and only non-defective products are taken out and placed in a case and packaged into a product. Even after becoming a product, a socket is attached to the performance board for testing (post-process test or product test).
In a pre-process test in which the quality of an IC is tested at the stage where the IC is burned onto a wafer, a probe card incorporating a probe composed of a cantilever lever or the like has generally been used (see Patent Document 1).

特許文献1に示されるプローブカードは、図7に示すように、ICチップ31のバンプ32に探針33の先端を当接させ、探針33を介して基板34の配線パターン35に導通させることによって、ICチップ32上に微細・濃密に配置されている電極間距離を、配線パターン35の先端(配線パターン35の探針33との接点の反対側)では大きく拡げて、テスター(図示せず)と基板との接続に格別の困難を来さない通常の接続構造を採ることができるようになされている。
ICは近時あらゆるところに大量に用いられるようになってきている。そのため、プローブカードも大量に必要とされてきている。しかし、カンチ式レバーをバンプの配列にあわせて配置固定するには、顕微鏡下で人手によってカンチ式レバーを配列するので、量産することは困難であり、また、カンチ式レバーを多数段化することはさらに細かい人手作業を要することになる。
さらに、探針(プローブ)の太さ、厚さ等の制約から、さらなる微細化・高密度化の傾向にあるICに対応するのには、カンチ式レバー方式では、現在の電極間隙(ピッチ)である60μmがそろそろ限界であるとも考えられている。
また、タングステン合金等の硬質金属製の探針は、バンプを傷付けることも多い。
As shown in FIG. 7, the probe card disclosed in Patent Document 1 makes the tip of the probe 33 abut against the bump 32 of the IC chip 31 and conducts to the wiring pattern 35 of the substrate 34 via the probe 33. Thus, the distance between the electrodes arranged finely and densely on the IC chip 32 is greatly expanded at the tip of the wiring pattern 35 (opposite the contact point of the wiring pattern 35 with the probe 33), and a tester (not shown) ) And a substrate can be connected to the board without any particular difficulty.
ICs have recently been used in large quantities everywhere. Therefore, a large amount of probe cards has been required. However, in order to arrange and fix the cantilever levers according to the arrangement of the bumps, the cantilever levers are manually arranged under the microscope, so it is difficult to mass-produce and the cantilever levers are multi-staged. Will require more manual work.
Furthermore, the current electrode gap (pitch) in the cantilever lever system is compatible with ICs that tend to be further miniaturized and densified due to restrictions such as the thickness and thickness of the probe. It is considered that 60 μm is the limit.
Also, a hard metal probe such as a tungsten alloy often damages the bumps.

製品ICの場合には、ケースに収める段階で、バンプ間隔をICの電極間隔(ピッチ)より大きく拡張することができる(例えば、1.27mmピッチなどの、mmオーダーのピッチとされることが通例である)ので、後工程テストの場合には、探針に替えてニードル(特許文献2参照)や、ピン接点を用いたテストソケット用パフォーマンスボードも用いられる。
特許文献2に示される垂直型プローブカードは、図8に示すように、被検査ウェハー41表面の電極42に、プラスチック等の絶縁物からなる支持板43に設けた結合孔44に摺動可能に挿通されたニードル45を介して、配線基板46の接続用電極47に導通され、スルーホール又はバイアホール及び内部配線パターン48で電極49に至らせることによって、被検査ウェハー41上に配置されている電極間距離を大きく拡げて、パフォーマンスボード(図示せず)からさらにテスタに接続されるに際して、配線基板46との接続に格別の困難を来さない、通常汎用の接続構造を採ることができるようになされている。
In the case of a product IC, the bump interval can be expanded larger than the electrode interval (pitch) of the IC when it is housed in the case (for example, a pitch on the order of mm such as a 1.27 mm pitch is usually used). Therefore, in the case of a post-process test, a needle (see Patent Document 2) or a performance board for a test socket using a pin contact is used instead of the probe.
As shown in FIG. 8, the vertical probe card disclosed in Patent Document 2 is slidable on the electrode 42 on the surface of the wafer 41 to be inspected in the coupling hole 44 provided in the support plate 43 made of an insulator such as plastic. Through the inserted needle 45, it is electrically connected to the connection electrode 47 of the wiring substrate 46, and is arranged on the wafer 41 to be inspected by reaching the electrode 49 with the through hole or via hole and the internal wiring pattern 48. When the connection between the performance board and the tester is further increased from the performance board (not shown), the connection between the wiring board 46 and the general-purpose connection structure that does not cause any particular difficulty can be adopted. Has been made.

プラスチック等の絶縁物からなる支持板43、ないし、ガラスエポキシ板からなる補強板に結合孔44を形成するには、打ち抜きまたは切断加工によるのを通例とするが、これらの結合孔形成方法によるときには、上述の前工程用のプローブカードに関して述べたのと同様の、ピッチは、従来、0.6mm(600μm)に対応するのがほぼ限界とされる制約があった。無理すれば、何とか0.4mm(400μm)ピッチに対応するものも試作され得たが、プローブカードの基板の強度に問題が出てしまう結果となっていた。
また、ピン接点の場合も、最近まで、貫通孔の間隔の面からも、また、ピン接点そのものの大きさの制約の面からも、ニードルの場合と同様の寸法的な制約が存在した。
In order to form the coupling hole 44 in the support plate 43 made of an insulating material such as plastic or the reinforcing plate made of glass epoxy plate, it is customary to perform punching or cutting. Similar to the above-described probe card for the previous process, there has been a restriction that the pitch is almost limited to 0.6 mm (600 μm). If it was impossible, a prototype corresponding to a pitch of 0.4 mm (400 μm) could be produced, but this resulted in a problem with the strength of the probe card substrate.
Also in the case of pin contacts, until recently, there were dimensional constraints similar to those in the case of needles, both in terms of the distance between the through holes and in terms of constraints on the size of the pin contact itself.

特許文献2では、高温測定・テスト用に対処するために、低熱膨張率の材料、例えばセラミックやインバー合金等を使用すればよいとされてはいる。しかしながら、その場合には、ニードル接触端部を保護するため及び絶縁層を確保するために、ニードル接触端部が摺動する結合孔(ガイド孔)の内面に樹脂など絶縁性コーティングを施さなければならず、そのために支持板の素材自身のガイド孔径がコーティング層の2倍分大きくなり、強度上、孔ピッチがその分小さくできず多ピン化が達成されない不具合があるとされている。また、テスタに接続する従来のガラスエポキシ基板とセラミックス製のソケットとでは、材料が違いすぎてこのままでは接続できないとされてきていた。   In Patent Document 2, it is said that a material having a low coefficient of thermal expansion, such as ceramic or Invar alloy, may be used in order to cope with high temperature measurement / testing. However, in that case, in order to protect the needle contact end and to secure an insulating layer, an insulating coating such as a resin must be applied to the inner surface of the coupling hole (guide hole) in which the needle contact end slides. For this reason, the guide hole diameter of the support plate material itself is twice as large as that of the coating layer, and it is said that there is a problem that the hole pitch cannot be reduced correspondingly and the increase in the number of pins cannot be achieved. Further, it has been said that the conventional glass epoxy substrate connected to the tester and the ceramic socket cannot be connected as they are because the materials are too different.

特開平6−118100号公報JP-A-6-118100 特開2001−21584号公報Japanese Patent Laid-Open No. 2001-21584

本発明は、ウェハー上に焼き込まれたICを前工程テストするセラミックス板を利用した垂直型プローブカードを提供することを課題とする。   An object of the present invention is to provide a vertical probe card using a ceramic plate for pre-testing an IC burned on a wafer.

本発明の前工程テスト用の垂直型プローブカードは、ウェハーに焼き込まれたICに対接するピン接点が配設されたセラミックス板と、テスタに接続される合成樹脂製の配線基板とが、同軸ジャンパーケーブルコネクタで連結されていることを特徴とする。
前記ピン接点は、前記セラミックス板に設けられたマトリックス状に形成された、周壁に金属被膜が施された貫通孔内に配設されていること、前記セラミックス板は、前記セラミックス板内部または表面に形成された配線回路を介して前記貫通孔間隔が拡張された間隔で配設された接続端子に電気的に接続されていることが、それぞれ好ましい。
より量産性を重視する場合には、ウェハーに焼き込まれたICに対接するピン接点が配設されたセラミックス板と、前記セラミックス基板の拡大された接点間隔に対応する接点間隔を有する樹脂製のICUと、テスタに接続される合成樹脂製の配線基板とで構成される。
The vertical probe card for the pre-process test of the present invention has a coaxial structure in which a ceramic plate provided with pin contacts that contact an IC burned on a wafer and a synthetic resin wiring board connected to a tester are coaxial. It is connected with a jumper cable connector.
The pin contact is disposed in a through-hole formed in a matrix and provided with a metal film on a peripheral wall of the ceramic plate, and the ceramic plate is disposed inside or on the surface of the ceramic plate. It is preferable that each of the through holes is electrically connected to the connection terminals arranged at an extended interval through the formed wiring circuit.
When more importance is placed on mass productivity, a ceramic plate provided with pin contacts for contact with an IC burned on a wafer, and a resin-made resin having a contact interval corresponding to the enlarged contact interval of the ceramic substrate. It is comprised by ICU and the wiring board made from a synthetic resin connected to a tester.

本発明によれば、グリーンシートの段階のセラミックス薄板への穿孔は、ポンチを用いて微小な孔径のものが容易に実現することができ、ICのバンプの高密度化に対応できる、ピン接点を挿入・固定する貫通孔を形成した積層セラミックス板を得ることができる。そして、積層セラミックス板の各層に所要の配線等を行うことによって、ICのバンプの間隔を拡大した接点間隔を有するセラミックス基板を形成することができる。セラミックス基板とテスターに接続されるガラスエポキシ基板との接続に同軸ジャンパーケーブルコネクタを用いる態様においては、同軸ジャンパーケーブルコネクタのピン接点の挿入・固定によって、テストすべきICの仕様変更にも迅速・容易に対応可能である、という、従来のものに比較して、格段に優れたプローブカードが実現可能となった。また、同軸ジャンパーケーブルコネクタによる接続に換えてICUによる接続形態とする場合には、上述の汎用性は犠牲にするとはいえ、専用タイプのプローブカードの量産化が可能となる。   According to the present invention, the punching of the ceramic sheet at the green sheet stage can be easily realized with a small hole diameter using a punch, and the pin contact that can cope with the higher density of the bumps of the IC is provided. A laminated ceramic plate having through holes to be inserted / fixed can be obtained. Then, by performing necessary wiring or the like on each layer of the laminated ceramic plate, it is possible to form a ceramic substrate having a contact interval in which the interval between the bumps of the IC is enlarged. In a mode in which a coaxial jumper cable connector is used to connect a ceramic substrate and a glass epoxy substrate connected to a tester, the specification of the IC to be tested can be changed quickly and easily by inserting and fixing the pin contact of the coaxial jumper cable connector. Compared to the conventional one, it is possible to realize a probe card that is much better. Further, when the connection form using the ICU is used instead of the connection using the coaxial jumper cable connector, mass production of the dedicated type probe card is possible, although the above-mentioned versatility is sacrificed.

本発明は、ICの電極(バンプで代表させることとする)に直接接触するプローブカードのピン接点の保持をセラミックス積層板で行うこと、ならびに、従来、テスタに接続する従来のガラスエポキシ基板とセラミックス製のソケットとでは、材料が違いすぎてこのままでは接続できないとされてきていたのを、同軸ジャンパーケーブルコネクタで、異種材料間の接続を可能としたことを基本とする。また、同軸ジャンパーケーブルコネクタを利用する場合、ICの種類・配線の相違に容易に対応することができるというメリットはあるものの、同軸ジャンパーケーブルコネクタの配置は人手に頼ることになり、プローブカードの量産性の面で必ずしも満足できない場合がある。その場合には、ジャンパーケーブルの代わりにICUを使いプローブカードの汎用性は犠牲になるものの、個々のICの専用タイプのプローブカードとして、量産性を図ることもできる。   In the present invention, a pin contact of a probe card that directly contacts an electrode of an IC (represented by a bump) is held by a ceramic laminate, and a conventional glass epoxy substrate and a ceramic that are conventionally connected to a tester. The fact that a socket made of metal is so different in material that it cannot be connected as it is is based on the fact that it is possible to connect different materials with a coaxial jumper cable connector. In addition, when using a coaxial jumper cable connector, there is a merit that it is possible to easily cope with differences in IC types and wiring, but the arrangement of the coaxial jumper cable connector relies on humans, and mass production of probe cards It may not always be satisfactory in terms of sex. In that case, ICU is used instead of the jumper cable, and the versatility of the probe card is sacrificed, but mass production can be achieved as a dedicated probe card for each IC.

ICが多様に、かつ多量に用いられるとき、ICの性能が、設計どおりに製作され、設計どおりに作動するか否かがテストされなければ、そのICを製品として使用することはできない。ICを前工程でテストするプローブカードが大量に安価に容易に供給されることが望まれる所以である。
本発明は、セラミックス積層板を利用することによって、従来のカンチ式レバー方式のプローブカードの欠点であった非効率性を格段に改良したものである。
すなわち、本発明は、セラミックス板(例えばガラスセラミック)は、例えば、0.1mm厚のグリーンシートの段階では、薄板には、針(ドリルではなく、ポンチ)の先端で突くことによって、微少な貫通孔を容易に形成することができ、少なくとも貫通孔の周壁に金属皮膜(銅あるいは金であることが好ましい)を形成することによって、表裏の両表面間に導通を確保することができる、との知見を基礎にしている。
When an IC is used in various and large quantities, the IC cannot be used as a product unless the performance of the IC is manufactured as designed and tested to operate as designed. This is why it is desired that a large number of probe cards for testing ICs in the previous process are easily supplied at low cost.
The present invention remarkably improves the inefficiency, which is a drawback of the conventional cantilever type probe card, by using a ceramic laminate.
That is, according to the present invention, a ceramic plate (for example, glass ceramic), for example, in the stage of a green sheet having a thickness of 0.1 mm, a thin plate is finely penetrated by poking at the tip of a needle (not a drill, but a punch). The hole can be easily formed, and by forming a metal film (preferably copper or gold) on at least the peripheral wall of the through-hole, conduction between the front and back surfaces can be ensured. Based on knowledge.

本発明を、添付の図面を用いて、詳細に説明する。
図1は、本発明の垂直プローブカードの全体を示す平面説明図である。図2は、本発明の垂直プローブカードの側面説明図である。図3は、本発明の垂直プローブカードに好適に用いられるピン接点の一例を示す説明図であり、(a)は一部切り欠き側面図、(b)は拡大側面図である。
図1、2において、1は、ICチップの電極に接触するグリッド状のピン接点群が中央部に設けられたセラミックス製のソケットである。ソケットの表面(図2で上)側には、ICチップの電極に接触する各グリッド状のピン接点群のピン接点接続端子が表出している。ソケットの裏面側には、ピン接点群の各ピン接点に対応したソケット接続端子が、グリッド状のピン接点群の外周部分に、グリッド状のピン接点群に比較して拡張された間隔で、表出している。
The present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an explanatory plan view showing the entire vertical probe card of the present invention. FIG. 2 is an explanatory side view of the vertical probe card of the present invention. FIG. 3 is an explanatory view showing an example of a pin contact suitably used in the vertical probe card of the present invention, in which (a) is a partially cutaway side view and (b) is an enlarged side view.
1 and 2, reference numeral 1 denotes a ceramic socket in which a grid-like pin contact group that contacts an electrode of an IC chip is provided at the center. On the surface (upper in FIG. 2) side of the socket, pin contact connection terminals of each grid-like pin contact group contacting the electrodes of the IC chip are exposed. On the back side of the socket, socket connection terminals corresponding to each pin contact of the pin contact group are displayed on the outer periphery of the grid-like pin contact group at an extended interval compared to the grid-like pin contact group. I'm out.

グリッド状のピン接点群は、ソケットの中央部に1群設けることができ、また、所望により、適宜の数の複数群設けても良い。複数群設ける場合には、必ずしも相互に隣接している必要はなく、所望の繰り返しパターンを形成していることもできる。
ソケット1は、セラミックス基板2上に載置される。セラミックス基板2の中央側には、ソケット1のソケット接続端子に対応するソケット用接続端子が表出し、外側部分の裏側には、各ソケット用接続端子と電気的に接続されているセラミックス基板接続端子が表出している。セラミックス基板接続端子は、スルーホール状をなしている。
One group of grid-like pin contact groups can be provided at the center of the socket, and an appropriate number of plural groups may be provided if desired. When a plurality of groups are provided, it is not always necessary to be adjacent to each other, and a desired repetitive pattern can be formed.
The socket 1 is placed on the ceramic substrate 2. A socket connection terminal corresponding to the socket connection terminal of the socket 1 is exposed on the center side of the ceramic substrate 2, and a ceramic substrate connection terminal electrically connected to each socket connection terminal on the back side of the outer portion. Is appearing. The ceramic substrate connection terminal has a through-hole shape.

セラミックス基板2は、ガラスエポキシ基板等からなる配線基板3に載置されている。配線基板3は、中央部にセラミックス基板2の直径よりは小さい直径の貫通孔4が形成され、配線基板3とセラミックス基板2との重複部(重なり部)5にセラミックス基板用接続端子がスルーホール状に形成されており、その外側には、パフォーマンスボードと接続される配線基板接続端子が形成されている。
セラミックス基板2に設けられたセラミックス基板接続端子と、配線基板3に設けられたセラミックス基板用接続端子とは、着脱自在の同軸ジャンパーケーブル6で電気的に接続される。
同軸ジャンパーケーブルコネクタは、50Ωインピーダンスマッチングしたものであることが好ましい。
The ceramic substrate 2 is placed on a wiring substrate 3 made of a glass epoxy substrate or the like. The wiring board 3 is formed with a through hole 4 having a diameter smaller than that of the ceramic substrate 2 in the center, and a ceramic substrate connection terminal is formed in the overlapping portion (overlapping portion) 5 between the wiring substrate 3 and the ceramic substrate 2. A wiring board connection terminal connected to the performance board is formed on the outside thereof.
The ceramic substrate connection terminal provided on the ceramic substrate 2 and the ceramic substrate connection terminal provided on the wiring substrate 3 are electrically connected by a detachable coaxial jumper cable 6.
The coaxial jumper cable connector is preferably 50Ω impedance matched.

セラミックス製の基板は、例えば、0.1mm厚の適宜の組成のセラミックスグリーンシートにポンチを用いて、例えば60μmφの貫通孔を所定のピッチでグリッド状に穿孔する。その貫通孔の少なくとも内側に適宜の金属、好ましくは銅あるいは金、を適宜の手段、例えば蒸着手法を用いて被膜を形成する。併せて、拡張接点パターンを形成する。拡張接点パターンの接点ピッチは、限界的な間隔ではないように配列することができるので、通例の形成方式で適宜形成することができる。
セラミックスグリーンシート上に、所望の配線パターンを形成することもできる。配線パターンを形成した場合には、それぞれの先端部分にスルーホール又はバイアホール等で、外部に接続可能な接点(ソケット接続端子)を形成する。
For example, a ceramic substrate is formed by punching through holes having a diameter of, for example, 60 μm in a grid pattern using a punch on a ceramic green sheet having an appropriate composition having a thickness of 0.1 mm. An appropriate metal, preferably copper or gold, is formed on at least the inside of the through-hole using an appropriate means such as a vapor deposition technique. In addition, an extended contact pattern is formed. Since the contact pitch of the extended contact pattern can be arranged so as not to be a critical interval, it can be appropriately formed by a usual formation method.
A desired wiring pattern can also be formed on the ceramic green sheet. When the wiring pattern is formed, a contact (socket connection terminal) that can be connected to the outside is formed at each tip portion by a through hole or a via hole.

穿孔し、貫通孔内側に金属被膜を形成したセラミックスグリーンシートを所要枚数準備し、それらを重ねて一体化する。
セラミックスのグリーンシートの段階で内部配線パターンを形成しない場合には、一体化されたセラミックス製のソケットの最外層の(両)表面に、外部に接続可能な接点(ソケット接続端子)を有する所望の配線パターンを形成する。
セラミックス製の、微細構造を有する成形体を製造するのは、コストが高いので、通常は、比較的小さなソケットを形成し、別途、製造技術上も特に困難な問題を有さない手法を用いて、較差も格別の厳しさを要求されないスペックでセラミックス基板を製造し、両者を接合する。尤も、ソケットとセラミックス基板とを兼ね備えたものとすることを妨げず、後者の場合も本件発明の技術的範囲に含まれるものとする。
A required number of ceramic green sheets that are perforated and have a metal film formed on the inside of the through hole are prepared and stacked to be integrated.
When the internal wiring pattern is not formed at the stage of the ceramic green sheet, it is desirable to have contacts (socket connection terminals) that can be connected to the outside on the (outer) surfaces of the outermost layer of the integrated ceramic socket. A wiring pattern is formed.
Manufacturing a ceramic compact with a fine structure is expensive, so usually a relatively small socket is formed, using a method that does not present a particularly difficult problem in terms of manufacturing technology. The ceramic substrate is manufactured with specifications that do not require exceptional strictness, and the two are joined together. However, it is not prohibited to have both a socket and a ceramic substrate, and the latter case is also included in the technical scope of the present invention.

内側壁面に金属被膜を有し、貫通孔が位置合わせされて一体化されたセラミックス製のソケットの貫通孔には、ピン接点が装着される。
ピン接点は、ピン先端がICの各電極に所要の圧力で接触され、ICの電極とソケットの貫通孔壁面の金属被膜との間の電気的接続が確保される。
ピン接点の一例としては、図3に示すように、チューブ7の内部にスプリング8が装着され、スプリング8の両端にプランジャー9が配置される。
プランジャー9の先端は、錐形、球形等でも差し支えないが、円錐台形の頂点部分に複数の直径に切り込みを入れた形状や、中空円筒状とすることも好ましい態様である。図3(b)には、中心に中空部10を有するピン接点の例が示されている。
A pin contact is attached to the through hole of the ceramic socket having a metal coating on the inner wall surface and integrated with the through hole being aligned.
The pin contact is brought into contact with each electrode of the IC at a required pressure, and the electrical connection between the electrode of the IC and the metal film on the wall surface of the through hole of the socket is ensured.
As an example of the pin contact, as shown in FIG. 3, a spring 8 is mounted inside the tube 7, and plungers 9 are arranged at both ends of the spring 8.
The tip of the plunger 9 may be a cone or a sphere, but it is also preferable that the tip of the truncated cone has a shape in which a plurality of diameters are cut or a hollow cylinder. FIG. 3B shows an example of a pin contact having a hollow portion 10 at the center.

少なくともプランジャーは、メッキではなく、金合金等の良導電性金属製としておくと、ピン接点先端にハンダバンプとの押圧で付着するハンダの汚染をヤスリ等で削り取ることによって、常に新鮮な表面(接触端)を維持することができるのでより好ましい。
ピン接点は、ソケットの貫通孔に着脱可能となっていることが望ましい。治具を用いて着脱可能であれば、ピン接点を複数回リユースすることができ、ICの仕様変更や、セッティングミスの修正等が可能となる利点が生ずる。
セラミックス製のソケットと、セラミックス基板とは、適宜の手法で、接合される。セラミックス製のソケットと、セラミックス基板との組み合わせによって、ICチップの微細・濃密な接点電極の配列は、セラミックス基板上に拡張再配列がなされ、テスタへと接続される常用の、例えばガラスエポキシ基板製の、接続配線基板への接続が容易となる。
If at least the plunger is made of a highly conductive metal such as a gold alloy instead of plating, it always keeps a fresh surface (contact) by scraping the solder contamination that adheres to the tip of the pin contact with the solder bump with a file. End) is more preferable.
The pin contact is preferably detachable from the through hole of the socket. If it can be attached and detached using a jig, the pin contact can be reused a plurality of times, and there is an advantage that the specification of the IC can be changed, a setting error can be corrected, and the like.
The ceramic socket and the ceramic substrate are joined by an appropriate method. The combination of the ceramic socket and the ceramic substrate allows the IC chip fine and dense contact electrode arrangement to be expanded and rearranged on the ceramic substrate and connected to a tester, for example, made of glass epoxy substrate It becomes easy to connect to the connection wiring board.

ただし、セラミックス基板とガラスエポキシ基板との電気的な直接接続は、材料が違いすぎるために、従来一般には行われていない。
本発明では、セラミックス基板とガラスエポキシ基板との電気的な接続を、両端にピン端子を有する同軸ジャンパーケーブル(コネクタ)を用いて行うことが大きな特徴の一つである。同軸ジャンパーケーブルは、日本IF(株)から「CJP」の商標で提供される。
However, the direct electrical connection between the ceramic substrate and the glass epoxy substrate is not generally performed since the materials are too different.
One of the major features of the present invention is that electrical connection between the ceramic substrate and the glass epoxy substrate is performed using a coaxial jumper cable (connector) having pin terminals at both ends. The coaxial jumper cable is provided by Japan IF Co., Ltd. under the trademark “CJP”.

ソケットに形成された貫通孔の全てにピン接点が装着される必要は必ずしもない。従来のガラスエポキシ基板製のプローブカードでも、例えばICチップのバンプ電極が、一つのICで1000程度有った場合であっても、実際に検査に用いられる電極位置の数は、その内の1割程度しか実際には利用されていなかった例は、普通に見られることである。
また、テスタも、現状では、テストできるバンプ数は数百個以下のものが常用されているのが現実である。
ICの回路パターンは、目的によって種々あり得る。それらの仕様によって、実際にテストされるべきバンプの位置は異なることは間々あり得る。
It is not always necessary to attach pin contacts to all of the through holes formed in the socket. Even in a conventional probe card made of a glass epoxy substrate, for example, when there are about 1000 bump electrodes of an IC chip in one IC, the number of electrode positions actually used for inspection is one of them. An example that was actually used only about 20% is that it is commonly seen.
In reality, the number of bumps that can be tested is several hundreds or less.
There are various IC circuit patterns depending on the purpose. Depending on their specifications, the position of the bump to be actually tested can often vary.

このことを前提とすると、ソケットの所要部に形成する貫通孔のマトリックスには、次のような諸態様が考えられる。
一つは、最短ピッチで所要領域の全てに貫通孔を形成し、テストすべきICの仕様に基づいて、所望の貫通孔にだけピン接点を挿入する態様である。この場合には、一つのソケットで、多種類のIC仕様に対応することができ、それ程大量に製造するのではないIC仕様の前工程テストに適する。ピン接点の着脱が可能な場合には、特に汎用性に富むこととなる。
別の態様は、大量生産されるIC仕様に最適なソケット上の位置にだけ貫通孔を形成し、そのICの前工程テスト専用にソケットとする態様である。
本発明のプローブカードは、そのいずれの態様にも対応することができることは、いうまでもない。
Assuming this, the following aspects can be considered for the matrix of through holes formed in the required portion of the socket.
One is a mode in which through holes are formed in all the required areas at the shortest pitch, and pin contacts are inserted only into desired through holes based on the specifications of the IC to be tested. In this case, a single socket can cope with various types of IC specifications, and is suitable for a pre-process test of IC specifications that are not manufactured in such a large amount. When pin contacts can be attached and detached, it is particularly versatile.
Another mode is a mode in which a through hole is formed only at a position on a socket that is optimal for an IC specification to be mass-produced, and the socket is used exclusively for a pre-process test of the IC.
Needless to say, the probe card of the present invention can be adapted to any of these modes.

以上、ICの前工程テスト用のプローブカードについて説明してきたが、ピン接点のピッチを調整することによって、後工程テスト用の製品用パフォーマンスボードとしても利用可能である。別言すれば、貫通孔のピッチを大きくし、貫通孔の径を大きくしたものを形成するのは、従来の技術でも適宜可能である。
しかし、よりコストの安い合成樹脂製の基板を用いても実現可能なものを、高価なセラミックス製のものとすることは、通常、得策とは考えられない。
The probe card for IC pre-process test has been described above, but it can also be used as a product performance board for post-process test by adjusting the pin contact pitch. In other words, it is possible to appropriately form the through-hole having a larger pitch and a larger diameter.
However, it is usually not considered a good idea to make a product made of expensive ceramics that can be realized even by using a cheaper synthetic resin substrate.

[実証実験1]
図3に示すピン接点形状で、チューブの直径が150μm、プランジャーの直径が101μmである、中空タイプのプランジャーのピン接点を使用し、セラミックスのグリーンシートにポンチで、ピッチが0.2mm(200μm)の貫通孔マトリックスを、79×79=6241個のバンプを形成したセラミックス基板を作製した。
ソケットの貫通孔の内、隣接する貫通孔を含めて、所望のパターンで512貫通孔を選択して、ピン接点を装着し、図1、図2に示すガラスエポキシ基板と、50Ωインピーダンスマッチングをした同軸ジャンパーケーブルで接続して、確認用に特別に試作したICを用いて、前工程テストを行い、必要なテスト結果が得られた。
[Demonstration Experiment 1]
The pin contact shape shown in FIG. 3 is a hollow type plunger pin contact with a tube diameter of 150 μm and a plunger diameter of 101 μm, and is punched on a ceramic green sheet with a pitch of 0.2 mm ( A ceramic substrate having 79 × 79 = 6241 bumps formed on a 200 μm through-hole matrix was produced.
Of the through-holes in the socket, including the adjacent through-holes, 512 through-holes were selected in a desired pattern, pin contacts were attached, and 50Ω impedance matching was performed with the glass epoxy board shown in FIGS. A pre-process test was performed using an IC specially made for confirmation by connecting with a coaxial jumper cable, and the necessary test results were obtained.

製造されるICの生産数量が比較的少ない場合、典型的には多品種少量生産の場合には、これまでに述べてきたタイプのプローブカードは、その生産スピードないしICの種類・配線変更のための同軸ジャンパーケーブルの再配列のスピードに、よく適合することができる。
しかし、中には、1種類・配線のICが月産で6桁、7桁の数量を確保する必要があるものもある。このようなICの場合、前工程テストに用いられるプローブカードも、相当数の生産が集中される必要がある。このような場合には、汎用性を犠牲にしてでも(専用機としてでも)、生産のスピードを上げることが優先される必要が出てくる。
When the production quantity of ICs to be manufactured is relatively small, typically in the case of high-mix low-volume production, the probe card of the type described so far is used for the production speed or the change of IC type / wiring. It can be well adapted to the re-arrangement speed of coaxial jumper cables.
However, some ICs of one type / wiring need to secure a 6-digit or 7-digit quantity per month. In the case of such an IC, it is necessary to concentrate a considerable amount of production on the probe card used for the pre-process test. In such a case, even at the expense of versatility (even as a dedicated machine), it is necessary to give priority to increasing the production speed.

そのためには、人手に依存する同軸ジャンパーケーブルの配列の工程を改革することが考えられる。
前述の、ICチップ(−テストヘッド)−セラミックス基板−同軸ジャンパーケーブル−ガラスエポキシ基板−テスターの組み合わせにおけるセラミックス基板からガラスエポキシ基板への接点間隔の拡大を、セラミックス板にピン接点を配列したICU(inter connecting unit )による接点間隔の拡大に代えることによって、ICチップ(−テストヘッド)ーセラミックス基板−ICU−ガラスエポキシ基板−テスターの組み合わせで実現することとした。
同軸ジャンパーケーブルを用いるタイプのプローブカードでは、高周波特性に制約があったが、本発明のICUによる接続とすることによって、より高い高周波領域での作動特性もテストすることができるようになる。
To that end, it is conceivable to reform the arrangement of coaxial jumper cables that depend on manpower.
In the above-mentioned combination of IC chip (-test head) -ceramic substrate-coaxial jumper cable-glass epoxy substrate-tester, the contact interval from the ceramic substrate to the glass epoxy substrate is increased. Instead of expanding the contact interval by an inter connecting unit), the combination of IC chip (-test head) -ceramic substrate-ICU-glass epoxy substrate-tester was realized.
The probe card of the type using the coaxial jumper cable has a restriction on the high frequency characteristics. However, the connection with the ICU of the present invention makes it possible to test the operating characteristics in a higher high frequency region.

図4は、本発明の第2の実施の形態であるICUを用いた垂直型プローブカードの断面説明図である。第5図は、本発明の第2の実施の形態であるICUを用いた垂直型プローブカードの断面説明図である。第6図は、本発明の第2の実施の形態であるICUを用いた垂直型プローブカードでICチップ4個を同時に前工程テストする例を示すICUの表面説明図である。
図4において、11はテストヘッド、12はセラミックス基板、13はICU、14は(ガラスエポキシ製の)配線基板であり、これらがステフナー15、16で組み付けられている。
FIG. 4 is a cross-sectional explanatory view of a vertical probe card using an ICU according to the second embodiment of the present invention. FIG. 5 is a cross-sectional explanatory view of a vertical probe card using an ICU according to the second embodiment of the present invention. FIG. 6 is an explanatory view of the surface of the ICU showing an example in which a pre-process test is simultaneously performed on four IC chips with the vertical probe card using the ICU according to the second embodiment of the present invention.
In FIG. 4, 11 is a test head, 12 is a ceramic substrate, 13 is an ICU, 14 is a wiring substrate (made of glass epoxy), and these are assembled by stiffeners 15 and 16.

ICチップ(デバイス)(図示せず)は、テストヘッド11の前面(図5の右側)に配置されて前工程テストに供される。
セラミックス基板12は、前述のセラミックス基板2と基本的な構成・構造は同一である。セラミックス基板12は、ICチップ(テストヘッド11)における接点間隔(例えば、0.2μmピッチ)を、接点間隔(例えば、1.0mmピッチ)に拡大するように、セラミックス基板12内に所望の配線構造が形成されている。
ICU( inter connecting unit )13は、図5に示される通り、樹脂製の板体に設けられた貫通孔にピン接点17が配設されている。ICU13においては、接点間隔の変更は、原則として、行わないが、所望により、ICU13の部分で接点間隔の拡大を施すこともできる。樹脂の材質としては、例えば、ポリエステル系の超耐熱性樹脂等が挙げられる。
An IC chip (device) (not shown) is arranged on the front surface (right side of FIG. 5) of the test head 11 and used for a pre-process test.
The ceramic substrate 12 has the same basic configuration and structure as the ceramic substrate 2 described above. The ceramic substrate 12 has a desired wiring structure in the ceramic substrate 12 so that the contact interval (for example, 0.2 μm pitch) in the IC chip (test head 11) is expanded to the contact interval (for example, 1.0 mm pitch). Is formed.
As shown in FIG. 5, an ICU (inter connecting unit) 13 has pin contacts 17 disposed in through holes provided in a resin plate. In the ICU 13, the contact interval is not changed in principle. However, if desired, the contact interval can be enlarged at the ICU 13 portion. Examples of the resin material include polyester-based super heat-resistant resin.

ピン接点17は、図3に示したものと基本構造は同一であり、金属、例えばNi合金に金メッキを施したものが用いられ得るが、チューブ及びプランジャーを金合金製とすることによって、導電性を高めることが好ましい。   The basic structure of the pin contact 17 is the same as that shown in FIG. 3, and a metal, for example, a Ni alloy plated with gold can be used. It is preferable to improve the property.

ガラスエポキシ製の配線基板14は、従来技術で用いられてきたものと基本的に同じもので差し支えない。配線基板14は、配線基板3と同様、テスターに常法に従って接続される。
テストヘッド11、セラミックス基板12、ICU13、配線基板14は、ステフナーT15、ステフナーB16を用いて、堅固に組み付けられる。
ICチップ(デバイス)の大量生産に対応するためには、前工程テストで複数のICチップをテストできれば、それだけ能率が上がる。しかし、テスターのチェック可能接点数は、通常、限られている(多くは、512チャンネル)ので、ICチックにおける配線構造にも依存する。
The glass epoxy wiring board 14 may be basically the same as that used in the prior art. The wiring board 14 is connected to a tester according to a conventional method, like the wiring board 3.
The test head 11, the ceramic substrate 12, the ICU 13, and the wiring substrate 14 are firmly assembled using the stiffener T15 and the stiffener B16.
In order to cope with mass production of IC chips (devices), if a plurality of IC chips can be tested in the pre-process test, the efficiency increases accordingly. However, since the number of contact points that can be checked by the tester is usually limited (mostly 512 channels), it depends on the wiring structure in the IC tick.

したがって、1回にテストするICチップ数は、所望によって、適宜設定することができる。1チップ、2チップ、4チップ、8チップ等とすることができる。
図6には、4チップとした場合の例が示されている。図6において、18はICチップをマウントするサイトを示す。ICチップのマウントサイトを適宜に設定可能であるのは、同軸ジャンパーケーブルを用いたプローブカードの場合でも同様である(図1では、1チップの例を示している)。
Therefore, the number of IC chips to be tested at a time can be set as appropriate as desired. One chip, two chips, four chips, eight chips, and the like can be used.
FIG. 6 shows an example in the case of 4 chips. In FIG. 6, reference numeral 18 denotes a site for mounting an IC chip. The IC chip mount site can be set as appropriate even in the case of a probe card using a coaxial jumper cable (FIG. 1 shows an example of one chip).

[実証実験2]
75×63のマトリックスバンプで、電源とアース接点を含む1DUT当たり2573バンプのICチップ4個同時の前工程テストを、図6に示すICU形状の垂直型プローブカードを用いてテストした。
実質的に2573×4=10292バンプ数のICの前工程テストが、所望の範囲内で、良好なテスト結果が得られた。
[Demonstration Experiment 2]
A pre-process test of four IC chips each having 75 × 63 matrix bumps and 2573 bumps per 1DUT including a power source and a ground contact was tested using an ICU-shaped vertical probe card shown in FIG.
The pre-process test of the IC substantially having 2573 × 4 = 10292 bumps was within the desired range, and good test results were obtained.

本発明により、高集積度ICの前工程テストを行うための垂直型プローブカードが実現でき、ピン接点の差し替えでICの仕様変更にも迅速・的確に対応できる汎用タイプの垂直型プローブカードによってICの仕様変更にも迅速・的確に対応できるもの、また、集中的な製品市場投入に必要なICの大量生産に対応できる専用型の垂直型プローブカードの高能率製造が可能な垂直型プローブカードとを、共に、供給することができるようになり、IT技術の進歩に有益な貢献ができる。   According to the present invention, a vertical probe card for performing a pre-process test of a highly integrated IC can be realized, and a general-purpose vertical probe card that can quickly and accurately respond to changes in IC specifications by replacing pin contacts. A vertical probe card capable of responding to changes in specifications quickly and accurately, and capable of high-efficiency manufacturing of dedicated vertical probe cards that can handle mass production of ICs required for intensive product launches Can be supplied together, making a valuable contribution to the advancement of IT technology.

本発明の垂直プローブカードの全体を示す平面説明図である。It is a plane explanatory view showing the whole vertical probe card of the present invention. 本発明の垂直プローブカードの側面説明図である。It is side surface explanatory drawing of the vertical probe card of this invention. 本発明の垂直プローブカードに好適に用いられるピン接点の一例を示す説明図であり、(a)は一部切り欠き側面図、(b)は拡大側面図である。It is explanatory drawing which shows an example of the pin contact used suitably for the vertical probe card | curd of this invention, (a) is a partially cutaway side view, (b) is an enlarged side view. 本発明の第2の実施の形態であるICUを用いた垂直型プローブカードの断面説明図である。It is sectional explanatory drawing of the vertical type probe card using ICU which is the 2nd Embodiment of this invention. 本発明の第2の実施の形態であるICUを用いた垂直型プローブカードの要部断面説明図である。It is principal part cross-sectional explanatory drawing of the vertical probe card using ICU which is the 2nd Embodiment of this invention. 本発明の第2の実施の形態であるICUを用いた垂直型プローブカードでICチップ4個を同時に前工程テストする例を示すICUの表面説明図である。It is surface explanatory drawing of ICU which shows the example which test-processes four IC chips simultaneously with the vertical probe card using ICU which is the 2nd Embodiment of this invention. 従来の探針型のプローブカードの例を示す説明図である。It is explanatory drawing which shows the example of the conventional probe type probe card. 従来の垂直型プローブカードの例を示す説明図である。It is explanatory drawing which shows the example of the conventional vertical probe card.

符号の説明Explanation of symbols

1:ソケット
2:セラミックス基板
3:配線基板
4:貫通孔
5:重複部(重なり部)
6:同軸ジャンパーケーブル
7:チューブ
8:スプリング
9:プランジャー
10:(プランジャー中心部の)中空部
11:テストヘッド
12:セラミックス基板
13:ICU( inter connecting unit )
14:(ガラスエポキシ製の)配線基板
15:ステフナーT
16:ステフナーB
17:ピン接点
18:(ICチップをマウントする)サイト
31:ICチップ
32:バンプ
33:探針
34:基板
35:配線パターン
41:被検査ウェハー
42:(ウェハー41表面の)電極
43:支持板
44:結合孔
45:ニードル
46:配線基板
47:接続用電極
48:内部配線パターン
49:電極
1: Socket 2: Ceramic substrate 3: Wiring substrate 4: Through hole 5: Overlapping portion (overlapping portion)
6: Coaxial jumper cable 7: Tube 8: Spring 9: Plunger 10: Hollow portion (at the center of the plunger) 11: Test head 12: Ceramic substrate 13: ICU (inter connecting unit)
14: Wiring board 15 (made of glass epoxy): Stefner T
16: Steffner B
17: Pin contact 18: Site for mounting IC chip 31: IC chip 32: Bump 33: Probe 34: Substrate 35: Wiring pattern 41: Inspected wafer 42: Electrode 43 (on the surface of wafer 41): Support plate 44: Bonding hole 45: Needle 46: Wiring substrate 47: Connection electrode 48: Internal wiring pattern 49: Electrode

Claims (4)

ウェハーに焼き込まれたICに対接するピン接点が配設されたセラミックス板と、テスタに接続される合成樹脂製の配線基板とが、同軸ジャンパーケーブルコネクタで連結されていることを特徴とする前工程テスト用の垂直型プローブカード。   A ceramic plate on which pin contacts that contact an IC burned on a wafer are arranged and a synthetic resin wiring board connected to a tester are connected by a coaxial jumper cable connector. Vertical probe card for process testing. 前記ピン接点は、前記セラミックス板に設けられたマトリックス状に形成された、周壁に金属被膜が施された貫通孔内に配設されている請求項1に記載の垂直型プローブカード。   2. The vertical probe card according to claim 1, wherein the pin contact is disposed in a through-hole formed in a matrix provided on the ceramic plate and having a metal coating on a peripheral wall. 前記セラミックス板は、前記セラミックス板内部または表面に形成された配線回路を介して前記貫通孔間隔が拡張された間隔で配設された接続端子に電気的に接続されている請求項1または請求項2に記載の垂直型プローブカード。   The ceramic board is electrically connected to connection terminals arranged at intervals in which the interval between the through holes is extended via a wiring circuit formed inside or on the surface of the ceramic board. 2. The vertical probe card according to 2. ウェハーに焼き込まれたICに対接するピン接点が配設されたセラミックス板と、前記セラミックス基板の拡大された接点間隔に対応する接点間隔を有する樹脂製のICUと、テスタに接続される合成樹脂製の配線基板とで構成されたことを特徴とする前工程テスト用の垂直型プローブカード。   A ceramic plate provided with pin contacts for contact with an IC burned on a wafer, a resin ICU having a contact interval corresponding to the enlarged contact interval of the ceramic substrate, and a synthetic resin connected to a tester A vertical probe card for a pre-process test, characterized in that it is made up of a wiring board made of metal.
JP2005045548A 2004-03-02 2005-02-22 Vertical type probe card Pending JP2005283569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005045548A JP2005283569A (en) 2004-03-02 2005-02-22 Vertical type probe card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004057657 2004-03-02
JP2005045548A JP2005283569A (en) 2004-03-02 2005-02-22 Vertical type probe card

Publications (1)

Publication Number Publication Date
JP2005283569A true JP2005283569A (en) 2005-10-13

Family

ID=35182085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005045548A Pending JP2005283569A (en) 2004-03-02 2005-02-22 Vertical type probe card

Country Status (1)

Country Link
JP (1) JP2005283569A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538566B2 (en) * 2006-10-31 2009-05-26 Samsung Electronics Co., Ltd. Electrical test system including coaxial cables
JP2009188096A (en) * 2008-02-05 2009-08-20 Alps Electric Co Ltd Manufacturing method for ceramic laminated wiring board
KR101495046B1 (en) * 2013-09-05 2015-02-25 솔브레인이엔지 주식회사 Vertical Probe Card for Micro Bump Probing
WO2018128361A1 (en) * 2017-01-03 2018-07-12 주식회사 텝스 Vertical ultra low leakage probe card for dc parameter test

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538566B2 (en) * 2006-10-31 2009-05-26 Samsung Electronics Co., Ltd. Electrical test system including coaxial cables
JP2009188096A (en) * 2008-02-05 2009-08-20 Alps Electric Co Ltd Manufacturing method for ceramic laminated wiring board
KR101495046B1 (en) * 2013-09-05 2015-02-25 솔브레인이엔지 주식회사 Vertical Probe Card for Micro Bump Probing
WO2018128361A1 (en) * 2017-01-03 2018-07-12 주식회사 텝스 Vertical ultra low leakage probe card for dc parameter test

Similar Documents

Publication Publication Date Title
TWI452307B (en) Test socket
JP3723079B2 (en) Electronic component assembly with spring-type packaging
US8832933B2 (en) Method of fabricating a semiconductor test probe head
US6330744B1 (en) Customized electrical test probe head using uniform probe assemblies
JP2002116224A (en) Combination members for multiplex chip probe and general-purpose tester contact point and manufacturing method thereof
KR20010076422A (en) Contact structure and production method thereof
KR20020026585A (en) Systems for testing and packaging integraged circuits
JP2006507479A (en) Structure and manufacturing process of probe card assembly and package with wafer level spring
KR20070103073A (en) Probe card assembly and method of attaching probes to the probe card assembly
KR20120102025A (en) Wiring board for electronic component inspection device, and its manufacturing method
JP2005283569A (en) Vertical type probe card
KR20030085142A (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
KR101033400B1 (en) space transformer of probe card for electrical tester of semiconductor wafer and manufacturing method therefor
JP2011117761A (en) Probe card and method of manufacturing probe card
JP4209696B2 (en) Electrical connection device
JP4396429B2 (en) Circuit board inspection apparatus and circuit board inspection method
US20030094962A1 (en) Dual plane probe card assembly and method of manufacture
JP2004138576A (en) Electrical connection device
JP5690678B2 (en) Wiring board for electronic component inspection apparatus and manufacturing method thereof
KR100945545B1 (en) Probe card and product method
US10096958B2 (en) Interface apparatus for semiconductor testing and method of manufacturing same
KR20110030763A (en) Pin array frame used for manufacture of probe card
JP4789675B2 (en) A wiring board having a through hole, a manufacturing method thereof, and a probe card having the wiring board.
JP2011075489A (en) Substrate for probe card, and probe card
JP2004317162A (en) Probe card, probe pin, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A977 Report on retrieval

Effective date: 20070711

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071205