JP2005277444A - Electronic component with externally connected electrode, and connection module - Google Patents
Electronic component with externally connected electrode, and connection module Download PDFInfo
- Publication number
- JP2005277444A JP2005277444A JP2005170364A JP2005170364A JP2005277444A JP 2005277444 A JP2005277444 A JP 2005277444A JP 2005170364 A JP2005170364 A JP 2005170364A JP 2005170364 A JP2005170364 A JP 2005170364A JP 2005277444 A JP2005277444 A JP 2005277444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- plating layer
- intermediate plating
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、チップ状積層コンデンサ等の電子部品の外部接続電極の構造及びその電子部品を用いた回路モジュールに関するものである。 The present invention relates to a structure of an external connection electrode of an electronic component such as a chip-shaped multilayer capacitor and a circuit module using the electronic component.
積層型磁器コンデンサ、チップ状インダクタ、チップ状サーミスタ、チップ状LC複合部品、各種アレイ等のセラミック電子部品をプリント回路基板に搭載して使用することが行われている。
例えば積層型磁器コンデンサは、図3に示すように、誘電体と内部電極を順次積層したセラミック素体1の両端に外部接続電極2、2を形成したものであるが、プリント回路基板3のはんだ付けランド3a、3aにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド3a、3aから外部接続電極2、2間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、LC複合部品、CR複合部品等の各種単品及びアレイがある。
また、チップ状インダクタとしては例えばフェライトビーズは、図4に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体4の両端に外部接続電極5、5を形成したものであるが、プリント回路基板6の例えば電源ライン6aの近傍のはんだ付けランド6b、6bにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド6b、6bにより外部接続電極5、5間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。
Ceramic electronic components such as multilayer ceramic capacitors, chip inductors, chip thermistors, chip LC composite components, and various arrays are mounted on a printed circuit board and used.
For example, as shown in FIG. 3, a multilayer ceramic capacitor has
As a chip-shaped inductor, for example, a ferrite bead is formed by forming
このような電子部品の外部接続電極は、図3に示すように、Cuを含む導電材料ペーストをセラミック素体1の両端に塗布し、焼付け処理をして焼付け導電体膜の下地層2aを形成し、その上にNiメッキの中間層2bを形成し、さらにSnあるいはSn−PbのSn含有メッキの表面層2cを形成することにより作成されることが行われている。
しかしながら、上記外部接続電極を有するセラミック電子部品においては、例えば図3に示すように、両外部接続電極間2、2に電圧が印加された状態、あるいは図4に示すように、電源ライン6aと電流の流れているフェライトビーズの間に電圧差がある状態で、高温、高湿度下の過酷な環境下に長期間使用された場合には、外部接続電極の下地層に含まれているCuがはんだ付け接続部を通してプリント回路基板3、6のはんだ付けランド側に逐次拡散する、いわゆる銅のイオンマイグレーション現象が起こり、対向するはんだ付けランド3a、3a間、6b、6b間あるいは図示省略した隣接する他の回路配線との間において耐電圧の低下、さらには短絡するという問題が生じ易い。
本発明の第1の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第2の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
However, in the ceramic electronic component having the external connection electrodes, for example, as shown in FIG. 3, a voltage is applied between the two
A first object of the present invention is to provide an electronic component with external connection electrodes in which a base layer is protected from contact with outside air or the like, and a circuit module using the same.
A second object of the present invention is to provide an electronic component with an external connection electrode having an external connection electrode that is less likely to cause ion migration of metal in the underlying layer even when it is mounted on a printed circuit board and applied with voltage for a long time. It is to provide a circuit module.
本発明は、上記課題を解決するために、(1)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である外部接続電極付電子部品を提供するものである。
また、本発明は、(2)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、メッキの表面層は錫含有層である上記(1)の外部接続電極付電子部品、(3)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール、(4)、電子部品実装ランド近傍に電源ラインを有する上記(3)の回路モジュール、(5)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(3)又は(4)の回路モジュールを提供するものである。
また、(6)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である外部接続電極付電子部品、(7)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(6)の外部接続電極付電子部品、(8)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(6)の外部接続電極付電子部品、(9)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(6)の外部接続電極付電子部品、(10)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及びメッキの表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(6)ないし(9)のいずれかの外部接続電極付電子部品、(11)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(10)の外部接続電極付電子部品、(12)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、メッキの表面層は錫含有層である上記(6)ないし(11)のいずれかの外部接続電極付電子部品、(13)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である回路モジュール、(14)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(13)の回路モジュール、(15)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(13)の回路モジュール、(16)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(13)の回路モジュール、(17)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(13)ないし(16)のいずれかの回路モジュール、(18)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(13)ないし(16)のいずれかの回路モジュール、(19)、電子部品実装ランド近傍に電源ラインを有する上記(13)ないし(18)のいずれかの回路モジュール、(20)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(13)ないし(19)のいずれかの回路モジュールを提供するものである。
In order to solve the above-mentioned problems, the present invention provides (1) an electronic component having an external connection electrode on a ceramic body, wherein the external connection electrode includes a base layer, an intermediate plating layer covering the base layer, A plating surface layer covering the intermediate plating layer, and the intermediate plating layer is extended from the peripheral edge tip of the underlayer to the surface of the ceramic body, and the underlayer is embedded by the intermediate plating layer In the electronic component with external connection electrodes, the distance from the peripheral peripheral tip position to the contact surface of the intermediate plating layer and the surface layer of the perpendicular to the ceramic body at the peripheral peripheral tip position of the base layer is Provided is an electronic component with an external connection electrode that is 0.9 times or less the distance of the perpendicular to the ceramic body at the base end side of the intermediate plating layer to the contact surface of the base layer and the intermediate plating layer. .
Further, the present invention provides the electronic component with external connection electrodes according to (1), wherein the base layer is a copper-containing layer, the intermediate plating layer is a nickel layer, and the plating surface layer is a tin-containing layer. (3) In a circuit module having an electronic component solder-connected to an electronic component mounting land, the electronic component has an external connection electrode on a ceramic body, and the external connection electrode covers a base layer and the base layer An intermediate plating layer, and a surface layer that covers the intermediate plating layer, and the intermediate plating layer extends from the edge peripheral edge of the base layer to the ceramic body surface, A circuit module embedded with an intermediate plating layer, wherein the distance from the contact point of the intermediate plating layer and the surface layer of the perpendicular to the ceramic body at the edge peripheral tip position of the underlayer is from the edge peripheral tip position Intermediate plating layer A circuit module that is 0.9 times or less the distance to the contact surface of the base layer and intermediate plating layer of the perpendicular to the ceramic body on the base end side for the extended width, (4), a power line near the electronic component mounting land The circuit module according to the above (3), (5), the underlayer is a copper-containing layer, the intermediate plating layer is a nickel layer, and the surface layer is a tin-containing plating layer on the intermediate plating layer and solder at the time of soldering The circuit module according to (3) or (4), which is an integral layer.
(6) In an electronic component having an external connection electrode on a ceramic body, the external connection electrode includes a base layer, an intermediate plating layer covering the base layer, and a plating surface layer covering the intermediate plating layer. And the intermediate plating layer is an electronic component with an external connection electrode that extends from the peripheral peripheral tip of the base layer to the surface of the ceramic body, and the base layer is embedded in the intermediate plating layer. The extension width of the intermediate plating layer extending to the surface of the ceramic body is larger than the thickness of the intermediate plating layer at the peripheral edge of the base layer, and the extension width is 3 μm. in the external connection electrodes with the electronic component is higher, (7), an electronic part mounted external connection electrodes of the extension width intermediate plated layer is extended to the ceramic body surface is 5μm or more above (6), (8 ) Of intermediate plating layer Electronic component with an external connection electrode of the dimensions of the long width is more than 1.1 times the dimension of the thickness of the intermediate plated layer at the edge near the distal end position of the base layer (6), (9), the intermediate plating layer The extension width of the electronic component with external connection electrodes according to the above ( 6 ), wherein the dimension of the extended width is 1.5 times or more of the film thickness of the intermediate plating layer at the edge peripheral tip position of the base layer, ( 10 ), the base layer The distance from the edge peripheral edge tip position to the contact surface of the intermediate plating layer of the perpendicular to the ceramic body at the edge peripheral edge position of the edge and the contact surface of the surface layer of the plating is the extension width of the intermediate plating layer on the proximal end side The electronic component with an external connection electrode according to any one of ( 6 ) to ( 9 ), which is smaller than the distance of the perpendicular to the contact surface of the base layer and the intermediate plating layer, ( 11 ) For ceramic body The distance of the perpendicular to the contact surface of the intermediate plating layer and the surface layer is the contact between the base layer and the intermediate plating layer of the perpendicular to the ceramic body on the base end side by the extended width of the intermediate plating layer from the edge peripheral tip position. ( 10 ) the electronic component with external connection electrodes that is 0.9 times or less the distance to the surface, ( 12 ), the underlayer is a copper-containing layer, the intermediate plating layer is a nickel layer, and the plating surface layer Is an electronic component with an external connection electrode according to any one of the above ( 6 ) to ( 11 ), which is a tin-containing layer, ( 13 ), a circuit module having an electronic component solder-connected to an electronic component mounting land, The ceramic body has an external connection electrode, the external connection electrode has a base layer, an intermediate plating layer covering the base layer, and a surface layer covering the intermediate plating layer, and the intermediate plating layer is Edge of the underlayer A circuit module extending from the peripheral tip to the surface of the ceramic body, and the underlayer being embedded by the intermediate plating layer, wherein the intermediate plating layer is extended to the surface of the ceramic body The width dimension is larger than the dimension of the thickness of the intermediate plating layer at the peripheral edge tip position of the underlayer, and the extension width is 3 μm or more. ( 14 ) The intermediate plating layer extends to the surface of the ceramic body. The extension width of the circuit module according to ( 13 ) above, wherein the extension width is 5 μm or more , (15 ), the extension width dimension of the intermediate plating layer is the film thickness of the intermediate plating layer at the peripheral edge tip position of the underlayer The circuit module of ( 13 ) above, which is 1.1 times or more in size, ( 16 ), the dimension of the extension width of the intermediate plating layer is 1 of the film thickness dimension of the intermediate plating layer at the peripheral edge tip position of the underlayer . The circuit module according to the above ( 13 ), which is 5 times or more, ( 17 ), the distance from the edge of the underlayer to the contact surface of the intermediate plating layer and the surface layer of the perpendicular to the ceramic body at the edge periphery tip The circuit module according to any one of the above ( 13 ) to ( 16 ), which is smaller than the distance from the position to the contact surface of the base layer and the intermediate plating layer of the perpendicular to the ceramic body on the base end side by the extended width of the intermediate plating layer, ( 18 ) The distance from the edge of the peripheral edge to the contact surface of the intermediate plating layer and the surface layer of the perpendicular to the ceramic body at the edge peripheral tip position of the base layer is the base end side by the extension width of the intermediate plating layer circuit of any of the above (13) to at most 0.9 times the distance to the contact surface of the underlying layer and the intermediate plated layer of the perpendicular to the ceramic body (16) in the model Yuru, (19), one of the circuit modules of (13) to have a power supply line in the vicinity of the electronic component mounting land (18), (20), the underlying layer is copper-containing layer, an intermediate plated layer of nickel layer The surface layer provides the circuit module according to any one of the above ( 13 ) to ( 19 ), which is a layer integral with the tin-containing plating layer on the intermediate plating layer and the solder at the time of soldering.
本発明によれば、例えば銅含有の下地層を例えばニッケルメッキ層の中間層に埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下にしたので、銅含有の下地層は外気と遮断され、その湿分や酸素の影響を受けることがなく、したがって高温高湿度の大気下において長期間その構造を有する外部接続電極に電圧が印加された状態でも銅はイオン化することを避けられ、マイグレーションすることを避けることができる。これにより、その外部接続電極を有する電子部品を用いた回路モジュールの信頼性と寿命を長くすることができる。According to the present invention, for example, a copper-containing base layer is embedded in, for example, an intermediate layer of a nickel plating layer, and the contact between the intermediate plating layer and the surface layer of the perpendicular to the ceramic body at the edge peripheral tip position of the base layer is achieved. Since the distance is 0.9 times or less of the distance from the peripheral edge tip position to the contact surface of the base layer and the intermediate plating layer of the perpendicular to the ceramic body on the base end side of the extended width of the intermediate plating layer, The copper-containing underlayer is shielded from the outside air and is not affected by moisture or oxygen. Therefore, even when a voltage is applied to the external connection electrode having the structure for a long time in a high-temperature and high-humidity atmosphere, Can avoid ionization and avoid migration. Thereby, the reliability and lifetime of the circuit module using the electronic component having the external connection electrode can be extended.
本発明において、「下地層を被覆する中間メッキ層」とは、例えばニッケル含有層からなる中間メッキ層である。
また、本発明において、「下地層」としては銅含有層が挙げられ、「メッキの表面層」としてはSn含有層、例えばSn単独層、Sn−Pbのはんだ層が挙げられ、「メッキ」とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。
本発明において、例えば銅含有の下地層から銅がイオンマイグレーションを起こさないためには、図1に示すように、中間メッキ層cがセラミック素体a表面上まで延設されるその延長幅Lは、3μm以上、好ましくは5μm以上であり、また、その延長幅Lの寸法は下地層の縁部周辺先端位置の該中間メッキ層cの膜厚Dの寸法より大きく、1.1倍、好ましくは1.5倍以上が良く、また、下地層bの縁部周辺先端位置におけるセラミック素体aに対する垂線の中間メッキ層c及び表面層dの接触面までの距離h1 がその縁部周辺先端位置から上記延長幅L寸法分基端側におけるセラミック素体aの垂線の下地層b及び中間メッキ層cとの接触面までの距離h2 より小さく、0.9倍以下であることが好ましい。
電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのもののいずれも使用できる。
また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんた付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図3、図4に示されたもの等が含まれ、電源ラインが設けられているものも含む。
In the present invention, the “intermediate plating layer covering the underlayer” is an intermediate plating layer made of a nickel-containing layer, for example.
In the present invention, the “underlayer” includes a copper-containing layer, and the “plating surface layer” includes a Sn-containing layer, for example, a Sn single layer, a Sn—Pb solder layer, and “plating”. Either electrolytic plating or electroless plating may be used, or both may be used in combination.
In the present invention, for example, in order to prevent copper from causing ion migration from a copper-containing underlayer, as shown in FIG. 1, the extension width L of the intermediate plating layer c extending to the surface of the ceramic body a is 3 μm or more, preferably 5 μm or more, and the dimension of the extension width L is larger than the dimension of the film thickness D of the intermediate plating layer c at the peripheral edge of the base layer, 1.1 times, preferably 1.5 times or more is preferable, and the distance h 1 to the contact surface of the intermediate plating layer c and the surface layer d of the perpendicular to the ceramic body a at the edge peripheral tip position of the base layer b is the edge peripheral tip position. From the distance h 2 to the contact surface of the base layer b and the intermediate plating layer c of the vertical line of the ceramic body a on the base end side from the extended width L, it is preferably 0.9 times or less.
As the electronic component, any of the voltage operation mode and the current operation mode listed in the above-mentioned “Prior Art” can be used.
Further, in the present invention, a circuit module on which an electronic component is mounted is provided. Since the external connection electrode of the electronic component in this circuit module is soldered to the soldering land of the printed circuit board, the electronic component described above is provided. Since the surface layer of the external connection electrode plating is melted and integrated with the solder at the time of soldering, it is referred to as the “surface layer” and is referred to as the “plating surface layer” of the external connection electrode of the electronic component. Distinguish. The circuit modules include those shown in FIG. 3 and FIG. 4 described in the section of “Prior Art”, and also include those provided with a power supply line.
〔作用〕
下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銅含有層を用いても銅のイオンマイグレーションをないようにできる。
[Action]
Since the underlying layer is embedded in the intermediate plating layer, it is shielded from contact with outside air, etc., is not affected by atmospheric moisture and oxygen, and can be held for a long time with a voltage applied to the external connection electrode For example, even if a copper-containing layer is used for the underlayer, copper ion migration can be prevented.
次に本発明の実施例を説明する。
実施例1
図2(イ)に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体11を作成し、同図(ロ)に示すようにその両端に導電体材料ペースト(Cu粉末78重量部、エチルセルロース5重量部、テルピネオール17重量部)をスクリーン印刷により塗布し、700℃、10分間焼付けてCu焼付導電体膜12を形成し、Cu焼付導電体膜付セラミック素体13を作成する。
ついで、図5に示すように、メッシュのバレル21の中に陰極22を設け、これに対応してバレルの外部に設けた陽極23との間にニッケルのメッキ浴24を介在させたバレル電解メッキ装置を用い、バレル21中に上記Cu焼付導電体膜付セラミック素体13、13・・・、あるいはこれらが少ない場合には粒状の導体のダミー(メディアボール)25、25・・・を入れ、これらを一緒にして撹拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温50℃、電流密度0.3A/cm2 、通電時間60分にする。26は直流電源である。
この電解ニッケルメッキにより、図2(ハ)に示すように上記Cu焼付導電体膜付セラミック素体13のCu焼付導電体膜12の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体11上に延設したNiメッキ膜14を形成した。
そして、上記と同様な別のバレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温40℃、電流密度0.3A/cm2 ではんだの電解メッキを行い、図2(ニ)に示すようにはんだメッキ膜15を形成した。
このようにして、セラミック素体11の両端にCu焼付導電体膜12の下地層、Niメッキ膜14の中間層、はんだメッキ膜15の表面層からなる外部接続電極16、16を有する大きさが3.2mm×1.6mm×1.1mmのチップ型のフェライトビーズを作成した。
このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図2(ニ)に図示の○で囲った部分の断面を3500倍の電子顕微鏡写真を撮ったところ、Cu焼付導電体膜12の膜厚は35μm(一定部分)、その先端位置のNiメッキ膜14の膜厚(図1のDに相当)は2.8μm、はんだメッキ膜15の膜厚(一定部分)は3.3μmであり、また、Niメッキ膜14のCu焼付導電体膜12の縁部周辺先端よりの延長幅(図1のLに相当)は3.8μmであり、また、Cu焼付導電体膜12の縁部周辺先端におけるセラミック素体11における垂線のNiメッキ膜14とはんだメッキ膜15との接触面までに到る距離(図1のh1 に相当)は3.1μmであり、上記Cu焼付導電体膜12位置から上記延長幅寸法分基端側のセラミック素体11の垂線のCu焼付導電体膜12とNiメッキ膜14との接触面までに到る距離(図1のh2 に相当)は3.5μmであり、両者の比(図1のh1 /h2 に相当)は0.89であった。
上記と同様にして作成したフェライトビーズを10個、図4に示すようにプリント回路基板6にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を85℃、85%RH(相対湿度)条件下におき、電源ライン6aと、はんだ付けランド6b、6b間に直流10Vの電圧を300時間印加し、銅のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。
Next, examples of the present invention will be described.
Example 1
As shown in FIG. 2 (a), a
Then, as shown in FIG. 5, a
By this electrolytic nickel plating, as shown in FIG. 2 (c), the entire Cu-
Then, using another barrel electrolytic plating apparatus similar to the above, using a solder plating solution as the plating solution, electrolytic plating of the solder was performed at a liquid temperature of 40 ° C. and a current density of 0.3 A / cm 2 . ), A solder plating
In this way, the
One external electrode of this chip-type ferrite bead was polished, and a cross section of a portion surrounded by a circle shown in FIG. The thickness of the
Ten ferrite beads prepared in the same manner as described above were soldered to the printed
比較例1
実施例1において、ニッケル電解メッキ条件を電流密度0.15A/cm2 、通電時間60分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は1.5μm、図1のLに相当する延長幅は1.9μm、図1のh1 に相当する距離は1.6μm、図1のh2 に相当する距離は1.7μm、図1のh1 /h2 に相当する比は0.94であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、7個についてマイグレーションの発生が確認された。
Comparative Example 1
A chip-like ferrite bead was prepared in the same manner as in Example 1 except that the nickel electroplating conditions were a current density of 0.15 A / cm 2 and an energization time of 60 minutes, and an electron micrograph was taken as in Example 1. As a result, the film thickness corresponding to D in FIG. 1 is 1.5 μm, the extension width corresponding to L in FIG. 1 is 1.9 μm, the distance corresponding to h 1 in FIG. 1 is 1.6 μm, The distance corresponding to h 2 was 1.7 μm, and the ratio corresponding to h 1 / h 2 in FIG. 1 was 0.94.
In addition, when a test circuit board was prepared in the same manner as in Example 1 and copper migration was observed in the same manner, occurrence of migration was confirmed for 7 pieces.
実施例2
実施例1において、電解メッキ条件の電流密度を比較例1と同じ電流密度0.15A/cm2 とし、通電時間を120分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は3.0μm、図1のLに相当する延長幅は5.5μm、図1のh1 に相当する距離は3.3μm、図1のh2 に相当する距離は4.2μm、図1のh1 /h2 に相当する比は0.79であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
Example 2
In Example 1, chip-like ferrite beads were prepared in the same manner except that the current density under electrolytic plating conditions was set to the same current density of 0.15 A / cm 2 as in Comparative Example 1 and the energization time was set to 120 minutes. The film thickness corresponding to D in FIG. 1 is 3.0 μm, the extension width corresponding to L in FIG. 1 is 5.5 μm, and corresponds to h 1 in FIG. The distance was 3.3 μm, the distance corresponding to h 2 in FIG. 1 was 4.2 μm, and the ratio corresponding to h 1 / h 2 in FIG. 1 was 0.79.
In addition, when a test circuit board was prepared in the same manner as in Example 1 and copper migration was observed in the same manner, no occurrence of migration was confirmed.
実施例3
実施例1と同様にして外部接続電極を形成した図3に示すチップ状積層セラミ0クコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。
また、このチップ状積層セラミックコンデンサを図3に示すようにはんだ付けを行なって得た実施例1と同様な試験用回路基板について、はんだ付けランド3a、3a間に実施例1と同様な条件で電圧を印加し、銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
Example 3
A chip-like multilayer ceramic capacitor shown in FIG. 3 having external connection electrodes formed in the same manner as in Example 1 was obtained. This was also examined with an electron micrograph in the same manner as in Example 1, and almost the same result was obtained.
Further, a test circuit board similar to that of Example 1 obtained by soldering this chip-shaped multilayer ceramic capacitor as shown in FIG. 3 is subjected to the same conditions as in Example 1 between the soldering lands 3a and 3a. When voltage was applied and copper migration was observed, no occurrence of migration was confirmed.
比較例2
比較例1において、チップ状のフェライトビーズの代わりに実施例3で得たチップ状積層セラミックコンデンサを使用した以外は同様にして外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても、実施例1と同様に電子顕微鏡写真を撮って調べたところ、比較例1とほぼ同様の結果が得られた。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、10個についてマイグレーションの発生が確認された。
Comparative Example 2
A chip-shaped multilayer ceramic capacitor having external connection electrodes was obtained in the same manner as in Comparative Example 1 except that the chip-shaped multilayer ceramic capacitor obtained in Example 3 was used instead of the chip-shaped ferrite beads. This was also examined by taking an electron micrograph in the same manner as in Example 1, and almost the same result as in Comparative Example 1 was obtained.
Further, a test circuit board was prepared in the same manner as in Example 1, and copper migration was also observed in the same manner . As a result, occurrence of migration was confirmed for 10 pieces .
a、11 セラミック素体
b、12 下地層
c、14 中間メッキ層
d 表面層
15 メッキの表面層
16 外部接続電極
a, 11 Ceramic element body b, 12 Underlayer c, 14 Intermediate plating layer
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170364A JP2005277444A (en) | 2005-06-10 | 2005-06-10 | Electronic component with externally connected electrode, and connection module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170364A JP2005277444A (en) | 2005-06-10 | 2005-06-10 | Electronic component with externally connected electrode, and connection module |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7131164A Division JPH08306585A (en) | 1995-05-02 | 1995-05-02 | Electronic part with external electrode and circuit module |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203751A Division JP2009283986A (en) | 2009-09-03 | 2009-09-03 | Electronic component with externally connected electrode, and circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005277444A true JP2005277444A (en) | 2005-10-06 |
Family
ID=35176692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005170364A Withdrawn JP2005277444A (en) | 2005-06-10 | 2005-06-10 | Electronic component with externally connected electrode, and connection module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005277444A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012044151A (en) * | 2010-07-21 | 2012-03-01 | Murata Mfg Co Ltd | Electronic component |
US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
-
2005
- 2005-06-10 JP JP2005170364A patent/JP2005277444A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012044151A (en) * | 2010-07-21 | 2012-03-01 | Murata Mfg Co Ltd | Electronic component |
US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904024B1 (en) | Laminated electronic components | |
KR101565703B1 (en) | Chip electronic component and manufacturing method thereof | |
US5963416A (en) | Electronic device with outer electrodes and a circuit module having the electronic device | |
KR20160019266A (en) | Chip electronic component and board having the same mounted thereon | |
JP2007281400A (en) | Surface mounted ceramic electronic component | |
US20170265300A1 (en) | Double-sided printed circuit board and method for manufacturing same | |
JP2009224802A (en) | Method for forming electroless plating termination | |
KR20180064349A (en) | Multilayered ceramic capacitor, and method for manufacturing the same | |
JP4548471B2 (en) | Capacitor array and manufacturing method thereof | |
JP2005277444A (en) | Electronic component with externally connected electrode, and connection module | |
JP4182489B2 (en) | Electronic component with external connection electrode and circuit module | |
JP2009283986A (en) | Electronic component with externally connected electrode, and circuit module | |
JP2001230151A (en) | Lead-less chip component | |
JPH08306584A (en) | Electronic part with external electrode and circuit module | |
KR100418602B1 (en) | Chip type array electronic component | |
JP2009272424A (en) | Printed circuit board and method of manufacturing the same | |
JP4823623B2 (en) | Surface mount electronic component array | |
JP2005223280A (en) | Chip-type electronic component and its manufacturing method | |
JPH08306585A (en) | Electronic part with external electrode and circuit module | |
JP4715000B2 (en) | Manufacturing method of chip-type electronic component | |
JP4276774B2 (en) | Chip-shaped solid electrolytic capacitor | |
JP2001155955A (en) | Electronic component equipped having external terminal electrode and mounting electronic article thereof | |
JP2005294618A (en) | Electronic component | |
JP4295202B2 (en) | Chip component and chip component manufacturing method | |
JP4081873B2 (en) | Resistor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20071228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080115 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090904 |