KR20180064349A - Multilayered ceramic capacitor, and method for manufacturing the same - Google Patents
Multilayered ceramic capacitor, and method for manufacturing the same Download PDFInfo
- Publication number
- KR20180064349A KR20180064349A KR1020180061994A KR20180061994A KR20180064349A KR 20180064349 A KR20180064349 A KR 20180064349A KR 1020180061994 A KR1020180061994 A KR 1020180061994A KR 20180061994 A KR20180061994 A KR 20180061994A KR 20180064349 A KR20180064349 A KR 20180064349A
- Authority
- KR
- South Korea
- Prior art keywords
- plating layer
- external electrode
- electrode
- electroless plating
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000003985 ceramic capacitor Substances 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 69
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 53
- 238000007772 electroless plating Methods 0.000 claims abstract description 39
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 30
- 239000011135 tin Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 abstract description 8
- 239000010944 silver (metal) Substances 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 239000002952 polymeric resin Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 1
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 229920000180 alkyd Polymers 0.000 description 1
- -1 aryl resins, acrylic Chemical compound 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012461 cellulose resin Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229960002380 dibutyl phthalate Drugs 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
본 발명은 적층 세라믹 커패시터 및 이의 제조방법에 관한 것이다. The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same.
반도체 소자의 소형화 및 고속/고주파화 추세에 따라 초고용량 적층 세라믹 커패시터(MLCC)가 요구되고 있다. 이를 위해서는 크기 대비 정전용량을 증가시킬 필요가 있으며, 이에 따라 유전체층 및 내부 전극층은 점점 더 얇아질 필요가 있다. 2. Description of the Related Art Ultra-high-capacity multilayer ceramic capacitors (MLCCs) have been demanded for miniaturization and high-speed / high-frequency operation of semiconductor devices. To do so, it is necessary to increase the capacitance-to-capacitance, so that the dielectric layer and the internal electrode layer need to be made thinner and thinner.
때문에 유전체층을 구성하는 결정 입자는 미립화, 높은 비유전율 및 온도 의존성이 적은 재료 특성이 요구되고 있으며, 커패시터의 체적 대비 용량 효율을 높이기 위해 구조적으로는 유전체층의 박층화와 고적층화가 요구된다. Therefore, the crystal grains constituting the dielectric layer are required to have atomization, a high dielectric constant and a low temperature dependency of the material characteristics. In order to increase the capacity efficiency of the capacitor by volume, the dielectric layer is required to be thin and the dielectric layer must be structurally layered.
또한 전자제품용 MLCC에서도 사이즈가 작아지면서 불량 회수를 위한 재작업이 불가하여 전장용 MLCC와 같이 고신뢰성 제품이 요구되고 있다. 이에 고신뢰성 제품에서는 외부전극 형성시 은-에폭시(Ag-epoxy) 재료를 주로 사용한다. 이는 은-에폭시 외부 전극이 구리 페이스트 외부 전극보다 치밀하여 표면처리시 도금액의 침투를 방지하여 신뢰성 저하를 방지할 수 있으며, 탄성이 구리 페이스트 보다 좋아 휨 강도에 대한 신뢰성 저하를 예방할 수 있기 때문이다. In addition, since the size of the MLCC for electronic products is reduced, it is impossible to perform rework for defective recovery, and a highly reliable product such as MLCC for electric field is required. For high reliability products, Ag-epoxy materials are mainly used for forming external electrodes. This is because the silver-epoxy outer electrode is denser than the outer electrode of the copper paste, preventing the penetration of the plating liquid during the surface treatment, thereby preventing the reliability from lowering and preventing the reliability from lowering the bending strength.
하지만 은-에폭시 외부 전극의 경우 표면에 전도도가 없는 에폭시가 많은 부분 노출되어 있으므로 현재 사용중인 전해 니켈 도금을 수행하면 미도금 불량으로 인하여 실장시 납땜 불량을 야기하는 것이 현실이다. (도 1, 2 참조)However, in the case of the silver-epoxy external electrode, since many epoxy parts having no conductivity on the surface are exposed, it is a reality that when performing the electrolytic nickel plating used in the present, poor soldering is caused due to poor plating. (See Figs. 1 and 2)
따라서, 본 발명에서는 상기와 같은 종래 기술의 문제들을 해결하기 위한 것으로서, 본 발명의 목적은 외부 전극의 표면에 전해 니켈 도금을 수행하더라도 니켈 미도금 불량없이 균일한 니켈 도금층 형성이 가능하며, 실장시 납땜 불량도 발생시키지 않는 구조를 가지는 적층 세라믹 커패시터를 제공하는 데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems of the prior art as described above, and it is an object of the present invention to provide a nickel plating method capable of forming a uniform nickel plating layer without undue nickel unevenness even when electrolytic nickel plating is performed on the surface of the external electrode, And a structure in which defective soldering is not caused.
또한, 본 발명의 다른 목적은 상기 적층 세라믹 커패시터의 제조 방법을 제공하는 데도 있다.It is another object of the present invention to provide a method of manufacturing the above-described multilayer ceramic capacitor.
본 발명의 과제를 해결하기 위한 일 실시예에 따른 적층 세라믹 커패시터는 유전체층과 내부 전극이 적층된 본체, 상기 본체 표면에 형성된 외부 전극, 및 도금층을 포함하며, 상기 외부 전극과 도금층 사이에 무전해 도금층을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a multilayer ceramic capacitor including a body in which a dielectric layer and an internal electrode are stacked, an external electrode formed on a surface of the body, and a plating layer, And a control unit.
상기 무전해 도금층은 0.1~5㎛의 두께를 가지는 것이 바람직하다.The electroless plating layer preferably has a thickness of 0.1 to 5 mu m.
상기 무전해 도금층은 Sn, Ni, Cu, Ag, Co, Au, 및 Pd로 이루어진 그룹으로부터 선택되는 1종 이상의 금속을 이용할 수 있다. The electroless plating layer may use at least one metal selected from the group consisting of Sn, Ni, Cu, Ag, Co, Au, and Pd.
상기 외부 전극은 Ag, Cu, Ni, 및 Ag 중에서 선택되는 것일 수 있다. The external electrode may be selected from Ag, Cu, Ni, and Ag.
상기 도금층은 니켈 도금층과 주석 도금층을 포함하는 복수의 층으로 형성될 수 있다. The plating layer may be formed of a plurality of layers including a nickel plating layer and a tin plating layer.
상기 도금층은 전해 도금법 및 무전해 도금법 중에서 선택되는 어느 하나의 방법, 또는 두 가지 방법을 모두 이용할 수 있다. The plating layer may be formed by any one of electroplating and electroless plating, or both.
또한, 본 발명의 다른 실시예에 따르면, 상기 본체와 외부 전극 사이에 연결 전극을 더 포함할 수 있다. According to another embodiment of the present invention, a connection electrode may further be provided between the body and the external electrode.
상기 연결 전극은 Cu, Ni, 및 Ag 중에서 선택되는 1종 이상의 금속을 포함할 수 있다.The connection electrode may include at least one metal selected from Cu, Ni, and Ag.
또한, 본 발명은 다른 과제를 해결하기 위하여 유전체층과 내부 전극이 교대로 적층된 커패시터 본체를 형성하는 제1단계, 상기 적층된 커패시터 본체를 소성시키는 제2단계, 상기 본체 표면에 외부 전극을 형성하는 제3단계, 상기 외부 전극에 무전해 도금층을 형성하는 제4단계, 및 상기 무전해 도금층에 도금층을 형성하는 제5단계를 포함하는 적층 세라믹 커패시터의 제조방법을 제공할 수 있다. According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, comprising the steps of: forming a capacitor body in which a dielectric layer and internal electrodes are alternately stacked to form a capacitor body; a second step of firing the stacked capacitor body; A fourth step of forming an electroless plating layer on the external electrode, and a fifth step of forming a plating layer on the electroless plating layer. The present invention also provides a method of manufacturing a multilayer ceramic capacitor.
상기 무전해 도금층은 Sn, Ni, Cu, Ag, Co, Au, 및 Pd로 이루어진 그룹으로부터 선택되는 1종 이상의 금속을 이용할 수 있다. The electroless plating layer may use at least one metal selected from the group consisting of Sn, Ni, Cu, Ag, Co, Au, and Pd.
상기 무전해 도금층은 0.1~5㎛의 두께를 가지는 것이 바람직하다. The electroless plating layer preferably has a thickness of 0.1 to 5 mu m.
또한, 본 발명의 실시예에 따르면, 상기 무전해 도금층을 형성하기 전에, 상기 외부 전극을 전처리하는 단계를 포함할 수 있다. Further, according to the embodiment of the present invention, before forming the electroless plating layer, pre-treating the external electrode may be included.
또한, 본 발명의 실시예에 따르면, 상기 외부 전극을 형성하기 전에, 상기 본체에 연결 전극을 형성하는 단계를 더 포함할 수 있다. Further, according to the embodiment of the present invention, before forming the external electrode, it may further include forming a connection electrode in the body.
본 발명의 실시예에 따르면, 외부 전극에 도금층을 형성하기 전에 무전해 도금층을 형성함으로써 외부 전극에 니켈과 같은 도금층을 형성함에 있어 미도금되는 불량을 해결할 수 있다. 따라서, 니켈 등의 미도금으로 인한 실장시 납땜 불량 문제를 해결할 수 있어, 고 신뢰성을 가지는 적층 세라믹 커패시터를 제공할 수 있다. According to the embodiment of the present invention, the electroless plating layer is formed before forming the plating layer on the external electrode, thereby solving the problem of non-plating in forming the plating layer such as nickel on the external electrode. Therefore, it is possible to solve the problem of poor soldering during mounting due to uncoated nickel or the like, and to provide a multilayer ceramic capacitor having high reliability.
또한, 본 발명에 따르면, 연성이 좋은 재료로 무전해 도금층을 외부 전극에 형성함으로써 적층 세라믹 커패시터의 휨 강도를 개선하는 효과도 가진다. Further, according to the present invention, the electroless plating layer is formed on the external electrode with a good ductility, thereby improving the flexural strength of the multilayer ceramic capacitor.
도 1은 종래 니켈 미도금으로 인한 납땜 불량 유형의 일 예를 나타낸 것이고,
도 2는 몰드분석 결과 Ni 미도금으로 인한 남땜 불량이 형성된 일 예를 나타낸 것이고,
도 3은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 구조이고,
도 4는 본 발명의 다른 일 실시예에 따른 적층 세라믹 커패시터의 구조이고,
도 5는 본 발명의 실시예에 따른 무전해 도금층 형성 후, 납땜 불량이 발생되지 않은 테스트 사진이다.FIG. 1 shows an example of a type of brazing failure due to conventional nickel plating,
Fig. 2 shows an example in which a soldering failure due to Ni plating is formed as a result of a mold analysis,
3 is a structure of a multilayer ceramic capacitor according to an embodiment of the present invention,
4 is a view illustrating a structure of a multilayer ceramic capacitor according to another embodiment of the present invention,
FIG. 5 is a photograph of a test image in which no soldering failure has occurred after the electroless plating layer is formed according to the embodiment of the present invention. FIG.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.
본 발명은 적층 세라믹 커패시터와 이의 제조방법에 관한 것이다.The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same.
다음 도 3은 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 구조를 나타낸 것이다. 이를 참조하면, 유전체층(11)과 내부 전극(12)이 적층된 본체(10), 상기 본체(10) 표면에 형성된 외부 전극(20), 및 도금층(30)을 포함하며, 상기 외부 전극(20)과 도금층(30) 사이에 무전해 도금층(40)을 포함한다. FIG. 3 illustrates a structure of a multilayer ceramic capacitor according to an embodiment of the present invention. Referring to FIG. 1, the plasma display apparatus includes a
상기 본체(10)는 복수의 유전체층(11)과 상기 유전체층(11)에 형성된 복수의 층 형상의 내부전극(12)을 포함하는 적층체이고, 상기 본체(10))의 각 내부 전극(12)의 단부는 상기 본체(10) 표면에 형성된 외부 전극(20)과 서로 전기적으로 연결되어 있다. The
상기 외부 전극(20)은 일반적으로 금속 성분, 및 유기 고분자 수지를 포함하는 금속 페이스트를 상기 본체(10)의 단면 위에 도포 및 소성시켜 형성된다. 본 발명의 상기 외부 전극(20)은 Ag, Cu, Ni, 및 Ag 중에서 선택되는 금속을 이용할 수 있다. The
또한, 상기 외부 전극(20) 위에, 예를 들어 Ni을 주성분으로 하는 제1도금층(31)이 형성되고, 상기 제1도금층(31) 위에, 예를 들어 Sn을 주성분으로 하는 제2도금층(32)을 포함하는 도금층(30)이 형성될 수 있다. 즉, 본 발명에 따른 상기 도금층(30)은 제1도금층(31)(니켈 도금층)과 제2도금층(32)(주석 도금층)을 포함하는 복수의 층으로 형성될 수 있다. A
또한, 본 발명에 따른 상기 도금층(30)은 전해 도금법 및 무전해 도금법 중에서 선택되는 어느 하나의 방법, 또는 두 가지 방법을 모두 이용하여 제1도금층(31)과 제2도금층(32)을 형성할 수 있다. The
통상적으로 외부 전극(20) 재료로 사용되는 Ag-에폭시 페이스트의 경우, 상기 도금층(30) 형성시 예를 들어, Ni을 주성분으로 하는 제1도금층(31)의 미도금으로 인해 납땜 불량이 발생하기 쉽다. In the case of the Ag-epoxy paste used as the material of the
따라서, 본 발명에서는 이러한 문제를 해결하고자 도금층(30)을 형성하기 전, 상기 외부 전극(20)에 무전해 도금층(40)을 포함하는 데 특징이 있다. Accordingly, the present invention is characterized in that the
본 발명에 따른 무전해 도금층(40)은 Sn, Ni, Cu, Ag, Co, Au, 및 Pd로 이루어진 그룹으로부터 선택되는 1종 이상의 금속을 이용할 수 있다. 이 중에서 연성이 좋은 Sn을 사용하는 것이 휨 강도 개선에 있어 가장 바람직하다.The
상기 무전해 도금층은 약 0.1~5㎛의 두께를 가지는 것이 바람직한데, 그 두께가 0.1㎛ 미만인 경우 균일한 도금층 형성이 어려워 에폭시 부분이 노출될 수 있어 바람직하지 못하고, 또한 5㎛를 초과하는 경우 실장 시 상기 무전해 도금층의 변형 및 응력으로 본체와의 밀착력 저하 문제가 있어 바람직하지 못하다.The thickness of the electroless plating layer is preferably about 0.1 to 5 mu m. If the thickness is less than 0.1 mu m, it is difficult to form a uniform plating layer, which may expose the epoxy portion. If the thickness is more than 5 mu m, Deformation and stress of the electroless plating layer cause a problem of poor adhesion to the main body, which is not preferable.
또한, 다음 도 4는 본 발명의 다른 일 실시예에 따른 적층 세라믹 커패시터의 구조를 나타낸 것이다. 이를 참조하면, 유전체층(11)과 내부 전극(12)이 적층된 본체(10), 상기 본체(10) 표면에 형성된 외부 전극(20), 상기 외부 전극(20)과 도금층(30) 사이에 형성된 무전해 도금층(40), 및 상기 무전해 도금층(40) 상에 형성된 도금층(30)을 포함하며, 추가적으로 상기 내부전극(12)과 외부 전극(20)의 접촉 성능을 향상시키기 위한 연결 전극(50)을 포함할 수 있다. Next, FIG. 4 shows a structure of a multilayer ceramic capacitor according to another embodiment of the present invention. The
상기 연결 전극은 Cu, Ni, 및 Ag 중에서 선택되는 1종 이상의 금속을 이용하여 형성시킬 수 있다. The connection electrode may be formed using at least one metal selected from Cu, Ni, and Ag.
상기와 같은 구조를 가지는 본 발명의 적층 세라믹 커패시터의 제조방법을 설명하면 다음과 같다. A method of manufacturing the multilayer ceramic capacitor of the present invention having the above structure will now be described.
먼저, 복수의 유전체층과 내부 전극이 교대로 적층된 커패시터 본체를 형성하는 제1단계이다. First, a first step is to form a capacitor body in which a plurality of dielectric layers and internal electrodes are alternately stacked.
상기 유전체층은 유전체 세라믹 분말, 바인더, 및 용제를 혼합하여 슬러리 상태로 제조하고, 상기 슬러리를 닥터 블레이드법 등의 방법으로 도포하여 시트(sheet) 형태로 제조한다. 상기 유전체층 표면에 복수의 내부 전극을 도포하여 내부 전극 패턴이 형성된 커패시터 본체를 제조한다. The dielectric layer is formed into a slurry state by mixing a dielectric ceramic powder, a binder, and a solvent, and the slurry is coated in a sheet form by a doctor blade method or the like. A plurality of internal electrodes are coated on the surface of the dielectric layer to manufacture a capacitor body having internal electrode patterns formed thereon.
상기 내부전극은 Ni 또는 Ni 합금으로 이루어진 분말을 유기 바인더 및 유기용제에 분산시킨 페이스트를 도포시켜 형성된 것이다. 상기 Ni 합금 금속으로는 Mn, Cr, Co 또는 Al을 함유하는 것일 수 있다.The internal electrode is formed by applying a paste in which powder made of Ni or Ni alloy is dispersed in an organic binder and an organic solvent. The Ni alloy metal may be one containing Mn, Cr, Co or Al.
상기 유기 바인더에는 당업계에서 공지된 것을 사용할 수 있고, 이에 제한되는 것은 아니나, 예를 들면 셀룰로스계 수지, 에폭시 수지, 아릴수지, 아크릴 수지, 페놀-포름알데히드 수지, 불포화 폴리에스테르 수지, 폴리카보네이트 수지, 폴리아미드 수지, 폴리이미드 수지, 알키드 수지, 로진에스테르 등의 바인더를 사용할 수 있다.As the organic binder, those known in the art can be used, and examples thereof include, but are not limited to, cellulose resins, epoxy resins, aryl resins, acrylic resins, phenol-formaldehyde resins, unsaturated polyester resins, polycarbonate resins , A polyamide resin, a polyimide resin, an alkyd resin, a rosin ester, and the like.
또한 유기용제도 당업계에서 공지된 것을 사용할 수 있고, 이에 제한되는 것은 아니나, 예를 들면, 부틸카르비톨, 부틸카르비톨아세테이트, 텔레핀유, α-테레비네올, 에틸셀로솔브, 부틸프탈레이트 등의 용제를 사용할 수 있다.The organic solvent may be any of those known in the art including, but not limited to, butyl carbitol, butyl carbitol acetate, telopheny, alpha -tereinol, ethyl cellosolve, butyl phthalate, etc. A solvent may be used.
상기 내부 전극 패턴이 형성된 유전체층을 적층하고, 적층 방향으로부터 가압하여, 적층된 유전체층과 내부 전극 페이스트를 서로 압착시켜 복수의 유전체층과 내부 전극이 교대로 적층된 본체를 제조한다.A dielectric layer on which the internal electrode pattern is formed is laminated and pressed from the lamination direction to press the laminated dielectric layer and the internal electrode paste together to produce a body in which a plurality of dielectric layers and internal electrodes are alternately laminated.
그 다음, 제2단계는 상기 적층된 커패시터 본체를 소성시킨다. 상기 소성 은 400 ~ 1500℃의 온도에서 수행할 수 있다.Then, the second step fires the stacked capacitor body. The firing can be performed at a temperature of 400 to 1500 ° C.
이어서 제3단계는 상기 본체의 측면을 덮으며, 본체의 양 측면으로 노출된 내부 전극과 전기적으로 연결되도록 외부 전극을 형성한다. 상기 외부 전극은 금속 성분, 및 유기 고분자 수지를 포함하는 금속 페이스트를 상기 본체의 단면 위에 도포 및 소성시켜 형성된다. 본 발명의 상기 외부 전극은 Ag, Cu, Ni, 및 Ag 중에서 선택되는 금속을 이용할 수 있다. The third step covers the side surfaces of the main body and forms external electrodes to be electrically connected to the internal electrodes exposed on both sides of the main body. The external electrode is formed by applying and firing a metal paste containing a metal component and an organic polymer resin on an end face of the main body. The external electrode of the present invention may use a metal selected from Ag, Cu, Ni, and Ag.
상기 유기 고분자 수지는 전도도가 있는 열경화성 고분자, 예를 들어, 에폭시 수지 등을 포함하는 페이스트를 도포 및 경화, 소성시켜 형성할 수 있다. The organic polymer resin can be formed by applying, curing and firing a paste containing a thermosetting polymer having conductivity, for example, an epoxy resin or the like.
제4단계는, 상기 외부 전극에 무전해 도금층을 형성시킨다. 본 발명에 따른 무전해 도금층은 Sn, Ni, Cu, Ag, Co, Au, 및 Pd로 이루어진 그룹으로부터 선택되는 1종 이상의 금속을 이용할 수 있다. 이 중에서 연성이 좋은 Sn을 사용하는 것이 휨 강도 개선에 있어 가장 바람직하다.In a fourth step, an electroless plating layer is formed on the external electrode. The electroless plating layer according to the present invention may use at least one metal selected from the group consisting of Sn, Ni, Cu, Ag, Co, Au, and Pd. Of these, it is most preferable to use Sn having good ductility to improve the flexural strength.
또한, 상기 무전해 도금층을 형성하기 전에, 상기 외부 전극을 전처리하는 단계를 포함할 수 있다. 상기 전처리 공정은 탈지-소프트 에칭-활성화의 3단계를 거칠 수도 있고, 상기 3 단계 중 1단계 이상 수행할 수도 있으며, 전치 공정이 특별히 한정되는 것은 아니다. Further, before forming the electroless plating layer, it may include a step of pretreating the external electrode. The pretreatment may be performed in three stages of degreasing-soft-etching-activating, or may be performed in one or more stages of the three stages, and the transposing step is not particularly limited.
마지막 제5단계는 상기 무전해 도금층에 도금층을 형성하는 단계이다. 상기 도금층은 복수의 층으로 형성될 수 있으며, 예를 들어, Ni 금속으로 된 제1도금층, 및 Sn 금속으로 된 제2도금층을 포함할 수 있다. And the fifth step is a step of forming a plating layer on the electroless plating layer. The plating layer may be formed of a plurality of layers, for example, a first plating layer made of Ni metal, and a second plating layer made of Sn metal.
상기 도금층은 전해 도금 및 무전해 도금 중에서 선택된 어느 하나의 방법, 또는 모두의 방법을 이용할 수 있다. The plating layer may be formed by any one of electroplating and electroless plating, or both.
또한, 본 발명의 실시예에 따르면, 상기 외부 전극을 형성하기 전에, 상기 본체에 연결 전극을 형성하는 단계를 더 포함할 수 있다. 상기 연결 전극은 내부 전극과 외부 전극의 원활한 접촉을 위해 포함될 수 있다. Further, according to the embodiment of the present invention, before forming the external electrode, it may further include forming a connection electrode in the body. The connection electrode may be included for smooth contact between the inner electrode and the outer electrode.
이하에 본 발명을 실시예에 따라 더욱 상세하게 설명하면 다음과 같다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.Hereinafter, the present invention will be described in more detail with reference to the following examples. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified into various other forms, It is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.
실시예 1 Example 1
유전체 물질을 포함하는 슬러리를 성형하여 제조된 유전체층에 도전성 내부 전극을 인쇄하였다. 그 다음, 인쇄된 유전체층으로 일정 두께로 적층시킨 본체를 소성시켰다. A conductive inner electrode was printed on a dielectric layer produced by molding a slurry containing a dielectric material. Then, the body, which was laminated with a printed dielectric layer to a certain thickness, was fired.
상기 본체 양 측면에 내부 전극과 전기적 연결을 위한 외부 전극(Ag-에폭시)을 도포 및 경화/소성시켰다. External electrodes (Ag-epoxy) for electrical connection with the internal electrodes were coated and cured / fired on both sides of the main body.
다음으로, 상기 외부 전극에 1㎛ 두께의 무전해 환원 주석(Sn) 도금층을 형성시켰다. 상기 무전해 환원 주석(Sn) 도금층 위에 전해 Ni 도금층, 및 무전해 Sn 도금층을 형성시켰다. Next, an electroless reduced tin (Sn) plating layer having a thickness of 1 mu m was formed on the external electrode. An electrolytic Ni plating layer and an electroless Sn plating layer were formed on the electrolessly reduced tin (Sn) plating layer.
실험예 1Experimental Example 1
상기 제조된 적층 세라믹 커패시터의 무전해 환원 주석 도금층 도입 후 납땜 불량 수를 5차에 걸쳐 확인하고 그 결과를 다음 표 1에 나타내었고, 이와 함께 납땜 불량 여부를 확인한 테스트 사진을 다음 도 5에 나타내었다.The number of poor solder defects after the introduction of the electroless reduced tin plating layer of the prepared multilayer ceramic capacitor was confirmed in five steps. The results are shown in the following Table 1, and a test photograph showing whether or not solder failure was confirmed is shown in FIG. 5 .
상기 표 1의 결과에서와 같이, 5차에 걸친 납땜 불량 수 측정 결과에서 어떠한 납땜 불량도 발생되지 않음을 확인할 수 있다. 이러한 결과로부터, 니켈 및 주석 도금층을 형성하기 전에 외부 전극에 무전해 도금층을 형성함으로써 니켈의 미도금으로 인해 발생되는 납땜 불량 문제를 완벽하게 해결할 수 있음을 알 수 있다. 또한, 이러한 결과로부터 외부 전극에 무전해 도금층을 형성한 다음 니켈 도금층을 형성하는 경우, 니켈의 도금이 훨씬 효과적임을 확인하였다. 또한, 다음 도 5의 사진에서도 납땜 불량없이 깨끗한 도금층이 형성되어 있음을 확인할 수 있다. As can be seen from the results of Table 1, it can be confirmed that no brazing failure occurs in the result of the fifth-order brazing defective number measurement. From these results, it can be seen that the problem of soldering defects caused by unplated nickel can be completely solved by forming the electroless plating layer on the external electrode before forming the nickel and tin plating layers. From these results, it was confirmed that nickel plating is more effective in forming the nickel plating layer after forming the electroless plating layer on the external electrode. Also in the photograph of FIG. 5, it can be seen that a clean plating layer is formed without defective soldering.
11 : 유전체층
12 : 내부 전극
10 : 커패시터 본체
20 : 외부 전극
30 : 도금층
31 : 제1도금층
32 : 제2도금층
40 : 무전해 도금층
50 : 연결 전극 11: dielectric layer
12: internal electrode
10: capacitor body
20: external electrode
30: Plating layer
31: First plating layer
32: Second plating layer
40: Electroless plating layer
50: connecting electrode
Claims (8)
상기 본체 표면에 형성된 외부 전극, 및 도금층을 포함하며,
상기 외부 전극과 도금층 사이에 무전해 도금층을 포함하고,
상기 무전해 도금층은 0.1~5㎛의 두께를 가지고,
상기 무전해 도금층이 Sn층이고, 상기 도금층은 니켈 도금층과 주석 도금층을 포함하는 복수의 층으로 형성되는 적층 세라믹 커패시터.
A body in which a dielectric layer and an internal electrode are laminated,
An outer electrode formed on the surface of the body, and a plating layer,
And an electroless plating layer between the external electrode and the plating layer,
The electroless plating layer has a thickness of 0.1 to 5 탆,
Wherein the electroless plating layer is a Sn layer, and the plating layer is formed of a plurality of layers including a nickel plating layer and a tin plating layer.
상기 외부 전극은 Ag, Cu, Ni, 및 Ag 중에서 선택되는 것인 적층 세라믹 커패시터.The method according to claim 1,
Wherein the external electrode is selected from Ag, Cu, Ni, and Ag.
상기 도금층은 전해 도금법 및 무전해 도금법 중에서 선택되는 어느 하나의 방법, 또는 두 가지 방법을 모두 이용하여 형성될 수 있는 것인 적층 세라믹 커패시터.
The method according to claim 1,
Wherein the plating layer can be formed by any one of an electrolytic plating method and an electroless plating method, or both methods.
상기 본체와 외부 전극 사이에 연결 전극을 더 포함하는 적층 세라믹 커패시터.
The method according to claim 1,
And a connection electrode between the body and the external electrode.
상기 연결 전극은 Cu, Ni, 및 Ag 중에서 선택되는 1종 이상의 금속을 포함하는 것인 적층 세라믹 커패시터.
5. The method of claim 4,
Wherein the connecting electrode comprises at least one metal selected from Cu, Ni, and Ag.
상기 적층된 커패시터 본체를 소성시키는 제2단계,
상기 본체 표면에 외부 전극을 형성하는 제3단계,
상기 외부 전극에 무전해 도금층을 형성하는 제4단계, 및
상기 무전해 도금층에 니켈 도금층과 주석 도금층을 포함하는 복수의 층으로 도금층을 형성하는 제5단계를 포함하고,
상기 무전해 도금층은 0.1~5㎛의 두께를 가지고,
상기 무전해 도금층은 Sn층으로 형성하는 적층 세라믹 커패시터의 제조방법.
A first step of forming a capacitor body in which dielectric layers and internal electrodes are alternately stacked,
A second step of firing the stacked capacitor body,
A third step of forming external electrodes on the surface of the body,
A fourth step of forming an electroless plating layer on the external electrode, and
And a fifth step of forming a plating layer on the electroless plating layer with a plurality of layers including a nickel plating layer and a tin plating layer,
The electroless plating layer has a thickness of 0.1 to 5 탆,
Wherein the electroless plating layer is formed of a Sn layer.
상기 무전해 도금층을 형성하기 전에, 상기 외부 전극을 전처리하는 단계를 포함할 수 있는 것인 적층 세라믹 커패시터의 제조방법.
The method according to claim 6,
And pre-treating the external electrode before forming the electroless plating layer.
상기 외부 전극을 형성하기 전에, 상기 본체에 연결 전극을 형성하는 단계를 더 포함하는 적층 세라믹 커패시터의 제조방법.The method according to claim 6,
Further comprising forming a connection electrode in the body before forming the external electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180061994A KR20180064349A (en) | 2018-05-30 | 2018-05-30 | Multilayered ceramic capacitor, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180061994A KR20180064349A (en) | 2018-05-30 | 2018-05-30 | Multilayered ceramic capacitor, and method for manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110101910A Division KR20130037485A (en) | 2011-10-06 | 2011-10-06 | Multilayered ceramic capacitor, and method for manufacturing the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190003835A Division KR20190007507A (en) | 2019-01-11 | 2019-01-11 | Multilayered ceramic capacitor, and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180064349A true KR20180064349A (en) | 2018-06-14 |
Family
ID=62629146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180061994A KR20180064349A (en) | 2018-05-30 | 2018-05-30 | Multilayered ceramic capacitor, and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20180064349A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190121174A (en) * | 2018-09-06 | 2019-10-25 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
KR20190121175A (en) * | 2018-09-06 | 2019-10-25 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
KR20200038446A (en) * | 2018-09-06 | 2020-04-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
US20220384104A1 (en) * | 2021-05-31 | 2022-12-01 | Murata Manufacturing Co., Ltd. | Electronic component |
-
2018
- 2018-05-30 KR KR1020180061994A patent/KR20180064349A/en not_active Application Discontinuation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190121174A (en) * | 2018-09-06 | 2019-10-25 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
KR20190121175A (en) * | 2018-09-06 | 2019-10-25 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
CN110880416A (en) * | 2018-09-06 | 2020-03-13 | 三星电机株式会社 | Multilayer ceramic capacitor |
KR20200038446A (en) * | 2018-09-06 | 2020-04-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
US10892101B2 (en) | 2018-09-06 | 2021-01-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
US11302478B2 (en) | 2018-09-06 | 2022-04-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
CN110880416B (en) * | 2018-09-06 | 2022-08-26 | 三星电机株式会社 | Multilayer ceramic capacitor |
CN115172051A (en) * | 2018-09-06 | 2022-10-11 | 三星电机株式会社 | Multilayer ceramic capacitor |
US20220384104A1 (en) * | 2021-05-31 | 2022-12-01 | Murata Manufacturing Co., Ltd. | Electronic component |
US11869716B2 (en) * | 2021-05-31 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130037485A (en) | Multilayered ceramic capacitor, and method for manufacturing the same | |
KR100939987B1 (en) | Multilayer electronic component | |
US7570477B2 (en) | Ceramic electronic component and method for manufacturing the same | |
KR20180064349A (en) | Multilayered ceramic capacitor, and method for manufacturing the same | |
KR100481393B1 (en) | Multilayer ceramic electronic part and conductive paste thereof | |
US7206187B2 (en) | Ceramic electronic component and its manufacturing method | |
KR100645710B1 (en) | Multi layer ceramic capacitor | |
KR101444615B1 (en) | Multi-layered ceramic capacitor and manufacturing method the same | |
CN106206011A (en) | Multilayer ceramic electronic component, its manufacture method and there is its circuit board | |
US10121596B2 (en) | Multilayer ceramic capacitor | |
KR20160139932A (en) | Multilayer Ceramic Electric Component And Manufacturing Method of The Same | |
DE102012106371A1 (en) | Conductive resin composition, multilayer ceramic capacitor with conductive resin composition and production method thereof | |
JP2014086715A (en) | Manufacturing method of multilayer ceramic electronic component | |
JP2000277371A (en) | Multilayer ceramic electronic component | |
WO2007148556A1 (en) | Multilayered ceramic electronic part | |
JP2012099786A (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
US11348733B2 (en) | Chip electronic component, electronic component mounting structure and electronic component assembly | |
JP2018098475A (en) | Multilayer ceramic capacitor | |
KR101813361B1 (en) | Electronic component and circuit board having the same | |
JP2013098533A (en) | Manufacturing method for multilayer ceramic electronic component | |
JPH08107038A (en) | Ceramic electronic component | |
US10361031B2 (en) | Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces | |
JPWO2005036571A1 (en) | Electrode paste, ceramic electronic component and manufacturing method thereof | |
JPH08203771A (en) | Ceramic electronic component | |
KR20190007507A (en) | Multilayered ceramic capacitor, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |