JP2005276988A - Jig for semiconductor thin-film wafer - Google Patents
Jig for semiconductor thin-film wafer Download PDFInfo
- Publication number
- JP2005276988A JP2005276988A JP2004086423A JP2004086423A JP2005276988A JP 2005276988 A JP2005276988 A JP 2005276988A JP 2004086423 A JP2004086423 A JP 2004086423A JP 2004086423 A JP2004086423 A JP 2004086423A JP 2005276988 A JP2005276988 A JP 2005276988A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- semiconductor thin
- film wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gripping Jigs, Holding Jigs, And Positioning Jigs (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体薄膜ウェハ用治具に関する。 The present invention relates to a semiconductor thin film wafer jig.
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま素子基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。そこで、この問題を解決するため、下記の特許文献1をはじめとする種々の公報には、成長用のGaAs基板を剥離する一方、半導体にて構成される補強のための素子基板を、反射用のAu層を介して剥離面に貼り合わせる技術が開示されている。
As a result of many years of progress in materials and element structures used in light-emitting elements such as light-emitting diodes and semiconductor lasers, the photoelectric conversion efficiency inside the elements is gradually approaching the theoretical limit. Therefore, when an element with higher luminance is to be obtained, the light extraction efficiency from the element is extremely important. For example, in a light emitting device having a light emitting layer portion formed of AlGaInP mixed crystal, a thin AlGaInP (or GaInP) active layer is sandwiched between an n-type AlGaInP clad layer and a p-type AlGaInP clad layer having a larger band gap. By adopting a sandwiched double hetero structure, a high-luminance element can be realized. Such an AlGaInP double heterostructure can be formed by epitaxially growing each layer of an AlGaInP mixed crystal on a GaAs single crystal substrate by utilizing the lattice matching of the AlGaInP mixed crystal with GaAs. When this is used as a light emitting element, a GaAs single crystal substrate is usually used as an element substrate as it is. However, since the AlGaInP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate, and it is difficult to obtain sufficient light extraction efficiency. In order to solve this problem, various publications including the following
ところで、上記のような貼り合わせの発光素子を得るためには、貼り合わせ工程をはじめとする多くの工程において、発光層部を含む非常に薄層の半導体ウェハに対してハンドリングを行う必要が生じることがある。しかし、そのような薄層の半導体ウェハ(以下、半導体薄膜ウェハという)は、例えばピンセットのような手段によって挟まれた状態でハンドリングが行われると、破損してしまうことが多く、そのためコスト面において無駄が多くなるといった問題があった。 By the way, in order to obtain the light-emitting element bonded as described above, it is necessary to handle a very thin semiconductor wafer including the light-emitting layer portion in many processes including the bonding process. Sometimes. However, such a thin semiconductor wafer (hereinafter referred to as a semiconductor thin film wafer) is often damaged when handled in a state of being sandwiched by means such as tweezers, for example, and thus in terms of cost. There was a problem of increased waste.
そこで、本発明の課題は、半導体薄膜ウェハを破損させることなくハンドリングを行うことが可能な半導体薄膜ウェハ用治具を提供することにある。 Therefore, an object of the present invention is to provide a semiconductor thin film wafer jig that can be handled without damaging the semiconductor thin film wafer.
上記課題を解決するため、本発明の半導体薄膜ウェハ用治具の第一発明は、
半導体薄膜ウェハの下側主表面に当接させてこれを保持するウェハ保持部と、前記半導体薄膜ウェハのハンドリングが行われる把握部とからなり、
前記ウェハ保持部は、一端が前記把握部に結合され、且つ、他端側が前記把握部から離間する向きに延設されてなることを特徴とする。
In order to solve the above problems, the first invention of the semiconductor thin film wafer jig of the present invention,
It comprises a wafer holding unit that contacts and holds the lower main surface of the semiconductor thin film wafer, and a grasping unit that handles the semiconductor thin film wafer,
One end of the wafer holding portion is coupled to the grasping portion, and the other end side is extended in a direction away from the grasping portion.
上記第一発明によると、半導体薄膜ウェハ用治具は、半導体薄膜ウェハ(以下、単に薄膜ウェハともいう)の下側主表面にウェハ保持部を当接させた状態で掬い上げる、つまりウェハ保持部上に薄膜ウェハを載置させた状態でハンドリングを行うものとされている。従来のピンセットのような手段で薄膜ウェハを挟むのではなく、薄膜ウェハの一方の主表面のみに治具を当接させた状態で保持を行うことで、薄膜ウェハを破損させることなくハンドリングを行うことが可能となる。また、挟むのではなく、ウェハ保持部の保持面上に載置させることで、薄膜ウェハを安定させた状態で保持することが容易となる。 According to the first invention, the jig for the semiconductor thin film wafer is scooped up in a state where the wafer holding portion is in contact with the lower main surface of the semiconductor thin film wafer (hereinafter also simply referred to as a thin film wafer), that is, the wafer holding portion. It is assumed that handling is performed with a thin film wafer placed thereon. Rather than sandwiching the thin film wafer by means such as conventional tweezers, handling is performed without damaging the thin film wafer by holding the jig in contact with only one main surface of the thin film wafer. It becomes possible. Moreover, it is easy to hold the thin film wafer in a stable state by placing it on the holding surface of the wafer holding unit instead of sandwiching it.
このような第一発明に係る半導体薄膜ウェハ用治具では、ウェハ保持部を一方の主表面(下側主表面)のみに当接させた状態で薄膜ウェハを保持することが可能なため、貼り合わせの発光素子の製造過程において、ハンドリングを行う薄膜ウェハの片側の主表面に、傷が付くことが好ましくない発光層や貼り合わせ用の金属層等が露出しているような場合であっても、それとは逆側の主表面を下側主表面としてこれを保持することにより、そのような露出した発光層や金属層を傷つけることなくハンドリングを行うことが可能である。 In such a semiconductor thin film wafer jig according to the first invention, the thin film wafer can be held in a state where the wafer holding portion is in contact with only one main surface (lower main surface). Even in the manufacturing process of the combined light emitting element, even when the main surface on one side of the thin film wafer to be handled is exposed to a light emitting layer, a metal layer for bonding, or the like that is not preferably scratched By holding the main surface on the opposite side as the lower main surface, handling can be performed without damaging the exposed light emitting layer or metal layer.
本発明の半導体薄膜ウェハ用治具の第二発明は、上記第一発明の要件に加え、ウェハ保持部の保持面に開口を有する吸着孔と、該吸着孔と連通した吸引手段とを備え、吸着孔内を吸引手段によって減圧することで半導体薄膜ウェハをウェハ保持部の保持面に吸着させて保持するよう構成することができる。このように吸引手段を備える場合、ウェハ保持部を上下反転させて掬い上げた薄膜ウェハを逆さにしても、保持面に薄膜ウェハを吸着させておくことで保持状態を保つことが可能となる。 In addition to the requirements of the first invention, the second invention of the semiconductor thin film wafer jig of the present invention comprises a suction hole having an opening in the holding surface of the wafer holding portion, and a suction means communicating with the suction hole, By reducing the pressure inside the suction hole by the suction means, the semiconductor thin film wafer can be sucked and held on the holding surface of the wafer holding portion. When the suction means is provided as described above, even if the thin film wafer that is rolled up by turning the wafer holding portion upside down is inverted, the holding state can be maintained by adsorbing the thin film wafer to the holding surface.
このような第二発明に係る半導体薄膜ウェハ用治具では、貼り合わせの発光素子の製造過程において、上記第一発明の半導体薄膜ウェハ用治具のごとく、露出している発光層や金属層を傷つけることなくハンドリングを行うことが可能なうえ、さらにはウェハ保持部を上下反転させても薄膜ウェハを保持しておくことが可能であるため、発光層や金属層が露出している主表面を上側主表面とし、それとは反対側の主表面側から掬い上げることで薄膜ウェハを保持し、その後、該薄膜ウェハを吸着させた状態でウェハ保持部を上下反転させて、発光層や金属層が露出している主表面を下側に向けた状態で、薄膜ウェハを、金属層を介して素子基板上に密着させることができる。
そして、上記第二発明に係る半導体薄膜ウェハ用治具を用いて、該第一主表面側から掬い上げることで化合物半導体層を保持し、その後、該化合物半導体を吸着させた状態でウェハ保持部を上下反転させて、第二主表面を下側に向けた状態で、化合物半導体層を、金属層を介して素子基板上に密着させるようにハンドリングを行う。
In such a semiconductor thin film wafer jig according to the second invention, in the manufacturing process of the bonded light emitting element, as in the semiconductor thin film wafer jig of the first invention, the exposed light emitting layer or metal layer is removed. In addition to being able to handle without damaging, it is also possible to hold a thin film wafer even if the wafer holder is turned upside down, so the main surface where the light emitting layer and metal layer are exposed The thin film wafer is held by scooping up from the main surface side opposite to the upper main surface, and then the wafer holding part is turned upside down with the thin film wafer adsorbed so that the light emitting layer and the metal layer are With the exposed main surface facing downward, the thin film wafer can be brought into close contact with the element substrate through the metal layer.
Then, using the semiconductor thin film wafer jig according to the second invention, the compound semiconductor layer is held by scooping up from the first main surface side, and then the wafer holding portion in a state where the compound semiconductor is adsorbed Is turned upside down and the compound semiconductor layer is handled in close contact with the element substrate through the metal layer with the second main surface facing downward.
本発明の半導体薄膜ウェハ用治具の第三発明は、上記第一発明の要件に加え、ウェハ保持部は、保持面に突起部を有するとともに、当該突起部が下側主表面に点接触形態にて当接した状態で半導体薄膜ウェハを保持するよう構成することができる。このように構成することで、ウェハ保持部が薄膜ウェハに面接触する場合と比べて、薄膜ウェハ表面に発生する傷を格段に低減することができる。したがって、貼り合わせの発光素子の製造過程において、ハンドリングを行う薄膜ウェハの主表面に、傷が付くことが好ましくない発光層や貼り合わせ用の金属層等が露出しているような場合であっても、それらの層が露出した主表面にウェハ保持部を当接させてハンドリングを行うことができる。また、上記突起部をシリコンゴムで構成すれば、薄膜ウェハへの汚染を低減させることができるのでより望ましい。 In addition to the requirements of the first invention, the third invention of the semiconductor thin film wafer jig of the present invention has a protrusion on the holding surface, and the protrusion is in point contact with the lower main surface. The semiconductor thin film wafer can be configured to be held in a state in which the semiconductor thin film wafer is in contact with. By comprising in this way, the damage | wound which generate | occur | produces on the thin film wafer surface can be reduced markedly compared with the case where a wafer holding part contacts a thin film wafer. Therefore, in the manufacturing process of the bonded light emitting element, the main surface of the thin film wafer to be handled is exposed to a light emitting layer, a metal layer for bonding, or the like that is not preferably scratched. However, handling can be performed by bringing the wafer holding portion into contact with the main surface from which these layers are exposed. In addition, it is more preferable that the protrusion is made of silicon rubber because contamination to the thin film wafer can be reduced.
次に、上記本発明の半導体薄膜ウェハ用治具では、ウェハ保持部及び把握部の少なくとも一方に結合するように設けられ、ウェハ保持部に保持された半導体薄膜ウェハの外周縁に当接することにより、保持面上において半導体薄膜ウェハのずれを防止する面内方向束縛部を備えるよう構成することができる。 Next, the semiconductor thin film wafer jig of the present invention is provided so as to be coupled to at least one of the wafer holding portion and the grasping portion, and is brought into contact with the outer peripheral edge of the semiconductor thin film wafer held by the wafer holding portion. The in-plane direction constraining portion that prevents the semiconductor thin film wafer from shifting on the holding surface can be provided.
次に、上記本発明の半導体薄膜ウェハ用治具では、半導体薄膜ウェハの外周縁の一部を切り欠いて形成された方位目印部に係合可能な係合部を備えるとともに、ウェハ保持部の保持面上において、当該係合部に方位目印部を係合させることにより、半導体薄膜ウェハを位置合わせした状態で保持するよう構成することができる。なお、半導体薄膜ウェハの外周縁の一部を切り欠いて形成された方位目印部とは、薄膜ウェハの外周縁を直線で切り欠いたオリエンテーションフラット、及び薄膜ウェハの外周縁をU字又はV字で切り欠いたオリエンテーションノッチなどが挙げられる。 Next, the jig for a semiconductor thin film wafer according to the present invention includes an engaging portion that can be engaged with an orientation mark portion formed by cutting out a part of the outer peripheral edge of the semiconductor thin film wafer, On the holding surface, the semiconductor thin film wafer can be held in an aligned state by engaging the orientation mark portion with the engaging portion. The orientation mark formed by cutting out a part of the outer peripheral edge of the semiconductor thin film wafer is an orientation flat in which the outer peripheral edge of the thin film wafer is cut out by a straight line, and the outer peripheral edge of the thin film wafer is U-shaped or V-shaped. Orientation notches cut out at the top.
以下、本発明の実施形態を、図面を参照しつつ説明する。
(第一実施形態)
図1は、本発明の第一発明に係る半導体薄膜ウェハ用治具1を表す図である。半導体薄膜ウェハ用治具1(以下、単にウェハ用治具1ともいう)は、半導体薄膜ウェハ(以下、単に薄膜ウェハともいう)が載置される保持面21を有するウェハ保持部2と、薄膜ウェハのハンドリングが行われる把握部3とからなり、該ウェハ保持部2は、一端が把握部3に結合され、且つ、他端側が把握部3から離間する向きに延設された構成となっている。薄膜ウェハのハンドリングは、把握部3が人の手により把握され、ウェハ保持部2が操作されることによって行われる。なお、ウェハ用治具1は、表面がテフロン加工された部材にて構成されている。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a view showing a semiconductor thin
把握部3は、ウェハ保持部2によって薄膜ウェハを掬い上げやすくするよう、保持面21の上方側に向かって延設されている。具体的には、把握部3の延設方向は、保持面21に対する角度αが例えば90°〜180°の範囲となるよう設定されるのが好ましい。また、把握部3は、補強用の支柱35を備えている。
The grasping unit 3 extends toward the upper side of the
薄膜ウェハのハンドリングは、図3に示すように、下側主表面102の下方にハンドリング用空間200Sを生じた形で載置された薄膜ウェハ100に対して、ウェハ保持部2をハンドリング用空間200Sに挿入して上方に掬い上げることによって行う。これによって、図2に示すように、薄膜ウェハ100は、ウェハ保持部2の保持面21上に載置された状態(保持面21が下側主表面102に当接した状態)で保持される。ウェハ保持部2は、例えば、平行となるよう設けられた2つの棒状部材にて構成される二又のフォーク形状をなし、棒状部材の延設方向、つまりフォークの先に向かう方向(図1中の矢印方向)が挿入方向とされている。そして、ハンドリング用空間200Sは、該フォーク形状のウェハ保持部2が挿入可能な形状とされており、具体的には、上記挿入方向に載置部材200を貫通するよう形成されている。なお、ウェハ保持部2は、上記のようなフォーク形状に限らず、保持面21上に薄膜ウェハ100を載置できる形状であればよく、またそのような形状を挿入可能なようハンドリング用空間200Sが構成されていればよい。
As shown in FIG. 3, the handling of the thin film wafer is performed by using the
ウェハ保持部2において、挿入方向に沿った長さ(棒状部材の長さ)Lは、該挿入方向における薄膜ウェハ100の最大奥行き(例えば、薄膜ウェハ100が円板状であるならばその径)に対して同程度に設定される。また、図2に示すように、薄膜ウェハ100の最大幅(例えば、薄膜ウェハ100が円板状であるならばその径)をウェハ幅Wとし、二又フォーク形状のウェハ保持部2における2つの棒状部材の中心間距離をフォーク間隔Tとしたとき、ウェハ幅Wの中心と、フォーク間隔Tの中心とは、おおよそ一致するような状態で薄膜ウェハ100の保持が行われる。その場合、フォーク間隔Tは、ウェハ幅Wの20〜80%程度に設定されることが好ましい。その範囲外である場合、保持部2上において薄膜ウェハ100を安定させることが困難になることがある。
In the
図4は、図1の第一実施形態の第一変形例を表す図である。図4によると、半導体薄膜ウェハ用治具1は、ウェハ保持部2と把握部3との結合部位付近に結合された円板状の薄膜ウェハ100の外周面に当接する形状の面内方向束縛部4を備える。該面内方向束縛部4は、ウェハ保持部2に保持された薄膜ウェハ100の外周縁103に当接することにより(図5参照)、保持面21上において薄膜ウェハ100のずれを防止する。また、詳しくは、図5の断面構造に示すように、面内方向束縛部4は、薄膜ウェハ100の外周縁103に当接する側部43と、下側主表面102の外周縁103近傍に当接する下部42と、でL字状に構成されている。これにより、側部43で薄膜ウェハ100のずれを防止するとともに、下部42でウェハ保持部2による薄膜ウェハ100の保持を補助している。
FIG. 4 is a diagram illustrating a first modification of the first embodiment of FIG. According to FIG. 4, the semiconductor thin
面内方向束縛部4は、薄膜ウェハ100の外周縁103のうち、把握部3側のおおよそ半周部分のみに当接する形状とされている。これはつまり、面内方向束縛部4は、ハンドリング空間への挿入方向の側を開放しており、薄膜ウェハ100をウェハ保持部2上に載せたり降ろしたりする際などに邪魔にならないような形状となっている。また、このような形状の場合、薄膜ウェハ100の保持は、ウェハ保持部2の保持面21を水平方向よりも把握部3側に若干傾けるようにすると、外周縁103が面内方向束縛部4に当接しやすくなるので、上記のようなずれ防止の効果を得られやすい。
The in-plane
図6は、図1の第一実施形態の第二変形例を表す図である。図6によると、半導体薄膜ウェハ用治具1は、薄膜ウェハ100の外周縁103の一部を切り欠いて形成された方位目印部105(図7参照)に係合可能な係合部5を備える。そして、ウェハ保持部2の保持面21上において、当該係合部5に方位目印部105を係合させることにより、薄膜ウェハ100を位置合わせした状態で保持することができる。なお、薄膜ウェハ100の外周縁103の一部を切り欠いて形成された方位目印部105とは、図7(a)に示す薄膜ウェハ100の外周縁103を直線で切り欠いたオリエンテーションフラット105F、及び図7(b)に示す薄膜ウェハ100の外周縁103をU字又はV字で切り欠いたオリエンテーションノッチ105Nなどがあり、係合部5の係合面53はそれぞれの形状に合わせた形となっている。また、このような形状の場合、薄膜ウェハ100の保持は、ウェハ保持部2の保持面21を水平方向よりも把握部3側に若干傾けるようにすると、方位目印部105が係合部5に係合した状態で保ちやすくなるので、上記のような位置合わせの効果を得られやすい。
FIG. 6 is a diagram illustrating a second modification of the first embodiment of FIG. According to FIG. 6, the semiconductor thin
(第二の実施形態)
図8は、本発明の第二発明に係る半導体薄膜ウェハ用治具1を表す図である。以下、主として図1の第一実施形態と異なるところを述べ、同一部分は図8中に同一符号を付して説明を簡略化する。なお、本実施形態では、第一実施形態における第一変形例(図4)、第二変形例(図6)と同様の変形例を構成することもできる。図8によると、半導体薄膜ウェハ用治具1は、ウェハ保持部2の保持面21に開口を有する吸着孔61と、該吸着孔61と連通した吸引手段(図示せず)とを備える。吸着孔61から吸引手段(図示せず)までの連通経路は、ウェハ保持部2及び把握部3の内部に形成された中空部(図示せず)と、該中空部の把握部3の端部に設けられた開口に取り付けられたホース62と、が担っている。そして、吸着孔61内を吸引手段(図示せず)によって減圧することで薄膜ウェハ100をウェハ保持部2の保持面21に吸着させて保持する。これにより、ウェハ保持部2を掬い上げた薄膜ウェハ100を逆さにしても、保持面21に薄膜ウェハ100を吸着させておくことで保持状態を保つことが可能となる。また、把握部3には、上記連通経路の途中を開放/遮断することで吸着を制御する制御ボタン63が備え付けられている。
(Second embodiment)
FIG. 8 is a view showing a semiconductor thin
また、ウェハ保持部2の保持面21において、吸着孔61が形成される位置は、ウェハ保持部2の挿入方向における薄膜ウェハ100の最大奥行き(例えば、薄膜ウェハ100が円板状であるならばその径)に対しておおよそ半分程度、つまりウェハ保持部2において棒状部材の長さL(挿入方向に沿った長さL)方向のおおよそ中心位置に形成される。
Further, the position where the
なお、吸引手段は、ポンプ等を設けずとも、ウェハ保持部2及び把握部3の内部に、吸着孔61の開口に連結された中空部(図示せず)を設けておき、制御ボタン63が押されることにより、該中空部のうち、吸着孔61の開口を含む領域が減圧されるような機構として構成することによっても実現可能である。
The suction means is provided with a hollow part (not shown) connected to the opening of the
(第三の実施形態)
図9は、本発明の第三発明に係る半導体薄膜ウェハ用治具1を表す図である。以下、主として図1の第一実施形態と異なるところを述べ、同一部分は図9中に同一符号を付して説明を簡略化する。なお、本実施形態では、第一実施形態における第一変形例(図4)、第二変形例(図6)と同様の変形例を構成することもできる。図9によると、半導体薄膜ウェハ用治具1は、ウェハ保持部2の保持面21に突起部7を有する。そして、当該突起部7が下側主面102に点接触形態にて当接した状態で薄膜ウェハ100を保持する。このように構成することで、ウェハ保持部2が薄膜ウェハ100に面接触する上記の場合と比べて、薄膜ウェハ100の表面(下側主表面102)の傷の発生を格段に低減することができる。また、突起部7は、シリコンゴムにて構成されており、薄膜ウェハ100の汚染を防いでいる。
(Third embodiment)
FIG. 9 is a view showing a semiconductor thin
ウェハ保持部2上において薄膜ウェハ100を安定させた状態で保持するためには、突起部7は、保持面21に3点以上設けられるのがよい(但し、全ての突起部7が同一直線上に存在する場合を除く)。なお、本実施形態では突起部7は、フォーク形状のウェハ保持部2を構成する2つの棒状部材に対してそれぞれ2点ずつ、合計4点形成されており、また突起部7が形成される位置は、ウェハ保持部2の保持面21において、棒状部材の両端からそれぞれ長さLに対して3分の1程度の距離とされている。
In order to hold the
図10は、発光素子10の一実施形態を示す概念図である。発光素子10は、発光層部110を有した化合物半導体層10Cの第一主表面10aを光取出面とし、該化合物半導体層10Cの第二主表面10b側に、発光層部110からの光を光取出面10a側に反射させる反射面を有した金属層10Mを介して素子基板をなす導電性基板であるn型Si(シリコン)単結晶よりなるSi基板10Sが結合された構造を有してなる。
FIG. 10 is a conceptual diagram showing an embodiment of the
発光層部110は、AlGaInP混晶からなる活性層111を、第一導電型クラッド層、本実施形態ではp型AlGaInP混晶からなるp型クラッド層113と、前記第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型AlGaInP混晶からなるn型クラッド層112とにより挟んだ構造を有し、活性層111の組成に応じて、発光波長を、緑色から赤色領域にて調整できる。発光素子10においては、金属電極130側にp型AlGaInPクラッド層113が配置されており、金属層10M側にn型AlGaInPクラッド層112が配置されている。従って、通電極性は金属電極130側が正である。
The light emitting
また、発光層部110のSi単結晶基板100Sに面しているのと反対側の主表面上には、GaPよりなる電流拡散層120が形成され、その主表面10aの略中央に、発光層部110に発光駆動電圧を印加するための金属電極(例えばAu電極)130が、該主表面10aの一部を覆うように形成されている。電流拡散層120の主表面10aにおける、金属電極130の周囲の領域は、発光層部110からの光取出領域をなす。なお、GaP電流拡散層120は、発光層部110が発する光に対して透光性を有する。
A
また、Si単結晶基板10Sの裏面にはその全体を覆うように金属電極(裏面電極:例えばAu電極)140が形成されている。金属電極140がAu電極である場合、金属電極140とSi単結晶基板10Sとの間には基板側接合金属層として、AuSb接合金属層173が介挿される。Si単結晶基板10Sは、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。そして、発光層部110に対し、金属層10Mを挟んで貼り合わされている。金属層10Mは全体がAu系層として構成されている。
Further, a metal electrode (back electrode: Au electrode, for example) 140 is formed on the back surface of the Si
発光層部110と金属層10Mとの間には、発光層部側接合金属層としてAuGeNi接合金属層171が形成されており、素子の直列抵抗低減に貢献している。また、Si単結晶基板10Sと金属層10Mとの間には、Si単結晶基板10Sの主表面と接する形で、基板側接合金属層としてのAuSb接合金属層172が形成されている。
Between the light emitting
発光層部110からの光は、光取出面10a側に直接放射される光に、金属層10Mによる反射光が重畳される形で取り出される。金属層10Mの厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば1μm程度)。
The light from the light emitting
以下、図10の発光素子10の製造方法について説明する。
まず、図11の工程1に示すように、発光層成長用基板をなす半導体単結晶基板であるGaAs単結晶基板150の主表面に、p型GaAsバッファ層161を例えば0.5μm、AlAsからなる剥離層162を例えば0.5μm、この順序にてエピタキシャル成長させる。そして、その後、発光層部110として、1μmのn型AlGaInPクラッド層112、0.6μmのAlGaInP活性層(ノンドープ)111、及び1μmのp型AlGaInPクラッド層113を、この順序にエピタキシャル成長させる。
Hereinafter, a method for manufacturing the
First, as shown in
次に、工程2に示すように、形成された発光層部110上(p型AlGaInPクラッド層113上)にp型GaPよりなる電流拡散層120を例えば50μm、エピタキシャル成長させる。これによって、発光層部110及びGaP電流拡散層120よりなる化合物半導体層10Cが形成される。なお、該GaP電流拡散層120は、発光層部110が発する光に対して透光性を有する。
Next, as shown in
次に、工程3に進み、上記のGaAs単結晶基板150、GaAsバッファ層161、AlAs剥離層162、化合物半導体層10Cがこの順に形成された積層体を、例えば10%フッ酸水溶液からなるエッチング液に浸漬し、バッファ層161と発光層部110との間に形成したAlAs剥離層162を選択エッチングすることにより、GaAs単結晶基板150(発光層部110からの光に対して不透明である)を、化合物半導体層10C(発光層部110及び電流拡散層120よりなる)から除去する。
Next, the process proceeds to step 3, and the stacked body in which the GaAs
次に、工程4に進み、化合物半導体層10Cの第二主表面10b(発光層部110が露出した主表面)に、AuGeNi接合金属層171を分散形成する。その後、AuGeNi接合金属層171を覆うように第一Au系層131を形成する。他方、別途用意したSi単結晶基板10S(n型)の両方の主表面に基板側接合金属層となるAuSb接合金属層172、173を形成し、AuSb接合金属層172上に、第二Au系層132を形成する。また、AuSb接合金属層173上には裏面電極層140(例えばAu系金属よりなるもの)を形成する(図5参照)。以上の工程で各金属層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。本実施形態では、金属層は真空蒸着にて形成している。
Next, the process proceeds to
工程3により得られる化合物半導体層10C、もしくは工程4により得られる第一Au系層131が形成された化合物半導体層10Cは、発光層部110が2.6μm、GaP電流拡散層120が50μm、第一Au系層131が0.5μmと、非常に薄いウェハ(薄膜ウェハ)であるため、例えばピンセットのような手段によって挟まれた状態でハンドリングが行われた場合に破損されやすい。そこで、上記本発明の半導体薄膜ウェハ用治具1を用いてハンドリングが行われる。該ウェハ用治具1は、ウェハ保持部2を一方の主表面のみに当接させた状態で薄膜ウェハを保持することができるため、薄膜ウェハを破損させることなくハンドリングを行うことが可能である。化合物半導体層10Cを単に平行移動させる場合には、上記全ての実施形態におけるウェハ用治具1を好適に用いることができるが、平行移動に加えて反転させる操作を行う必要がある場合には、吸引手段を有する上記第二実施形態(図8)を用いることとなる。また、化合物半導体層10Cの第二主表面10bには発光層部110もしくは第一Au系層131が露出しているため、ハンドリングを行う際には、これらを傷つけないよう、第一主表面10aを下側主表面としてこれを保持することが好ましい。なお、上記第三実施形態(図9)のウェハ用治具1では、保持する薄膜ウェハに対して点接触形態にて当接するため、発光層部110もしくは第一Au系層131が露出している第二主表面10bを下側主表面とし、該第二主表面10bにウェハ保持部2を当接させた状態で保持を行っても、傷の発生を極力抑えることが可能である。
The
そして、工程5に示すように、化合物半導体層10Cの第二主表面10b上に形成された第一Au系層131を、Si単結晶基板10S側の第二Au系層132に密着させて圧迫して、180℃よりも高温かつ360℃以下、例えば200℃にて貼り合わせ熱処理することにより、図10における電極130を除いた状態の発光素子10を得ることができる。化合物半導体層10Cは、第一Au系層131及び第二Au系層132を介してSi単結晶基板10Sに貼り合わせられる。また、第一Au系層131と第二Au系層132とは上記貼り合わせ熱処理により一体化して金属層10Mとなる。第一Au系層131及び第二Au系層132が、いずれも酸化しにくいAuを主体に構成されているため、上記貼り合わせ熱処理は、例えば大気中でも問題なく行うことができる。また、金属層10MをSi単結晶基板10S(素子基板)と発光層部110(化合物半導体層)とのいずれか一方の側にのみ形成して貼り合わせを行ってもよい。
Then, as shown in
上記の貼り合わせ工程(工程5)は、化合物半導体層10Cをハンドリングして、載置されたSi単結晶基板10Sに重ね合わせる。この際、ハンドリングは、化合物半導体層10Cの貼り合わせ面(第二主表面10b側)を剥き出しにした状態で、且つ、貼り合わせ面を下側に向けなければならない。そのため、この場合、上記第二実施形態(図8)のウェハ用治具1が用いられる。図12は、該ウェハ用治具1により化合物半導体層10Cのハンドリングが行われている状態を表す概念図である。なお、図12には、化合物半導体層10Cに第一Au系層131が形成されている場合を示す。このような状態とするためには、まず第二主表面10bを上側、第一主表面10aを下側にし、上記第二実施形態(図8)の薄膜ウェハ用治具1を用いて、該第一主表面10a側(下側)から掬い上げることで化合物半導体層10Cを保持し、その後、該化合物半導体10Cを吸着させた状態でウェハ保持部2を上下反転させる。そして、このように第二主表面10bを下側に向けた状態で、化合物半導体層10Cを、第一Au系層131と第二Au系層132とを介して素子基板10S上に密着させるようにハンドリングを行う。
In the bonding step (step 5), the
なお、これとは逆に、Si単結晶基板10Sをハンドリングして、載置された化合物半導体層10Cに重ね合わせる方法も考えられるが、この場合、基板10Sの重みで化合物半導体層10Cを破損してしまう惧れがあるため、あまり好ましくない。
In contrast to this, a method of handling the Si
基板10Sと化合物半導体層10Cとを重ね合わせ、加圧したまま、貼り合わせ熱処理を180℃以上360℃以下で行う。
Bonding heat treatment is performed at 180 ° C. or higher and 360 ° C. or lower while the
そして、GaP電流拡散層120の主表面10aの一部を覆うように、ワイヤボンディング用の電極130(ボンディングパッド:図10)を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
Then, an
また、発光層部110の各層は、AlGaInN混晶により形成することもできる。発光層部110を成長させるための発光層成長用基板は、GaAs単結晶基板150に代えて、例えばサファイア基板(絶縁体)やSiC単結晶基板が使用される。また、発光層部110の各層は、上記実施形態では、基板側からn型クラッド層112、活性層111及びp型クラッド層113の順になっていたが、これを反転させ、基板側からp型クラッド、活性層及びn型クラッド層の順に形成してもよい。
Moreover, each layer of the light emitting
1 半導体薄膜ウェハ用治具
2 ウェハ保持部
21 保持面
3 把握部
4 面内方向束縛部
5 係合部
61 吸着孔
7 突起部
10 発光素子
100 半導体薄膜ウェハ
DESCRIPTION OF
Claims (6)
前記ウェハ保持部は、一端が前記把握部に結合され、且つ、他端側が前記把握部から離間する向きに延設されてなることを特徴とする半導体薄膜ウェハ用治具。 It comprises a wafer holding unit that contacts and holds the lower main surface of the semiconductor thin film wafer, and a grasping unit that handles the semiconductor thin film wafer,
One end of the wafer holding part is coupled to the grasping part, and the other end is extended in a direction away from the grasping part.
6. The semiconductor thin film wafer jig according to claim 5, wherein the protrusion is made of silicon rubber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086423A JP2005276988A (en) | 2004-03-24 | 2004-03-24 | Jig for semiconductor thin-film wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086423A JP2005276988A (en) | 2004-03-24 | 2004-03-24 | Jig for semiconductor thin-film wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005276988A true JP2005276988A (en) | 2005-10-06 |
Family
ID=35176345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004086423A Pending JP2005276988A (en) | 2004-03-24 | 2004-03-24 | Jig for semiconductor thin-film wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005276988A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007094516A1 (en) * | 2006-02-16 | 2007-08-23 | Showa Denko K.K. | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
-
2004
- 2004-03-24 JP JP2004086423A patent/JP2005276988A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007094516A1 (en) * | 2006-02-16 | 2007-08-23 | Showa Denko K.K. | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF |
JP2007251112A (en) * | 2006-02-16 | 2007-09-27 | Showa Denko Kk | Gallium nitride semiconductor light emitting element, and its manufacture |
US7821018B2 (en) | 2006-02-16 | 2010-10-26 | Showa Denko K.K. | GaN-based semiconductor light-emitting device and method for the fabrication thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5325365B2 (en) | Manufacturing method of LED having longitudinal structure | |
US7554124B2 (en) | Nitride-based compound semiconductor light emitting device, structural unit thereof, and fabricating method thereof | |
TWI304227B (en) | Nitride semiconductor device and manufacturing method thereof | |
JP5776535B2 (en) | Group III nitride semiconductor light emitting device | |
US20080265265A1 (en) | InGaAlN LIGHT-EMITTING DEVICE CONTAINING CARBON-BASED SUBSTRATE AND METHOD FOR MAKING THE SAME | |
US8338202B2 (en) | Method for manufacturing semiconductor device using separable support body | |
TWI300277B (en) | Method for manufacturing gallium nitride light emitting diode devices | |
JPH10275936A (en) | Method for manufacturing semiconductor light-emitting element | |
TW200913320A (en) | Light emitting diodes and fabrication methods thereof | |
JP4250576B2 (en) | Semiconductor light emitting device | |
TWI411129B (en) | Method of forming light emitting diode | |
JP2013125929A5 (en) | ||
JPH11238913A (en) | Semiconductor light-emitting device chip | |
JP2004193338A (en) | Nitride based compound semiconductor light emitting element and its manufacturing method | |
JP2013106020A (en) | Semiconductor light-emitting device and semiconductor light-emitting device manufacturing method | |
KR102255305B1 (en) | Vertical semiconductor light emitting device and method of fabricating light emitting device | |
JP5879964B2 (en) | Composite substrate manufacturing method and semiconductor device manufacturing method | |
JP5126884B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
JPH11354841A (en) | Fabrication of semiconductor light emitting element | |
US20100289046A1 (en) | Light emitting device and method for manufacturing same | |
JP2009283762A (en) | Method for manufacturing nitride compound semiconductor led | |
JP2005276988A (en) | Jig for semiconductor thin-film wafer | |
KR100752348B1 (en) | Method of producing light emitting diode having vertical structure | |
US8507938B2 (en) | Light-emitting diode structure and method for manufacturing the same | |
JP2014120511A (en) | Method of manufacturing semiconductor device; and semiconductor device |