KR20070043296A - Method of producing light emitting diode having vertical structure - Google Patents

Method of producing light emitting diode having vertical structure Download PDF

Info

Publication number
KR20070043296A
KR20070043296A KR1020050099389A KR20050099389A KR20070043296A KR 20070043296 A KR20070043296 A KR 20070043296A KR 1020050099389 A KR1020050099389 A KR 1020050099389A KR 20050099389 A KR20050099389 A KR 20050099389A KR 20070043296 A KR20070043296 A KR 20070043296A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
layer
emitting diode
etching
Prior art date
Application number
KR1020050099389A
Other languages
Korean (ko)
Other versions
KR100752348B1 (en
Inventor
최우범
서상원
최승우
박상용
Original Assignee
(주) 비앤피 사이언스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 비앤피 사이언스 filed Critical (주) 비앤피 사이언스
Priority to KR1020050099389A priority Critical patent/KR100752348B1/en
Priority to PCT/KR2006/004279 priority patent/WO2007046656A1/en
Publication of KR20070043296A publication Critical patent/KR20070043296A/en
Application granted granted Critical
Publication of KR100752348B1 publication Critical patent/KR100752348B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

본 발명에서는 수직 구조 발광 다이오드 제조에 있어서 핵심 공정이라 할 수 있는 사파이어 기판 제거 공정을 개선한 수직 구조 발광 다이오드 제조 방법을 개시한다. 본 발명에서는 사파이어 기판을 에피택셜층으로부터 제거하는 과정에서 발생하는 에피택셜층의 손상을 최소화하기 위해서 사파이어 제거 과정을 연마와 식각, 및 레이저 조사의 두 단계로 나누어 진행한다. 먼저, 연마와 식각을 이용하여 사파이어 기판을 소정의 두께로 얇게 가공함으로써 에칭 용액이 에피택셜층과 직접적으로 닿는 것을 방지하므로, 에피택셜층의 거칠기 증가와 핀홀 생성을 사전에 예방할 수 있다. 이어서, 소정의 두께로 얇게 가공된 사파이어 기판을 레이저를 조사하게 되면, 주위의 발광 다이오드 소자에 스트레스와 손상을 미치지 않으면서 개별적으로 사파이어층이 분리되어 지며, 이때 사파이어 기판이 기존의 레이저를 이용한 방법에서보다 얇은 상태에서 분리되기 때문에, 분리시 발생하는 스트레스가 감소되어 에피택셜층의 열화를 막을 수 있다.The present invention discloses a method for manufacturing a vertical structure light emitting diode, which is an improved process for removing a sapphire substrate, which is a key step in manufacturing a vertical structure light emitting diode. In the present invention, in order to minimize the damage of the epitaxial layer generated in the process of removing the sapphire substrate from the epitaxial layer, the sapphire removal process is divided into two steps of polishing, etching, and laser irradiation. First, by processing the sapphire substrate thinly to a predetermined thickness using polishing and etching, the etching solution is prevented from directly contacting the epitaxial layer, thereby increasing the roughness of the epitaxial layer and the generation of pinholes in advance. Subsequently, when the laser is irradiated to the sapphire substrate thinly processed to a predetermined thickness, the sapphire layer is separated separately without stress and damage to the surrounding light emitting diode elements, wherein the sapphire substrate using a conventional laser Since the separation occurs in a thinner state than, the stress generated during separation can be reduced to prevent the deterioration of the epitaxial layer.

발광 다이오드, 수직 구조, 연마, 식각, 레이저 Light Emitting Diode, Vertical Structure, Polishing, Etching, Laser

Description

수직 구조 발광 다이오드 제조 방법 {METHOD OF PRODUCING LIGHT EMITTING DIODE HAVING VERTICAL STRUCTURE}Vertical structure light emitting diode manufacturing method {METHOD OF PRODUCING LIGHT EMITTING DIODE HAVING VERTICAL STRUCTURE}

도 1은 종래의 수평 구조 발광 다이오드의 단면도.1 is a cross-sectional view of a conventional horizontal structure light emitting diode.

도 2는 종래의 수직 구조 발광 다이오드의 단면도.2 is a cross-sectional view of a conventional vertical structure light emitting diode.

도 3a 내지 도 3f는 종래의 수직 구조 발광 다이오드 제조 방법의 공정도.3A to 3F are process drawings of a conventional vertical structure light emitting diode manufacturing method.

도 4a 내지 도 4o는 본 발명의 제 1 실시예에 따른 수직 발광 다이오드의 제조 방법의 공정도.4A to 4O are process diagrams of a method of manufacturing a vertical light emitting diode according to a first embodiment of the present invention.

도 5a 내지 도 5h는 본 발명의 제 2 실시예에 따른 수직 발광 다이오드의 제조 방법의 공정도.5A to 5H are flowcharts of a method of manufacturing a vertical light emitting diode according to a second embodiment of the present invention.

도 6a 내지 도 6k는 본 발명의 제 3 실시예에 따른 수직 발광 다이오드의 제 조 방법의 공정도.6A to 6K are flowcharts illustrating a method of manufacturing a vertical light emitting diode according to a third embodiment of the present invention.

본 발명은 발광 다이오드 및 발광 다이오드의 제조 방법에 관한 것이다. 구체적으로 본 발명은 수직 구조 발광 다이오드의 개선된 제조 방법 및 그 방법으로 제조된 발광 다이오드에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the light emitting diode. In particular, the present invention relates to an improved method of manufacturing a vertical structure light emitting diode and a light emitting diode produced by the method.

발광 다이오드(Light Emitting Diode)는 전자와 홀이 결합하여 전류를 빛으로 변환시키는 공지의 반도체 소자이다. 발광 다이오드에 의해서 방출되는 빛의 색은 발광 다이오드에 이용되는 반도체 재료에 따라 결정된다. 이는 방출되는 빛의 가장이 가전자대의 전자들과 전도대의 전자들 사이의 에너지 차를 나타내는 밴드갭에 의해 결정되기 때문이며, 작은 밴드갭에서는 낮은 에너지와 장파장의 광자가 발생되고 큰 밴드갭에서는 높은 에너지와 단파장의 광자가 발생된다.Light emitting diodes are known semiconductor devices in which electrons and holes combine to convert current into light. The color of light emitted by the light emitting diode depends on the semiconductor material used for the light emitting diode. This is because the impulse of the emitted light is determined by the bandgap representing the difference in energy between the electrons in the valence band and the electrons in the conduction band, where low energy and long wavelength photons are generated in the small bandgap and high energy in the large bandgap. And photons of short wavelength are generated.

발광 다이오드의 박막구조로서 질화물 계열을 발광 물질로 사용하는 경우에는 에피택셜 성장시 결정 결함 발생을 줄이기 위해 격자 정수 및 결정 구조가 유사한 사파이어를 기초기판으로 사용한다.In the case of using a nitride-based light emitting material as a thin film structure of a light emitting diode, sapphire having a similar lattice constant and crystal structure is used as a base substrate to reduce crystal defects during epitaxial growth.

도 1은 종래의 수평 구조 발광 다이오드의 일 예를 도시한 단면도이다. 도 1에 도시된 발광 다이오드는 수평 구조 GaN 발광 다이오드로서, GaN 발광 다이오드(100)는 사파이어 기판(110), 및 사파이어 기판(110) 상에 형성된 GaN 발광 구조물(150)을 포함한다.1 is a cross-sectional view showing an example of a conventional horizontal structure light emitting diode. The light emitting diode shown in FIG. 1 is a horizontal structure GaN light emitting diode, and the GaN light emitting diode 100 includes a sapphire substrate 110 and a GaN light emitting structure 150 formed on the sapphire substrate 110.

GaN 발광 구조물(150)은 사파이어 기판(110) 상에 순차적으로 형성된 n형 GaN 클래드층(152), 다중 양자 우물(Multi-Quantum Well) 구조의 활성층(154), 및 p형 GaN 클래드 층(156)으로 구성된다. 발광 구조물(150)은 MOCVD(Metal Organic Chemical Vapor Deposition), 액상에피택셜법(LPE), 분자빔에피택셜법(MBE)과 같은 공지의 공정을 이용하여 성장되므로, 발광 구조물층(150)을 에피택셜층이라 부르기도 한다. 이때 n형 GaN 클래드층(152)을 성장시키기 전에 사파이어 기판(110)과의 격자 정합을 향상시키기 위해 AlN/GaN으로 이루어진 버퍼층(미도시)을 형성할 수도 있다.The GaN light emitting structure 150 includes an n-type GaN cladding layer 152 sequentially formed on the sapphire substrate 110, an active layer 154 having a multi-quantum well structure, and a p-type GaN cladding layer 156. It is composed of Since the light emitting structure 150 is grown using a known process such as metal organic chemical vapor deposition (MOCVD), liquid phase epitaxial method (LPE), molecular beam epitaxial method (MBE), the light emitting structure layer 150 is epitaxial. Also called the tactical layer. In this case, before the n-type GaN cladding layer 152 is grown, a buffer layer (not shown) made of AlN / GaN may be formed to improve lattice matching with the sapphire substrate 110.

소정의 영역에 해당하는 p형 클래드(156)와 활성층(154)을 건식 식각하여 n형 GaN 클래드층(152)의 일부 상면을 노출시키고, 노출된 n형 전극(190)과 p형 전극(170)을 형성한다. 일반적으로 전류 주입 면적을 증가시키면서 휘도에 악영향을 주지 않기 위해서 p형 클래드층(156) 상면에 p형 전극(170)을 형성하기 전에 투명 전극(160)을 형성할 수도 있다.The p-type cladding 156 and the active layer 154 corresponding to the predetermined region are dry-etched to expose a portion of the top surface of the n-type GaN cladding layer 152, and the exposed n-type electrode 190 and the p-type electrode 170 ). In general, the transparent electrode 160 may be formed before the p-type electrode 170 is formed on the upper surface of the p-type cladding layer 156 while increasing the current injection area so as not to adversely affect the luminance.

그러나 이와 같은 구조의 GaN 발광 다이오드(100)는 절연 물질인 사파이어 기판(110)을 사용하기 때문에, n형 전극(190)으로부터 활성층(154)을 통해 p형 전극(170)으로 향하는 전류 흐름이 수평 방향을 따라 협소하게 형성될 수밖에 없다. 이러한 협소한 전류 흐름으로 인해 발광 다이오드(100)의 순방향 전압이 증가하여 전류 효율이 저하되며, 절연 물질의 특성상 외부로부터 유입되는 정전기를 방출하기 어려워 정전기로 인한 불량 유발 가능성이 크다.However, since the GaN light emitting diode 100 having such a structure uses the sapphire substrate 110 as an insulating material, the current flow from the n-type electrode 190 to the p-type electrode 170 through the active layer 154 is horizontal. It must be formed narrowly along the direction. Due to such a narrow current flow, the forward voltage of the light emitting diode 100 is increased to decrease the current efficiency, and due to the nature of the insulating material, it is difficult to discharge static electricity flowing from the outside, which may cause a defect due to static electricity.

또한, 전류 밀도 증가에 의해 열 발생량이 큼에도 불구하고 사파이어 기판(110)의 낮은 열전도성에 의해 열방출이 원활하지 못하므로, 열증가에 따라 사파이어 기판(110)과 GaN 발광 구조물(150) 사이에 기계적 응력이 발생하여 소자가 불안정해질 수 있으며, 고출력을 위한 대전류 인가에 제약이 따르게 된다.In addition, despite the large amount of heat generated by the increase of the current density, the heat emission is not smooth due to the low thermal conductivity of the sapphire substrate 110, so that the heat increases between the sapphire substrate 110 and the GaN light emitting structure 150. Mechanical stress may occur and the device may become unstable, and there is a restriction on applying a large current for high power.

나아가, n형 전극(190)을 형성하기 위해서 적어도 형성할 전극(190)의 면적보다 크게 활성층(154)의 일부 영역을 제거해야 하므로, 발광 면적이 감소되어 소자 크기 대 휘도에 따른 발광 효율이 저하된다는 문제점이 있다. 또한, 발광 다이오드의 상부에 n형 전극(190)과 p형 전극(170)이 모두 형성되므로 발광 다이오드의 칩 면적을 감소시키기 어려워 웨이퍼당 칩 생산량이 제한된다.Furthermore, in order to form the n-type electrode 190, a portion of the active layer 154 needs to be removed at least larger than the area of the electrode 190 to be formed, so that the emission area is reduced and the luminous efficiency according to the device size vs. the luminance is reduced. There is a problem. In addition, since both the n-type electrode 190 and the p-type electrode 170 are formed on the light emitting diode, it is difficult to reduce the chip area of the light emitting diode, thereby limiting the amount of chips produced per wafer.

도 2는 수평 구조 다이오드의 단점을 해결하기 위해 고안된 수직 구조 발광 다이오드의 일 예를 도시한 단면도이다.2 is a cross-sectional view showing an example of a vertical structure light emitting diode designed to solve the disadvantage of the horizontal structure diode.

도 2에 도시된 발광 다이오드는 수직 구조 GaN 발광 다이오드로서, GaN 발광 다이오드(200)는 p형 GaN 클래드층(252), 활성층(254), 및 n형 클래드층(256)을 포함하는 발광 구조물(250)층 즉, 에피택셜층을 포함한다.The light emitting diode shown in FIG. 2 is a vertical structure GaN light emitting diode, and the GaN light emitting diode 200 includes a light emitting structure including a p-type GaN cladding layer 252, an active layer 254, and an n-type cladding layer 256. 250) layer, ie, an epitaxial layer.

도 2에서 도시된 바와 같이, 수직 구조 발광 다이오드(200)는 실리콘 기판(220)과 같은 도전성 기판을 사용하므로 다이오드(200)의 상하부가 서로 전기적으로 도통할 수 있는 구조를 가진다. 이로 인해, 다이오드(200)의 열방출 효과를 향상시킬 수도 있고, 전류 흐름이 수평 구조 발광 다이오드보다 넓은 면적을 통해 형성되므로 순방향 전압을 감소시킬 수 있으며, 정전기 방지 효과도 향상시킬 수 있고, 아울러 대전류를 인가하여 고출력을 얻을 수 있다.As shown in FIG. 2, since the vertical structure light emitting diode 200 uses a conductive substrate such as the silicon substrate 220, the vertical structure light emitting diode 200 has a structure in which upper and lower portions of the diode 200 may be electrically connected to each other. As a result, the heat dissipation effect of the diode 200 may be improved, and since the current flow is formed through a larger area than the horizontal structure light emitting diode, the forward voltage may be reduced, and the antistatic effect may be improved, and at the same time, a large current High power can be obtained by applying.

또한, 공정 측면에서는 전류 밀도 분포를 충분히 개선할 수 있으므로 투명 전극의 형성 공정이 필요하지 않으며, 견고한 사파이어 기판이 제거되므로 개별 소자 단위로 절단하는 공정이 간소해질 수 있다. 아울러 수평 구조 발광 다이오드와 달리 활성층의 일부를 식각하는 공정이 요구되지 않으므로, 넓은 발광 면적을 확보할 수 있어 휘도를 보다 향상시킬 수 있으며 단위 발광 다이오드의 칩 면적을 줄일 수 있어 웨이퍼당 칩 생산량을 증가시킬 수 있다.In addition, in terms of the process, since the current density distribution can be sufficiently improved, a process of forming a transparent electrode is not required, and since a solid sapphire substrate is removed, the process of cutting into individual device units can be simplified. In addition, unlike a horizontal light emitting diode, since a process of etching part of the active layer is not required, a wide light emitting area can be secured to improve luminance and the chip area of a unit light emitting diode can be reduced to increase chip production per wafer. You can.

도 3a 내지 도 3f는 도 2의 수직 구조 발광 다이오드를 제조하기 위한 종래의 제조 공정을 각 단계별로 도시한 도면이다.3A to 3F are diagrams illustrating stages of a conventional manufacturing process for manufacturing the vertical structure light emitting diode of FIG. 2.

도 3a의 단계에서는 사파이어 기판(310) 상에 GaN 단결정층으로 이루어진 발광 구조물(350) 즉, 에피택셜층을 형성한다. 도 3b의 단계에서는 형성된 발광 구조물(350)을 단위 발광 다이오드의 크기로 분리한다. 도 3c의 단계에서는 도전성 접착층(340)을 이용하여 실리콘 기판과 같은 도전성 기판(310)을 분리된 발광 구조물(350) 상면에 접합시킨다.In the step of FIG. 3A, the light emitting structure 350, that is, the epitaxial layer, formed of the GaN single crystal layer is formed on the sapphire substrate 310. In the step of FIG. 3B, the formed light emitting structure 350 is separated into the size of a unit light emitting diode. In the step of FIG. 3C, a conductive substrate 310, such as a silicon substrate, is bonded to the upper surface of the separated light emitting structure 350 using the conductive adhesive layer 340.

도 3d 또는 도 3d1의 단계에서는 사파이어 기판(310)을 제거한다. 사파이어 기판을 제거하기 위해서는, 레이저 빔을 이용하여 발광 구조물(350)로부터 사파이어 기판(310)을 분리하거나(도 3d), 기계적 연마, 습식 또는 건식 식각의 방법으로 사파이어 기판(310)을 제거하는 방법(도 3d1)이 이용된다.In the step of FIG. 3D or 3D1, the sapphire substrate 310 is removed. In order to remove the sapphire substrate, a method of separating the sapphire substrate 310 from the light emitting structure 350 using a laser beam (FIG. 3D), or removing the sapphire substrate 310 by a mechanical polishing, wet or dry etching method. (FIG. 3D1) is used.

도 3e의 단계에서는 결과물의 양면에 전극(370, 390)을 형성한다. 마지막으로, 도 3f의 단계에서 도 3e 단계의 결과물을 개별 발광 다이오드의 크기, 즉 분리된 발광 구조물(350)의 크기로 절단하여 최종적인 수직 구조 발광 다이오드를 생성한다.In the step of FIG. 3E, electrodes 370 and 390 are formed on both surfaces of the resultant. Finally, in the step of FIG. 3F, the result of the step of FIG. 3E is cut into the size of the individual light emitting diodes, that is, the size of the separated light emitting structure 350, thereby producing a final vertical structure light emitting diode.

사파이어 기판(310)이 에피택셜층(350)의 성장을 위해서 필요하지만 절연 물질인 특성상 발광 다이오드의 수용 기판으로는 부적절하므로 사파이어 기판(310)을 제거하고 도전성 기판(320)을 부착하게 된다.Although the sapphire substrate 310 is necessary for the growth of the epitaxial layer 350, but is inadequate as an accommodating substrate for the light emitting diode due to its insulating material, the sapphire substrate 310 is removed and the conductive substrate 320 is attached.

도 3d와 관련하여, 사파이어 기판을 제거하는 방법 중 레이저를 이용하여 사파이어 기판(310)을 분리하는 경우에는, 다수의 발광 다이오드 구조물(350)이 형성된 웨이퍼 전면에 레이저를 일시에 조사하여 사파이어 기판(310)을 제거하는 것이 아니라 레이저 광의 초점의 크기와 형상에 의해 결정되는 일정 크기의 작은 면적을 이동하며 조사하기 때문에, 레이저가 조사되는 범위의 경계부위에 큰 스트레스를 가져오게 된다.Referring to FIG. 3D, when the sapphire substrate 310 is separated using a laser among the methods of removing the sapphire substrate, the sapphire substrate may be temporarily irradiated with a laser on the entire surface of the wafer on which the plurality of light emitting diode structures 350 are formed. Since 310 is not removed but is irradiated by moving a small area of a predetermined size determined by the size and shape of the focus of the laser light, a large stress is generated at the boundary of the laser irradiation range.

또한, 도 3d1와 관련하여, 사파이어 기판을 제거하는 방법 중 연마와 에칭을 이용하는 방법의 경우에는, 사파이어 기판 에칭 시 사용되는 에칭 용액의 사파이어 기판(310)과 에피택셜층 즉, GaN 발광 구조물층(350)에 대한 선택성이 나쁘기 때문에 균일한 두께의 에피택셜층을 얻을 수 없을 뿐 아니라, 에칭의 결과 에피택셜층 표면의 거칠기가 증가되고 핀홀이 발생하게 된다.3D1, in the method of removing the sapphire substrate using polishing and etching, the sapphire substrate 310 and the epitaxial layer of the etching solution used for etching the sapphire substrate, that is, the GaN light emitting structure layer ( Since the selectivity for the substrate 350 is poor, not only an epitaxial layer having a uniform thickness can be obtained, but also the roughness of the surface of the epitaxial layer is increased and pinholes are generated as a result of etching.

이와 같은 종래의 사파이어 기판 제거 방법의 경우, 에피택셜층(350)에 가해지는 스트레스나 표면 손상 및 핀홀 생성으로 인해 에피택셜층(350)이 열화되고, 이는 결국 발광효율의 저하 및 궁극적인 성능 저하를 가져오는 주된 원인이 된다.In the conventional method of removing a sapphire substrate, the epitaxial layer 350 is deteriorated due to stress or surface damage and pinhole generation applied to the epitaxial layer 350, which in turn lowers luminous efficiency and ultimately degrades performance. It is the main cause of getting.

수직 구조 발광 다이오드의 경우 수평 구조 발광 다이오드에 비해 많은 장점이 있지만 그 제조 공정에 필수적인 사파이어 기판 제거 단계에서 발생하는 상기한 문제점은 아직 해결되지 않고 있다.Vertical structure light emitting diodes have many advantages over horizontal structure light emitting diodes, but the above-mentioned problems occurring in the sapphire substrate removal step, which are essential for the manufacturing process, have not been solved yet.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 에피택셜층의 열화를 최소화시킬 수 있는 효과적인 사파이어 제거 공정을 포함하는 수직 구조 발광 다이오드 제조 방법 및 그 방법에 의해 제조되는 개선된 수직 구조 발광 다이오드를 제공하는 것을 그 목적으로 한다. 더 상세하게는, 본 발명은 수직 구조 발광 다이오드의 제조 공정에 있어서 사파이어 기판(310)과 도전성 수용 기판(320)의 접합 후 에피택셜층(350)의 열화 없이 사파이어 기판(310)을 제거하는 공정을 제공하 는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention is directed to a method for manufacturing a vertical structure light emitting diode including an effective sapphire removing process capable of minimizing degradation of the epitaxial layer, and an improved vertical structure light emitting diode manufactured by the method. To provide that purpose. More specifically, the present invention is a step of removing the sapphire substrate 310 without deterioration of the epitaxial layer 350 after bonding the sapphire substrate 310 and the conductive receiving substrate 320 in the manufacturing process of the vertical structure light emitting diode. The purpose is to provide.

상술한 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 수직 구조 발광 다이오드 제조 방법은, 소자 기판상에 발광 구조물층을 형성하는 단계, 수용 기판을 제공하는 단계, 상기 발광 구조물층과 상기 수용 기판을 접합하는 단계, 상기 소자 기판을 가공하여 두께를 감소시키는 단계, 상기 소자 기판 및 상기 발광 구조물층을 포함하는 상기 수용 기판상의 구조물을 단위 소자 크기로 식각하여 단위 소자를 생성하는 단계, 및 상기 단위 소자 상에 부착된 잔류 소자 기판을 레이저로 조사하여 상기 단위 소자로부터 분리하는 단계를 포함하는 것을 특징으로 한다.In the vertical structure light emitting diode manufacturing method according to the first aspect of the present invention for achieving the above object, forming a light emitting structure layer on an element substrate, providing a receiving substrate, the light emitting structure layer and the receiving substrate Bonding a semiconductor substrate, reducing the thickness by processing the device substrate, etching a structure on the receiving substrate including the device substrate and the light emitting structure layer to a unit device size, and generating a unit device; and Irradiating a residual device substrate attached to the device with a laser to separate from the unit device.

본 발명의 제 2 특징에 따른 수직 구조 발광 다이오드 제조 방법은, 소자 기판상에 발광 구조물층을 형성하는 단계, 상기 발광 구조물층 상에 반사층을 형성하는 단계, 상기 반사층 상에 접착층을 형성하는 단계, 상기 소자 기판상의 상기 구조물층, 반사층 및 접착층을 단위 소자 크기로 식각하는 단계, 수용 기판을 제공하는 단계, 상기 접착층을 매개로 하여 상기 발광 구조물층과 상기 수용 기판을 접합하는 단계, 상기 소자 기판을 가공하여 두께를 감소시키는 단계, 두께가 감소된 상기 소자 기판을 레이저로 조사하여 상기 발광 구조물층으로부터 분리하는 단계, 상기 수용 기판의 배면을 가공하여 두께를 감소시키는 단계, 상기 수용 기판의 양면에 각각 전극을 형성하는 단계; 및 상기 단위 소자 크기로 상기 수용 기판을 분리하는 단계를 포함하는 것을 특징으로 한다.In the vertical structure light emitting diode manufacturing method according to the second aspect of the present invention, forming a light emitting structure layer on the device substrate, forming a reflective layer on the light emitting structure layer, forming an adhesive layer on the reflective layer, Etching the structure layer, the reflective layer, and the adhesive layer on the device substrate to a unit device size, providing a receiving substrate, bonding the light emitting structure layer and the receiving substrate through the adhesive layer, and forming the device substrate. Processing to reduce the thickness, irradiating the device substrate with reduced thickness with a laser to separate from the light emitting structure layer, processing the back surface of the receiving substrate to reduce the thickness, respectively on both sides of the receiving substrate Forming an electrode; And separating the receiving substrate by the unit element size.

본 발명의 제 3 특징에 따른 수직 구조 발광 다이오드 제조 방법은, 소자 기 판상에 발광 구조물층을 형성하는 단계, 상기 발광 구조물층을 포함하는 상기 수용 기판상의 구조물을 단위 소자 크기로 식각하여 분리하는 단계, 개개의 소자를 격리하기 위한 패턴을 일정 깊이로 형성된 도전성 수용 기판을 제공하는 단계, 상기 발광 구조물층과 상기 도전성 수용 기판을 접합하는 단계, 상기 소자 기판을 가공하여 두께를 감소시키는 단계, 레이저를 이용하여 상기 소자 기판을 상기 발광 구조물층으로부터 분리하는 단계, 단위 소자 크기로 분리된 상기 발광 구조물 상에 전극을 형성하는 단계, 고정 수단으로 상기 단위 소자들을 고정하는 단계, 상기 도전성 수용 기판의 배면을 가공하여 상기 패턴이 드러나도록 하는 단계, 상기 도전성 수용 기판의 배면에 전극을 형성하는 단계, 상기 고정 수단으로부터 상기 단위 소자들을 분리하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a vertical structure light emitting diode according to the third aspect of the present invention, forming a light emitting structure layer on an element substrate, and etching and separating the structure on the receiving substrate including the light emitting structure layer by a unit element size. Providing a conductive receiving substrate having a pattern for isolating individual devices to a predetermined depth, bonding the light emitting structure layer to the conductive receiving substrate, and processing the device substrate to reduce thickness; Separating the device substrate from the light emitting structure layer, forming an electrode on the light emitting structure separated into unit device sizes, fixing the unit devices by fixing means, and forming a back surface of the conductive receiving substrate. Processing to reveal the pattern, wherein the back of the conductive receiving substrate Forming a pole, and from said holding means, characterized in that it comprises the step of separating the unit elements.

이하에서는, 본 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 통해 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention through the preferred embodiment of the present invention.

< 제 1 실시예 ><First Embodiment>

도 4a 내지 도 4o는 본 발명의 제 1 실시예에 따른 수직 구조 발광 다이오드 제조 방법의 공정을 설명하기 위한 도면이다.4A to 4O are diagrams for describing a process of a method of manufacturing a vertical structure light emitting diode according to a first embodiment of the present invention.

먼저, 도 4a에 도시된 바와 같이 사파이어 기판과 같은 소자 기판(410) 상에 발광 구조물층(420)을 형성한다. 사파이어 기판(410) 상에 n형 GaN 클래드층, 활성층, 및 p형 GaN 클래드 층이 순차적으로 에피택셜 성장되어 에피택셜층인 GaN 발광 구조물층(420)을 구성한다. 발광 구조물층(420)이 형성된 사파이어 기판이 미리 제공될 경우, 발광 다이오드 제조 공정에서 상기한 바와 같은 발광 구조물층 (420) 형성 단계가 생략될 수 있음은 물론이다.First, as shown in FIG. 4A, the light emitting structure layer 420 is formed on an element substrate 410 such as a sapphire substrate. An n-type GaN cladding layer, an active layer, and a p-type GaN cladding layer are sequentially epitaxially grown on the sapphire substrate 410 to form a GaN light emitting structure layer 420 that is an epitaxial layer. When the sapphire substrate on which the light emitting structure layer 420 is formed is provided in advance, the light emitting structure layer 420 forming step as described above may be omitted in the light emitting diode manufacturing process.

한편, 사파이어 기판(410)과 에피택셜층(420) 사이의 격자 정합을 향상시키기 위해 AlN/GaN으로 이루어진 버퍼층(미도시)을 선택적으로 형성할 수 있으며, 또한, GaN 발광 구조물(420) 내의 활성층으로부터 방출되는 빛을 반사하기 위한 반사층(430)을 선택적으로 형성할 수도 있다. 반사층은 Ni, Al, Ag, Au, Pt 또는 이들의 합금으로 형성될 수 있으며 이 외에도 당업계에서 반사층으로 이용하는 다양한 종류의 물질이 사용될 수 있다. 수직 발광 다이오드 제조시 본 실시예에서와 같이 반사층(430)을 포함하는 것이 바람직하지만, 도전성 접착층(442)을 구성하는 물질이 일반적으로 금속 또는 합금으로 이루어지고 비교적 높은 반사도를 가지므로, 별도의 반사층(430)을 형성하지 않더라도 어느 정도의 휘도 향상 효과를 기대할 수 있다.Meanwhile, in order to improve lattice matching between the sapphire substrate 410 and the epitaxial layer 420, a buffer layer (not shown) made of AlN / GaN may be selectively formed, and the active layer in the GaN light emitting structure 420 may be formed. A reflective layer 430 may be selectively formed to reflect light emitted from the light. The reflective layer may be formed of Ni, Al, Ag, Au, Pt, or an alloy thereof. In addition, various kinds of materials used as reflective layers in the art may be used. It is preferable to include the reflective layer 430 as in the present embodiment when manufacturing the vertical light emitting diode, but since the material constituting the conductive adhesive layer 442 is generally made of metal or alloy and has a relatively high reflectivity, a separate reflective layer Even if 430 is not formed, a certain degree of brightness enhancement effect can be expected.

이어서, 실리콘 기판과 같은 수용 기판과 소자 기판의 접합을 용이하기 하기 위한 도전성 접착층(442)을 형성한다. 수직 발광 다이오드에는 일반적으로 실리콘 기판이 많이 이용되지만, 사파이어와 같은 절연성 기판이 아니라면 예컨대 Ge, SiC, ZnO, 다이아몬드, GaAs 등이 사용될 수 있다. 도전성 접착층(442)은 접착 패드로 형성할 수 있으며, 접착 패드는 접착성을 갖는 도전성 물질이어야 한다. 도전성 물질은 금(Au)을 이용한 금속 접합재가 바람직하며, Au-Sn, Sn, In, Au-Ag, Ag-Ge, Ag-Cu, 및 Pb-Sn 등이 이용될 수 있다.Subsequently, a conductive adhesive layer 442 is formed to facilitate bonding of the accommodating substrate such as a silicon substrate to the element substrate. Silicon substrates are generally used for vertical light emitting diodes, but Ge, SiC, ZnO, diamond, GaAs, and the like may be used unless they are an insulating substrate such as sapphire. The conductive adhesive layer 442 may be formed of an adhesive pad, and the adhesive pad should be an electrically conductive material having adhesiveness. The conductive material is preferably a metal bonding material using gold (Au), and Au-Sn, Sn, In, Au-Ag, Ag-Ge, Ag-Cu, and Pb-Sn may be used.

한편, 도 4b에 도시된 바와 같이 수용 기판의 경우 실리콘 단결정으로 형성된 수용 기판(450) 상에 접착층(444)을 형성한다. 수용기판(450)의 상의 접착층 (444)의 재료와 형태는 소자 기판(410) 상의 접착층(442)의 그것과 동일하다.Meanwhile, as shown in FIG. 4B, in the case of the receiving substrate, an adhesive layer 444 is formed on the receiving substrate 450 formed of silicon single crystal. The material and shape of the adhesive layer 444 on the receiving substrate 450 is the same as that of the adhesive layer 442 on the device substrate 410.

도 4a의 단계와 도 4b의 단계는 순서에 무관하며, 동시에 수행될 수도 있다. 또한, 하나의 접착층만으로 소자 기판(410)과 수용 기판(450)의 접합이 이루어질 경우에는 소자 기판(410) 상에 접착층(442)을 형성하는 단계와 수용 기판(450) 상에 접착층(444)을 형성하는 단계 중 하나의 단계가 생략될 수 있다.The steps of FIG. 4A and the steps of FIG. 4B are independent of the order and may be performed simultaneously. In addition, when the bonding of the device substrate 410 and the receiving substrate 450 using only one adhesive layer, forming the adhesive layer 442 on the device substrate 410 and the adhesive layer 444 on the receiving substrate 450 One of the steps of forming a can be omitted.

다음, 도 4c에 도시된 바와 같이 소자 기판(410) 상의 접착층(442)과 실리콘 수용 기판(450) 상의 접착층(444)이 서로 마주보도록 하여 두 기판을 열압착 방식을 이용하여 접합한다. 두 개의 접착층은 열압착으로 인해 사실상 하나의 접착층(440)으로 된다.Next, as shown in FIG. 4C, the adhesive layers 442 on the element substrate 410 and the adhesive layers 444 on the silicon receiving substrate 450 face each other to bond the two substrates by using a thermocompression bonding method. The two adhesive layers are effectively one adhesive layer 440 due to thermocompression.

이어서, 도 4d에서 연마와 식각을 이용하여 소자 기판, 예컨대 사파이어 기판(410)을 수십 ㎛, 바람직하게는 50㎛ 이내의 두께로 가공한다. 이와 같이 사파이어 기판을 얇게 남김으로써 에칭 용액이 에피택셜층(420)과 직접적으로 닿는 것을 피하게 되므로, 연마와 식각을 통해 사파이어 기판을 전부 제거하는 종래의 방법에서 발생하는 에피택셜층의 거칠기 증가와 핀홀 생성을 방지할 수 있다. 연마는 예컨대 화학물리적연마(CMP)를 이용할 수 있으며, 식각은 반응성이온에칭(RIE), 유도결합플라즈마/반응성이온에칭(ICP/RIE) 등을 이용한 건식 식각을 이용할 수도 있고, 염산, 질산, 수산화칼륨, 수산화나트륨, 황산, 인산 또는 그 혼합액을 식각액으로 이용하는 습식 식각을 이용할 수도 있다.Subsequently, in FIG. 4D, the device substrate, such as the sapphire substrate 410, is polished by using grinding and etching. Preferably it is processed to thickness within 50 micrometers. By leaving the sapphire substrate thin in this manner, the etching solution avoids direct contact with the epitaxial layer 420. Thus, the roughness of the epitaxial layer generated in the conventional method of removing all the sapphire substrates by polishing and etching, Pinhole generation can be prevented. Polishing may use, for example, chemical physical polishing (CMP), and etching may include dry etching using reactive ion etching (RIE), inductively coupled plasma / reactive ion etching (ICP / RIE), and the like. Wet etching using potassium, sodium hydroxide, sulfuric acid, phosphoric acid or a mixture thereof as an etchant may be used.

다음, 도 4e 내지 도 4k에서 산화막을 마스크로 이용한 사진 식각 공정을 통해 개별 발광 다이오드 소자 단위로 분리한다.Next, in FIG. 4E to FIG. 4K, the photolithography process using the oxide film as a mask is performed to separate the LEDs.

먼저, 도 4e 단계에서 사파이어 기판(410) 상에 산화막(460)이나 질화막과 같이 식각에 견디면서 마스크 역할을 할 수 있는 재료를 증착한 후 감광제(470)를 도포한다.First, in FIG. 4E, a material capable of resisting etching, such as an oxide film 460 or a nitride film, is deposited on the sapphire substrate 410, and then a photosensitive agent 470 is applied.

도 4f 단계에서 감광제(470)를 단위 소자의 크기로 패턴하고, 이어서, 도 4g 단계에서 산화막(460)을 식각하여 패턴하고, 도 4h 단계에서 감광제(470)를 제거한다. 이어서 도 4i 단계에서 산화막(460)을 마스크로 이용하여 사파이어층(410)과 에피택셜층(420)을 건식 또는 습식으로 식각하여 패턴한다. 다음, 도 4j 단계에서 반사층(430)과 접착층(440)을 식각하고, 도 4k 단계에서 건식 또는 습식 식각법으로 산화막(460)을 제거한다.The photoresist 470 is patterned to the size of a unit device in FIG. 4F, and then the oxide film 460 is etched and patterned in FIG. 4G, and the photoresist 470 is removed in FIG. 4H. Subsequently, the sapphire layer 410 and the epitaxial layer 420 are dry or wet-etched using the oxide film 460 as a mask in step 4i. Next, the reflective layer 430 and the adhesive layer 440 are etched in FIG. 4J, and the oxide layer 460 is removed by dry or wet etching in FIG. 4K.

다음, 도 4l 단계에서 레이저를 이용하여 사파이어층(410)을 제거한다. 사파이어층(410)이 사전 연마 및 식각 공정을 통해 얇게 분리된 상태이므로, 에피택셜층(420)을 포함하는 발광 다이오드 소자에 스트레스나 기타 손상을 가하지 않고 단위 소자 크기로 사파이어층(410)을 제거할 수 있다. 이때 레이저 조사는 다수의 단위 소자들을 동시에 조사하되 레이저의 경계면이 단위 소자들 사이의 공간에 놓이도록 제어함으로써, 단위 소자 상에서는 레이저 조사에 의한 스트레스가 최소화되도록 하는 것이 바람직하다.Next, in step 4l, the sapphire layer 410 is removed using a laser. Since the sapphire layer 410 is thinly separated through a pre-polishing and etching process, the sapphire layer 410 is removed to a unit device size without stress or other damage to the light emitting diode device including the epitaxial layer 420. can do. In this case, the laser irradiation irradiates a plurality of unit devices at the same time, but controls the interface of the laser to be in the space between the unit elements, so that the stress caused by the laser irradiation on the unit device is minimized.

이어서, 도 4m 단계에서 발광 다이오드 위에 n형 전극(480)을 형성하고, 도 4n 단계에서 실리콘 기판(450)을 연마하여 얇게 만든 후 p형 전극(490)을 증착한다. 마지막으로, 도 4o 단계에서 실리콘 기판(450)을 단위 소자 크기로 절단한다.Subsequently, the n-type electrode 480 is formed on the light emitting diode in FIG. 4M, and the silicon substrate 450 is polished and thinned in FIG. 4N, and then the p-type electrode 490 is deposited. Finally, in step 4o, the silicon substrate 450 is cut to a unit device size.

< 제 2 실시예 >Second Embodiment

도 5a 내지 도 5h는 본 발명의 제 2 실시예에 따른 수직 구조 발광 다이오드 제조 방법의 공정을 설명하기 위한 도면이다.5A to 5H are views for explaining the process of the manufacturing method of the vertical structure light emitting diode according to the second embodiment of the present invention.

먼저, 도 5a에 도시된 바와 같이 사파이어 기판과 같은 소자 기판(510) 상에 발광 구조물층(520), 선택적 버퍼층(미도시), 선택적 반사층(530), 및 선택적 도전성 접착층(542)을 형성한다. 이 단계 대신에 상기 구조물층이 형성된 기판이 제공될 수도 있다.First, as shown in FIG. 5A, a light emitting structure layer 520, an optional buffer layer (not shown), an optional reflective layer 530, and an optional conductive adhesive layer 542 are formed on an element substrate 510 such as a sapphire substrate. . Instead of this step, a substrate on which the structure layer is formed may be provided.

다음, 도 5b 단계에서 사진 식각 공정을 통해 에피택셜 성장된 발광 구조물층(520), 반사층(530), 도전성 접착층(542)을 개별 발광 다이오드 소자 단위로 분리한다.Next, the light emitting structure layer 520, the reflective layer 530, and the conductive adhesive layer 542 epitaxially grown through the photolithography process are separated in units of individual LEDs in FIG. 5B.

한편, 도 5c에 도시된 바와 같이, 실리콘 단결정으로 형성된 수용 기판(550) 상에 선택적 접착층(544)을 형성하고, 소자 기판상의 접착층(542)과 실리콘 수용기판(550) 상의 접착층(544)이 서로 마주보도록 하여 두 기판을 열압착 방식을 이용하여 접합한다. 하나의 접착층만으로 소자 기판(510)과 수용 기판(550)의 접합이 이루어질 경우에는 소자 기판(510) 상에 접착층(542)을 형성하는 단계와 수용 기판(550) 상에 접착층(544)을 형성하는 단계 중 하나의 단계가 생략될 수 있다.Meanwhile, as shown in FIG. 5C, an optional adhesive layer 544 is formed on the receiving substrate 550 formed of silicon single crystal, and the adhesive layer 542 on the element substrate and the adhesive layer 544 on the silicon receiving substrate 550 are The two substrates are bonded to each other using a thermocompression bonding method so as to face each other. When the device substrate 510 and the receiving substrate 550 are bonded by only one adhesive layer, forming the adhesive layer 542 on the device substrate 510 and forming the adhesive layer 544 on the receiving substrate 550. One of the steps may be omitted.

다음, 도 5d 단계에서 연마와 식각을 이용하여 사파이어 기판(510)을 수십 ㎛, 바람직하게는 50㎛ 이내의 두께로 가공하고, 도 5e 단계에서 레이저를 이용하여 사파이어층(510)을 제거한다. 사파이어층(510)이 사전 연마 및 식각 공정을 통해 얇게 가공된 상태이므로, 에피택셜층(520)을 포함하는 발광 다이오드 소자에 스트레스나 기타 손상을 가하지 않고 단위 소자 크기로 사파이어층(510)을 깨끗하게 분리할 수 있다.Next, the sapphire substrate 510 is several tens of micrometers by using polishing and etching in FIG. 5D. Preferably, the sapphire layer 510 is removed using a laser in a thickness of 50 μm or less in step 5e. Since the sapphire layer 510 is thinly processed through a pre-polishing and etching process, the sapphire layer 510 is cleaned to the unit device size without stress or other damage to the light emitting diode device including the epitaxial layer 520. Can be separated.

이어서, 도 5f 단계에서 접착층(544)을 습식 식각 등의 방법으로 제거하고, 도 5g 단계에서 실리콘 기판(550)을 연마하여 얇게 만든 후 발광 다이오드 상하면에 각각 전극(580, 590)을 형성한다. 마지막으로, 도 5h 단계에서 전극이 형성된 실리콘 수용 기판(550)을 단위 소자 크기로 절단한다.Subsequently, in step 5f, the adhesive layer 544 is removed by wet etching, or the like, and the silicon substrate 550 is polished and thinned in step 5g, and electrodes 580 and 590 are formed on upper and lower surfaces of the light emitting diodes, respectively. Finally, in step 5h, the silicon receiving substrate 550 on which the electrode is formed is cut to a unit device size.

< 제 3 실시예 >Third Embodiment

도 6a 내지 도 6h는 본 발명의 제 3 실시예에 따른 수직 구조 발광 다이오드 제조 방법의 공정을 설명하기 위한 도면이다. 제 3 실시예는 발광 다이오드 소자를 개별 단위로 분리하기 용이하도록 실리콘 기판에 패턴을 형성하는 단계를 포함한다.6A to 6H are views for explaining the process of the manufacturing method of the vertical structure light emitting diode according to the third embodiment of the present invention. The third embodiment includes forming a pattern on a silicon substrate to facilitate separation of the light emitting diode elements into individual units.

먼저, 도 6a에 도시된 바와 같이 사파이어 기판과 같은 소자 기판(610) 상에 발광 구조물층(620), 선택적 버퍼층(미도시), 선택적 반사층(630), 및 선택적 도전성 접착층(642)을 형성한다. 이 단계 대신에 상기 구조물층이 형성된 기판이 제공될 수도 있음은 다른 실시예와 동일하다.First, as shown in FIG. 6A, a light emitting structure layer 620, an optional buffer layer (not shown), an optional reflective layer 630, and an optional conductive adhesive layer 642 are formed on an element substrate 610 such as a sapphire substrate. . Instead of this step, the substrate on which the structure layer is formed may be provided as in other embodiments.

다음, 도 6b 단계에서 사진 식각 공정을 통해 에피택셜 성장된 발광 구조물층(620), 반사층(630), 도전성 접착층(642)을 개별 발광 다이오드 소자 단위로 분리한다.Next, the light emitting structure layer 620, the reflective layer 630, and the conductive adhesive layer 642 epitaxially grown through the photolithography process may be separated into individual light emitting diode device units in FIG. 6B.

한편, 실리콘 단결정으로 형성된 수용 기판(650)의 경우, 도 6c에 도시된 바와 같이 건식 식각법을 이용하여 개개의 소자를 격리하기 위한 패턴을 일정 깊이로 식각한다. 이 단계에서 선택적으로, 패턴이 형성된 수용 기판(650) 면에 도전성 접착층(644)을 형성할 수 있다.Meanwhile, in the case of the accommodating substrate 650 formed of silicon single crystal, as shown in FIG. 6C, a pattern for isolating individual elements is etched to a predetermined depth by using a dry etching method. In this step, the conductive adhesive layer 644 may be formed on the surface of the receiving substrate 650 on which the pattern is formed.

도 6d에 도시된 바와 같이, 소자 기판상의 접착층(642)과 실리콘 수용기판(650) 상의 접착층(642)이 서로 마주보도록 하여 두 기판을 열압착 방식을 이용하여 접합한다.As shown in FIG. 6D, the adhesive layers 642 on the element substrate and the adhesive layers 642 on the silicon receiving substrate 650 face each other to bond the two substrates using a thermocompression bonding method.

다음, 도 6e 단계에서 연마와 식각을 이용하여 사파이어 기판(610)을 수십 ㎛, 바람직하게는 50㎛ 이내의 두께로 가공하고, 도 6f 단계에서 레이저를 이용하여 사파이어층(610)을 분리하고, 도 6g 단계에서 발광 구조물(620) 상에 전극(680)을 형성하고, 도 6h 단계에서 소자들의 고정을 위해 UV 테이프나 다이싱(Dicing) 테이프와 같은 고정용 테이프(670)를 접착한다.Next, the sapphire substrate 610 is several tens of micrometers by using grinding and etching in FIG. 6E. Preferably, it is processed to a thickness within 50 μm, the sapphire layer 610 is separated using a laser in FIG. 6F, the electrode 680 is formed on the light emitting structure 620 in FIG. 6G, and FIG. 6H. A fixing tape 670, such as a UV tape or a dicing tape, is adhered to fix the devices in the step.

이어서, 도 6h 단계에서 도전성 수용 기판(650)의 뒷면을 연마와 식각 등의 방법으로 가공하면, 도 6i 단계에서 소자를 격리하기 위한 패턴이 드러나면서 수용 기판(650) 상의 구조물이 완전히 격리 또는 분리된다. 도 6j 단계에서 노출된 수용 기판(650) 상에 전극(690)을 형성하고, 도 6k 단계에서 최종적으로 고정용 테이프(680)로부터 발광 다이오드 소자를 분리한다.Subsequently, when the backside of the conductive receiving substrate 650 is processed by grinding and etching in FIG. 6H, a pattern for isolating the device is revealed in FIG. 6I, and the structure on the receiving substrate 650 is completely isolated or separated. do. An electrode 690 is formed on the receiving substrate 650 exposed in FIG. 6J, and finally, the light emitting diode device is separated from the fixing tape 680 in FIG. 6K.

본 발명에서는 사파이어 기판을 에피택셜층으로부터 제거하는 과정에서 발생하는 에피택셜층의 손상을 최소화하기 위해서 사파이어 제거 과정을 연마와 식각, 및 레이저 조사의 두 단계로 나누어 진행한다.In the present invention, in order to minimize the damage of the epitaxial layer generated in the process of removing the sapphire substrate from the epitaxial layer, the sapphire removal process is divided into two steps of polishing, etching, and laser irradiation.

먼저, 연마와 식각을 이용하여 사파이어 기판을 소정의 두께로 얇게 가공함으로써 에칭 용액이 에피택셜층과 직접적으로 닿는 것을 방지하므로, 에피택셜층의 거칠기 증가와 핀홀 생성을 사전에 예방할 수 있다.First, by processing the sapphire substrate thinly to a predetermined thickness using polishing and etching, the etching solution is prevented from directly contacting the epitaxial layer, thereby increasing the roughness of the epitaxial layer and the generation of pinholes in advance.

이어서, 소정의 두께로 얇게 가공된 사파이어 기판을 레이저를 조사하게 되면, 주위의 발광 다이오드 소자에 스트레스와 손상을 미치지 않으면서 개별적으로 사파이어층이 분리되어 지며, 이때 사파이어 기판이 기존의 레이저를 이용한 방법보다 얇은 상태에서 분리되기 때문에, 분리시 발생하는 스트레스가 감소되어 에피택셜층의 열화를 막을 수 있다.Subsequently, when the laser is irradiated to the sapphire substrate thinly processed to a predetermined thickness, the sapphire layer is separated separately without stress and damage to the surrounding light emitting diode elements, wherein the sapphire substrate using a conventional laser Since the separation occurs in a thinner state, the stress generated during separation can be reduced to prevent deterioration of the epitaxial layer.

본 발명의 공정을 이용하면, 기존의 연마와 식각을 이용한 사파이어 제거공정에서 발생하는 에피택셜층 두께의 불균일, 표면 거칠기의 증가, 핀홀 발생을 방지할 수 있으며, 기존의 레이저 공정에서 발생하는 레이저 조사 영역 주변의 에피택셜층의 손상과 스트레스를 줄일 수 있다.By using the process of the present invention, it is possible to prevent the non-uniformity of the epitaxial layer thickness, the increase of the surface roughness, and the generation of the pinhole generated in the sapphire removal process using the conventional polishing and etching, and the laser irradiation generated in the conventional laser process Damage and stress of the epitaxial layer around the area can be reduced.

본 발명의 따르면, 결국 에피택셜층의 열화와 스트레스가 최소화되어 다이오드의 발광 효율과 성능이 개선되고 소자의 신뢰성이 향상된다.According to the present invention, the degradation and stress of the epitaxial layer are minimized, thereby improving the light emitting efficiency and performance of the diode and improving the reliability of the device.

이상에서 예시적인 실시예를 들어 본 발명을 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 상기 실시예들의 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정 또한 첨부된 특허청구범위에 속함은 당연한 것이다. 예컨대, 본 발명의 사파이어 기판 제거 방법은 발광 다이오드 이외에도 레이저 다이오드 제조 공정과 같이 사파이어 기판과 같은 절연성 기판을 에피택셜층으로부터 분리시키는 단계가 수반되는 여러가지 제조 공정에 동일 또는 유사하게 응용될 수 있다.Although the present invention has been described in detail by way of example embodiments, it will be apparent to those skilled in the art that various changes and modifications of the embodiments can be made within the spirit and scope of the present invention, and such modifications and variations are also included in the appended claims. Belonging is natural. For example, the method of removing the sapphire substrate of the present invention may be equally or similarly applied to various manufacturing processes involving separating an insulating substrate, such as a sapphire substrate, from an epitaxial layer, in addition to a light emitting diode.

Claims (27)

발광 구조물층이 형성된 소자 기판을 제공하는 단계;Providing a device substrate on which a light emitting structure layer is formed; 수용 기판을 제공하는 단계;Providing a receiving substrate; 상기 발광 구조물층과 상기 수용 기판을 접합하는 단계;Bonding the light emitting structure layer to the receiving substrate; 상기 소자 기판을 가공하여 두께를 감소시키는 단계;Processing the device substrate to reduce thickness; 상기 소자 기판 및 상기 발광 구조물층을 포함하는 상기 수용 기판 상의 구조물을 단위 소자 크기로 식각하여 단위 소자를 생성하는 단계; 및Generating a unit device by etching a structure on the receiving substrate including the device substrate and the light emitting structure layer to a unit device size; And 상기 단위 소자 상에 부착된 잔류 소자 기판을 레이저로 조사하여 상기 단위 소자로부터 분리하는 단계를 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And irradiating a residual device substrate attached to the unit device with a laser to separate the unit device from the unit device. 제 1 항에 있어서,The method of claim 1, 발광 구조물층이 형성된 소자 기판을 제공하는 상기 단계 이후에, 상기 발광 구조물층 상에 반사층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And after forming the device substrate on which the light emitting structure layer is formed, forming a reflective layer on the light emitting structure layer. 제 1 항에 있어서,The method of claim 1, 상기 잔류 소자 기판이 분리된 상기 단위 소자의 상면과 하면에 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And forming an electrode on an upper surface and a lower surface of the unit device from which the residual device substrate is separated. 제 1 항에 있어서,The method of claim 1, 발광 구조물층과 상기 수용 기판을 접합하는 상기 단계는 발광 구조물층 및/또는 수용 기판 상에 도전성 접착층을 제공하여 상기 발광 구조물층과 상기 수용 기판을 접합하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of bonding the light emitting structure layer and the receiving substrate is a step of bonding the light emitting structure layer and the receiving substrate by providing a conductive adhesive layer on the light emitting structure layer and / or the receiving substrate manufacturing a vertical structure light emitting diode Way. 제 4 항에 있어서,The method of claim 4, wherein 발광 구조물층과 상기 수용 기판을 접합하는 상기 단계는 상기 도전성 접착층을 열압착에 의해 접합하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And bonding the light emitting structure layer and the receiving substrate to each other by bonding the conductive adhesive layer by thermocompression bonding. 제 1 항에 있어서,The method of claim 1, 소자 기판을 가공하여 두께를 감소시키는 상기 단계는 상기 소자 기판을 수십㎛, 바람직하게는 50㎛ 이하로 가공하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of reducing the thickness by processing the device substrate is a method of manufacturing a vertical structure light emitting diode, characterized in that for processing the device substrate to several tens of ㎛, preferably 50㎛ or less. 제 1 항에 있어서,The method of claim 1, 소자 기판을 가공하여 두께를 감소시키는 상기 단계는 상기 소자 기판을 연마 및/또는 식각의 방법으로 제거하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of reducing the thickness by processing the device substrate is a method of manufacturing a vertical structure light emitting diode, characterized in that for removing the device substrate by a method of polishing and / or etching. 제 7 항에 있어서,The method of claim 7, wherein 소자 기판을 가공하여 두께를 감소시키는 상기 단계는 식각 공정용 에칭 용액이 상기 발광 구조물층에 닿는 것을 방지할 수 있는 두께로 상기 소자 기판 연마 및/또는 식각하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of reducing the thickness by processing the device substrate is a vertical structure light emitting diode, characterized in that for polishing and / or etching the device substrate to a thickness that can prevent the etching solution for the etching process to contact the light emitting structure layer Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 단위 소자 생성 단계는,The unit device generation step, 상기 소자 기판 상에 산화막을 증착하는 단계;Depositing an oxide film on the device substrate; 감광제를 도포하는 단계;Applying a photosensitizer; 상기 감광제를 상기 단위 소자의 크기로 패턴하는 단계;Patterning the photoresist to the size of the unit element; 상기 산화막을 식각하여 패턴하는 단계;Etching and patterning the oxide film; 상기 감광제를 제거하는 단계;Removing the photoresist; 상기 산화막을 마스크로 이용하여 상기 소자 기판과 상기 산화 구조물층을 상기 단위 소자의 크기로 식각하는 단계를 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And etching the device substrate and the oxide structure layer to the size of the unit device by using the oxide film as a mask. 제 1 항에 있어서,The method of claim 1, 상기 레이저 조사 단계는 다수의 상기 단위 소자들을 동시에 조사하되, 상기 레이저의 경계면이 상기 단위 소자들 사이의 공간에 놓이는 것을 특징으로 하는 수 직 구조 발광 다이오드 제조 방법.The laser irradiation step irradiates a plurality of the unit devices at the same time, the vertical structure light emitting diode manufacturing method, characterized in that the interface of the laser lies in the space between the unit devices. 제 1 항에 있어서,The method of claim 1, 상기 레이저 조사 단계는 발광 구조물층에 스트레스가 실질적으로 발생하지 않도록 레이저를 조사하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The laser irradiation step is a vertical structure light emitting diode manufacturing method, characterized in that for irradiating the laser so that the stress does not substantially occur in the light emitting structure layer. 제 3 항에 있어서,The method of claim 3, wherein 상기 전극 형성 단계는,The electrode forming step, 상기 잔류 소자 기판이 분리된 상기 단위 소자의 상면에 전극을 형성하는 단계;Forming an electrode on an upper surface of the unit device in which the residual device substrate is separated; 상기 수용 기판의 배면을 가공하여 두께를 감소시키는 단계;Reducing the thickness by processing the back side of the receiving substrate; 상기 수용 기판의 배면에 전극을 형성하는 단계; 및Forming an electrode on the back side of the receiving substrate; And 상기 단위 소자 크기로 상기 수용 기판을 분리하는 단계를 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And separating the receiving substrate by the unit device size. 제 1 항에 있어서,The method of claim 1, 상기 소자 기판은 사파이어 기판인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.Wherein the device substrate is a sapphire substrate. 제 1 내지 제 13 항 중 어느 한 항에 따른 방법으로 제조되는 수직 구조 발광 다이오드.A vertical structure light emitting diode manufactured by the method according to any one of claims 1 to 13. 에피택셜층이 성장된 사파이어 기판을 상기 에피택셜층으로부터 제거하는 방법에 있어서,In the method of removing the sapphire substrate on which the epitaxial layer is grown from the epitaxial layer, 상기 에피택셜층을 연마 및/또는 식각하여 상기 에피택셜층의 두께를 감소시키는 단계; 및Polishing and / or etching the epitaxial layer to reduce the thickness of the epitaxial layer; And 상기 두께가 감소된 에피택셜층에 레이저를 조사하는 단계를 포함하는 것을 특징으로 하는 사파이어 기판 제거 방법.And irradiating a laser on the epitaxial layer having the reduced thickness. 발광 구조물층이 형성된 소자 기판을 제공하는 단계;Providing a device substrate on which a light emitting structure layer is formed; 상기 발광 구조물층 상에 반사층을 형성하는 단계;Forming a reflective layer on the light emitting structure layer; 상기 반사층 상에 접착층을 형성하는 단계;Forming an adhesive layer on the reflective layer; 상기 소자 기판 상의 상기 구조물층, 반사층 및 접착층을 단위 소자 크기로 식각하는 단계;Etching the structure layer, the reflective layer, and the adhesive layer on the device substrate to a unit device size; 수용 기판을 제공하는 단계;Providing a receiving substrate; 상기 접착층을 매개로 하여 상기 발광 구조물층과 상기 수용 기판을 접합하는 단계;Bonding the light emitting structure layer to the receiving substrate through the adhesive layer; 상기 소자 기판을 가공하여 두께를 감소시키는 단계;Processing the device substrate to reduce thickness; 두께가 감소된 상기 소자 기판을 레이저로 조사하여 상기 발광 구조물층으로 부터 분리하는 단계;Irradiating the device substrate having a reduced thickness with a laser to separate from the light emitting structure layer; 상기 수용 기판의 배면을 가공하여 두께를 감소시키는 단계;Reducing the thickness by processing the back side of the receiving substrate; 상기 수용 기판의 양면에 각각 전극을 형성하는 단계; 및Forming electrodes on both sides of the receiving substrate; And 상기 단위 소자 크기로 상기 수용 기판을 분리하는 단계를 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And separating the receiving substrate by the unit device size. 제 16 항에 있어서,The method of claim 16, 접착층을 매개로 하여 상기 발광 구조물층과 상기 수용 기판을 접합하는 상기 단계는 상기 수용 기판 상에 별도의 접착층을 형성하고, 상기 반사층 상의 접착층과 상기 수용 기판 상의 접착층을 열압착 방법으로 접합하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of bonding the light emitting structure layer and the receiving substrate through an adhesive layer may include forming a separate adhesive layer on the receiving substrate, and bonding the adhesive layer on the reflective layer and the adhesive layer on the receiving substrate by a thermocompression method. A vertical structure light emitting diode manufacturing method, characterized in that. 제 16 항에 있어서,The method of claim 16, 소자 기판을 가공하여 두께를 감소시키는 상기 단계는 연마 및/또는 식각의 방법으로 상기 소자 기판을 수십㎛, 바람직하게는 50㎛ 이하로 가공하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of reducing the thickness by processing the device substrate is a method of manufacturing a vertical structure light emitting diode, characterized in that for processing the device substrate to a few tens of ㎛, preferably 50 ㎛ or less by the method of polishing and / or etching. 제 16 항 내지 제 18 항 중 어느 한 항에 따른 방법으로 제조되는 수직 구조 발광 다이오드.19. A vertical structure light emitting diode produced by the method of any of claims 16-18. 제 15 항에 따른 방법으로 제조되는 수직 구조 발광 다이오드.A vertical structure light emitting diode manufactured by the method according to claim 15. 발광 구조물층이 형성된 소자 기판을 제공하는 단계;Providing a device substrate on which a light emitting structure layer is formed; 상기 발광 구조물층을 포함하는 상기 수용 기판 상의 구조물을 단위 소자 크기로 식각하여 분리하는 단계;Etching and separating the structure on the receiving substrate including the light emitting structure layer to a unit device size; 개개의 소자를 격리하기 위한 패턴을 일정 깊이로 형성된 도전성 수용 기판을 제공하는 단계;Providing a conductive receiving substrate having a predetermined depth to form a pattern for isolating individual devices; 상기 발광 구조물층과 상기 도전성 수용 기판을 접합하는 단계;Bonding the light emitting structure layer to the conductive receiving substrate; 상기 소자 기판을 가공하여 두께를 감소시키는 단계;Processing the device substrate to reduce thickness; 레이저를 이용하여 상기 소자 기판을 상기 발광 구조물층으로부터 분리하는 단계;Separating the device substrate from the light emitting structure layer using a laser; 단위 소자 크기로 분리된 상기 발광 구조물 상에 전극을 형성하는 단계;Forming an electrode on the light emitting structure separated into unit device sizes; 고정 수단으로 상기 단위 소자들을 고정하는 단계;Fixing the unit elements with fixing means; 상기 도전성 수용 기판의 배면을 가공하여 상기 단위 소자들을 격리시키는 단계;Processing the back surface of the conductive receiving substrate to isolate the unit devices; 상기 도전성 수용 기판의 배면에 전극을 형성하는 단계;Forming an electrode on a rear surface of the conductive receiving substrate; 상기 고정 수단으로부터 상기 단위 소자들을 분리하는 단계를 포함하는 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And separating the unit elements from the fixing means. 제 21 항에 있어서,The method of claim 21, 상기 발광 구조물층과 상기 도전성 수용 기판을 접합하는 단계는 상기 발광 구조물층과 상기 도전성 수용 기판에 각각 도전성 접착층을 제공하고 두 도전성 접착층을 열압착에 의해 접합하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The bonding of the light emitting structure layer and the conductive receiving substrate may include providing a conductive adhesive layer to the light emitting structure layer and the conductive receiving substrate, respectively, and bonding the two conductive adhesive layers by thermocompression bonding. Manufacturing method. 제 21 항에 있어서,The method of claim 21, 소자 기판을 가공하여 두께를 감소시키는 상기 단계는 상기 소자 기판을 수십㎛, 바람직하게는 50㎛ 이하로 연마 및/또는 식각의 방법으로 가공하는 단계인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.The step of reducing the thickness by processing the device substrate is a method of manufacturing a vertical structure light emitting diode, characterized in that for processing the device substrate by a method of polishing and / or etching to several tens of ㎛, preferably 50 ㎛ or less. 제 21 항에 있어서,The method of claim 21, 상기 고정 수단은 테이프인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.And said fixing means is a tape. 제 21 항에 있어서,The method of claim 21, 상기 소자 기판은 사파이어 기판인 것을 특징으로 하는 수직 구조 발광 다이오드 제조 방법.Wherein the device substrate is a sapphire substrate. 제 21 항 내지 제 25 항 중 어느 한 항에 따른 방법에 의해 제조되는 수직 구조 발광 다이오드.A vertical structure light emitting diode manufactured by the method according to any one of claims 21 to 25. 제 15 항에 따른 방법에 의해 제조되는 레이저 다이오드.Laser diode produced by the method according to claim 15.
KR1020050099389A 2005-10-20 2005-10-20 Method of producing light emitting diode having vertical structure KR100752348B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050099389A KR100752348B1 (en) 2005-10-20 2005-10-20 Method of producing light emitting diode having vertical structure
PCT/KR2006/004279 WO2007046656A1 (en) 2005-10-20 2006-10-20 Method of producing light emitting diode having vertical structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099389A KR100752348B1 (en) 2005-10-20 2005-10-20 Method of producing light emitting diode having vertical structure

Publications (2)

Publication Number Publication Date
KR20070043296A true KR20070043296A (en) 2007-04-25
KR100752348B1 KR100752348B1 (en) 2007-08-27

Family

ID=37962711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099389A KR100752348B1 (en) 2005-10-20 2005-10-20 Method of producing light emitting diode having vertical structure

Country Status (2)

Country Link
KR (1) KR100752348B1 (en)
WO (1) WO2007046656A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865489B2 (en) * 2009-05-12 2014-10-21 The Board Of Trustees Of The University Of Illinois Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
JP5887245B2 (en) 2012-10-03 2016-03-16 株式会社ジャパンディスプレイ Manufacturing method of display device
US9412899B2 (en) 2013-11-22 2016-08-09 Glo Ab Method of stress induced cleaving of semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100495215B1 (en) * 2002-12-27 2005-06-14 삼성전기주식회사 VERTICAL GaN LIGHT EMITTING DIODE AND METHOD OF PRODUCING THE SAME
KR100998035B1 (en) * 2003-05-14 2010-12-03 삼성엔지니어링 주식회사 Pseudomonas sp. capable of dissolving oil and method of treating oil material which involves pollution using the same
KR100483049B1 (en) * 2003-06-03 2005-04-15 삼성전기주식회사 A METHOD OF PRODUCING VERTICAL GaN LIGHT EMITTING DIODES
KR100497338B1 (en) * 2003-12-30 2005-06-23 주식회사 이츠웰 Light emitting diode with vertical electrode structure and manufacturing method of the same
KR100629210B1 (en) * 2004-04-06 2006-09-27 주식회사 이츠웰 light emitting diode with vertical electrode and manufacturing method of the same

Also Published As

Publication number Publication date
WO2007046656A1 (en) 2007-04-26
KR100752348B1 (en) 2007-08-27

Similar Documents

Publication Publication Date Title
JP5859053B2 (en) Fabrication method of longitudinal device using metal support film
KR100610632B1 (en) Manufacturing method of led having vertical structure
US7776637B2 (en) Method of manufacturing light emitting diodes
US6838704B2 (en) Light emitting diode and method of making the same
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
JP5881689B2 (en) LIGHT EMITTING ELEMENT CHIP AND ITS MANUFACTURING METHOD
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
JP2013175748A (en) Method of fabricating vertical structure leds
CN102714255B (en) There is the iii-v luminescent device of thin n-type region
JP2012199357A (en) Semiconductor light-emitting element and manufacturing method of the same
KR100890468B1 (en) Light emitting diode device using conductive interconnection part
JP2011171327A (en) Light emitting element, method for manufacturing the same, and light emitting device
KR100752348B1 (en) Method of producing light emitting diode having vertical structure
GB2426123A (en) Substrate-free flip chip light emitting diode
JP5746439B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JPH11214749A (en) Semiconductor light-emitting device
CN111029449B (en) Deep ultraviolet thin film semiconductor device structure and manufacturing method thereof
KR20060057855A (en) Gan-based compound semiconductor light emitting device and method thereof
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
KR100676061B1 (en) Method of manufacturing light emitting diode
KR101047756B1 (en) Method of manufacturing light emitting diode using silicon nitride (SiN) layer
GB2437848A (en) Substrate-free flip-chip light emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110822

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee