JP5879964B2 - Composite substrate manufacturing method and semiconductor device manufacturing method - Google Patents
Composite substrate manufacturing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP5879964B2 JP5879964B2 JP2011257611A JP2011257611A JP5879964B2 JP 5879964 B2 JP5879964 B2 JP 5879964B2 JP 2011257611 A JP2011257611 A JP 2011257611A JP 2011257611 A JP2011257611 A JP 2011257611A JP 5879964 B2 JP5879964 B2 JP 5879964B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- substrate
- iii nitride
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 457
- 239000004065 semiconductor Substances 0.000 title claims description 222
- 239000002131 composite material Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 150000004767 nitrides Chemical class 0.000 claims description 293
- 238000000034 method Methods 0.000 claims description 81
- 238000005530 etching Methods 0.000 claims description 77
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 26
- 239000007789 gas Substances 0.000 description 16
- 239000000243 solution Substances 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910017604 nitric acid Inorganic materials 0.000 description 11
- 238000005498 polishing Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- -1 nitride compound Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000007716 flux method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000005092 sublimation method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、支持基板に中間層を介在させてIII族窒化物層を積層させた複合基板の製造方法およびこれにより得られた複合基板を用いた半導体デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a composite substrate in which a group III nitride layer is laminated with an intermediate layer interposed in a support substrate, and a method for manufacturing a semiconductor device using the composite substrate obtained thereby.
III族窒化物半導体を用いた半導体デバイスは種々の方法で形成されている。一つの方法は、III族窒化物半導体基板上に、少なくとも1層のIII族窒化物半導体層をエピタキシャル成長させる方法である。しかし、かかる方法は、III族窒化物半導体基板が非常に高価であるため、得られる半導体デバイスも非常に高価となる。 Semiconductor devices using group III nitride semiconductors are formed by various methods. One method is a method of epitaxially growing at least one group III nitride semiconductor layer on a group III nitride semiconductor substrate. However, in this method, since the group III nitride semiconductor substrate is very expensive, the resulting semiconductor device is also very expensive.
このため、III族窒化物半導体とは化学組成が異なる支持基板上にIII族窒化物半導体層を積層させた複合基板のIII族窒化物半導体層上にIII族窒化物半導体層をエピタキシャル成長させる方法が好適に用いられている。 Therefore, there is a method in which a group III nitride semiconductor layer is epitaxially grown on a group III nitride semiconductor layer of a composite substrate in which a group III nitride semiconductor layer is stacked on a support substrate having a different chemical composition from the group III nitride semiconductor. It is preferably used.
たとえば、特開2006−210660号公報(特許文献1)は、積層された半導体基板の製造方法として、第1の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第1の窒化物半導体基板の表面側を第2の基板に重ね合わせる工程と、重ね合わせた上記2枚の基板を熱処理する工程と、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の窒化物半導体基板から引き剥がす工程と含む製造方法を開示する。 For example, Japanese Patent Laying-Open No. 2006-210660 (Patent Document 1) discloses a method of implanting ions in the vicinity of the surface of a first nitride semiconductor substrate as a method for manufacturing a stacked semiconductor substrate, and the first nitride. A step of superimposing the surface side of the semiconductor substrate on the second substrate, a step of heat-treating the two superposed substrates, and a majority of the first nitride semiconductor substrate with the ion-implanted layer as a boundary. A manufacturing method including a step of peeling off from the second nitride semiconductor substrate is disclosed.
また、特開2008−300562号公報(特許文献2)は、III族窒化物半導体層貼り合わせ基板として、III族窒化物半導体基板と下地基板とが貼り合わされている基板であって、III族窒化物半導体層の熱膨張係数と下地基板の熱膨張係数との差が4.5×10-6K-1以下と小さく、下地基板の熱伝導率が50W・m-1・K-1以上と高い貼り合わせ基板を開示する。また、かかるIII族窒化物半導体層貼り合わせ基板上に形成されている少なくとも1層のIII族窒化物半導体エピタキシャル層を含む半導体デバイスを開示する。 Japanese Patent Laying-Open No. 2008-300562 (Patent Document 2) is a substrate in which a group III nitride semiconductor substrate and a base substrate are bonded to each other as a group III nitride semiconductor layer bonded substrate. The difference between the thermal expansion coefficient of the physical semiconductor layer and the thermal expansion coefficient of the base substrate is as small as 4.5 × 10 −6 K −1 or less, and the thermal conductivity of the base substrate is 50 W · m −1 · K −1 or more. A high bonded substrate is disclosed. A semiconductor device including at least one group III nitride semiconductor epitaxial layer formed on the group III nitride semiconductor layer bonded substrate is also disclosed.
また、特開2010−165927号公報(特許文献3)は、発光素子用基板として、波長が400nm以上600nm以下の光に対して透明な透明基板と、透明基板の一方の主面上に接合により形成された窒化物系化合物半導体薄膜とを備え、透明基板の主表面に垂直な方向における透明基板の熱膨張係数をα1、窒化物系化合物半導体薄膜の熱膨張係数をα2とすれば、(α1−α2)/α2が−0.5以上1.0以下と小さい基板が開示されている。 Japanese Patent Laying-Open No. 2010-165927 (Patent Document 3) discloses a transparent substrate that is transparent to light having a wavelength of 400 nm or more and 600 nm or less as a substrate for a light emitting element, and is bonded to one main surface of the transparent substrate. If the thermal expansion coefficient of the transparent substrate in the direction perpendicular to the main surface of the transparent substrate is α1, and the thermal expansion coefficient of the nitride compound semiconductor thin film is α2, then (α1 A substrate having a small value of −α2) / α2 of −0.5 or more and 1.0 or less is disclosed.
上記の特開2006−210660号公報(特許文献1)、特開2008−300562号公報(特許文献2)および特開2010−165927号公報(特許文献3)に開示された複合基板は、いずれも支持基板としての下地基板とIII族窒化物層とを直接貼り合わせたものであり、支持基板(下地基板)の種類によってはIII族窒化物層との接合強度が必ずしも十分でない場合があった。 The composite substrates disclosed in the above-mentioned JP-A-2006-210660 (Patent Document 1), JP-A-2008-300562 (Patent Document 2) and JP-A-2010-165927 (Patent Document 3) are all included. The base substrate as the support substrate and the group III nitride layer are directly bonded together, and the bonding strength with the group III nitride layer may not be sufficient depending on the type of the support substrate (base substrate).
このため、支持基板とIII族窒化物半導体層との接合強度を高めるため、支持基板とIII族窒化物層とをそれらの間に中間層を介在させて貼り合わせた複合基板が検討されつつある。 Therefore, in order to increase the bonding strength between the support substrate and the group III nitride semiconductor layer, a composite substrate in which the support substrate and the group III nitride layer are bonded with an intermediate layer interposed therebetween is being studied. .
しかしながら、現在の実際の製造において得られる支持基板とIII族窒化物層との間に中間層を介在させて積層された複合基板上にIII族窒化物半導体層をエピタキシャル成長させると、複合基板の主面の一部上にエピタキシャル成長とは異なり異常な成長、具体的には、膜厚や組成、結晶方位、成長モードなどが不均一な成長が発生するため、半導体デバイスの歩留まりが低下するという問題点がある。これにより、複合基板の主面上に数百nm〜数十μmの凹凸が形成される。この凹凸は、たとえば、半導体デバイス作製時の樹脂(レジスト)成膜時に樹脂厚みの不均一の原因となったり、別の保持基板へ貼り替える際に面内一様な密着を阻害する原因となったりすることで、半導体デバイスの歩留まりが低下するという問題を引き起こす。 However, when a group III nitride semiconductor layer is epitaxially grown on a composite substrate obtained by stacking an intermediate layer between a support substrate and a group III nitride layer obtained in actual actual manufacturing, the main component of the composite substrate is obtained. Unlike epitaxial growth, abnormal growth occurs on a part of the surface, specifically, non-uniform growth in film thickness, composition, crystal orientation, growth mode, etc., resulting in reduced semiconductor device yield. There is. Thereby, unevenness of several hundred nm to several tens of μm is formed on the main surface of the composite substrate. This unevenness causes, for example, uneven resin thickness during resin (resist) film formation during semiconductor device fabrication, or obstructs in-plane uniform adhesion when pasting to another holding substrate. This causes a problem that the yield of semiconductor devices decreases.
本発明者らは、上記問題点の原因について鋭意調査研究した結果、複合基板上のIII族窒化物層の一部が欠落して中間層および支持基板の主面の少なくとも一部が露出しており、複合基板のIII族窒化物層上にIII族窒化物半導体層をエピタキシャル成長させる際に、この露出部上にIII族窒化物が不均一成長などの異常成長を引き起こすことをつきとめた。本発明は、上記の知見に基づき、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供することを目的とする。 As a result of earnest investigation and research on the cause of the above problems, the present inventors have lost a part of the group III nitride layer on the composite substrate and exposed at least a part of the intermediate layer and the main surface of the support substrate. It has been found that when a group III nitride semiconductor layer is epitaxially grown on the group III nitride layer of the composite substrate, the group III nitride causes abnormal growth such as non-uniform growth on the exposed portion. Based on the above findings, the present invention can improve the yield of semiconductor devices by adding an appropriate treatment to a composite substrate in which at least one of the intermediate layer and the support substrate is exposed. It is an object of the present invention to provide a method for manufacturing a composite substrate and a method for manufacturing a semiconductor device, which can be manufactured well.
本発明は、少なくとも1層のIII族窒化物半導体層をエピタキシャル成長させるための複合基板の製造方法であって、支持基板と、支持基板の主面の少なくとも一部上に配置された中間層と、中間層の主面の少なくとも一部上に配置されたIII族窒化物層とを含み、III族窒化物層の主面と、中間層の主面の一部および支持基板の主面の一部の少なくともいずれかと、が露出している第1の複合基板を準備する工程と、第1の複合基板の中間層の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板を得る工程と、第2の複合基板の支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板を得る工程と、を含み、III族窒化物層上にIII族窒化物半導体層をエピタキシャル成長させるとき、支持基板上に成長が不均一なIII族窒化物半導体が成長し、支持基板のエッチングにより除去された部分に形成されたエッチング窪みの深さと、中間層のエッチングにより除去された部分の厚さと、III族窒化物層の厚さと、III族窒化物半導体層の厚さとの和が、III族窒化物半導体の最大高さよりも大きい、複合基板の製造方法である。 The present invention is a method of manufacturing a composite substrate for epitaxial growth of at least one group III nitride semiconductor layer, comprising: a support substrate; and an intermediate layer disposed on at least a part of a main surface of the support substrate; A group III nitride layer disposed on at least a part of the main surface of the intermediate layer, the main surface of the group III nitride layer, a part of the main surface of the intermediate layer, and a part of the main surface of the support substrate And a step of preparing a first composite substrate in which at least one of the first composite substrate is exposed, and a step in which the main surface of the intermediate layer of the first composite substrate is exposed by selective etching. And obtaining the third composite substrate by selectively removing the exposed portion of the main surface of the support substrate of the second composite substrate to a predetermined depth by etching. seen including, II to III-nitride layer When the group nitride semiconductor layer is epitaxially grown, a non-growth group III nitride semiconductor grows on the support substrate, the depth of the etching recess formed in the portion removed by etching of the support substrate, and the intermediate layer In the method for manufacturing a composite substrate, the sum of the thickness of the portion removed by etching, the thickness of the group III nitride layer, and the thickness of the group III nitride semiconductor layer is larger than the maximum height of the group III nitride semiconductor. is there.
本発明にかかる複合基板の製造方法において、中間層は、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことができる。また、支持基板は、ケイ素酸化物、金属酸化物、多結晶GaN、多結晶SiC、Cu、WおよびMoからなる群から選ばれる少なくとも一つを含むことができる。 In the method for manufacturing a composite substrate according to the present invention, middle-layer is a silicon oxide, silicon nitride, metal oxide may include at least one metal nitride and selected from the group consisting of composites . Further, supporting lifting the substrate, silicon oxide, metal oxides, polycrystalline GaN, polycrystalline SiC, may include at least one selected from the group consisting of Cu, W and Mo.
また、本発明は、上記の複合基板の製造方法により得られた第3の複合基板のIII族窒化物層の主面上に少なくとも1層のIII族窒化物半導体層をエピタキシャル成長させる工程を含む半導体デバイスの製造方法である。 Further, the present invention provides a semiconductor including a step of epitaxially growing at least one group III nitride semiconductor layer on the main surface of the group III nitride layer of the third composite substrate obtained by the method for manufacturing a composite substrate described above. A device manufacturing method.
本発明にかかる半導体デバイスの製造方法において、III族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さとの和を、エピタキシャル成長させるIII族窒化物半導体層の厚さの10倍より大きくすることができる。また、III族窒化物層の厚さと、中間層のエッチングにより除去された部分の厚さと、支持基板のエッチングにより除去された部分により形成されたエッチング窪みの深さと、エピタキシャル成長させたIII族窒化物半導体層の厚さとの和を、III族窒化物半導体層のエピタキシャル成長の際に支持基板のエッチング窪み上に不均一に成長したIII族窒化物半導体の最大高さよりも大きくすることができる。 In the semiconductor device manufacturing method according to the present invention, the thickness of the group III nitride layer, the thickness of the portion removed by etching the intermediate layer, and the depth of the etching recess formed by the portion removed by etching of the support substrate. Can be made larger than 10 times the thickness of the group III nitride semiconductor layer to be epitaxially grown. Further, the thickness of the group III nitride layer, the thickness of the portion removed by etching the intermediate layer, the depth of the etching recess formed by the portion removed by etching of the support substrate, and the group III nitride grown epitaxially The sum of the thicknesses of the semiconductor layers can be made larger than the maximum height of the group III nitride semiconductor grown non-uniformly on the etching recess of the support substrate during the epitaxial growth of the group III nitride semiconductor layer.
本発明によれば、中間層の一部および支持基板の一部の少なくともいずれかが露出している複合基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まり良く製造することができる複合基板の製造方法および半導体デバイスの製造方法を提供できる。 According to the present invention, a semiconductor device can be manufactured with a high yield by applying an appropriate treatment to a composite substrate in which at least one of the intermediate layer and the support substrate is exposed. It is possible to provide a method for manufacturing a composite substrate and a method for manufacturing a semiconductor device.
[実施形態1]
図1を参照して、本発明の一実施形態である複合基板の製造方法は、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1を準備する工程(図1(A))と、第1の複合基板1の中間層20の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板2を得る工程(図1(B))と、第2の複合基板2の支持基板10の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板3を得る工程(図1(C))と、を含む。
[Embodiment 1]
Referring to FIG. 1, a method for manufacturing a composite substrate according to an embodiment of the present invention includes a
本実施形態の複合基板の製造方法により得られる第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)を大きくすることが可能となり、このため、品質の高い半導体デバイスを歩留まり良く製造することができる。
The third composite substrate 3 obtained by the composite substrate manufacturing method of the present embodiment has a structure in which at least one group III
{第1複合基板の準備工程}
図1(A)、図2および図3を参照して、本実施形態の複合基板の製造方法は、まず、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1を準備する工程を含む。
{Preparation process of first composite substrate}
With reference to FIG. 1 (A), FIG. 2 and FIG. 3, the composite substrate manufacturing method of the present embodiment first includes a
ここで、図3を参照して、第1の複合基板を準備する工程は、特に制限はなく、たとえば、支持基板10に中間層20aを形成するサブ工程(図3(A))、III族窒化物基板に中間層およびイオン注入領域を形成するサブ工程(図3(B))、支持基板とIII族窒化物基板とを貼り合わせるサブ工程(図3(C))およびIII族窒化物基板をイオン注入領域で分離することにより第1の複合基板を形成するサブ工程(図3(D)〜(E))を含む。
Here, referring to FIG. 3, the step of preparing the first composite substrate is not particularly limited. For example, the sub-step of forming
(支持基板に中間層を形成するサブ工程)
図3(A)を参照して、支持基板10の主面10m上に中間層20aを形成する。支持基板10は、それに接合されるIII族窒化物層30aを支持できる基板であれば特に制限はないが、III族窒化物の熱膨張係数と同一または近似の熱膨張係数を有することが好ましく、さらに、本発明が特に有効なのはその上におけるIII族窒化物半導体の成長が不均一である支持基板10が用いられる場合である観点から、ケイ素酸化物、金属酸化物、多結晶GaN、多結晶SiC、Cu、WおよびMoからなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物含有基板、金属酸化物含有基板、ケイ素酸化物および金属酸化物のうち複数の種類の酸化物である複合酸化物を含有する基板、多結晶GaN含有基板、多結晶SiC含有基板およびMo含有基板などが好ましく挙げられる。ここで、ケイ素酸化物としては、SiO2などが挙げられる。金属酸化物としては、Al2O3、TiO2、ZrO2、Ga2O3、MgO、Y2O3などが挙げられる。複合酸化物としてはムライト(3Al2O3・2SiO2〜2Al2O3・SiO2)、ジルコン(ZrO2・SiO2)、スピネル(MgO・Al2O3)などが挙げられる。
(Sub-process for forming the intermediate layer on the support substrate)
With reference to FIG. 3A, an
中間層20aは、特に制限はないが、支持基板10とIII族窒化物基板30との接合強度を高め、さらに、本発明が特に有効なのはその上におけるIII族窒化物半導体の成長が不均一である中間層20,20a,20bが用いられる場合である観点から、ケイ素酸化物、ケイ素窒化物、金属酸化物、金属窒化物およびこれらの複合物からなる群から選ばれる少なくとも一つを含むことが好ましく、ケイ素酸化物層、ケイ素窒化物層、金属酸化物層、金属窒化物層およびこれらの複合物層からなる群から選ばれる少なくとも一つであることがより好ましい。ケイ素酸化物としては、SiO2などが挙げられる。ケイ素窒化物としては、Si3N4などが挙げられる。金属酸化物としてはTiO2、ZnO、In2O3、SnO2、Al2O3,ZrO2、Ga2O3,NiO、Sb2O3、Y2O3、NbO、WO3、MoO2などが挙げられる。金属窒化物としては、TiN、AlNなどが挙げられる。
The
中間層20aを形成する方法は、その中間層20aの形成に適している限り特に制限はないが、品質のよい中間層20aを効率的に形成する観点から、スパッタ法、CVD(化学気相堆積)法、PLD(パルスレーザ堆積)法、MBE(分子線成長)法、電子線蒸着法などが好ましい。
The method for forming the
さらに、中間層20aは、支持基板10とIII族窒化物基板との接合強度を高める観点から、その主面を鏡面(たとえば、JIS B 0601:2001に規定される算術平均粗さRaが10nm以下の鏡面)に研磨することが好ましい。中間層20aの主面を研磨する方法は、特に制限はなく、たとえばCMP(化学機械的研磨)などが用いられる。
Further, the
(III族窒化物基板に中間層およびイオン注入領域を形成するサブ工程)
図3(B)を参照して、III族窒化物基板30の主面30n上に中間層20bを形成し、III族窒化物基板30の主面30nから所定の深さの位置にイオン注入領域30iを形成する。
(Sub-process for forming intermediate layer and ion implantation region on group III nitride substrate)
Referring to FIG. 3B, intermediate layer 20b is formed on
III族窒化物基板30は、後工程における分離によりIII族窒化物層30aを形成させるものであり、III族窒化物層30aと同様に、少なくともc軸方向に配向しているIII族窒化物結晶(好ましくはIII族窒化物単結晶)で形成されている。かかるIII族窒化物基板30を準備する方法は、特に制限はないが、結晶性のよいIII族窒化物基板30を得る観点から、HVPE(ハイドライド気相成長)法、MOVPE(有機金属気相成長)法、MBE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。
The group
中間層20bおよび中間層20bを形成する方法は、上記の中間層20aおよび中間層20aを形成する方法とそれぞれ同様であるため、ここでは繰り返さない。
The method of forming the intermediate layer 20b and the intermediate layer 20b is the same as the method of forming the
III族窒化物基板30の主面30nから所定の深さの位置にイオン注入領域30iを形成することは、III族窒化物基板30の主面30n上に形成された中間層20b側からイオンIを注入することにより行なう。注入するイオンIは、イオン注入されるIII族窒化物層30aの結晶性の低下を抑制する観点から、質量の小さいイオンが好ましく、たとえば水素イオン、ヘリウムイオンなどが好ましい。また、イオンIが注入される所定の深さは、10nm以上1000nm以下が好ましい。
The formation of the ion implantation region 30i at a predetermined depth from the
さらに、III族窒化物基板30にイオン注入領域30iを形成した後、中間層20bは、支持基板10とIII族窒化物基板との接合強度を高める観点から、その主面を鏡面(たとえば、JIS B 0601:2001に規定される算術平均粗さRaが10nm以下の鏡面)に研磨することが好ましい。中間層20bの主面を研磨する方法は、特に制限はなく、たとえばCMP(化学機械的研磨)などが用いられる。
Further, after forming the ion implantation region 30 i in the group
なお、図3(A)に示す支持基板10に中間層20aを形成するサブ工程と、図3(B)に示すIII族窒化物基板30に中間層20bおよびイオン注入領域30iを形成するサブ工程とは、いずれのサブ工程を先に行なってもよく、併行して行なってもよく、また、同時に行なってもよい。
3A, a sub-process for forming
(支持基板とIII族窒化物基板とを貼り合わせるサブ工程)
図3(C)を参照して、次いで、支持基板10に形成された中間層20aとIII族窒化物基板30に形成された中間層20bとを貼り合わせる。その貼り合わせ方法は、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後600℃〜1200℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性させた後に室温(たとえば25℃)〜400℃程度の低温で接合する表面活性化法などが好適である。かかる貼り合わせにより、中間層20aと中間層20bとが接合により一体化して中間層20が形成され、支持基板10とIII族窒化物基板30とが中間層20を介在させて接合される。
(Sub-process for bonding the support substrate and the group III nitride substrate)
3C, the
本実施形態においては、支持基板10およびIII族窒化物基板30のそれぞれに中間層20a,20bを形成した後貼り合わせる方法を示したが、支持基板10およびIII族窒化物基板30のいずれかのみに中間層を形成した後貼り合わせてもよい。
In the present embodiment, the method of bonding the
(第1のIII族窒化物複合基板を形成する工程)
図3(D)を参照して、次いで、III族窒化物基板30をイオン注入領域30iにおいてIII族窒化物層30aと残りのIII族窒化物基板30bとに分離することにより、支持基板10上に中間層20を介在させてIII族窒化物層30aが接合されたIII族窒化物複合基板を形成する。
(Step of forming first group III nitride composite substrate)
Referring to FIG. 3D, the group
III族窒化物基板30をイオン注入領域30iにおいて分離する方法は、III族窒化物基板30のイオン注入領域30iに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域30iに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともいずれかの方法が可能である。
The method for separating the group
かかるイオン注入領域30iは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、III族窒化物基板30は、支持基板10上の中間層20上に貼りあわされたIII族窒化物層30aと、残りのIII族窒化物基板30bと、に容易に分離される。
Since the ion-implanted region 30 i is embrittled by the implanted ions, the group
上記のようにして、支持基板10上の中間層20上にIII族窒化物層30aを形成することにより、支持基板10と、支持基板10上に配置されている中間層20と、中間層20上に配置されているIII族窒化物層30aと、を含む第1の複合基板1が得られる。
By forming the group
上記のようにして得られる第1の複合基板1は、支持基板10の反り、中間層20,20a,20bの不均一、III族窒化物基板30へのイオン注入の不均一、支持基板10、中間層20,20a,20bおよび/またはIII族窒化物基板30の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、支持基板10およびIII族窒化物基板30などのハンドリングの際におけるゴミの付着などにより、図1(A)、図2および図3(E)に示すように、主面の一部において、支持基板10と中間層20との間および中間層20とIII族窒化物層30aとの間の少なくともいずれかの接合が不十分となるため、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1が得られる。
The first
すなわち、上記ようにして、支持基板10と、支持基板10の主面の少なくとも一部上に配置された中間層20と、中間層20の主面の少なくとも一部上に配置されたIII族窒化物層30aとを含み、III族窒化物層30aの主面と、中間層20の主面の一部および支持基板10の主面の一部の少なくともいずれかと、が露出している第1の複合基板1が準備される。
That is, as described above, the
{第1の複合基板の中間層の露出部分をエッチング除去することにより第2の複合基板を得る工程}
図1(B)を参照して、本実施形態の複合基板の製造方法は、次に、第1の複合基板1の中間層20の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板2を得る工程を含む。かかる工程により、中間層20の主面が露出している部分が除去され、中間層20の主面の露出がなくIII族窒化物層30aの主面と支持基板10の主面の一部とが露出している第2の複合基板が得られる。このため、第2の複合基板においては、中間層20の主面上に不均一なIII族窒化物半導体が成長するのが防止される。
{Step of obtaining a second composite substrate by etching away the exposed portion of the intermediate layer of the first composite substrate}
Referring to FIG. 1B, in the composite substrate manufacturing method of the present embodiment, the portion where the main surface of
中間層20の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、中間層20の材質に適した方法が適用される。より好ましくは、III族窒化物層30aをエッチングしない方法が適用される。たとえば、中間層20がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層20がケイ素窒化物を含む場合はCF4ガスを用いたドライエッチング(たとえば、RIE(反応性イオンエッチング。以下同じ。)が好適に用いられ、中間層20が金属酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、中間層20が金属窒化物を含む場合はCF4ガスを用いたドライエッチングが好適に用いられる。
The method for removing the portion where the main surface of the
{第2の複合基板の支持基板の露出部分を所定の深さまでエッチング除去することにより第3の複合基板を得る工程}
図1(C)を参照して、本実施形態の複合基板の製造方法は、次に、第2の複合基板2の支持基板10の主面が露出している部分を所定の深さT4まで選択的にエッチングにより除去することにより第3の複合基板3を得る工程を含む。かかる工程により、中間層20の主面の露出がなくIII族窒化物層30aの主面と支持基板10の主面の一部が露出しており支持基板10の主面が露出している部分にエッチング窪み10eが形成された第3の複合基板が得られる。このため、第3の複合基板3においては、中間層20の主面上に不均一なIII族窒化物半導体が成長するのが防止されるとともに、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に支持基板10のエッチング窪み10e上に不均一に成長するIII族窒化物半導体を形成することにより、品質の高い半導体デバイスを歩留まり良く製造することができる。
{Step of obtaining a third composite substrate by etching away the exposed portion of the support substrate of the second composite substrate to a predetermined depth}
Referring to FIG. 1C, in the composite substrate manufacturing method according to the present embodiment, a portion of the second composite substrate 2 where the main surface of the
支持基板10の主面が露出している部分をエッチングにより除去する方法は、その部分を選択的にエッチングできる方法であれば特に制限はなく、ドライエッチングであってもウェットエッチングであってもよく、支持基板10の材質に適した方法が適用される。たとえば、支持基板10がMoを含む場合は硝酸溶液を用いたウェットエッチングが好適に用いられ、支持基板10がケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングが好適に用いられ、支持基板10が金属酸化物を含む場合はフッ化水素酸を用いたウェットエッチングが好適に用いられ、支持基板10が多結晶GaNを含む場合は塩素(Cl2)ガスを用いたドライエッチングが好適に用いられ、支持基板10が多結晶SiCを含む場合はSF6ガスを用いたドライエッチングが好適に用いられる。
The method for removing the exposed portion of the main surface of the
支持基板10のエッチング窪みの深さT 1 は、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)を大きくすること(TP<T(=T1+T2+T3+T4))が好ましい。
The depth T 1 of the etching depression of the
また、上記のように、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)を大きくするために、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2およびIII族窒化物層30aの厚さT3の和T1+T2+T3を、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍より大きくすることが好ましい。不均一に成長したIII族窒化物半導体40pの最大高さTPは、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍を超えることがほとんどないからである。
Further, as described above, than the maximum height T P heterogeneously grown Group
[実施形態2]
図1を参照して、本発明の別の実施形態である半導体デバイスの製造方法は、実施形態1の複合基板の製造方法(図1(A)〜(C))により得られた第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる工程(図1(D))を含む。本実施形態の半導体デバイスの製造方法によれば、品質の高い半導体デバイスを歩留まり良く製造することができる。
[Embodiment 2]
Referring to FIG. 1, a semiconductor device manufacturing method according to another embodiment of the present invention includes a third method obtained by the composite substrate manufacturing method (FIGS. 1A to 1C) according to the first embodiment. A step (FIG. 1D) of epitaxially growing at least one group III
{III族窒化物半導体層のエピタキシャル成長工程}
図1(D)を参照して、本実施形態の半導体デバイスの製造方法は、実施形態1の第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる工程を含む。
{Epitaxial growth process of group III nitride semiconductor layer}
Referring to FIG. 1D, in the semiconductor device manufacturing method of the present embodiment, at least one group III nitride is formed on the main surface of the group
ここで、少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる方法は、特に制限はないが、結晶性のよいIII族窒化物半導体層をエピタキシャル成長させる観点から、MOVPE法、MBE法、HVPE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適である。
Here, the method for epitaxially growing at least one group III
本実施形態において、第3の複合基板3のIII族窒化物層30aの主面上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させると、支持基板10のエッチング窪み10e上にもIII族窒化物半導体40pが成長する。このようなIII族窒化物半導体40pは、その成長が不均一であるため、III族窒化物半導体40pの最大高さTPが、III族窒化物半導体層40の厚さT4より大きくなる場合が多い。このような場合に、本実施形態の第3の複合基板3は、支持基板10の主面が露出している部分にエッチング窪み10eが形成されているため、支持基板10のかかるエッチング窪み10e上に不均一に成長するIII族窒化物半導体40pを形成することにより、III族窒化物半導体層40の最表面よりも低い位置にIII族窒化物半導体40pを押さえることができ、品質の高い半導体デバイスを歩留まり良く製造するのに適したIII族窒化物半導体層40を形成できるようになる。
In this embodiment, when at least one group III
ここで、少なくとも1層のIII族窒化物半導体層40の厚さT4は、特に制限はないが、品質の高い半導体デバイスを歩留まり良く製造する観点から、以下の条件を満たすことが好ましい。すなわち、第3の複合基板3は、そのIII族窒化物層30a上に少なくとも1層のIII族窒化物半導体層40をエピタキシャル成長させる際に、支持基板10のエッチングにより除去された部分により形成されるエッチング窪み10e上にIII族窒化物半導体40pが不均一に成長するが、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)を大きくすること(TP<T(=T1+T2+T3+T4))が好ましい。
Here, the thickness T 4 of at least one group III
また、上記のように、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)を大きくするために、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2およびIII族窒化物層30aの厚さT3の和T1+T2+T3を、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍より大きくすることが好ましい。不均一に成長したIII族窒化物半導体40pの最大高さTPは、III族窒化物層30aの主面上にエピタキシャル成長させるIII族窒化物半導体層40の厚さT4の10倍を超えることがほとんどないからである。
Further, as described above, than the maximum height T P heterogeneously grown Group
ここで、少なくとも1層のIII族窒化物半導体層40は、形成する半導体デバイスの種類に適したものであれば特に制限はなく、たとえば、LED(発光デバイス)の場合、n型GaN層、n型In0.08Ga0.92N層、3周期のIn0.14Ga0.86N井戸層およびGaN障壁層で構成される多重量子井戸構造の活性層、p型Al0.08Ga0.92N層ならびにp+型GaN層がこの順に形成される。
Here, the at least one group III
{その他の工程}
図1(E)〜(H)を参照して、本実施形態の半導体デバイスの製造方法は、以下の工程をさらに含むことができる。
{Other processes}
With reference to FIGS. 1E to 1H, the method for manufacturing a semiconductor device of the present embodiment may further include the following steps.
(第1の導電側オーミック電極の形成工程)
図1(E)を参照して、第3の複合基板3のIII族窒化物層30a上にエピタキシャル成長させた少なくとも1層のIII族窒化物半導体層40の最上層上にたとえばNi層/Au層をこの順に形成し、さらにアニールにより最上層とオーミック接合させて第1の導電側オーミック電極50とする。さらに、第1の導電側オーミック電極50上に、たとえばTi層/Au層をこの順に形成してパッド層52とする。このとき、支持基板10のエッチング窪み10e上に形成されたIII族窒化物半導体40p上に堆積物50pが形成される。この堆積物50pの厚さは第1の導電側オーミック電極50の厚さとパッド層52の厚さの和にほぼ等しいため、パッド層52の主面は堆積物50pの最大高さより高い位置にある。
(First conductive side ohmic electrode forming step)
Referring to FIG. 1E, for example, a Ni layer / Au layer is formed on the uppermost layer of at least one group III
(デバイス用支持基板の貼り合わせ工程)
図1(F)を参照して、デバイス用支持基板60としてたとえばp型Si基板を準備し、その主面上にたとえばTi層/Au層/AuSn層をこの順に形成してパッド層62とする。第3の複合基板3のIII族窒化物層30a上に形成されたIII族窒化物半導体層40上に形成された第1の導電側オーミック電極50上に形成されたパッド層52とデバイス用支持基板60上に形成されたパッド層62とを貼り合わせることにより、第3の複合基板3とIII族窒化物半導体層40とデバイス用支持基板60とが貼り合わされた積層基板4が得られる。
(Process for bonding device support substrates)
Referring to FIG. 1F, for example, a p-type Si substrate is prepared as a
(支持基板の除去工程)
図1(F)および(G)を参照して、積層基板4から第3の複合基板3の支持基板10をエッチングにより除去する。支持基板10は、たとえばMo基板の場合、硝酸溶液を用いたウェットエッチングにより除去できる。さらに第3の複合基板3の中間層20をエッチングにより除去する。中間層20は、たとえばケイ素酸化物を含む場合はフッ化水素酸溶液を用いたウェットエッチングにより除去でき、ケイ酸窒化物を含む場合はドライエッチングの一種であるCF4ガスを用いたRIE(反応性イオンエッチング)により除去できる。このようにして、デバイス用支持基板60上にパッド層62,52および第1の導電側オーミック電極50を介在させて少なくとも1層のIII族窒化物半導体層40およびIII族窒化物層30aが形成された半導体ウエハ5が得られる。
(Support substrate removal process)
1 (F) and 1 (G),
図1(G)および(H)を参照して、半導体ウエハ5からIII族窒化物層30aをエッチングにより除去する。III族窒化物層30aは、たとえばドライエッチングの一種であるCl2ガスを用いたRIEにより除去できる。このようにして、デバイス用支持基板60上にパッド層62,52および第1の導電側オーミック電極50を介在させて少なくとも1層のIII族窒化物半導体層40が形成された半導体ウエハ6が得られる。
Referring to FIGS. 1G and 1H, group
(電極の形成工程)
図1(H)および(I)を参照して、半導体ウエハ6のIII族窒化物半導体層40上にたとえばTi層/Al層/Ti層/Au層をこの順に形成して第2の導電側電極70とする。また、半導体ウエハ6のデバイス用支持基板60を分割が容易な厚さまで研磨した後、デバイス用支持基板60のパッド層62が形成されていない側の主面上にたとえばTi層/Au層をこの順に形成してパッド電極64とする。第1の導電側オーミック電極50、パッド層52,62、デバイス用支持基板60およびパッド電極64により第1の導電側電極80が構成される。こうして、デバイス用支持基板60を含む第1の導電側電極80と、少なくとも1層のIII族窒化物半導体層40と、III族窒化物層30aと、第2の導電側電極70とを含む半導体デバイス7が歩留まり良く得られる。
(Electrode formation process)
Referring to FIGS. 1H and 1I, for example, a Ti layer / Al layer / Ti layer / Au layer is formed in this order on group III
(チップ化工程)
図1(I)を参照して、半導体デバイス7を所定の大きさのチップに分割することにより、半導体デバイスチップ7cが得られる。半導体デバイス7をチップ化する方法は、特に制限はなく、たとえば半導体デバイス7のデバイス用支持基板60側にスクライブラインを形成し、そのスクライブラインに沿った劈開面Pで劈開することができる。
(Chip forming process)
Referring to FIG. 1I, the
(実施例1)
1.第1の複合基板の準備
図3(A)を参照して、支持基板10として直径2インチ(50.8mm)で厚さ400μmのMo基板を準備した。Mo基板(支持基板10)は、純度が99.99質量%以上で、充填率が99%以上(すなわち空隙率が1%以下)であり、その少なくとも一方の主面10mがCMP(化学機械的研磨)されて算術平均粗さRaが5nm以下の鏡面であった。Mo基板(支持基板10)の鏡面化された主面10m上にプラズマCVD法により中間層20aとして厚さ300nmのSiO2層を形成した。次いで、SiO2層(中間層20a)をCMPしてその厚さを150nmとし、その主面を算術平均粗さRaが1nm以下の鏡面とした。
Example 1
1. Preparation of First Composite Substrate Referring to FIG. 3A, a Mo substrate having a diameter of 2 inches (50.8 mm) and a thickness of 400 μm was prepared as a
また、図3(B)を参照して、III族窒化物基板30として直径2インチ(50.8mm)で厚さ300μmのGaN基板を準備した。GaN基板(III族窒化物基板30)は、その窒素原子面側の主面30nがCMPされて算術平均粗さRaが5nm以下の鏡面であった。GaN基板(III族窒化物基板30)の鏡面化された主面30n上にプラズマCVD法により中間層20bとして厚さ300nmのSiO2層を形成した。次いで、GaN基板(III族窒化物基板30)の主面30nに形成されたSiO2層(中間層20b)側からイオン注入装置により水素イオン(プロトン)を注入することにより、主面30nから300nmの深さの位置のGaN基板(III族窒化物基板30)内にイオン注入領域30iを形成した。次いで、SiO2層(中間層20b)をCMPして、その厚さを150nmとし、その主面を算術平均粗さRaが1nm以下の鏡面とした。
Referring to FIG. 3B, a GaN substrate having a diameter of 2 inches (50.8 mm) and a thickness of 300 μm was prepared as the group
次に、図3(C)〜(E)を参照して、Mo基板(支持基板10)上に形成されたSiO2層(中間層20a)と、GaN基板(III族窒化物基板30)上に形成されたSiO2層(中間層20b)と、を重ね合わせて、7MPaの荷重を加えることにより機械的に貼り合わせて接合させた。2つのSiO2層(中間層20a,20b)は一体化して1つのSiO2層(中間層20)が形成された。これによりMo基板(支持基板10)とGaN基板(III族窒化物基板30)とがSiO2層(中間層20)を介在させて貼り合わされた接合基板が得られた。
Next, referring to FIGS. 3C to 3E, the SiO 2 layer (
次に、図3(D)および図1(A)を参照して、支持基板(支持基板10)およびGaN基板(III族窒化物基板30)の上記接合基板を500℃に加熱して熱応力をかけることにより、GaN基板(III族窒化物基板30)をそのイオン注入領域30iでGaN層(III族窒化物層30a)と残りのGaN基板(残りのIII族窒化物基板30b)とに分離することにより、厚さ400μmのMo基板(支持基板10)と、Mo基板(支持基板10)の主面の少なくとも一部上に配置された厚さ300nmのSiO2層(中間層20)と、SiO2層(中間層20)の主面の少なくとも一部上に配置された厚さ300nmのGaN層(III族窒化物層30a)とを含む主面の直径が2インチ(50.8mm)の第1の複合基板1が得られた。
Next, referring to FIG. 3 (D) and FIG. 1 (A), the bonding substrate of the support substrate (support substrate 10) and the GaN substrate (Group III nitride substrate 30) is heated to 500 ° C. to cause thermal stress. Is applied to separate the GaN substrate (group III nitride substrate 30) into the GaN layer (group
図1(A)を参照して、このようにして得られた第1の複合基板1は、SiO2層(中間層20,20a,20b)の不均一、GaN基板(III族窒化物基板30)へのイオン注入の不均一、Mo基板(支持基板10)、SiO2層(中間層20,20a,20b)および/またはGaN基板(III族窒化物基板30)の結晶欠陥、残存した研磨傷および研磨残渣の除去不十分、貼り合わせの際における荷重の不均一、Mo基板(支持基板10)およびGaN基板(III族窒化物基板30)などのハンドリングの際におけるゴミの付着などにより、GaN基板(III族窒化物基板30)に由来するGaN層(III族窒化物層30a)とMo基板(支持基板10)との間の接合が部分的に不十分となり、第1の複合基板1の主面の一部に、GaN層(III族窒化物層30a)の一部が欠落しSiO2層(中間層20)の主面の一部が露出した部分および/またはGaN層(III族窒化物層30a)およびSiO2層(中間層20)の一部が欠落しMo基板(支持基板10)の主面の一部が露出した部分が存在した。第1の複合基板1の主面全体(直径2インチ(50.8mm))の面積に対してGaN層(III族窒化物層30a)が存在している主面の面積は、光学顕微鏡の画像解析により算出したところ、80%であった。
Referring to FIG. 1A, the first
2.第1の複合基板の中間層の露出部分のエッチングによる第2の複合基板の形成
図1(B)を参照して、第1の複合基板1を、そのMo基板(支持基板10)側の主面および側面を、アルコールワックス(たとえば日化精工(株)製アルコワックス5022)で覆った(図示せず)後、50質量%フッ化水素酸水溶液と40質量%フッ化アンモニウム水溶液を1:5の体積比で混合したバッファードフッ酸(BHF)水溶液に7分間浸漬した。これにより、第1の複合基板1においてGaN層(III族窒化物層30a)が欠落しSiO2層(中間層20)の主面が露出している部分がエッチングされて、Mo基板(支持基板10)が露出した第2の複合基板2が得られた。一方、GaN層(III族窒化物層30a)直下のSiO2層(中間層20)は、GaN層(III族窒化物層30a)がBHFによりエッチングされないため、エッチングは生じなかった。得られた第2の複合基板2を、純水でリンスしてBHFを除去した後、乾燥させた。
2. Formation of Second Composite Substrate by Etching Exposed Portion of Intermediate Layer of First Composite Substrate Referring to FIG. 1B, the first
3.第2の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第3の複合基板の形成
図1(C)を参照して、第2の複合基板2を、40質量%の硝酸水溶液に2分間浸漬した。これにより、第2の複合基板2のGaN層(III族窒化物層30a)およびSiO2層(中間層20)が欠落し、Mo基板(支持基板10)の主面の一部が露出している部分では、Moが等方的にエッチングされて、エッチング窪み10eが形成されて、第3の複合基板3が得られた。エッチング窪み10eの深さは、Mo基板(支持基板10)が露出している部分の形状および/またはサイズに依存し、20μm〜30μmであった。一方、GaN層(III族窒化物層30a)およびSiO2層(中間層20)直下のMo基板(支持基板10)はGaN層およびSiO2層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第2の複合基板2のMo基板(支持基板10)側の主面および側面がワックスで保護してあったため、Mo基板(支持基板10)はエッチングされなかった。第3の複合基板3を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液(東京応化工業社製剥離液502)およびIPA(イソプロピルアルコール)による洗浄で、ワックス残渣を完全に除去した。
3. Formation of the third composite substrate by etching the exposed portion of the support substrate of the second composite substrate to a predetermined depth Referring to FIG. 1C, the second composite substrate 2 is 40% by mass. For 2 minutes. As a result, the GaN layer (group
4.III族窒化物半導体層の成長
図1(D)を参照して、第3の複合基板3のGaN層(III族窒化物層30a)の主面上に、MOVPE法により、III族窒化物半導体層40として以下に示す青色LED構造を構成する複数のGaN系半導体層を成長させた。すなわち、III族窒化物半導体層40として、第3の複合基板3のGaN層(III族窒化物層30a)の主面側から順に、厚さ5μmのn型GaN層、厚さ50nmのn型In0.08Ga0.92N層、3周期の厚さ3nmのIn0.14Ga0.86N井戸層および厚さ15nmのGaN障壁層で構成される多重量子井戸構造の活性層、厚さ20nmのp型Al0.08Ga0.92N層ならびに厚さ50nmのp+型GaN層を成長させた。
4). Growth of Group III Nitride Semiconductor Layer With reference to FIG. 1 (D), a group III nitride semiconductor is formed on the main surface of the GaN layer (group
このとき、第3の複合基板3のMo基板(支持基板10)の露出しているエッチング窪み10e上に、多結晶のGaN半導体(III族窒化物半導体40p)が形成された。このGaN半導体(III族窒化物半導体40p)は2μm〜10μm程度であった。
At this time, a polycrystalline GaN semiconductor (group
このため、GaN半導体(III族窒化物半導体40p)の最大高さは、GaN系半導体層(III族窒化物半導体層40)の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)が大きくなった(TP<T(=T1+T2+T3+T4))。
For this reason, the maximum height of the GaN semiconductor (group
成長させたGaN系層(III族窒化物半導体層40)の各層は、その元素組成をSIMS(2次イオン質量分析)法により測定したところ、Moおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、LEDの性能に悪い影響を与えないものであった。 Each element of the grown GaN-based layer (group III nitride semiconductor layer 40) was measured for its elemental composition by SIMS (secondary ion mass spectrometry). As a result, Mo and other impurities were not detected. Since the concentration was less than the analytical sensitivity, the LED performance was not adversely affected.
さらに、図1(E)を参照して、GaN系層(III族窒化物半導体層40)の最上層の主面の全面に、電子ビーム蒸着法により、Ni層(厚さ5nm)/Au層(厚さ11nm)をこの順に形成し、窒素と酸素の混合ガス雰囲気中500℃でアニールすることにより、p側オーミック電極(第1の導電側オーミック電極50)とした。さらに、p側オーミック電極(第1の導電側オーミック電極50)上に、電子ビーム蒸着法により、Ti層(厚さ20nm)/Au層(厚さ300nm)をこの順に形成して、パッド層52とした。このとき、支持基板10のエッチング窪み10e上に形成されたIII族窒化物半導体40p上に堆積物50pが形成された。この堆積物50pの厚さは第1の導電側オーミック電極50の厚さとパッド層52の厚さの和にほぼ等しかったため、パッド層52の主面は堆積物50pの最大高さより高い位置にあった。
Further, referring to FIG. 1E, a Ni layer (thickness 5 nm) / Au layer is formed on the entire main surface of the uppermost layer of the GaN-based layer (group III nitride semiconductor layer 40) by electron beam evaporation. (Thickness 11 nm) was formed in this order, and annealed at 500 ° C. in a mixed gas atmosphere of nitrogen and oxygen to obtain a p-side ohmic electrode (first conductive-side ohmic electrode 50). Further, a Ti layer (
5.デバイス用支持基板の貼り合わせ
図1(F)を参照して、デバイス用支持基板60として、直径が2インチ(50.8mm)で厚さが300μmで主面の面方位が(001)で比抵抗が0.05Ωcm以下で一方の主面がCMPされて算術平均粗さRaが5nm以下の鏡面であるSi基板を準備した。このSi基板(デバイス用支持基板60)の鏡面化された主面上に、真空加熱蒸着法により、Ti層(厚さ20nm)/Au層(厚さ300nm)/AuSn層(厚さ1.5μmでAu:Snの質量比が8:2)をこの順で形成し、パッド層62とした。
5). Bonding of Device Support Substrate Referring to FIG. 1 (F), the
次いで、Si基板(デバイス用支持基板60)上に形成したパッド層62と、Mo基板(第3の複合基板3)上に順次形成したGaN層(III族窒化物層30a)、GaN系半導体層(III族窒化物半導体層40)、p側オーミック電極(第1の導電側オーミック電極50)およびパッド層52と、を重ね合わせ、Si基板(デバイス用支持基板60)の(100)面の結晶方位と、GaN層(III族窒化物層30a)およびGaN系半導体層(III族窒化物半導体層40)の(0001)面の結晶方位とが±0.3°以内になる様に調整した後、真空(0.1Pa未満)中で100kgfの荷重を印加しつつ300℃まで加熱し、パッド層62のAuSnとパッド層52のAuとの拡散接合により、Si基板(デバイス用支持基板60)と第3の複合基板3とが接合された積層基板4が得られた。超音波顕微鏡で積層基板4の接合界面の状態を観察したところ、第3の複合基板3を作製したときにGaN層(III族窒化物層30a)が欠落していた部分とその欠落部の外周から数百μmの領域では空隙(未接合状態)が観察されたが、GaN層が存在した部分では、空隙のない均一な接合が得られた。
Next, a
6.支持基板の除去
図1(F)および(G)を参照して、上記の積層基板4を30質量%硝酸水溶液に45分間浸漬した。これにより、Mo基板(支持基板10)は完全に除去された。積層基板4を水洗し硝酸水溶液を除去した後、上記のBHF水溶液に10分間浸漬し、SiO2層(中間層20)を完全に溶解除去した。これにより、Si基板(デバイス用支持基板60)にパッド層62,52を介在してGaN系半導体層(III族窒化物半導体層40)およびGaN層(III族窒化物層30a)がこの順に接合された半導体ウエハ5が得られた。
6). Removal of Support Substrate With reference to FIGS. 1 (F) and (G), the laminated substrate 4 was immersed in a 30% by mass nitric acid aqueous solution for 45 minutes. Thereby, the Mo substrate (supporting substrate 10) was completely removed. After the multilayer substrate 4 was washed with water and the nitric acid aqueous solution was removed, it was immersed in the BHF aqueous solution for 10 minutes to completely dissolve and remove the SiO 2 layer (intermediate layer 20). As a result, the GaN-based semiconductor layer (Group III nitride semiconductor layer 40) and the GaN layer (Group
こうして得られた半導体ウエハ5について、その最上層であるGaN層(III族窒化物層30a)には、クラックなどはみられなかった。また、半導体ウエハ5の主面全体の面積に対するGaN層(III族窒化物層30a)が存在している面積の比率は、75%であった。
Regarding the semiconductor wafer 5 thus obtained, no cracks or the like were observed in the GaN layer (group
なお、本発明を適用せずに、第1の複合基板1を用いて作製した半導体ウエハは、その主面全体の面積に対するGaN層(III族窒化物層30a)が存在している面積の比率が10%〜20%であり、GaN層(III族窒化物層30a)の欠落部分を起点にして数百μm〜数mmにわたりGaN層(III族窒化物層30a)にクラックが生じている場合があった。
In addition, the ratio of the area in which the GaN layer (the group
図1(G)および(H)を参照して、上記の半導体ウエハ5のGaN層(III族窒化物層30a)を、Cl2ガスを用いたRIEにより、除去して、GaN系半導体層(III族窒化物半導体層40)を露出させた。これにより、Si基板(デバイス用支持基板60)にパッド層62,52を介在してGaN系半導体層(III族窒化物半導体層40)が接合された半導体ウエハ6が得られた。
Referring to FIGS. 1G and 1H, the GaN layer (group
7.電極の形成
図1(H)および(I)を参照して、半導体ウエハ6のGaN層(III族窒化物層30a)上にフォトリソグラフィー法で形成したレジストパターン上に、電子ビーム蒸着法により、Ti層(厚さ20nm)/Al層(厚さ200nm)/Ti層(厚さ20nm)/Pt層(厚さ20nm)/Au層(厚さ300nm)をこの順に形成し、リフトオフ法により後述の半導体デバイスのチップ化された1領域(1チップ領域)である400μm角あたり1つ存在するように形成して、n側電極(第2の導電側電極70)とした。また、Si基板(デバイス用支持基板60)を、後述のチップ化を容易にするために、厚さが150μmになるまで機械的研磨およびCMPした後に、パッド層62が形成されていない側の主面の全面に、電子ビーム蒸着法により、Ti層(厚さ20nm)/Au層(厚さ300nm)をこの順に形成し、パッド電極64とした。このようにして半導体デバイス7が得られた。半導体デバイス7において、p側オーミック電極(第1の導電側オーミック電極50)、パッド層52,62、デバイス用支持基板60およびパッド電極64によりp側電極(第1の導電側電極80)が構成された。
7). Formation of Electrode Referring to FIGS. 1 (H) and (I), on a resist pattern formed by photolithography on a GaN layer (Group
8.チップ化
図1(I)を参照して、半導体デバイス7において、それに形成されたn側電極(第2の導電側電極70)の配置パターンに対応するように、Si基板(デバイス用支持基板60)のパッド電極64側にダイヤペンで400μm角のスクライブラインを形成し、ブレーカを用いて半導体デバイス7をスクライブラインに沿って劈開することにより、大きさが400μm角の半導体デバイスチップ7cが得られた。
8). Referring to FIG. 1I, in the semiconductor device 7, an Si substrate (device support substrate 60) is formed so as to correspond to the arrangement pattern of the n-side electrode (second conductive side electrode 70) formed thereon. ), A 400 μm square scribe line was formed on the
9.実装
半導体デバイス(発光デバイス)用のステム(または表面実装用パッケージ)(図示せず)の第1の導電側部位に、銀ペーストを用いて半導体デバイスチップ7cのp側電極(第1の導電側電極80)を構成するSi基板(デバイス用支持基板60)のパッド電極64を電気的に接続した。また、半導体デバイスチップ7cのn側電極(第2の導電側電極70)を、金ワイヤを用いて、ステムの第2の導電側部位に電気的に接続した。このように、第3の複合基板3を用いて半導体デバイスチップ7cを作製し実装することにより、実装サンプル中の良品の歩留まり率(5Vの逆バイアス電圧を印加したときのリーク電流が100μA未満の半導体デバイスチップを良品とする)は、90%以上となった。
9. Mounting A p-side electrode (first conductive side) of the
(実施例2)
1.第1の複合基板の準備
図1(A)および図3を参照して、中間層20,20a,20bとしてSi3N4層を用いたこと以外は、実施例1と同様にして、厚さ400μmのMo基板(支持基板10)と、Mo基板(支持基板10)の主面の少なくとも一部上に配置された厚さ300nmのSi3N4層(中間層20)と、Si3N4層(中間層20)の主面の少なくとも一部上に配置された厚さ300nmのGaN層(III族窒化物層30a)とを含む主面の直径が2インチ(50.8mm)の第1の複合基板1が得られた。
(Example 2)
1. Preparation of First Composite Substrate Referring to FIGS. 1A and 3, the thickness is the same as in Example 1 except that Si 3 N 4 layers are used as
本実施例の第1の複合基板1は、実施例1の第1の複合基板1と同様に、第1の複合基板1の主面の一部に、GaN層(III族窒化物層30a)の一部が欠落しSi3N4層(中間層20)の主面の一部が露出した部分および/またはGaN層(III族窒化物層30a)およびSi3N4層(中間層20)の一部が欠落しMo基板(支持基板10)の主面の一部が露出した部分が存在した。第1の複合基板1の主面全体(直径2インチ(50.8mm))の面積に対してGaN層(III族窒化物層30a)が存在している主面の面積は、80%であった。
Similar to the first
2.第1の複合基板の中間層の露出部分のエッチングによる第2の複合基板の形成
図1(B)を参照して、第1の複合基板1を、CF4ガスを用いたRIEで処理した。これにより、第1の複合基板1においてGaN層(III族窒化物層30a)が欠落しSi3N4層(中間層20)の主面が露出している部分がエッチングされて、Mo基板(支持基板10)が露出した第2の複合基板2が得られた。一方、GaN層(III族窒化物層30a)直下のSi3N4層(中間層20)は、GaN層(III族窒化物層30a)がCF4ガスを用いたRIEによりエッチングされないため、エッチングは生じなかった。
2. Formation of Second Composite Substrate by Etching Exposed Portion of Intermediate Layer of First Composite Substrate With reference to FIG. 1B, the first
3.第2の複合基板の支持基板の支持基板の露出部分を所定の深さまでのエッチングによる第3の複合基板の形成
図1(C)を参照して、得られた第2の複合基板2を、そのMo基板(支持基板10)側の主面および側面を、アルコールワックス(たとえば日化精工(株)製アルコワックス5022)で覆った(図示せず)後、30質量%の硝酸水溶液に2分間浸漬した。これにより、第2の複合基板2のGaN層(III族窒化物層30a)およびSi3N4層(中間層20)が欠落し、Mo基板(支持基板10)の主面の一部が露出している部分では、Moが等方的にエッチングされて、エッチング窪み10eが形成されて、第3の複合基板3が得られた。エッチング窪み10eの深さは、Mo基板(支持基板10)が露出している部分の形状および/またはサイズに依存し、10μm〜30μmであった。一方、GaN層(III族窒化物層30a)およびSi3N4層(中間層20)直下のMo基板(支持基板10)はGaN層およびSi3N4層が硝酸によりエッチングされないため、エッチングは生じなかった。また、第2の複合基板2のMo基板(支持基板10)側の主面および側面がワックスで保護してあったため、Mo基板(支持基板10)はエッチングされなかった。第3の複合基板3を、十分に水洗して硝酸水溶液を除去した後、アセトンでワックスを除去した。さらに、剥離液(東京応化工業社製剥離液502)およびIPA(イソプロピルアルコール)による洗浄で、CF4ガスを用いたRIEで生じた副生成物およびワックス残渣を完全に除去した。
3. Formation of the third composite substrate by etching the exposed portion of the support substrate of the second composite substrate to a predetermined depth Referring to FIG. 1C, the obtained second composite substrate 2 is The Mo substrate (support substrate 10) side main surface and side surface were covered with alcohol wax (for example, Alco wax 5022 manufactured by Nikka Seiko Co., Ltd.) (not shown), and then immersed in a 30% by mass nitric acid aqueous solution for 2 minutes. Soaked. As a result, the GaN layer (group
4.III族窒化物半導体層の成長
図1(D)を参照して、実施例1と同様にして、第3の複合基板3のGaN層(III族窒化物層30a)の主面上に、III族窒化物半導体層40として、第3の複合基板3のGaN層(III族窒化物層30a)の主面側から順に、厚さ5μmのn型GaN層、厚さ50nmのn型In0.08Ga0.92N層、3周期の厚さ3nmのIn0.14Ga0.86N井戸層および厚さ15nmのGaN障壁層で構成される多重量子井戸構造の活性層、厚さ20nmのp型Al0.08Ga0.92N層ならびに厚さ50nmのp+型GaN層を成長させた。
4). Growth of Group III Nitride Semiconductor Layer With reference to FIG. 1 (D), in the same manner as in Example 1, on the main surface of the GaN layer (Group
このとき、第3の複合基板3のMo基板(支持基板10)の露出しているエッチング窪み10e上に、多結晶のGaN半導体(III族窒化物半導体40p)が形成された。このGaN半導体(III族窒化物半導体40p)は2μm〜10μm程度であった。
At this time, a polycrystalline GaN semiconductor (group
このため、GaN半導体(III族窒化物半導体40p)の最大高さは、GaN系半導体層(III族窒化物半導体層40)の最上層の主面よりも低い位置にあった。すなわち、不均一に成長したIII族窒化物半導体40pの最大高さTPよりも、支持基板10のエッチング窪み10eの深さT1、中間層20のエッチングにより除去された厚さT2、III族窒化物層30aの厚さT3およびIII族窒化物半導体層40の厚さT4の和T(T=T1+T2+T3+T4)が大きくなった(TP<T(=T1+T2+T3+T4))。
For this reason, the maximum height of the GaN semiconductor (group
成長させたGaN系層(III族窒化物半導体層40)の各層は、その元素組成をSIMS(2次イオン質量分析)法により測定したところ、Moおよびその他の不純物は、検出されず、それらの濃度が分析感度未満であるため、LEDの性能に悪い影響を与えないものであった。 Each element of the grown GaN-based layer (group III nitride semiconductor layer 40) was measured for its elemental composition by SIMS (secondary ion mass spectrometry). As a result, Mo and other impurities were not detected. Since the concentration was less than the analytical sensitivity, the LED performance was not adversely affected.
さらに、図1(E)を参照して、実施例1と同様にして、GaN系層(III族窒化物半導体層40)の最上層の主面の全面上にp側オーミック電極(第1の導電側オーミック電極50)を形成し、p側オーミック電極(第1の導電側オーミック電極50)上にパッド層52を形成した。
Further, referring to FIG. 1E, in the same manner as in Example 1, a p-side ohmic electrode (first side) is formed on the entire main surface of the uppermost layer of the GaN-based layer (Group III nitride semiconductor layer 40). A conductive side ohmic electrode 50) was formed, and a
5.デバイス用支持基板の貼り合わせ
図1(F)を参照して、実施例1と同様にして、Si基板(デバイス用支持基板60)を準備し、その鏡面化された主面上にパッド層62を形成した。次いで、実施例1同様にして、Si基板(デバイス用支持基板60)上に形成されたパッド層62と、Mo基板(第3の複合基板3)上に順次形成したGaN層(III族窒化物層30a)、GaN系半導体層(III族窒化物半導体層40)、p側オーミック電極(第1の導電側オーミック電極50)を介在させて形成されたパッド層52と、を重ね合わせることにより、Si基板(デバイス用支持基板60)と第3の複合基板3とが接合された積層基板4が得られた。超音波顕微鏡で積層基板4の接合界面の状態を観察したところ、第3の複合基板3を作製したときにGaN層(III族窒化物層30a)が欠落していた部分とその欠落部の外周から数百μmの領域では空隙(未接合状態)が観察されたが、GaN層が存在した部分では、空隙のない均一な接合が得られた。
5). Bonding of Device Support Substrate Referring to FIG. 1 (F), an Si substrate (device support substrate 60) is prepared in the same manner as in Example 1, and a
6.支持基板の除去
図1(F)および(G)を参照して、実施例1と同様にして、上記の積層基板4を30質量%硝酸水溶液に45分間浸漬することにより、Mo基板(支持基板10)を完全に除去した。その後、積層基板4を水洗し硝酸水溶液を水洗した。次いで、CF4ガスを用いたRIEにより、Si3N4層(中間層20)を完全に除去した。さらに、CF4ガスを用いたRIEにより生成した副生成物を、O2を用いたRIEにより除去した。これにより、Si基板(デバイス用支持基板60)にパッド層62,52を介在してGaN系半導体層(III族窒化物半導体層40)およびGaN層(III族窒化物層30a)がこの順に接合された半導体ウエハ5が得られた。
6). Removal of Support Substrate With reference to FIGS. 1 (F) and (G), a Mo substrate (support substrate) is obtained by immersing the laminated substrate 4 in a 30% by mass nitric acid aqueous solution for 45 minutes in the same manner as in Example 1. 10) was completely removed. Thereafter, the multilayer substrate 4 was washed with water and the aqueous nitric acid solution was washed with water. Next, the Si 3 N 4 layer (intermediate layer 20) was completely removed by RIE using CF 4 gas. Further, a by-product generated by RIE using CF 4 gas was removed by RIE using O 2 . As a result, the GaN-based semiconductor layer (Group III nitride semiconductor layer 40) and the GaN layer (Group
こうして得られた半導体ウエハ5について、その最上層であるGaN層(III族窒化物層30a)には、クラックなどはみられなかった。また、半導体ウエハ5の主面全体の面積に対するGaN層(III族窒化物層30a)が存在している面積の比率は、75%であった。
Regarding the semiconductor wafer 5 thus obtained, no cracks or the like were observed in the GaN layer (group
なお、本発明を適用せずに、第1の複合基板1を用いて作製した半導体ウエハは、その主面全体の面積に対するGaN層(III族窒化物層30a)が存在している面積の比率が10%〜20%であり、GaN層(III族窒化物層30a)の欠落部分を起点にして数百μm〜数mmにわたりGaN層(III族窒化物層30a)にクラックが生じている場合があった。
In addition, the ratio of the area in which the GaN layer (the group
図1(G)および(H)を参照して、上記の半導体ウエハ5のGaN層(III族窒化物層30a)を、Cl2ガスを用いたRIEにより、除去して、GaN系半導体層(III族窒化物半導体層40)を露出させた。これにより、Si基板(デバイス用支持基板60)にパッド層62,52を介在してGaN系半導体層(III族窒化物半導体層40)が接合された半導体ウエハ6が得られた。
Referring to FIGS. 1G and 1H, the GaN layer (group
7.電極の形成
図1(H)および(I)を参照して、実施例1と同様にして、半導体ウエハ6のGaN層(III族窒化物層30a)上に、後述の半導体デバイスのチップ化された1領域(1チップ領域)である400μm角あたり1つ存在するように、n側電極(第2の導電側電極70)を形成した。次いで、実施例1と同様にして、Si基板(デバイス用支持基板60)を、厚さが150μmになるまで機械的研磨およびCMPした後に、パッド層62が形成されていない側の主面の全面に、パッド電極64を形成した。このようにして半導体デバイス7が得られた。半導体デバイス7において、p側オーミック電極(第1の導電側オーミック電極50)、パッド層52,62、デバイス用支持基板60およびパッド電極64によりp側電極(第1の導電側電極80)が構成された。
7). Formation of Electrode With reference to FIGS. 1H and 1I, a semiconductor device chip described later is formed on the GaN layer (group
8.チップ化
図1(I)を参照して、実施例1と同様にして、半導体デバイス7を劈開することにより、大きさが400μm角の半導体デバイスチップ7cが得られた。
8). Chip Formation With reference to FIG. 1I, the semiconductor device 7 was cleaved in the same manner as in Example 1 to obtain a
9.実装
実施例1と同様にして、半導体デバイス(発光デバイス)用のステムに半導体デバイスチップ7cを実装した。実装サンプル中の良品の歩留まり率(5Vの逆バイアス電圧を印加したときのリーク電流が100μA未満の半導体デバイスチップを良品とする)は、90%以上となった。
9. Mounting In the same manner as in Example 1, a
実施例1および実施例2を参照して、本発明にかかる複合基板の製造方法により得られる第3の複合基板を用いて半導体デバイスを製造することにより、高い歩留まり率で半導体デバイスを製造することができた。 Referring to Example 1 and Example 2, a semiconductor device is manufactured with a high yield rate by manufacturing a semiconductor device using the third composite substrate obtained by the method for manufacturing a composite substrate according to the present invention. I was able to.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 第1の複合基板、2 第2の複合基板、3 第3の複合基板、4 積層基板、5,6 半導体ウエハ、7 半導体デバイス、7c 半導体デバイスチップ、10 支持基板、10e エッチング窪み、10m,30n 主面、20,20a,20b 中間層、30 III族窒化物基板、30a III族窒化物層、30b 残りのIII族窒化物基板、40 III族窒化物半導体層、40p III族窒化物半導体、50 第1の導電側オーミック電極、50p 堆積物、52,62 パッド層、60 デバイス用支持基板、64 パッド電極、70 第2の導電側電極、80 第1の導電側電極。
DESCRIPTION OF
Claims (6)
支持基板と、前記支持基板の主面の少なくとも一部上に配置された中間層と、前記中間層の主面の少なくとも一部上に配置されたIII族窒化物層と、を含み、前記III族窒化物層の主面と、前記中間層の主面の一部および前記支持基板の主面の一部の少なくともいずれかと、が露出している第1の複合基板を準備する工程と、
前記第1の複合基板の前記中間層の主面が露出している部分を選択的にエッチングにより除去することにより第2の複合基板を得る工程と、
前記第2の複合基板の前記支持基板の主面が露出している部分を所定の深さまで選択的にエッチングにより除去することにより第3の複合基板を得る工程と、を含み、
前記III族窒化物層上に前記III族窒化物半導体層をエピタキシャル成長させるとき、前記支持基板上に成長が不均一なIII族窒化物半導体が成長し、前記支持基板のエッチングにより除去された部分に形成されたエッチング窪みの深さと、前記中間層のエッチングにより除去された部分の厚さと、前記III族窒化物層の厚さと、前記III族窒化物半導体層の厚さとの和が、前記III族窒化物半導体の最大高さよりも大きい、複合基板の製造方法。 A method of manufacturing a composite substrate for epitaxially growing at least one group III nitride semiconductor layer comprising:
A support substrate, an intermediate layer disposed on at least a part of the main surface of the support substrate, and a group III nitride layer disposed on at least a part of the main surface of the intermediate layer, Preparing a first composite substrate in which a main surface of the group nitride layer, at least one of a part of the main surface of the intermediate layer and a part of the main surface of the support substrate are exposed;
Obtaining a second composite substrate by selectively removing a portion of the first composite substrate where the main surface of the intermediate layer is exposed by etching;
See containing and a step of obtaining a third composite substrate is removed by selectively etching the portion where the main surface of the supporting substrate of the second composite substrate is exposed to a predetermined depth,
When the group III nitride semiconductor layer is epitaxially grown on the group III nitride layer, a non-growth group III nitride semiconductor grows on the support substrate and is removed by etching of the support substrate. The sum of the depth of the formed etching depression, the thickness of the portion removed by etching of the intermediate layer, the thickness of the group III nitride layer, and the thickness of the group III nitride semiconductor layer is the group III A method for manufacturing a composite substrate , which is larger than a maximum height of a nitride semiconductor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257611A JP5879964B2 (en) | 2011-11-25 | 2011-11-25 | Composite substrate manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011257611A JP5879964B2 (en) | 2011-11-25 | 2011-11-25 | Composite substrate manufacturing method and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115112A JP2013115112A (en) | 2013-06-10 |
JP5879964B2 true JP5879964B2 (en) | 2016-03-08 |
Family
ID=48710417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011257611A Active JP5879964B2 (en) | 2011-11-25 | 2011-11-25 | Composite substrate manufacturing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5879964B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015097239A (en) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | Semiconductor device and method of manufacturing the same |
JP2016048712A (en) * | 2014-08-27 | 2016-04-07 | 住友電気工業株式会社 | Semiconductor device manufacturing method |
JP6476478B2 (en) * | 2017-02-21 | 2019-03-06 | 鼎元光電科技股▲ふん▼有限公司 | Light emitting device and method for manufacturing light emitting device |
JP2019036606A (en) * | 2017-08-10 | 2019-03-07 | トヨタ自動車株式会社 | Manufacturing method for nitride semiconductor device |
JP7137070B2 (en) * | 2018-12-03 | 2022-09-14 | 日本電信電話株式会社 | Manufacturing method of nitride semiconductor photoelectrode |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5013661B2 (en) * | 2004-03-31 | 2012-08-29 | 三洋電機株式会社 | Nitride semiconductor device manufacturing method and nitride semiconductor device |
EP1681712A1 (en) * | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
JP2010232625A (en) * | 2009-03-03 | 2010-10-14 | Sumitomo Electric Ind Ltd | Method of manufacturing laminated substrate |
JP2011044665A (en) * | 2009-08-24 | 2011-03-03 | Sumitomo Electric Ind Ltd | Method of manufacturing group iii nitride semiconductor layer bonded substrate and group iii nitride semiconductor device |
-
2011
- 2011-11-25 JP JP2011257611A patent/JP5879964B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013115112A (en) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4458116B2 (en) | Group III nitride semiconductor layer bonded substrate for epitaxial layer growth and semiconductor device | |
WO2012147436A9 (en) | MANUFACTURING METHOD FOR GaN SEMICONDUCTOR DEVICE | |
US8884306B2 (en) | Semiconductor device and method for manufacturing the same | |
US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
JP5765037B2 (en) | Manufacturing method of composite substrate | |
US8338202B2 (en) | Method for manufacturing semiconductor device using separable support body | |
TWI532209B (en) | Method for forming a buried metal layer structure | |
US10186451B2 (en) | Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device | |
JP5879964B2 (en) | Composite substrate manufacturing method and semiconductor device manufacturing method | |
JP2010258352A (en) | Method of manufacturing semiconductor thin-film element and semiconductor wafer, and the semiconductor thin-film element | |
US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
JP2001057441A (en) | Bonding type semiconductor substrate, semiconductor light emission element and manufacturing method | |
JP5771968B2 (en) | Manufacturing method of semiconductor device, laminated support substrate for epitaxial growth, and laminated support substrate for device | |
KR101428066B1 (en) | vertical structured group 3 nitride-based light emitting diode and its fabrication methods | |
JP2010226023A (en) | Method of manufacturing substrate product having nitride based compound semiconductor layer on support substrate, and method of manufacturing semiconductor device | |
JP5598321B2 (en) | Manufacturing method of semiconductor device | |
JP2009260391A (en) | Group-iii nitride semiconductor layer-bonded substrate and method of manufacturing semiconductor device | |
JP2010287731A (en) | Method of manufacturing substrate product, substrate product, and semiconductor device | |
JPH10229218A (en) | Manufacture of nitride semiconductor substrate and nitride semiconductor substrate | |
JP4666158B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2014175335A (en) | Composite multilayer substrate and group iii nitride semiconductor device manufacturing method | |
WO2012032960A1 (en) | Method for producing group iii nitride semiconductor light emitting element and group iii nitride semiconductor light emitting element | |
JP5544875B2 (en) | Composite board | |
JP2010123861A (en) | Method of manufacturing laminate substrate, method of manufacturing light-emitting diode, and light-emitting diode | |
JP2013118272A (en) | Method of manufacturing group iii nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5879964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |