JP2005276912A - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- JP2005276912A JP2005276912A JP2004084646A JP2004084646A JP2005276912A JP 2005276912 A JP2005276912 A JP 2005276912A JP 2004084646 A JP2004084646 A JP 2004084646A JP 2004084646 A JP2004084646 A JP 2004084646A JP 2005276912 A JP2005276912 A JP 2005276912A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- region
- semiconductor layer
- elevated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は半導体装置および半導体装置の製造方法に関し、特に、マルチリサーフMOSFET(Metal Oxide Field Effective Transistor)に適用して好適なものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device, and is particularly suitable for application to a multi-resurf MOSFET (Metal Oxide Field Effective Transistor).
移動体通信端末装置の送受信回路などに使われるトランジスタでは、オン抵抗を増加させることなく、大電流化および高耐圧化を図ることが要求されている。このようなトレンジスタを実現するために、例えば、特許文献1には、マルチリサーフ構造を持つオフセットドレインをSOI(Silicon On Insulator)基板上に設ける方法が開示されている。
A transistor used in a transmission / reception circuit of a mobile communication terminal device is required to have a large current and a high breakdown voltage without increasing the on-resistance. In order to realize such a ranger, for example,
このマルチリサーフ構造を持つオフセットドレインは、n型領域とp型領域とが電流の進行方向に沿ってストライプ状に配置されている。このため、ゲート電圧が0ボルト以下のオフ状態では、n型領域とp型領域とがストライプ状に交互に配置されたオフセットドレインのpn接合界面、オフセットドレインのp型領域とドレイン電極のn+型領域との接合界面、オフセットドレインのn型領域とp型ボディとの接合界面、オフセットドレインのn型領域とBOX層の界面で空乏層を広げることができる。このため、オフセットドレインのn型領域およびp型領域の濃度と深さを最適化することにより、オフセットドレインの表面電界を緩和することができる。この結果、耐圧を劣化させることなく、オフセットドレインのn型領域の不純物濃度を高くすることができ、オン抵抗を増加させることなく、大電流化および高耐圧化を図ることができる。
しかしながら、特許文献1に開示された方法では、SOI構造の上部シリコン層が薄くなると、オフセットドレインの厚さが薄くなり、オン抵抗が増加する。一方、オン抵抗を低減させるため、オフセットドレインのn型領域の不純物濃度をさらに高くすると、ソース/ドレイン領域のパンチスルー現象、しきい値電圧の変動、スタンバイ電流の増加として知られる短チャネル効果などが発生するという問題があった。
However, in the method disclosed in
また、SOI構造の上部シリコン層と上部シリコン層に接する絶縁膜との界面にホットキャリアがトラップされることによってオフセットドレインが空乏化し、オン抵抗が増加するという問題もあった。
そこで、本発明の目的は、オフセットドレインが形成される半導体層が絶縁体上に形成された場合においても、オン抵抗の増加を抑制しつつ、大電流化および高耐圧化を図ることが可能な半導体装置および半導体装置の製造方法を提供することである。
In addition, the hot drain is trapped at the interface between the upper silicon layer having the SOI structure and the insulating film in contact with the upper silicon layer, thereby depleting the offset drain and increasing the on-resistance.
Accordingly, an object of the present invention is to increase the current and increase the breakdown voltage while suppressing an increase in on-resistance even when a semiconductor layer in which an offset drain is formed is formed on an insulator. A semiconductor device and a method for manufacturing the semiconductor device are provided.
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、絶縁体上の半導体層に電界効果型トランジスタが形成された半導体装置において、前記電界効果型トランジスタにはマルチリサーフ構造を持つオフセットドレインが設けられ、前記オフセットドレインが設けられた半導体層の膜厚がソース側の半導体層の膜厚に比べて厚いことを特徴とする。 In order to solve the above problems, according to a semiconductor device of one embodiment of the present invention, in a semiconductor device in which a field effect transistor is formed in a semiconductor layer over an insulator, the field effect transistor includes a multi-layer. An offset drain having a surf structure is provided, and the thickness of the semiconductor layer provided with the offset drain is larger than the thickness of the semiconductor layer on the source side.
これにより、ソース側の半導体層の薄膜化を可能としつつ、マルチリサーフ構造を持つオフセットドレインが形成された半導体層を厚膜化することができる。このため、オフセットドレインの不純物濃度の増大を抑制しつつ、オン抵抗を低減させることが可能となるとともに、オフセットドレインの表面電界を緩和することを可能としつつ、電界効果型トランジスタを完全空乏モードで動作させることが可能となる。この結果、電界効果型トランジスタの低消費電力化および高速化を実現することが可能となるとともに、大電流化および高耐圧化を図ることが可能となる。 Accordingly, the semiconductor layer on which the offset drain having the multi-resurf structure is formed can be thickened while the semiconductor layer on the source side can be thinned. For this reason, it is possible to reduce the on-resistance while suppressing an increase in the impurity concentration of the offset drain, and to reduce the surface electric field of the offset drain, while allowing the field effect transistor to operate in a fully depleted mode. It becomes possible to operate. As a result, it is possible to realize low power consumption and high speed of the field effect transistor, and it is possible to achieve a large current and a high breakdown voltage.
また、本発明の一態様に係る半導体装置によれば、前記ソース側には、ソースタイ構造が設けられていることを特徴とする。
これにより、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
According to the semiconductor device of one embodiment of the present invention, a source tie structure is provided on the source side.
As a result, hot carriers accumulated in the body region can be released, and the field effect transistor can be operated in the full depletion mode, and deterioration of the drain breakdown voltage can be suppressed.
また、本発明の一態様に係る半導体装置によれば、前記オフセットドレインの不純物濃度はドレインからゲートに向かって徐々に薄くなっていることを特徴とする。
これにより、ドレイン抵抗の増大を抑制しつつ、ボディ領域のドレイン端における不純物濃度を低下させることが可能となり、ボディ領域のドレイン端における電界集中を緩和させることを可能として、ドレイン耐圧を向上させることができる。
In addition, according to the semiconductor device of one embodiment of the present invention, the impurity concentration of the offset drain gradually decreases from the drain toward the gate.
As a result, it is possible to reduce the impurity concentration at the drain end of the body region while suppressing an increase in the drain resistance, and to reduce the electric field concentration at the drain end of the body region, thereby improving the drain withstand voltage. Can do.
また、本発明の一態様に係る半導体装置によれば、前記電界効果型トランジスタはSOI基板上に形成されていることを特徴とする。
これにより、電界効果型トランジスタの素子分離を容易に行うことが可能となるとともに、ラッチアップを防止することができ、さらに、ソース/ドレイン接合容量を低減させることを可能として、電界効果型トランジスタの高速化を図ることが可能となる。
In addition, according to the semiconductor device of one embodiment of the present invention, the field effect transistor is formed over an SOI substrate.
As a result, element isolation of the field effect transistor can be easily performed, latch-up can be prevented, and the source / drain junction capacitance can be reduced. It is possible to increase the speed.
また、本発明の一態様に係る半導体装置によれば、絶縁体上に積層された半導体層と、前記半導体層上に形成されたゲート電極と、前記半導体層に設けられ、前記ゲート電極下に配置された第1導電型ボディ領域と、前記半導体層に設けられ、前記ゲート電極の一方の側に配置された第2導電型ソース領域と、前記ゲート電極の他方の側に配置され、前記半導体層上に積層されたエレベーテッド半導体層と、前記エレベーテッド半導体層およびその下の半導体層に形成され、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層と、前記ゲート電極から所定間隔だけ隔てて前記オフセットドレイン層に配置された第2導電型ドレイン領域とを備えることを特徴とする。 In addition, according to the semiconductor device of one embodiment of the present invention, the semiconductor layer stacked over the insulator, the gate electrode formed over the semiconductor layer, the semiconductor layer provided in the semiconductor layer, and below the gate electrode A first conductivity type body region disposed on the semiconductor layer, a second conductivity type source region disposed on one side of the gate electrode, and a semiconductor substrate disposed on the other side of the gate electrode; An elevated semiconductor layer stacked on the layer, the elevated semiconductor layer and a semiconductor layer therebelow are formed, and the first conductivity type region and the second conductivity type region are formed in stripes along the current traveling direction. And a second conductivity type drain region disposed in the offset drain layer at a predetermined interval from the gate electrode.
これにより、ボディ領域の薄膜化を可能としつつ、オフセットドレインが設けられた半導体層を厚膜化することが可能となるとともに、マルチリサーフ構造をオフセットドレインに持たせることができる。このため、電界効果型トランジスタを完全空乏モードで動作させる場合においても、オフセットドレインの不純物濃度の増大を抑制しつつ、オン抵抗を低減させることが可能となるとともに、オフセットドレインの表面電界を緩和することができる。この結果、電界効果型トランジスタの低消費電力化および高速化を実現することを可能としつつ、ソース/ドレイン領域のパンチスルー現象、しきい値電圧の変動および短チャネル効果の発生を抑制することが可能となるとともに、大電流化および高耐圧化を図ることが可能となる。 As a result, the thickness of the semiconductor layer provided with the offset drain can be increased while the body region can be thinned, and the multi-resurf structure can be provided in the offset drain. For this reason, even when the field-effect transistor is operated in the full depletion mode, it is possible to reduce the on-resistance while suppressing an increase in the impurity concentration of the offset drain and to reduce the surface electric field of the offset drain. be able to. As a result, it is possible to reduce the power consumption and speed of the field-effect transistor while suppressing the punch-through phenomenon of the source / drain region, the fluctuation of the threshold voltage, and the occurrence of the short channel effect. In addition, it is possible to increase the current and increase the breakdown voltage.
また、本発明の一態様に係る半導体装置によれば、前記第2導電型ソース領域に設けられ、前記第1導電型ボディ領域に接するように配置された第1導電型ソースボディ接続領域と、前記第2導電型ソース領域と前記第1導電型ソースボディ接続領域とに跨るように配置されたコンタクトとを備えることを特徴とする。
これにより、ボディ領域がソース領域およびドレイン領域で分断された場合においても、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
In addition, according to the semiconductor device of one embodiment of the present invention, the first conductivity type source body connection region provided in the second conductivity type source region and disposed so as to be in contact with the first conductivity type body region; And a contact disposed so as to straddle the second conductivity type source region and the first conductivity type source body connection region.
Thereby, even when the body region is divided by the source region and the drain region, it is possible to escape the hot carriers accumulated in the body region, while enabling the field effect transistor to operate in the full depletion mode, Degradation of the drain breakdown voltage can be suppressed.
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁体上に形成された第1導電型半導体層上にゲート電極を形成する工程と、前記ゲート電極をマスクとしてドレイン側の前記第1導電型半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層を形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記オフセットドレイン層上に積層されたエレベーテッド半導体層を形成する工程と、前記エレベーテッド半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたエレベーテッドオフセットドレイン層を形成する工程と、前記ゲート電極および前記サイドウォールをマスクとしてソース側の前記第1導電型半導体層にイオン注入を行うことにより、第2導電型ソース領域を形成する工程と、前記ゲート電極から所定間隔だけ隔てて前記エレベーテッドオフセットドレイン層に配置された第2導電型ドレイン領域を形成する工程とを備えることを特徴とする。 In addition, according to the method for manufacturing a semiconductor device of one embodiment of the present invention, a step of forming a gate electrode on the first conductivity type semiconductor layer formed on the insulator, and a drain side using the gate electrode as a mask Forming an offset drain layer in which the first conductivity type region and the second conductivity type region are arranged in a stripe shape along the current traveling direction by performing ion implantation on the first conductivity type semiconductor layer; Forming a sidewall on the side wall of the gate electrode; forming an elevated semiconductor layer stacked on the offset drain layer; and performing ion implantation on the elevated semiconductor layer, thereby forming a first conductivity type. Forming an elevated offset drain layer in which a region and a second conductivity type region are arranged in a stripe shape along a current traveling direction; and the gate Forming a second conductive type source region by implanting ions into the first conductive type semiconductor layer on the source side using the electrode and the sidewall as a mask, and separating the elevated conductive layer from the gate electrode by a predetermined distance Forming a second conductivity type drain region disposed in the offset drain layer.
これにより、ボディ領域の薄膜化を可能としつつ、オフセットドレインが設けられた半導体層を厚膜化することが可能となるとともに、製造プロセスの煩雑化を抑制しつつ、厚膜化されたオフセットドレインにマルチリサーフ構造を形成することができる。このため、電界効果型トランジスタをSOI基板上に形成した場合においても、オン抵抗の増加を抑制しつつ、大電流化および高耐圧化を図ることが可能となる。 As a result, the thickness of the semiconductor layer provided with the offset drain can be increased while the thickness of the body region can be reduced, and the thickness of the offset drain can be increased while suppressing the complexity of the manufacturing process. A multi-resurf structure can be formed. For this reason, even when the field effect transistor is formed on the SOI substrate, it is possible to increase the current and increase the breakdown voltage while suppressing an increase in on-resistance.
また、本発明の一態様に係る半導体装置の製造方法によれば、絶縁体上に形成された第1導電型半導体層上にゲート電極を形成する工程と、前記ゲート電極をマスクとして前記第1導電型半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層およびオフセットソース層をそれぞれ形成する工程と、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記オフセットドレイン層上に積層されたエレベーテッド半導体層を形成する工程と、前記エレベーテッド半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたエレベーテッドオフセットドレイン層を形成する工程と、前記エレベーテッドオフセットドレイン層のゲート寄りの領域および前記オフセットソース層の第1導電型領域を覆う第1レジストパターンを形成する工程と、第1レジストパターン、前記ゲート電極および前記サイドウォールをマスクとしてイオン注入を行うことにより、第2導電型ソース領域および第2導電型ドレイン領域を形成する工程と、前記エレベーテッドオフセットドレイン層および前記オフセットソース層の第2導電型領域を覆う第2レジストパターンを形成する工程と、前記第2レジストパターン、前記ゲート電極および前記サイドウォールをマスクとしてイオン注入を行うことにより、前記オフセットソース層の第1導電型領域に第1導電型ソースボディ接続領域を形成する工程と、前記第2導電型ソース領域と前記第1導電型ソースボディ接続領域とに跨るように配置されたコンタクトを形成する工程とを備えることを特徴とする。 According to the method for manufacturing a semiconductor device of one embodiment of the present invention, a step of forming a gate electrode on the first conductivity type semiconductor layer formed on the insulator, and the first electrode using the gate electrode as a mask. A step of forming an offset drain layer and an offset source layer in which the first conductivity type region and the second conductivity type region are arranged in a stripe shape along the current traveling direction by performing ion implantation on the conductivity type semiconductor layer. A step of forming a sidewall on the side wall of the gate electrode, a step of forming an elevated semiconductor layer stacked on the offset drain layer, and ion implantation into the elevated semiconductor layer. An elevated offset drain layer is formed in which the conductive type region and the second conductive type region are arranged in a stripe shape along the current traveling direction. A step of forming a first resist pattern that covers a region near the gate of the elevated offset drain layer and a first conductivity type region of the offset source layer; a first resist pattern, the gate electrode, and the sidewall; Forming a second conductivity type source region and a second conductivity type drain region by performing ion implantation as a mask; and a second resist covering the elevated conductivity drain region and the second conductivity type region of the offset source layer Forming a pattern, and performing ion implantation using the second resist pattern, the gate electrode and the sidewall as a mask, thereby forming a first conductivity type source body connection region in the first conductivity type region of the offset source layer. And forming the second conductivity type source region Characterized in that it comprises a step of forming the placed contact so as to extend over the said first conductivity type source body connection region.
これにより、ボディ領域の薄膜化を可能としつつ、厚膜化されたオフセットドレインにマルチリサーフ構造を形成することが可能となるとともに、製造プロセスの煩雑化を抑制しつつ、ソースタイ構造を設けることができる。このため、電界効果型トランジスタをSOI基板上に形成した場合においても、オン抵抗の増加を抑制しつつ、大電流化および高耐圧化を図ることが可能となるとともに、ボディ領域に蓄積したホットキャリアを逃がすことを可能として、ドレイン耐圧の劣化を抑制することができる。 As a result, it is possible to form a multi-resurf structure in a thick offset drain while making the body region thinner, and to provide a source tie structure while suppressing the complexity of the manufacturing process. be able to. For this reason, even when a field effect transistor is formed on an SOI substrate, it is possible to increase the current and the breakdown voltage while suppressing an increase in on-resistance, and hot carriers accumulated in the body region. The drain breakdown voltage can be prevented from deteriorating.
また、本発明の一態様に係る半導体装置の製造方法によれば、前記エレベーテッド半導体層を形成する工程は、前記オフセットドレイン層の表面が露出するようにパターニングされた酸化膜を形成する工程と、前記オフセットドレイン層上に前記エレベーテッド半導体層をエピタキシャル成長させる工程とを備えることを特徴とする。
これにより、オフセットドレイン層上にエレベーテッド半導体層を選択的に形成することが可能となり、ソースの半導体層の薄膜化を可能としつつ、マルチリサーフ構造を持つオフセットドレインの半導体層を厚膜化することができる。
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the step of forming the elevated semiconductor layer includes the step of forming an oxide film patterned so that the surface of the offset drain layer is exposed. And a step of epitaxially growing the elevated semiconductor layer on the offset drain layer.
As a result, an elevated semiconductor layer can be selectively formed on the offset drain layer, and the thickness of the semiconductor layer of the offset drain having a multi-resurf structure can be increased while making the source semiconductor layer thinner. can do.
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体層はSi、前記エレベーテッド半導体層はSiGeまたはSiとSiGeとの積層構造であることを特徴とする。
これにより、半導体層上に積層されるエレベーテッド半導体層の格子整合をとることを可能としつつ、電子の移動度を向上させることができる。このため、エレベーテッド半導体層を半導体層上に安定して形成することを可能としつつ、オフセットドレインの抵抗を低減することができる。
Further, according to the method for manufacturing a semiconductor device of one embodiment of the present invention, the semiconductor layer is Si, and the elevated semiconductor layer is SiGe or a stacked structure of Si and SiGe.
Thereby, the mobility of electrons can be improved while enabling lattice matching of the elevated semiconductor layer stacked on the semiconductor layer. For this reason, the resistance of the offset drain can be reduced while the elevated semiconductor layer can be stably formed on the semiconductor layer.
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る半導体装置の概略構成を示す平面図、図2(a)は、図1のA1−A2線で切断した断面図、図2(b)は、図1のB1−B2線で切断した断面図、図2(c)は、図1のC1−C2線で切断した断面図である。
Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
1 is a plan view illustrating a schematic configuration of a semiconductor device according to an embodiment of the present invention, FIG. 2A is a cross-sectional view taken along line A1-A2 of FIG. 1, and FIG. 1 is a cross-sectional view taken along line B1-B2, and FIG. 2C is a cross-sectional view taken along line C1-C2 in FIG.
図1および図2において、BOX層1上にはp型半導体層2が形成されている。なお、p型半導体層2の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeなどを用いることができ、BOX層1としては、例えば、SiO2、SIONまたはSi3N4などの絶縁層または埋め込み絶縁膜を用いることができる。また、p型半導体層2がBOX層1上に形成された半導体基板としては、例えば、SOI基板を用いることができ、SOI基板としては、SIMOX(Separation by Implanted Oxgen)基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、BOX層1として、サファイア、ガラスまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、p型半導体層2としては、単結晶半導体層、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
In FIGS. 1 and 2, a p-
そして、p型半導体層2上には、ゲート絶縁膜3を介してゲート電極4が形成され、ゲート電極4の側壁には、サイドウォール10a、10bがそれぞれ形成されている。そして、ソース側のp型半導体層2には、n型オフセットソース層5aおよびp型ソースボディ接続層5bが交互に配置されている。なお、n型オフセットソース層5aおよびp型ソースボディ接続層5bは、ゲート電極4に対して自己整合的に配置することができ、n型オフセットソース層5aおよびp型ソースボディ接続層5bの底面はBOX層1に接触させることができる。そして、n型オフセットソース層5aには、ソース側のサイドウォール10aに自己整合的にn+型ソース層8aが形成され、p型ソースボディ接続層5bには、ソース側のサイドウォール10aに自己整合的にp+型ソースボディ接続層8bが形成されている。そして、n+型ソース層8aおよびp+型ソースボディ接続層8bには、n+型ソース層8aとp+型ソースボディ接続層8bとに跨るように配置されたコンタクトK1が形成されている。
A
また、ドレイン側のp型半導体層2には、電流の進行方向に沿ってストライプ状にそれぞれ配置されたn型オフセットドレイン層6aおよびp型オフセットドレイン層6bが交互に形成されている。なお、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bは、ゲート電極4に対して自己整合的に配置することができ、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bの底面はBOX層1に接触させることができる。
In the p-
そして、n型オフセットドレイン層6aおよびp型オフセットドレイン層6b上には、ゲート電極4からサイドウォール10bを隔てるようにして、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bがそれぞれ積層されている。そして、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bには、ゲート電極4から所定間隔だけ隔たるようにしてn+型ドレイン層9が形成されている。なお、n+型ドレイン層9は、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bだけでなく、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bに形成するようにしてもよい。そして、n+型ドレイン層9には、n+型ドレイン層9から電極を引き出すためのコンタクトK2が形成されている。
On the n-type offset
ここで、ゲート電圧が0ボルト以下のオフ状態では、図1および図2の斜線で示すように、n型オフセットドレイン層6aとp型オフセットドレイン層6bとのpn接合界面、n型エレベーテッドオフセットドレイン層7aとp型エレベーテッドオフセットドレイン層7bとのpn接合界面、p型オフセットドレイン層6bとn+型ドレイン層9との接合界面、p型エレベーテッドオフセットドレイン層7bとn+型ドレイン層9との接合界面、n型オフセットドレイン層6aとp型半導体層2との接合界面、n型オフセットドレイン層6aとBOX層1の界面で空乏層を広げることができる。このため、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bの濃度と深さ、並びにn型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bの濃度と膜厚をそれぞれ最適化することにより、オフセットドレインの表面電界を緩和することができる。
Here, in the off state where the gate voltage is 0 volt or less, as shown by the hatched lines in FIGS. 1 and 2, the pn junction interface between the n-type offset
また、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bをn型オフセットドレイン層6aおよびp型オフセットドレイン層6b上にそれぞれ積層し、マルチリサーフ構造を持つオフセットドレインをせり上げ構造とすることにより、ボディ領域の薄膜化を可能としつつ、オフセットドレインの半導体層を厚膜化することが可能となる。このため、電界効果型トランジスタを完全空乏モードで動作させる場合においても、オフセットドレインの不純物濃度の増大を抑制しつつ、オン抵抗を低減させることが可能となるとともに、オフセットドレインの表面電界を緩和することができる。この結果、電界効果型トランジスタの低消費電力化および高速化を実現することを可能としつつ、ソース/ドレイン領域のパンチスルー現象、しきい値電圧の変動および短チャネル効果の発生を抑制することが可能となるとともに、大電流化および高耐圧化を図ることが可能となる。
Further, the n-type elevated offset
また、マルチリサーフ構造を持つオフセットドレインをせり上げ構造とすることにより、オフセットドレインでホットキャリアが発生した場合においても、半導体層と絶縁膜との界面にホットキャリアがトラップされることを抑制することができ、オン抵抗の増加を抑制することができる。
また、p型ソースボディ接続層5bおよびp+型ソースボディ接続層8bをソース側に設けることにより、ソースタイ構造を形成することが可能となる。このため、ボディ領域に蓄積したホットキャリアを逃がすことが可能となり、電界効果型トランジスタを完全空乏モードで動作させることを可能としつつ、ドレイン耐圧の劣化を抑制することができる。
In addition, when the offset drain having a multi-resurf structure is raised, the hot carriers are prevented from being trapped at the interface between the semiconductor layer and the insulating film even when hot carriers are generated in the offset drain. And increase in on-resistance can be suppressed.
Further, by providing the p-type source
なお、n型オフセットドレイン層6aおよびn型エレベーテッドオフセットドレイン層7aの不純物濃度はn+型ドレイン層9からゲート電極4に向かって徐々に薄くなるようにしてもよく、p型オフセットドレイン層6bおよびp型エレベーテッドオフセットドレイン層7bの不純物濃度はゲート電極4からn+型ドレイン層9に向かって徐々に薄くなるようにしてもよい。
The impurity concentration of the n-type offset
これにより、オフセットドレインの抵抗の増大を抑制しつつ、ボディ端またはドレイン端における不純物濃度を低下させることが可能となる。このため、マルチリサーフ構造をオフセットドレインに設けた場合においても、ボディ端またはドレイン端における電界集中を緩和させることが可能となり、ドレイン耐圧を向上させることができる。
図3は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
Thereby, it is possible to reduce the impurity concentration at the body end or the drain end while suppressing an increase in the resistance of the offset drain. For this reason, even when the multi-resurf structure is provided in the offset drain, the electric field concentration at the body end or the drain end can be relaxed, and the drain breakdown voltage can be improved.
FIG. 3 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
図3(a1)〜図3(c1)において、BOX層1上にはp型半導体層2が形成されている。そして、p型半導体層2の熱酸化を行うことにより、p型半導体層2上にゲート絶縁膜3を形成する。そして、CVDなどの方法により、ゲート絶縁膜3が形成されたp型半導体層2上に多結晶シリコン層を積層し、フォトリソグラフィー技術およびドライエッチング技術を用いて多結晶シリコン層をパターニングすることにより、ゲート電極4をゲート絶縁膜3上に形成する。
In FIG. 3A1 to FIG. 3C1, a p-
そして、フォトリソグラフィー技術を用いることにより、p型ソースボディ接続層5bおよびp型オフセットドレイン層6bが形成される領域を第1レジストパターンで覆う。そして、その第1レジストパターンおよびゲート電極4をマスクとして、As、Pなどの不純物をp型半導体層2内にイオン注入することにより、n型オフセットソース層5aをソース側に形成するとともに、n型オフセットドレイン層6aをドレイン側に形成する。
Then, by using a photolithography technique, a region where the p-type source
次に、第1レジストパターンを除去した後、フォトリソグラフィー技術を用いることにより、n型オフセットソース層5aおよびn型オフセットドレイン層6aが形成された領域を第2レジストパターンで覆う。そして、その第2レジストパターンおよびゲート電極4をマスクとして、Bなどの不純物をp型半導体層2内にイオン注入することにより、p型ソースボディ接続層5bをソース側に形成するとともに、p型オフセットドレイン層6bをドレイン側に形成する。
Next, after removing the first resist pattern, the region where the n-type offset
次に、第2レジストパターンを除去した後、CVDなどの方法により、p型半導体層2上の全面に絶縁膜を形成する。そして、RIEなどの異方性エッチングを用いて絶縁膜をエッチバックすることにより、ゲート電極4の側壁にサイドウォール10a、10bをそれぞれ形成する。そして、熱酸化などの方法により、酸化膜11を全面に形成し、フォトリソグラフィー技術およびドライエッチング技術を用いて酸化膜11をパターニングすることにより、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bの表面を露出させる。
Next, after removing the second resist pattern, an insulating film is formed on the entire surface of the p-
次に、図3(a2)〜図3(c2)に示すように、エピタキシャル成長により、n型オフセットドレイン層6aおよびp型オフセットドレイン層6b上にエレベーテッド半導体層12を形成する。ここで、n型オフセットソース層5aおよびp型ソースボディ接続層5bに酸化膜11を形成するとともに、n型オフセットドレイン層6aおよびp型オフセットドレイン層6bの表面が露出された状態でエピタキシャル成長を行うことにより、n型オフセットドレイン層6aおよびp型オフセットドレイン層6b上にエレベーテッド半導体層12を選択的に形成することができる。
Next, as shown in FIGS. 3A2 to 3C2, the
なお、エレベーテッド半導体層12の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbSなどのIV族元素、GaAs、GaN、InP、GaPなどのIII−V族元素、ZnSeなどのII−VI族元素、あるいはIV−VI族元素から選択することができる。特に、p型半導体層2がSiの場合、エレベーテッド半導体層12として、SiGeまたはSiとSiGeとの積層構造を用いることにより、p型半導体層2上にエレベーテッド半導体層12を安定して形成することを可能としつつ、電子の移動度を向上させることを可能として、オフセットドレインの抵抗を低減することができる。
In addition, as a material of the
次に、図3(a3)〜図3(c3)に示すように、フォトリソグラフィー技術を用いることにより、P型エレベーテッドオフセットドレイン層7bが形成される領域を第3レジストパターンで覆う。そして、その第3レジストパターンおよびゲート電極4をマスクとして、As、Pなどの不純物をエレベーテッド半導体層12内にイオン注入することにより、n型エレベーテッドオフセットドレイン層7aをドレイン側に形成する。
Next, as shown in FIGS. 3A3 to 3C3, the region where the P-type elevated offset
次に、第3レジストパターンを除去した後、フォトリソグラフィー技術を用いることにより、n型エレベーテッドオフセットドレイン層7aが形成された領域を第4レジストパターンで覆う。そして、その第4レジストパターン、ゲート電極4およびサイドウォール10bをマスクとして、Bなどの不純物をエレベーテッド半導体層12内にイオン注入することにより、p型エレベーテッドオフセットドレイン層7bをドレイン側に形成する。
Next, after removing the third resist pattern, the region where the n-type elevated offset
次に、図3(a4)〜図3(c4)に示すように、n型オフセットソース層5aおよびp型ソースボディ接続層5b上の酸化膜11および第4レジストパターンを除去する。そして、フォトリソグラフィー技術を用いることにより、p型ソースボディ接続層5b、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bを覆う第5レジストパターンを形成する。そして、その第5レジストパターン、ゲート電極4およびサイドウォール10a、10bをマスクとして、As、Pなどの不純物をn型オフセットソース層5a内にイオン注入することにより、n+型ソース層8aをソース側に形成する。
Next, as shown in FIGS. 3A4 to 3C4, the oxide film 11 and the fourth resist pattern on the n-type offset
次に、第5レジストパターンを除去した後、フォトリソグラフィー技術を用いることにより、n型オフセットソース層5a、n型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bを覆う第6レジストパターンを形成する。そして、その第6レジストパターン、ゲート電極4およびサイドウォール10a、10bをマスクとして、Bなどの不純物をp型ソースボディ接続層5b内にイオン注入することにより、p+型ソースボディ接続層8bをソース側に形成する。
Next, after removing the fifth resist pattern, a sixth resist pattern covering the n-type offset
次に、第6レジストパターンを除去した後、フォトリソグラフィー技術を用いることにより、ゲート電極4から所定間隔だけ隔ててn型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7bを露出させる第7レジストパターンを形成する。そして、その第7レジストパターンをマスクとして、As、Pなどの不純物をn型エレベーテッドオフセットドレイン層7aおよびp型エレベーテッドオフセットドレイン層7b内にイオン注入することにより、ゲート電極4から所定間隔だけ隔てて配置されたn+型ドレイン層9を形成する。
Next, after removing the sixth resist pattern, the n-type elevated offset
これにより、ボディ領域の薄膜化を可能としつつ、厚膜化されたオフセットドレインにマルチリサーフ構造を形成することが可能となるとともに、製造プロセスの煩雑化を抑制しつつ、ソースタイ構造をソース側に設けることができる。このため、電界効果型トランジスタをSOI基板上に形成した場合においても、オン抵抗の増加を抑制しつつ、大電流化および高耐圧化を図ることが可能となるとともに、ボディ領域に蓄積したホットキャリアを逃がすことを可能として、ドレイン耐圧の劣化を抑制することができる。 This makes it possible to form a multi-resurf structure on the thickened offset drain while making the body region thinner, while reducing the complexity of the manufacturing process and reducing the source tie structure to the source. Can be provided on the side. For this reason, even when a field effect transistor is formed on an SOI substrate, it is possible to increase the current and the breakdown voltage while suppressing an increase in on-resistance, and hot carriers accumulated in the body region. The drain breakdown voltage can be prevented from deteriorating.
なお、上述した実施形態では、nチャンネルMOSトランジスタを例にとって説明したが、pチャンネルMOSトランジスタに適用するようにしてもよい。また、上述した実施形態では、SOI基板上に形成された電界効果型トランジスタを例にとって説明したが、SOI基板上に形成された電界効果型トランジスタ以外にも、例えば、TFT(Thin Film Transistor)などに適用してもよい。また、上述した実施形態では、ソースタイ構造をソース側に設ける方法について説明したが、ソースタイ構造は省略してもよい。 In the above-described embodiment, an n-channel MOS transistor has been described as an example. However, the present invention may be applied to a p-channel MOS transistor. In the above-described embodiment, the field effect transistor formed on the SOI substrate has been described as an example. However, in addition to the field effect transistor formed on the SOI substrate, for example, a TFT (Thin Film Transistor) or the like. You may apply to. In the above-described embodiment, the method of providing the source tie structure on the source side has been described. However, the source tie structure may be omitted.
1 BOX層、2 p型半導体層、3 ゲート絶縁膜、4 ゲート電極、5a n型オフセットソース層、5b p型ソースボディ接続層、6a n型オフセットドレイン層、6b p型オフセットドレイン層、7a n型エレベーテッドオフセットドレイン層、7b p型エレベーテッドオフセットドレイン層、8a n+型ソース層、8b p+型ソースボディ接続層、9 n+型ドレイン層、10a、10b サイドウォール、K1、K2 コンタクト、11 酸化膜、12 エレベーテッド半導体層 1 BOX layer, 2 p-type semiconductor layer, 3 gate insulating film, 4 gate electrode, 5a n-type offset source layer, 5b p-type source body connection layer, 6a n-type offset drain layer, 6b p-type offset drain layer, 7a n Type elevated offset drain layer, 7b p type elevated offset drain layer, 8a n + type source layer, 8b p + type source body connection layer, 9 n + type drain body layer, 10a, 10b sidewall, K1, K2 contact, 11 Oxide film, 12 Elevated semiconductor layer
Claims (10)
前記電界効果型トランジスタにはマルチリサーフ構造を持つオフセットドレインが設けられ、前記オフセットドレインが設けられた半導体層の膜厚がソース側の半導体層の膜厚に比べて厚いことを特徴とする半導体装置。 In a semiconductor device in which a field effect transistor is formed in a semiconductor layer on an insulator,
The field effect transistor is provided with an offset drain having a multi-resurf structure, and a semiconductor layer provided with the offset drain is thicker than a semiconductor layer on a source side. apparatus.
前記半導体層上に形成されたゲート電極と、
前記半導体層に設けられ、前記ゲート電極下に配置された第1導電型ボディ領域と、
前記半導体層に設けられ、前記ゲート電極の一方の側に配置された第2導電型ソース領域と、
前記ゲート電極の他方の側に配置され、前記半導体層上に積層されたエレベーテッド半導体層と、
前記エレベーテッド半導体層およびその下の半導体層に形成され、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層と、
前記ゲート電極から所定間隔だけ隔てて前記オフセットドレイン層に配置された第2導電型ドレイン領域とを備えることを特徴とする半導体装置。 A semiconductor layer stacked on an insulator;
A gate electrode formed on the semiconductor layer;
A first conductivity type body region provided in the semiconductor layer and disposed under the gate electrode;
A second conductivity type source region provided on the semiconductor layer and disposed on one side of the gate electrode;
An elevated semiconductor layer disposed on the other side of the gate electrode and stacked on the semiconductor layer;
An offset drain layer formed in the elevated semiconductor layer and the semiconductor layer therebelow, wherein the first conductivity type region and the second conductivity type region are arranged in a stripe shape along the current traveling direction;
A semiconductor device comprising: a second conductivity type drain region disposed in the offset drain layer at a predetermined interval from the gate electrode.
前記第2導電型ソース領域と前記第1導電型ソースボディ接続領域とに跨るように配置されたコンタクトとを備えることを特徴とする請求項5記載の半導体装置。 A first conductivity type source body connection region provided in the second conductivity type source region and disposed so as to be in contact with the first conductivity type body region;
6. The semiconductor device according to claim 5, further comprising a contact disposed so as to straddle the second conductivity type source region and the first conductivity type source body connection region.
前記ゲート電極をマスクとしてドレイン側の前記第1導電型半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層を形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記オフセットドレイン層上に積層されたエレベーテッド半導体層を形成する工程と、
前記エレベーテッド半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたエレベーテッドオフセットドレイン層を形成する工程と、
前記ゲート電極および前記サイドウォールをマスクとしてソース側の前記第1導電型半導体層にイオン注入を行うことにより、第2導電型ソース領域を形成する工程と、
前記ゲート電極から所定間隔だけ隔てて前記エレベーテッドオフセットドレイン層に配置された第2導電型ドレイン領域を形成する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a gate electrode on the first conductivity type semiconductor layer formed on the insulator;
By performing ion implantation into the first conductive type semiconductor layer on the drain side using the gate electrode as a mask, the first conductive type region and the second conductive type region are arranged in stripes along the direction of current flow. Forming an offset drain layer;
Forming a sidewall on the sidewall of the gate electrode;
Forming an elevated semiconductor layer laminated on the offset drain layer;
Forming an elevated offset drain layer in which the first conductivity type region and the second conductivity type region are arranged in a stripe shape along the current traveling direction by performing ion implantation on the elevated semiconductor layer;
Forming a second conductivity type source region by implanting ions into the first conductivity type semiconductor layer on the source side using the gate electrode and the sidewall as a mask;
Forming a second conductivity type drain region disposed in the elevated offset drain layer at a predetermined distance from the gate electrode.
前記ゲート電極をマスクとして前記第1導電型半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたオフセットドレイン層およびオフセットソース層をそれぞれ形成する工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記オフセットドレイン層上に積層されたエレベーテッド半導体層を形成する工程と、
前記エレベーテッド半導体層にイオン注入を行うことにより、第1導電型領域と第2導電型領域とが電流の進行方向に沿ってストライプ状に配置されたエレベーテッドオフセットドレイン層を形成する工程と、
前記エレベーテッドオフセットドレイン層のゲート寄りの領域および前記オフセットソース層の第1導電型領域を覆う第1レジストパターンを形成する工程と、
第1レジストパターン、前記ゲート電極および前記サイドウォールをマスクとしてイオン注入を行うことにより、第2導電型ソース領域および第2導電型ドレイン領域を形成する工程と、
前記エレベーテッドオフセットドレイン層および前記オフセットソース層の第2導電型領域を覆う第2レジストパターンを形成する工程と、
前記第2レジストパターン、前記ゲート電極および前記サイドウォールをマスクとしてイオン注入を行うことにより、前記オフセットソース層の第1導電型領域に第1導電型ソースボディ接続領域を形成する工程と、
前記第2導電型ソース領域と前記第1導電型ソースボディ接続領域とに跨るように配置されたコンタクトを形成する工程とを備えることを特徴とする半導体装置の製造方法。 Forming a gate electrode on the first conductivity type semiconductor layer formed on the insulator;
An offset drain layer in which the first conductivity type region and the second conductivity type region are arranged in stripes along the direction of current flow by performing ion implantation into the first conductivity type semiconductor layer using the gate electrode as a mask. And forming an offset source layer,
Forming a sidewall on the sidewall of the gate electrode;
Forming an elevated semiconductor layer laminated on the offset drain layer;
Forming an elevated offset drain layer in which the first conductivity type region and the second conductivity type region are arranged in a stripe shape along the current traveling direction by performing ion implantation on the elevated semiconductor layer;
Forming a first resist pattern covering a region near the gate of the elevated offset drain layer and a first conductivity type region of the offset source layer;
Forming a second conductivity type source region and a second conductivity type drain region by performing ion implantation using the first resist pattern, the gate electrode and the sidewall as a mask;
Forming a second resist pattern covering a second conductivity type region of the elevated offset drain layer and the offset source layer;
Forming a first conductivity type source body connection region in the first conductivity type region of the offset source layer by performing ion implantation using the second resist pattern, the gate electrode and the sidewall as a mask;
Forming a contact disposed so as to straddle the second conductivity type source region and the first conductivity type source body connection region.
前記オフセットドレイン層の表面が露出するようにパターニングされた酸化膜を形成する工程と、
前記オフセットドレイン層上に前記エレベーテッド半導体層をエピタキシャル成長させる工程とを備えることを特徴とする請求項7または8記載の半導体装置の製造方法。 The step of forming the elevated semiconductor layer includes:
Forming an oxide film patterned to expose the surface of the offset drain layer;
The method of manufacturing a semiconductor device according to claim 7, further comprising a step of epitaxially growing the elevated semiconductor layer on the offset drain layer.
10. The method of manufacturing a semiconductor device according to claim 7, wherein the semiconductor layer is Si, and the elevated semiconductor layer is SiGe or a stacked structure of Si and SiGe. 11.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004084646A JP4821090B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004084646A JP4821090B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005276912A true JP2005276912A (en) | 2005-10-06 |
JP4821090B2 JP4821090B2 (en) | 2011-11-24 |
Family
ID=35176278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004084646A Expired - Fee Related JP4821090B2 (en) | 2004-03-23 | 2004-03-23 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821090B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022131A (en) * | 2011-09-21 | 2013-04-03 | 拉碧斯半导体株式会社 | Semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02214165A (en) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | Semiconductor device |
JP2000114520A (en) * | 1998-10-07 | 2000-04-21 | Toshiba Corp | Semiconductor device for electric power |
JP2002076337A (en) * | 2000-09-01 | 2002-03-15 | Hitachi Ltd | Semiconductor device and its manufacturing method |
WO2002078091A2 (en) * | 2001-03-23 | 2002-10-03 | Koninklijke Philips Electronics N.V. | Field effect transistor structure and method of manufacture |
JP2002319681A (en) * | 2001-04-24 | 2002-10-31 | Matsushita Electric Works Ltd | Semiconductor device |
-
2004
- 2004-03-23 JP JP2004084646A patent/JP4821090B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02214165A (en) * | 1989-02-14 | 1990-08-27 | Toshiba Corp | Semiconductor device |
JP2000114520A (en) * | 1998-10-07 | 2000-04-21 | Toshiba Corp | Semiconductor device for electric power |
JP2002076337A (en) * | 2000-09-01 | 2002-03-15 | Hitachi Ltd | Semiconductor device and its manufacturing method |
WO2002078091A2 (en) * | 2001-03-23 | 2002-10-03 | Koninklijke Philips Electronics N.V. | Field effect transistor structure and method of manufacture |
JP2002319681A (en) * | 2001-04-24 | 2002-10-31 | Matsushita Electric Works Ltd | Semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022131A (en) * | 2011-09-21 | 2013-04-03 | 拉碧斯半导体株式会社 | Semiconductor device |
US8981474B2 (en) | 2011-09-21 | 2015-03-17 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4821090B2 (en) | 2011-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101835655B1 (en) | FinFET and method of fabricating the same | |
US10163677B2 (en) | Electrically insulated fin structure(s) with alternative channel materials and fabrication methods | |
US7435657B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
US20130020640A1 (en) | Semiconductor device structure insulated from a bulk silicon substrate and method of forming the same | |
US10014406B2 (en) | Semiconductor device and method of forming the same | |
US9634103B2 (en) | CMOS in situ doped flow with independently tunable spacer thickness | |
JP2012033599A (en) | Method of manufacturing semiconductor device and semiconductor device | |
US7553713B2 (en) | Method of manufacturing semiconductor substrates and semiconductor devices | |
US6930357B2 (en) | Active SOI structure with a body contact through an insulator | |
JP4268647B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4851718B2 (en) | Semiconductor device | |
US7687348B2 (en) | Semiconductor device and method of producing the same | |
KR101682420B1 (en) | Self-aligned heterojunction tunnel field-effect transistor using selective germanium condensation and sidewall processes | |
JP2008021874A (en) | Semiconductor device | |
JP4821090B2 (en) | Manufacturing method of semiconductor device | |
JP2007281006A (en) | Semiconductor device and its manufacturing method | |
KR20070095062A (en) | Fin fet and method for fabricating the same | |
US20100171118A1 (en) | Junction Field-Effect Transistor Having Insulator-Isolated Source/Drain Regions and Fabrication Method Therefor | |
JP4626500B2 (en) | Manufacturing method of semiconductor device | |
JP2007123827A (en) | Semiconductor device and its manufacturing method | |
JP4434832B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006202950A (en) | Mos-type field effect transistor and manufacturing method thereof | |
US7372106B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
CN109767985B (en) | Silicon-on-insulator radio frequency switch device and manufacturing method thereof | |
JP2005276911A (en) | Semiconductor device and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |