JP2005267941A - 表示装置用インバータ回路システム - Google Patents

Abstract

【課題】温度等により冷陰極管電流が変化せず、同時にインバータの発振周波数のばらつきや冷陰極管の漏れ電流による輝度むらも発生させず、さらにスイッチング素子に過負荷を与えない表示装置用インバータ回路システムを実現する。
【解決手段】表示装置用インバータ回路システムにてバースト調光実施時にインバータトランスの１次側電流をスイッチ制御素子６とスイッチ制御素子７を用いて完全に遮断するとともに帰還電圧を帰還電圧切替回路１８にてバースト調光用固定電圧１６に切り替えて１次側電流を最小にするよう動作させる。
【選択図】 図１

Description

この発明は、導光板を使用することなく液晶パネルの直下に複数の冷陰極管を配置して等輝度に点灯させて光源とする大型液晶パネル用インバータ回路システム等の表示装置用インバータ回路システムに関するものである。

一般に、液晶パネル（ＬＣＤ）には光源（バックライト）として冷陰極管が用いられ、高輝度化が必要な場合、複数の冷陰極管が用いられる。特に大型サイズ（２２インチ以上）の液晶モジュールは液晶パネルの直下に冷陰極管を複数配置して等輝度かつ高輝度な表示を実現させている。また、広範囲な調光が必要とされる場合は、バースト調光（ＰＷＭ）が使用される。

複数の冷陰極管を使用しバースト調光を行っている一つの例として、他励式インバータ回路がある（例えば、特許文献１参照）。この他励式インバータ回路ではチラツキ、ＬＣＤのビートを防止しながら複数の冷陰極管を点灯させる方法として、複数のインバータ回路を同期させる方法を採用している。しかし、この方法は複数の冷陰極管を等輝度に点灯させるためにそれぞれの冷陰極管電流を調整する必要がある。また、冷陰極管に流れる電流が温度等により変化しても補正されないため、輝度変化が発生する。

電流ばらつきによる輝度ばらつきを解消するために従来から適用されている表示装置用インバータ回路システムの例としては、冷陰極管に流れる電流を直流電圧に変換し、この直流電圧を管電流帰還電圧として基準電圧と比較し、その電圧差に応じて４つのスイッチング素子を個別に制御して、インバータトランスに流す電流を調整し、冷陰極管に流れる電流（管電流）を一定に保つシステムがある。

また、このような従来の表示装置用インバータ回路システムではバースト調光を実施する際、管電流オフ（ＯＦＦ）期間では管電流帰還電圧を基準電圧以上の電圧に固定し、管電流が最小（ダイナミックレンジ最小）に固定される。この場合、管電流は完全に遮断されずに管電流最小になるように動作する。人間の目にはこの管電流最小状態の暗さと管電流オン（ＯＮ）期間の通常管電流状態の明るさが積分されて、一様に暗くなって感じる。

この管電流最小期間では冷陰極管とシャーシ間に存在する寄生容量により漏れ電流が発生する。この漏れ電流によって冷陰極管内に均一の電流が流れず、輝度むらが発生する。さらにこの輝度むらは上記寄生容量によって発生するため、インバータの発振周波数の影響を受ける。すなわちインバータの発振周波数が部品等によりばらついた場合、輝度むらレベルもばらつくことになる。またバースト調光によって低輝度状態に設定されたとき、管電流最小状態の占める比率が大きくなるため、この輝度むらが視認されやすくなる。

特開２００１−０５２８９１号公報（図１，図４）

従来の表示装置用インバータ回路システムは上記のように構成されているので、温度等により冷陰極管に流れる電流が変化して輝度ばらつきが発生する上記従来の他励式インバータ回路（例えば、特許文献１参照）に使用すると、各冷陰極管に流れる電流は安定するが、インバータの発振周波数によって輝度むらが発生する。回路のスイッチング素子に負荷を与えることなく、このような輝度ばらつき、輝度むらを抑制することが必要である。

この発明は、上記のような問題を解決するためになされたもので、温度等により冷陰極管電流が変化せず、同時にインバータの発振周波数のばらつきや冷陰極管の漏れ電流による輝度むらも発生させず、同時にスイッチング素子に過負荷を与えない表示装置用インバータ回路システムを得ることを目的とする。

本発明の表示装置用インバータ回路システムは、
冷陰極管を駆動するための電位を帰還させる管電流帰還回路とインバータトランスを駆動するスイッチング素子とを有するフルブリッジ構成の表示装置用インバータ回路システムにおいて、
上記管電流帰還回路の電位を一定電位に切り替えることにより、バースト調光を実施する手段と、
バースト調光実施時の管電流オフ期間に、上記スイッチング素子の駆動パルス供給を停止することにより、上記インバータトランスの１次側電流を遮断する手段と
を有するものである。

本発明によれば、バースト調光のオフ期間でインバータトランスを駆動するスイッチング素子の駆動パルスを切断してインバータトランスの１次側電流を遮断することにより、バースト調光オフ時の漏れ電流を抑制できるので、フルブリッジ構成での管電流帰還時の冷陰極管電流の安定化と、バースト調光オフ時の漏れ電流が原因で発生する低輝度での輝度むらの抑制との両立を実現できるという効果がある。さらに、インバータの発振周波数のばらつきがあった場合でも、上記漏れ電流が抑制されているので、輝度むらの発生が抑制されるという効果がある。

実施の形態１．
図１は本発明の実施の形態１の表示装置用インバータ回路システムの構成図である。この表示装置用インバータ回路システムは、液晶ディスプレイなどのバックライトとしての冷陰極管を駆動するための電位を帰還させる管電流帰還回路とインバータトランスを駆動するスイッチング素子とを有するフルブリッジ構成のインバータ回路システムであって、バースト調光用パルス発生回路１と、基準電圧２の発生回路と、エラーアンプ３と、発振器４と、フルブリッジ制御部５と、スイッチ制御素子６，７と、スイッチング素子であるＰ型ＦＥＴ８，１０およびＮ型ＦＥＴ９，１１と、インバータトランス１２と、冷陰極管１３と、Ｉ／Ｖ変換器１４と、整流回路１５と、バースト調光用固定電圧１６と、帰還電圧切替回路１８とによって構成されている。ここで、Ｉ／Ｖ変換器１４、整流回路１５、帰還電圧切替回路１８、およびエラーアンプ３は、上記管電流帰還回路を構成している。

Ｉ／Ｖ変換器１４は、冷陰極管１３に流れる電流を検出し、電圧に変換する。整流回路１５は、Ｉ／Ｖ変換器１４で変換された電圧を直流電圧にする。Ｐ型ＦＥＴ８（以降ＦＥＴ８と表記する），Ｎ型ＦＥＴ９（以降ＦＥＴ９と表記する），Ｐ型ＦＥＴ１０（以降ＦＥＴ１０と表記する），Ｎ型ＦＥＴ１１（以降ＦＥＴ１１と表記する）は、インバータトランス１２を駆動するためのプッシュプル構成の回路になっている。フルブリッジ制御部５は、このインバータのフルブリッジ動作を制御する。発振器４は、このインバータの発振周波数を決定する。エラーアンプ３は、電流帰還電圧を基準電圧と比較し差異を増幅する。バースト調光用パルス発生回路１は、バースト調光を行うためのバースト調光用パルスを発生する。バースト調光用パルス発生回路１の出力は、スイッチ制御素子６，７と帰還電圧切替回路１８に入力される。スイッチ制御素子６，７は、フルブリッジ制御部５とプッシュプル構成のＦＥＴ８，９，１０，１１間に配置される。バースト調光用固定電圧１６は、バースト調光時の帰還電圧固定用の電圧であり、帰還電圧切替回路１８に入力される。

上記のような構成にあって、フルブリッジ制御部５は、発振器４で作られた周波数を基準にインバータトランス１２の両端にプッシュプル構成で接続されたＦＥＴ８，９，１０，１１を駆動する、それぞれ単独に位相調整されたパルスを作成する。

駆動パルスのタイミングについて説明する。図２はＦＥＴ８，９，１０，１１を駆動するゲートパルス等を示す。この図２（ａ）〜（ｄ）に示すように、それぞれ位相とパルス幅を調整したパルスを作成し、これらのパルスでＦＥＴ８，９，１０，１１のそれぞれを駆動して、ＦＥＴ８，９，１０，１１のそれぞれを各タイミングでＯＮさせ、インバータトランス１２を駆動する。トランス１２の両端電圧は、図２（ｅ）の両端電圧となり、トランス１２に流れる電流は図２（ｆ）のトランス電流波形となる。

このフルブリッジ制御部５では駆動パルスの位相を帰還電圧の上昇と連動させ、図２（ａ），（ｂ）に示すＦＥＴ８，９ゲートパルスを点線のように変化させる。同時にトランス１２の両端電圧も図２（ｅ）の点線のように変化する。トランス１２に流れる電流はトランス両端電圧のパルス幅とインバータトランス１２の一次側のインダクタンスで決定されるため、電流を抑える電力制御が行われ、図２（ｆ）の点線のように、冷陰極管１３に流れる管電流が抑えられる。帰還電圧が下降した場合は上記の逆の動作を行う。

一方、冷陰極管１３に流れる管電流はＩ／Ｖ変換器１４で電圧に変換される。その変換された電圧は正弦波であるため、整流回路１５を用いて直流電圧に変換し、帰還電圧切替回路１８を通してエラーアンプ３に入力される。バースト調光してないときは整流回路１５の出力が帰還電圧切替回路１８にて選択されてエラーアンプ３に入力される。管電流を直流化した電圧と基準電圧２の出力との電位差をエラーアンプ３にて増幅し、フルブリッジ制御部５にエラー制御電圧（エラー制御信号）として入力する。このループにより管電流は一定に制御される。

バースト調光用パルス発生器１は、このインバータの発振周波数より低周波数（数百Ｈｚ）のバースト調光用パルスを発生させ、調光の度合いによりパルス幅を変化させる。このバースト調光用パルスの“Ｈ”期間時に、帰還電圧切替回路１８は、エラーアンプ３に出力する信号として、バースト調光用固定電圧１６からの出力を選択する。バースト調光用固定電圧１６は、エラーアンプ３で比較したときに冷陰極管１３の管電流が最小になるように基準電圧２よりも高い電圧に設定しておく。従って、このとき、ＦＥＴ８，９，１０，１１のソース・ドレイン電流は最小になるよう、フルブリッジ制御部５はＦＥＴ８，９，１０，１１のためのゲートパルスを出力する。

同時に、このバースト調光用パルスの“Ｈ”期間では、ＦＥＴ８，９，１０，１１を駆動するゲートパルスの、フルブリッジ制御回路５からＦＥＴ８，９，１０，１１のゲート電極への供給を、スイッチ制御素子６とスイッチ制御素子７によって停止し、ＦＥＴ８とＦＥＴ１０のゲート電極を開放にするかもしくは電源電位とし、ＦＥＴ９とＦＥＴ１１のゲート電極を開放にするかもしくは接地電位にする。

このように、バースト調光用パルスの“Ｈ”期間時にＦＥＴ８，９，１０，１１を駆動するゲートパルスの供給をスイッチ制御素子６とスイッチ制御素子７によって停止し、ＦＥＴ８とＦＥＴ１０を開放もしくは電源電位動作させ、ＦＥＴ９とＦＥＴ１１を開放もしくは接地電位動作させることにより、バースト調光時においての管電流オフ期間中は、ＦＥＴ８，９，１０，１１の駆動を完全に停止できるため、冷陰極管１３に流れる漏れ電流が完全に無くなる。その結果、バースト調光を実施しても流れる電流が冷陰極管１３全体で均一になり、輝度むらが発生しないので、インバータの発振周波数のばらつきに冷陰極管電流が影響しないことと、温度変化による冷陰極管電流が変動しないことを両立した表示装置用インバータ回路システムが実現できる。

さらに、バースト調光用パルスの“Ｈ”期間時にはＦＥＴ８，９，１０，１１を駆動するためにフルブリッジ制御部５から出力されるゲートパルスはＦＥＴ８，９，１０，１１のソース・ドイレン電流が最小になるように動作しており、ＦＥＴ８，９，１０，１１に過負荷を与えないように動作する。

以上のように実施の形態１によれば、フルブリッジ構成で管電流帰還による冷陰極管電流安定化と、バースト調光のオフ期間でインバータトランスを駆動するスイッチング素子の駆動パルスを完全に停止させることによって、バースト調光オフ時のバックライト、シャーシ間の漏れ電流が原因で発生する低輝度での輝度むら抑制の両立を実現することが可能である。さらに、インバータの発振周波数のばらつきがあった場合でも上記漏れ電流が抑制されており、輝度むらの発生が抑制される。

実施の形態２．
図３は本発明の実施の形態２の表示装置用インバータ回路システムの構成図であり、図１と同様のものには同じ符号を付してある。この実施の形態２では、上記実施の形態１の構成に、バースト調光用パルス発生器１の出力とスイッチ制御素子６，７の制御入力の間にタイミング制御回路１７が加えられ、バースト調光用パルス発生器１の出力と帰還電圧切替回路１８との間にタイミング制御回路１９が加わっている。

タイミング制御回路１９は、バースト調光用パルス発生器１から出力されるバースト調光用パルスの“Ｈ”出力時に、その出力タイミングを遅延することなく帰還電圧切替回路１８に出力するように動作し、帰還電圧切替回路１８は、エラーアンプ３に出力する信号として、バースト調光用固定電圧１６からの出力を選択する。このエラーアンプ３からの出力は、ＦＥＴ８，９，１０，１１を駆動するためのフルブリッジ制御部５からの出力パルスがＦＥＴ８，９，１０，１１のソース・ドイレン電流最小となるように動作させる。

このとき、タイミング制御回路１７は、バースト調光用パルスの“Ｈ”がバースト調光用パルス発生器１から入力されると、フルブリッジ制御部５からの出力パルスがＦＥＴ８，９，１０，１１のソース・ドイレン電流最小となるように動作させるようになるタイミングまで、バースト調光用パルス発生器１から入力されたバースト調光用パルスを遅延させてからスイッチ制御素子６とスイッチ制御素子７に出力し、これによってスイッチ制御素子６とスイッチ制御素子７を制御して、ＦＥＴ８とＦＥＴ１０を開放もしくは電源電位動作またはＦＥＴ９とＦＥＴ１１を開放もしくは接地電位動作させる。

次に、バースト調光用パルス発生器１から出力されるバースト調光用パルスが“Ｈ”から”Ｌ“に変化したときは、タイミング制御回路１７は、バースト調光用パルス発生器１からの入力を遅延させることなく、スイッチ制御素子６とスイッチ制御素子７に出力し、これによってスイッチ制御素子６とスイッチ制御素子７を制御して、ＦＥＴ８，９，１０，１１を通常動作できるように回路設定する。

このとき、タイミング制御回路１９は、スイッチ制御素子６とスイッチ制御素子７によってＦＥＴ８，９,１０，１１が通常動作回路設定されるまで、バースト調光用パルス発生器１からの入力の帰還電圧切替回路１８への出力を遅延させ、ＦＥＴ８，９、１０、１１が通常動作回路設定されたタイミングよりも後に整流回路１５の出力を選択するように帰還電圧切替回路１８に制御出力する。

これによって、ＦＥＴ８，９，１０，１１は常に確実にソース・ドレイン電流が最小状態で回路設定を切り替えることができ、過渡状態の電圧・電流リンギングも最小限に抑えられるため、インバータの発振周波数のばらつきに冷陰極管電流が影響せずに輝度むらを削減できることと、温度変化による冷陰極管電流が変動しないことを両立し、かつ高信頼性の表示装置用インバータ回路システムが実現できる。

以上のように実施の形態２によれば、フルブリッジ構成でインバータトランスを駆動するスイッチング素子の駆動パルスをバースト調光時に停止・再開させるタイミングと、バースト調光時に電流帰還電圧を固定電圧に切り替えることによってスイッチング素子の負荷電流を最小に抑制するタイミングを変えることによってスイッチング素子の負荷電流が最小の状態でスイッチング素子の駆動停止・再開させることができるため、冷陰極管電流安定化と、上記の低輝度時での輝度むら抑制とスイッチング素子の高信頼性確保を両立することが実現できる。

実施の形態３．
図４は本発明の実施の形態２の表示装置用インバータ回路システムの構成図であり、図１または図３と同様のものには同じ符号を付してある。この実施の形態３では、上記実施の形態１の構成からスイッチ制御素子６，７を取り去り、フルブリッジ制御部５から直接ＦＥＴ８，９，１０，１１を制御できるように接続され、バースト調光用パルス発生器１の出力と帰還電圧切替回路１８との間にタイミング制御回路１９が加わっている。さらに、ＦＥＴ８，１０に供給される電源ラインに電源切替スイッチ２０が挿入されており、その電源切替スイッチ２０の制御入力には、タイミング制御回路２１の出力が接続されている。タイミング制御回路１９，２１の入力には、バースト調光用パルス発生器１の出力が接続されている。

タイミング制御回路１９は、バースト調光用パルス発生器１から出力されるバースト調光用パルスの“Ｈ”出力時に、その出力タイミングを遅延することなく帰還電圧切替回路１８に出力するように動作し、帰還電圧切替回路１８は、エラーアンプ３に出力する信号として、バースト調光用固定電圧１６からの出力を選択する。このエラーアンプ３からの出力は、ＦＥＴ８，９，１０，１１を駆動するためのフルブリッジ制御部５からの出力パルスがＦＥＴ８，９，１０，１１のソース・ドイレン電流最小となるように動作させる。

このとき、タイミング制御回路２１は、バースト調光用パルスの“Ｈ”がバースト調光用パルス発生器１から入力されると、フルブリッジ制御部５からの出力パルスがＦＥＴ８，９，１０，１１のソース・ドイレン電流最小となるように動作させるようになるタイミングまで、バースト調光用パルス発生器１から入力されたバースト調光用パルスを遅延させてから電源切替スイッチ２０に出力し、これによって電源切替スイッチ２０を制御して、ＦＥＴ８，１０への電源供給を停止させる。

次に、バースト調光用パルス発生器１から出力されるバースト調光用パルスが“Ｈ”から”Ｌ“に変化したときは、タイミング制御回路２１は、バースト調光用パルス発生器１からの入力を遅延させることなく、電源切替スイッチ２０に出力し、これによって電源切替スイッチ２０を制御して、ＦＥＴ８，１０への電源供給を再開させる。

このとき、フルブリッジ制御部５からの出力パルスは、ＦＥＴ８，９，１０，１１のソース・ドイレン電流が最小になるように動作させている。タイミング制御回路１９は、電源切替スイッチ２０によってＦＥＴ８，１０に電源供給が再開されるまで、バースト調光用パルス発生器１からの入力の帰還電圧切替回路１８への出力を遅延させ、ＦＥＴ８，１０に電源供給が再開されたタイミングよりも後に整流回路１５の出力を選択するように帰還電圧切替回路１８に制御出力する。

これによって、ＦＥＴ８，９，１０，１１は常に確実にソース・ドレイン電流が最小状態で電源供給の停止・再開が実行されることにより、過渡状態の電圧、電流リンギングも最小限に抑えられる。バースト調光時の管電流オフ期間にはＦＥＴ８，１０への電源供給が停止されるため、冷陰極管への漏れ電流も発生しなくなる。その結果、インバータの発振周波数のばらつきに冷陰極管電流が影響せずに輝度むらを削減できることと、温度変化による冷陰極管電流が変動しないことを両立し、かつ高信頼性の表示装置用インバータ回路システムが実現できる。

以上のように実施の形態３によれば、フルブリッジ構成でインバータトランスを駆動するスイッチング素子への電源供給をバースト調光時に停止・再開させるタイミングと、バースト調光時に電流帰還電圧を固定電圧に切り替えることによってスイッチング素子の負荷電流を最小に抑制するタイミングを変えることによってスイッチング素子の負荷電流が最小の状態でスイッチング素子への電源供給を停止・再開させることができるため、冷陰極管電流安定化と、上記の低輝度時での輝度むら抑制とスイッチング素子の高信頼性確保を両立することが実現できる。

本発明の実施の形態１の表示装置用インバータ回路システムの構成図である。 本発明の実施の形態１の表示装置用インバータ回路システムにおいてのＦＥＴ駆動パルスタイミング図である。 本発明の実施の形態２の表示装置用インバータ回路システムの構成図である。 本発明の実施の形態３の表示装置用インバータ回路システムの構成図である。

符号の説明

１ バースト調光用パルス発生器、
２ 基準電圧、
３ エラーアンプ、
４ 発振器、
５ フルブリッジ制御部、
６，７ スイッチ制御素子、
８ Ｐ型ＦＥＴ、
９ Ｎ型ＦＥＴ、
１０ Ｐ型ＦＥＴ、
１１ Ｎ型ＦＥＴ、
１２ インバータトランス、
１３ 冷陰極管、
１４ Ｉ／Ｖ変換器、
１５ 整流回路、
１６ バースト調光用固定電圧、
１７ タイミング制御回路、
１８ 帰還電圧切替回路、
１９ タイミング制御回路、
２０ 電源切替スイッチ、
２１ タイミング制御回路。

Claims (6)

1. 冷陰極管を駆動するための電位を帰還させる管電流帰還回路とインバータトランスを駆動するスイッチング素子とを有するフルブリッジ構成の表示装置用インバータ回路システムにおいて、
   上記管電流帰還回路の電位を一定電位に切り替えることにより、バースト調光を実施する手段と、
   バースト調光実施時の管電流オフ期間に、上記スイッチング素子の駆動パルス供給を停止することにより、上記インバータトランスの１次側電流を遮断する手段と
   を有する
   ことを特徴とする表示装置用インバータ回路システム。
2. 上記駆動パルス供給停止前に、上記１次側電流を最小にしておく手段をさらに有することを特徴とする請求項１記載の表示装置用インバータ回路システム。
3. 上記管電流帰還回路の電位を一定電位に切り替えるタイミングと、上記スイッチング素子の駆動パルスを切断するタイミングとを独立して制御することが可能な手段をさらに有する
   ことを特徴とする請求項１記載の表示装置用インバータ回路システム。
4. 冷陰極管を駆動するために管電流帰還回路とインバータトランスを駆動するスイッチング素子とを有するフルブリッジ構成の表示装置用インバータ回路システムにおいて、
   上記管電流帰還回路の電位を一定電位に切り替えることにより、バースト調光を実施する手段と、
   バースト調光実施時の管電流オフ期間に、上記スイッチング素子の電源供給を停止することにより、上記インバータトランスの１次側電流を遮断する手段と
   を有する
   ことを特徴とする表示装置用インバータ回路システム。
5. 上記電源供給停止前に、上記１次側電流を最小にしておく手段をさらに有することを特徴とする請求項４記載の表示装置用インバータ回路システム。
6. 上記管電流帰還回路の電位を一定電位に切り替えるタイミングと、上記スイッチング素子の電源供給を停止するタイミングとを独立して制御することが可能な手段をさらに有することを特徴とする請求項４記載の表示装置用インバータ回路システム。

Images