JP2005266971A - Switch circuit - Google Patents
Switch circuit Download PDFInfo
- Publication number
- JP2005266971A JP2005266971A JP2004075191A JP2004075191A JP2005266971A JP 2005266971 A JP2005266971 A JP 2005266971A JP 2004075191 A JP2004075191 A JP 2004075191A JP 2004075191 A JP2004075191 A JP 2004075191A JP 2005266971 A JP2005266971 A JP 2005266971A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- switch
- resistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、例えばコンデンサを入力側に備える負荷部品への直流電源からの突入電流を抑制する機能を備えたスイッチ回路に関するものである。 The present invention relates to a switch circuit having a function of suppressing, for example, an inrush current from a DC power supply to a load component having a capacitor on the input side.
図2は従来のスイッチ回路を示す回路図である。図2中2は従来のスイッチ回路を示しており、スイッチ回路2は、所定の電圧を印加する電源部20と、電源部20が印加する電圧を安定させる電源安定部21と、電源安定部21にドレイン22Dを、電源部20にソース22Sを接続されたMOS−FET(Metal Oxide Semiconductor−Field Effect Transistor:電界効果トランジスタ)22と、MOS−FET22のソース22S及びゲート22Gのそれぞれに両端を接続された抵抗24と、MOS−FET22のゲート22Gに一端を接続された抵抗25と、抵抗25の他端にコレクタを接続されたMOS−トランジスタ(以下、トランジスタという)23とを備えている。トランジスタ23のエミッタは接地されており、トランジスタ23のベースには、抵抗23aを介して図示しない入力制御部からオン信号が入力される。
FIG. 2 is a circuit diagram showing a conventional switch circuit. 2 shows a conventional switch circuit. The
上述した構成のスイッチ回路2では、入力制御部からトランジスタ23のベースにオン信号が入力された場合、抵抗24,25に電流が流れ、MOS−FET22のゲート・ソース間に電位VGSが発生してMOS−FET22が導通状態となる。これにより、電源部20からの電流がMOS−FET22を介して電源安定部21へ投入される。また、各種の電子機器が上述した構成のスイッチ回路2を備えた場合には、電源安定部21によって平滑化された電圧(電流)を電子機器に搭載されたハードウェア各部に印加(投入)することができ、ハードウェア各部に安定した電力を供給することができる。
しかし、上述した構成のスイッチ回路2において、電源安定部21は入力側にコンデンサ(図示せず)を有しており、MOS−FET22がオンされて電源部20からの電流が電源安定部21へ入力される際に突入電流が発生する。発生した突入電流がMOS−FET22の定格電流を超える場合には、MOS−FET22が破損するおそれがあるという問題がある。また、定格電流が大きいMOS−FETを用いることによって上述した問題を多少は解決することができるが、高価なMOS−FETを使用することによってコストが増大するという問題もある。
However, in the
本発明は斯かる事情に鑑みてなされたものであり、電源部からの電流を負荷部品へ供給する際に生じる突入電流を、単純な構成によって抑制することができるスイッチ回路を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a switch circuit that can suppress an inrush current generated when a current from a power supply unit is supplied to a load component with a simple configuration. And
本発明に係るスイッチ回路は、直流電源からの電力を負荷部品へ供給する半導体素子を有するスイッチ回路において、前記半導体素子は、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、前記半導体素子へ第1信号を入力する第1入力部と、該第1入力部による前記第1信号の入力から所定時間経過後に前記半導体素子へ第2信号を入力する第2入力部とを備え、前記半導体素子は、前記第1信号が入力された場合の前記内部の抵抗値が、前記第2信号が入力された場合の前記内部の抵抗値よりも大きくなるように構成してあることを特徴とする。 The switch circuit according to the present invention is a switch circuit having a semiconductor element that supplies power from a DC power source to a load component, and the semiconductor element has a characteristic that an internal resistance value changes according to a signal from the outside. A first input unit for inputting a first signal to the semiconductor element, and a second input unit for inputting a second signal to the semiconductor element after a predetermined time has elapsed from the input of the first signal by the first input unit. The semiconductor element is configured such that the internal resistance value when the first signal is input is larger than the internal resistance value when the second signal is input. It is characterized by being.
本発明による場合は、直流電源と負荷部品との間に直列接続された半導体素子が、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、第1入力部により第1信号が入力された場合の内部の抵抗値が、第2入力部により第2信号が入力された場合の内部の抵抗値よりも大きくなるように構成してある。また、前記第2入力部は、前記第1信号の入力から所定時間経過後に第2信号を前記半導体素子へ入力するように構成してある。従って、直流電源からの電流の投入時に、半導体素子の内部の抵抗値を大きく制御することにより、発生する突入電流の電流量を抑制することが可能となる。 In the case of the present invention, the semiconductor element connected in series between the DC power supply and the load component has a characteristic that the internal resistance value changes in accordance with a signal from the outside. The internal resistance value when one signal is input is configured to be larger than the internal resistance value when the second signal is input by the second input unit. Further, the second input unit is configured to input the second signal to the semiconductor element after a predetermined time has elapsed from the input of the first signal. Therefore, when the current from the DC power source is turned on, the amount of inrush current generated can be suppressed by largely controlling the resistance value inside the semiconductor element.
本発明に係るスイッチ回路は、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタが、ゲートに印加される電圧に応じて前記直流電源から前記負荷部品への電流量を制御するスイッチ回路において、外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加する第1スイッチ及び第2スイッチと、所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続され、他端のそれぞれが前記第1スイッチ及び第2スイッチのそれぞれに接続された第1抵抗及び該第1抵抗の抵抗値よりも小さい抵抗値の第2抵抗とを備え、前記第2スイッチは、前記第1スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることを特徴とする。 In the switch circuit according to the present invention, a field effect transistor having a source and a drain connected to each of a DC power supply and a load component controls the amount of current from the DC power supply to the load component according to a voltage applied to the gate. A first switch and a second switch for applying a voltage to the gate of the field effect transistor according to an external control signal; and a source and a gate of the field effect transistor through a predetermined resistor. Are connected, and each of the other ends includes a first resistor connected to each of the first switch and the second switch, and a second resistor having a resistance value smaller than the resistance value of the first resistor. The switch is configured to acquire the control signal from the outside after a predetermined time has elapsed since the first switch acquired the control signal from the outside. It is characterized in.
本発明による場合は、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタと、所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続された第1抵抗及び該第1抵抗の抵抗値よりも小さい抵抗値の第2抵抗と、前記第1抵抗の他端に接続された第1スイッチと、前記第2抵抗の他端に接続された第2スイッチとを備える。なお、第1スイッチ及び第2スイッチは、外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加するように構成されている。 According to the present invention, a field effect transistor having a source and a drain connected to each of a DC power supply and a load component, and a first resistor having one end connected to the source and gate of the field effect transistor via a predetermined resistor And a second resistor having a resistance value smaller than the resistance value of the first resistor, a first switch connected to the other end of the first resistor, and a second switch connected to the other end of the second resistor Is provided. The first switch and the second switch are configured to apply a voltage to the gate of the field effect transistor in accordance with an external control signal.
前記第2スイッチが、第1スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることにより、直流電源からの電流投入時に、第2抵抗の抵抗値よりも大きい抵抗値の第1抵抗を介して電界効果トランジスタに接続された第1スイッチから電界効果トランジスタのゲートへ電圧が印加されるため、第2スイッチが制御信号を取得した場合と比較して、電界効果トランジスタのゲートに大きい電圧を印加することが可能となる。また、電界効果トランジスタのゲートは直流電源に接続されているため、直流電源からの電流投入時に電界効果トランジスタのゲート・ソース間の電位を、第2スイッチが制御信号を取得した場合と比較して小さくすることができ、電界効果トランジスタを介して直流電源から負荷部品へ投入される突入電流の電流値を抑制することが可能となる。 The second switch is configured to acquire the control signal from the outside after a predetermined time has elapsed since the first switch has acquired the control signal from the outside. When a voltage is applied from the first switch connected to the field effect transistor to the gate of the field effect transistor through the first resistor having a resistance value larger than the resistance value of the resistor, the second switch acquires the control signal. As compared with the above, it becomes possible to apply a large voltage to the gate of the field effect transistor. Further, since the gate of the field effect transistor is connected to the DC power source, the potential between the gate and source of the field effect transistor when the current from the DC power source is turned on is compared with the case where the second switch acquires the control signal. Thus, the current value of the inrush current supplied from the DC power source to the load component via the field effect transistor can be suppressed.
本発明によれば、直流電源から負荷部品へ電流を投入する際に、直流電源と負荷部品との間に直列接続された半導体素子に、まず第1入力部により第1信号を入力し、所定時間経過後に第2入力部により第2信号を入力する。第1信号が入力された場合の前記半導体素子の内部の抵抗値を、第2信号が入力された場合よりも大きくなるように構成してあることにより、直流電源からの電流の投入時に発生する突入電流の電流量を抑制することができ、これにより電源回路を構成する各種の電子部品の破損を回避することができる。 According to the present invention, when a current is supplied from a DC power source to a load component, a first signal is first input to a semiconductor element connected in series between the DC power source and the load component by a first input unit, After the elapse of time, the second signal is input from the second input unit. The internal resistance value of the semiconductor element when the first signal is input is configured to be larger than that when the second signal is input. The amount of inrush current can be suppressed, thereby avoiding damage to various electronic components constituting the power supply circuit.
本発明によれば、直流電源から負荷部品へ電流を投入する場合に、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタのゲートに、第2抵抗の抵抗値よりも大きい抵抗値の第1抵抗を介して電圧を印加することにより、前記第2抵抗を介して印加される電圧と比較して大きい電圧を電界効果トランジスタのゲートに印加することができる。この場合、前記電界効果トランジスタのゲート・ソース間の電位を小さくすることができ、電界効果トランジスタを介して直流電源から負荷部品へ入力される突入電流の電流量を抑制することができる。これにより、電源回路を構成する各種の電子部品の破損を回避することができる。 According to the present invention, when a current is supplied from a DC power supply to a load component, the gate of the field effect transistor having a source and a drain connected to each of the DC power supply and the load component is larger than the resistance value of the second resistor. By applying a voltage through the first resistor having a resistance value, a voltage larger than the voltage applied through the second resistor can be applied to the gate of the field effect transistor. In this case, the potential between the gate and the source of the field effect transistor can be reduced, and the amount of inrush current input from the DC power supply to the load component via the field effect transistor can be suppressed. Thereby, it is possible to avoid breakage of various electronic components constituting the power supply circuit.
以下に、本発明に係るスイッチ回路をその実施の形態を示す図面に基づいて詳述する。図1は本発明に係るスイッチ回路を示す回路図である。図中1は、本発明に係るスイッチ回路を示しており、スイッチ回路1は、所定の電圧Vccを印加する電源部(直流電源)10と、電源部10が印加する電圧を安定させる電源安定部(負荷部品)11とを備える。電源安定部11は、電源部10との接続側に入力平滑用のコンデンサ(図示せず)を有しており、これにより、スイッチ回路1を備えた電子機器に搭載されるハードウェア各部(負荷部品)には、電源安定部11によって平滑化された安定した電圧を印加することができる。
Hereinafter, a switch circuit according to the present invention will be described in detail with reference to the drawings showing embodiments thereof. FIG. 1 is a circuit diagram showing a switch circuit according to the present invention. 1 shows a switch circuit according to the present invention. The
スイッチ回路1は、電源安定部11にドレイン12Dを、電源部10にソース12Sをそれぞれ接続され、電源部10と電源安定部11との間に直列接続されたMOS−FET(半導体素子)12を備えている。MOS−FET12は、ゲート・ソース間に生じる電位VGSに応じて内部の抵抗値が変化する特性を有しており、ゲート・ソース間に生じる電位VGSが小さくなる程、内部の抵抗値が大きくなり、ソース12Sからドレイン12Dへ流れる電流量が少なくなる。
The
更に、スイッチ回路1は、MOS−FET12のソース12S及びゲート12Gのそれぞれに両端を接続された抵抗(所定の抵抗)15と、MOS−FET12のゲート12Gにそれぞれの一端を接続された抵抗(第1抵抗、第2抵抗)16,17と、抵抗16の他端にコレクタを接続された第1スイッチとしてのMOS−トランジスタ(以下、トランジスタという)13と、抵抗17の他端にコレクタを接続された第2スイッチとしてのトランジスタ14とを備えている。従って、2つのスイッチであるトランジスタ13,14と、それぞれのトランジスタ13,14に接続された2つの抵抗16,17とが、MOS−FET12のゲート12Gに並列接続されている。
Further, the
トランジスタ13,14のそれぞれのエミッタは接地されている。また、トランジスタ13及び14それぞれのベースには、抵抗13a及び14aをそれぞれ介して図示しない入力制御部からオン信号(制御信号)が入力される。ここで、抵抗16の抵抗値R16は、抵抗17の抵抗値R17と比較して十分大きな値とする。また、トランジスタ13,14のそれぞれのベースに入力されるオン信号は、まずトランジスタ13へのオン信号が入力された後、所定時間が経過してからトランジスタ14へのオン信号が入力されるように設定されている。
The emitters of the
上述した構成により、スイッチ回路1では、入力制御部からトランジスタ13のベースにオン信号が入力された場合、電源部10からの電流が抵抗15,16へ投入される。この場合、MOS−FET12のゲート12Gには、Vcc・R16/(R15+R16)の電圧V1が印加されることになり、トランジスタ13及び抵抗16は、MOS−FET12のゲート12Gへ第1信号(電圧V1)を入力(印加)する第1入力部として動作する。なお、R15,R16はそれぞれ抵抗15,16の抵抗値を示す。
With the configuration described above, in the
これにより、MOS−FET12のゲート・ソース間に電位VGS1=Vcc・R15/(R15+R16)が発生し、発生した電位VGS1に応じた電流がMOS−FET12を介して電源部10から電源安定部11へ流れる。
As a result, a potential V GS1 = Vcc · R 15 / (R 15 + R 16 ) is generated between the gate and source of the MOS-
入力制御部はタイマ(図示せず)を有しており、トランジスタ13のベースにオン信号を入力してから所定時間経過後に、トランジスタ14のベースにオン信号を入力する。入力制御部からトランジスタ14のベースにオン信号が入力された場合、電源部10からの電流が抵抗15,16だけでなく抵抗17にも投入される。この場合、MOS−FET12のゲート12Gには、Vcc・R16/(R15+R16)の電圧V2が印加されることになり、トランジスタ14及び抵抗17は、MOS−FET12のゲート12Gへ第2信号(電圧V2)を入力(印加)する第2入力部として動作する。なお、R17は抵抗17の抵抗値を示す。
The input control unit has a timer (not shown), and inputs an ON signal to the base of the
これにより、MOS−FET12のゲート・ソース間に電位VGS2=Vcc・R16R17/(R15R16+R15R17+R16R17)が発生し、発生した電位VGS2に応じた電流がMOS−FET12を介して電源部10から電源安定部11へ流れる。なお、通常は、トランジスタ14のベースにオン信号が入力されることにより、MOS−FET12のゲート12Gに電圧V2が印加された場合、MOS−FET12は導通状態となる。
As a result, a potential V GS2 = Vcc · R 16 R 17 / (R 15 R 16 + R 15 R 17 + R 16 R 17 ) is generated between the gate and source of the MOS-
ここで、抵抗16の抵抗値R16は、抵抗17の抵抗値R17よりも十分大きな値であることから、トランジスタ13にオン信号を入力した場合にMOS−FET12のゲート・ソース間に生じる電位VGS1が、トランジスタ14にオン信号を入力した場合にMOS−FET12のゲート・ソース間に生じる電位VGS2よりも十分小さく制御することができる。MOS−FET12は、ゲート・ソース間に生じる電位VGSが小さくなる程、内部の抵抗値が大きくなり、ソース12Sからドレイン12Dへ流れる電流量が少なくなる特性を有するため、突入電流、即ち、電源安定部11の入力側のコンデンサを充電させるための充電電流の電流量を抑制することができる。また、突入電流の電流量が抑制できることにより、定格電流が小さいMOS−FETを用いることが可能となり、MOS−FETの小型化及びコスト削減を図ることができる。
Here, since the resistance value R 16 of the resistor 16 is sufficiently larger than the resistance value R 17 of the
上述したように、電源部10からの電源投入時に、トランジスタ13のみにオン信号を入力することによって、電源安定部11の入力側のコンデンサへの突入電流を抑制することができ、MOS−FET12の破損を回避することができる。また、コンデンサが十分充電された程度の時間が経過した後にトランジスタ14にオン信号を入力させてMOS−FET12をオンさせることにより、再度の突入電流の発生を防止することができる。なお、トランジスタ13がオン信号を取得してからトランジスタ14がオン信号を取得するまでの所定時間は、MOS−FET12をオンした場合(トランジスタ14がオン信号を取得した場合)にMOS−FET12の定格電流を超えない電流量の電流が、MOS−FET12に流れる程度に電源安定部11の入力側のコンデンサが充電される時間であればよく、コンデンサの充電が十分に完了する時間でなくてもよい。
As described above, by inputting an ON signal only to the
従って、発生するおそれのある突入電流がMOS−FET12の定格電流を超えないように適切にスイッチ回路1を構成することにより、MOS−FET12を初めとして他の電子部品の破損を防止することができる。なお、上述した実施の形態では、スイッチ(半導体スイッチ)としてMOS−トランジスタを用いているが、これに限られず、バイポーラトランジスタ、ダイオード等を用いることも可能である。
Therefore, by appropriately configuring the
1 スイッチ回路
10 電源部(直流電源)
11 電源安定部(負荷部品)
12 MOS−FET(半導体素子)
13 MOS−トランジスタ(第1スイッチ)
14 MOS−トランジスタ(第2スイッチ)
16 抵抗(第1抵抗)
17 抵抗(第2抵抗)
1
11 Power supply stabilizer (load component)
12 MOS-FET (semiconductor element)
13 MOS-transistor (first switch)
14 MOS-transistor (second switch)
16 Resistance (first resistance)
17 Resistance (second resistance)
Claims (2)
前記半導体素子は、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、
前記半導体素子へ第1信号を入力する第1入力部と、
該第1入力部による前記第1信号の入力から所定時間経過後に前記半導体素子へ第2信号を入力する第2入力部と
を備え、
前記半導体素子は、前記第1信号が入力された場合の前記内部の抵抗値が、前記第2信号が入力された場合の前記内部の抵抗値よりも大きくなるように構成してあることを特徴とするスイッチ回路。 In a switch circuit having a semiconductor element for supplying power from a DC power source to a load component,
The semiconductor element has a characteristic that an internal resistance value changes according to an external signal,
A first input unit for inputting a first signal to the semiconductor element;
A second input unit for inputting a second signal to the semiconductor element after a predetermined time has elapsed from the input of the first signal by the first input unit;
The semiconductor element is configured such that the internal resistance value when the first signal is input is larger than the internal resistance value when the second signal is input. Switch circuit.
外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加する第1スイッチ及び第2スイッチと、
所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続され、他端のそれぞれが前記第1スイッチ及び第2スイッチのそれぞれに接続された第1抵抗及び該第1抵抗の抵抗値よりも小さい抵抗値の第2抵抗と
を備え、
前記第2スイッチは、前記第1スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることを特徴とするスイッチ回路。 In a switch circuit in which a field effect transistor having a source and a drain connected to each of a DC power supply and a load component controls the amount of current from the DC power supply to the load component according to a voltage applied to a gate,
A first switch and a second switch for applying a voltage to the gate of the field effect transistor in response to an external control signal;
A first resistor having one end connected to the source and gate of the field effect transistor via a predetermined resistor and the other end connected to each of the first switch and the second switch, and the resistance of the first resistor A second resistor having a resistance value smaller than the value,
The switch circuit, wherein the second switch is configured to acquire a control signal from the outside after a predetermined time has elapsed since the first switch acquired the control signal from the outside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075191A JP2005266971A (en) | 2004-03-16 | 2004-03-16 | Switch circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075191A JP2005266971A (en) | 2004-03-16 | 2004-03-16 | Switch circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005266971A true JP2005266971A (en) | 2005-09-29 |
Family
ID=35091488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004075191A Pending JP2005266971A (en) | 2004-03-16 | 2004-03-16 | Switch circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005266971A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012080807A1 (en) * | 2010-12-14 | 2012-06-21 | パナソニック株式会社 | Load control device |
JP2012129729A (en) * | 2010-12-14 | 2012-07-05 | Panasonic Corp | Electronic relay |
JP2013229017A (en) * | 2012-03-30 | 2013-11-07 | Furukawa Electric Co Ltd:The | Sequence device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131358A (en) * | 1988-11-02 | 1990-05-21 | Toshiba Corp | Switching power supply |
JPH11353038A (en) * | 1998-06-05 | 1999-12-24 | Nec Corp | Rush current preventing circuit for power unit |
-
2004
- 2004-03-16 JP JP2004075191A patent/JP2005266971A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131358A (en) * | 1988-11-02 | 1990-05-21 | Toshiba Corp | Switching power supply |
JPH11353038A (en) * | 1998-06-05 | 1999-12-24 | Nec Corp | Rush current preventing circuit for power unit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012080807A1 (en) * | 2010-12-14 | 2012-06-21 | パナソニック株式会社 | Load control device |
JP2012129729A (en) * | 2010-12-14 | 2012-07-05 | Panasonic Corp | Electronic relay |
CN103262416A (en) * | 2010-12-14 | 2013-08-21 | 松下电器产业株式会社 | Load control device |
US8779837B2 (en) | 2010-12-14 | 2014-07-15 | Panasonic Corporation | Load control device |
JP2013229017A (en) * | 2012-03-30 | 2013-11-07 | Furukawa Electric Co Ltd:The | Sequence device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831771B2 (en) | Circuit device and electronic apparatus | |
KR100881537B1 (en) | Droop amplifier circuit for a dc-dc regulator and multiphase dc-dc converter | |
JP2021518061A (en) | Low quiescent current load switch | |
JP2005323413A (en) | Overcurrent detection circuit and power supply comprising it | |
JP2005518174A (en) | Programmable current sense circuit providing continuous temperature compensation for DC-DC converters | |
KR102299909B1 (en) | Dcdc converter | |
JP2006054997A (en) | Starting circuit for applying starting voltage to application circuit | |
JP2011182246A (en) | Semiconductor device | |
JP6458659B2 (en) | Driving device for switching element | |
TW201340571A (en) | Dual mode boost regulator | |
US20230246640A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
JP6543133B2 (en) | POWER SUPPLY DEVICE AND ITS CONTROL METHOD | |
TW200422809A (en) | Constant voltage power supply circuit | |
JP2005266971A (en) | Switch circuit | |
KR100791654B1 (en) | On chip current source | |
JP5435483B2 (en) | Power supply device | |
KR101431382B1 (en) | Circuit of limiting load rush current in direct current input-part having inductive load | |
JP3996147B2 (en) | Bootstrap capacitor charging circuit using a small charging current | |
JP5169468B2 (en) | Reference voltage generation circuit | |
JP2008171070A (en) | Power supply device and electronic device using it | |
JP2017041139A (en) | LDO circuit | |
JP6959093B2 (en) | Output circuit and semiconductor device | |
JP3881337B2 (en) | Signal output circuit and power supply voltage monitoring apparatus having the same | |
JP6863571B2 (en) | Output driver circuit | |
US7187157B1 (en) | Power supply remote voltage sensing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061218 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |