JP2005259988A - Multilayered wiring board and its manufacturing method - Google Patents

Multilayered wiring board and its manufacturing method Download PDF

Info

Publication number
JP2005259988A
JP2005259988A JP2004069558A JP2004069558A JP2005259988A JP 2005259988 A JP2005259988 A JP 2005259988A JP 2004069558 A JP2004069558 A JP 2004069558A JP 2004069558 A JP2004069558 A JP 2004069558A JP 2005259988 A JP2005259988 A JP 2005259988A
Authority
JP
Japan
Prior art keywords
insulating layer
lead
wiring board
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004069558A
Other languages
Japanese (ja)
Inventor
Yoshitomo Hagio
義知 萩尾
Hirofumi Kurosawa
弘文 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004069558A priority Critical patent/JP2005259988A/en
Publication of JP2005259988A publication Critical patent/JP2005259988A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a wiring board in which a via hole is not required to be formed. <P>SOLUTION: An insulating liquid is delivered to a substrate 10 on which a wiring pattern including first and second leads 12, 14 is formed, and an insulating layer 16 is formed so that a part of the first lead 12 may be covered. A wiring layer 20 is formed by delivering a dispersing liquid including conductive fine particles so that it may include a first portion 22 which overlaps with the first lead 12 without contact through the insulating film 16, a second portion 24 coming into contact with the second lead 14, and a connecting portion 26 of the first and the second portions 22, 24. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、多層配線基板及びその製造方法に関する。   The present invention relates to a multilayer wiring board and a manufacturing method thereof.

多層配線基板の製造工程において、配線層間の電気導通を行うためには、基板にビアホールを空けてその間に何らかの導電性物質を充填する方法が一般的である。ビアホールに導電性を付与する方法として、従来、ビアホール内壁に金属めっき膜を形成する方法がある。また、基板の配線高密度化に対応するために、ビアホールを金属めっきにより埋める方法(特許文献1参照)や、導電ペーストにてビアホールを穴埋めし、その上下に電極層を形成し熱プレスにて配線層間の接続を行う方法(特許文献2参照)や、ビアホールにボール状の金属を配置して配線層間の接続を行う方法(特許文献3参照)がある。   In order to conduct electrical continuity between wiring layers in a manufacturing process of a multilayer wiring board, a method of forming a via hole in the board and filling some conductive material therebetween is common. As a method for imparting conductivity to a via hole, there is a conventional method of forming a metal plating film on the inner wall of the via hole. Also, in order to cope with higher wiring density of the substrate, a method of filling the via hole with metal plating (see Patent Document 1) or filling the via hole with a conductive paste, forming electrode layers on the upper and lower sides thereof, and hot pressing There are a method of connecting wiring layers (see Patent Document 2) and a method of connecting ball wiring metals by arranging ball-shaped metal in via holes (see Patent Document 3).

しかしながら、上記の如き導電ペーストや金属めっきを用いる従来の方法では、ビアホールを基板面に対して垂直に形成する必要がある。ビアホールが斜めに傾いている場合、銀ペーストや金属めっきがビアホールの奥まで行き渡らず、配線層間の接統信頼性が低下してしまう。このため、従来の多層配線基板では、配線層間の導通部分が上方から見て厳密に重なっていなければならず、これが配線基板のレイアウトを複雑にさせるため、レイアウト設計を困難なものにしていた。さらに、一旦形成した絶縁層にビアホールを空け、導電性物質を充填するという工程のために全体の工程数が多くなり、コスト高につながるばかりでなく、ビアホールを空ける際やメッキ液などを廃棄する際に、多くのごみが発生し、環境問題に対応するための負荷が大きかった。
特開昭58−121698号公報 特開平7−176846号公報 特開平13−77497号公報
However, in the conventional method using the conductive paste or metal plating as described above, the via hole needs to be formed perpendicular to the substrate surface. When the via hole is inclined obliquely, the silver paste or metal plating does not reach the back of the via hole, and the connection reliability between the wiring layers is lowered. For this reason, in the conventional multilayer wiring board, the conductive portions between the wiring layers must be strictly overlapped when viewed from above, which complicates the layout of the wiring board and makes layout design difficult. In addition, the number of processes is increased due to the process of opening a via hole in the insulating layer once formed and filling with a conductive material. This not only increases the cost, but also discards the plating solution and the like when opening the via hole. At that time, a lot of garbage was generated, and the load to deal with environmental problems was heavy.
JP 58-121698 A Japanese Patent Laid-Open No. 7-176846 Japanese Patent Laid-Open No. 13-77497

本発明の目的は、ビアホールを形成する必要のない配線基板の製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a wiring board that does not require the formation of a via hole.

(1)本発明に係る多層配線基板の製造方法は、第1及び第2のリードを含む配線パターンが形成された基板に、絶縁性の液体を吐出して、前記第1のリードの一部を覆うように、絶縁層を設けること、及び、
前記絶縁層を介して前記第1のリードに非接触で重なる第1の部分と、前記第2のリードに接触する第2の部分と、前記第1及び第2の部分の接続部と、を有するように、導電性微粒子を含む分散液を吐出して、配線層を形成すること、
を含む。本発明によれば、ビアホールを形成することなく多層配線基板を製造することができるので、工程を簡略化することができ、レイアウト設計の自由度も向上する。
(2)この多層配線基板の製造方法において、
前記配線パターンは、第3のリードを含み、
前記第1のリードは、前記第2及び第3のリードの間に配置され、
前記配線層を、前記第3のリードに接触する第3の部分と、前記1及び第3の部分の接続部と、を有するように形成してもよい。
(3)この多層配線基板の製造方法は、
前記配線層を第1の配線層として、第2の配線層を、前記絶縁層の上方で前記第1の配線層と接触して重なるように、前記導電性微粒子を含む分散液を吐出して形成することをさらに含んでもよい。
(4)この多層配線基板の製造方法は、
前記絶縁層を第1の絶縁層として、第2の絶縁層を、前記第1の配線層をその一部が露出するように覆うとともに前記第1の絶縁層に隣接するように、前記絶縁性の液体を吐出して形成することをさらに含み、
前記第2の配線層を、前記第1の配線層の前記第2の絶縁層からの露出部に接触させ、前記第2の絶縁層上に至るように形成することをさらに含み、
前記第2の配線層を、前記第2の絶縁層上に至るように形成してもよい。
(5)この多層配線基板の製造方法は、
前記基板に形成された前記配線パターンを、前記導電性微粒子を含む分散液を吐出して形成することをさらに含んでもよい。
(6)本発明に係る多層配線基板は、上記方法によって製造されてなる。
(1) In the method for manufacturing a multilayer wiring board according to the present invention, a part of the first lead is discharged by discharging an insulating liquid onto the board on which the wiring pattern including the first and second leads is formed. Providing an insulating layer so as to cover
A first portion that overlaps the first lead in a non-contact manner via the insulating layer; a second portion that contacts the second lead; and a connecting portion between the first and second portions. Discharging a dispersion containing conductive fine particles to form a wiring layer,
including. According to the present invention, since a multilayer wiring board can be manufactured without forming a via hole, the process can be simplified and the degree of freedom in layout design is improved.
(2) In this method of manufacturing a multilayer wiring board,
The wiring pattern includes a third lead,
The first lead is disposed between the second and third leads;
The wiring layer may be formed to have a third portion that contacts the third lead, and a connection portion between the first and third portions.
(3) The manufacturing method of this multilayer wiring board is as follows:
The wiring layer is used as a first wiring layer, and a dispersion liquid containing the conductive fine particles is discharged so that the second wiring layer is in contact with and overlaps the first wiring layer above the insulating layer. It may further include forming.
(4) The manufacturing method of this multilayer wiring board is as follows:
The insulating layer is used as the first insulating layer, the second insulating layer is covered so that a part of the first wiring layer is exposed, and is adjacent to the first insulating layer. Further forming by discharging the liquid,
Further comprising forming the second wiring layer in contact with the exposed portion of the first wiring layer from the second insulating layer and reaching the second insulating layer;
The second wiring layer may be formed so as to reach the second insulating layer.
(5) The manufacturing method of this multilayer wiring board is as follows:
The wiring pattern formed on the substrate may further include discharging the dispersion liquid containing the conductive fine particles.
(6) The multilayer wiring board according to the present invention is manufactured by the above method.

以下、本発明の実施の形態を、図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る方法によって製造された多層配線基板の一部を示す平面図である。図2は、図1に示す多層配線基板のII-II線断面図である。
(First embodiment)
FIG. 1 is a plan view showing a part of a multilayer wiring board manufactured by the method according to the first embodiment of the present invention. 2 is a cross-sectional view of the multilayer wiring board shown in FIG. 1 taken along the line II-II.

多層配線基板1は、基板10を有する。基板10は、ポリイミド樹脂等の樹脂で形成されていてもよいし、セラミック基板や絶縁被覆(電気的に絶縁被覆)された金属板であってもよい。基板10は、フレキシブル基板であってもよいし、リジッド基板であってもよい。   The multilayer wiring board 1 has a substrate 10. The substrate 10 may be formed of a resin such as a polyimide resin, or may be a ceramic substrate or a metal plate with an insulating coating (electrically insulating coating). The substrate 10 may be a flexible substrate or a rigid substrate.

基板10(その一方の面)には、第1及び第2のリード12,14を含む配線パターンが形成されている。第1及び第2のリード12,14は、同一の材料(金属等の導電材料)で形成されていてもよい。第1及び第2のリード12,14は、交差しないように延びていてもよい。第1及び第2のリード12,14は、電気的に接続されないようになっていてもよいし、図示しない他のリードによって電気的に接続されていてもよい。   A wiring pattern including first and second leads 12 and 14 is formed on the substrate 10 (one surface thereof). The first and second leads 12 and 14 may be formed of the same material (conductive material such as metal). The first and second leads 12 and 14 may extend so as not to cross each other. The first and second leads 12 and 14 may not be electrically connected, or may be electrically connected by other leads (not shown).

第1のリード12上には、絶縁層(電気的絶縁層)16が設けられている。詳しくは、絶縁層16は、第1のリード12の一部(例えば、基板10とは反対側の面の一部)を覆うように設けられている。絶縁層16は、第1のリード12の一部に接触していてもよい。第1のリード12には、絶縁層16によって覆われない部分があってもよい。絶縁層16は、基板10の一部(例えば、第1のリード12の絶縁層16によって覆われる部分の隣の部分)を覆っていてもよい。基板10には、絶縁層16によって覆われない部分があってもよい。   An insulating layer (electrical insulating layer) 16 is provided on the first lead 12. Specifically, the insulating layer 16 is provided so as to cover a part of the first lead 12 (for example, a part of the surface opposite to the substrate 10). The insulating layer 16 may be in contact with a part of the first lead 12. The first lead 12 may have a portion that is not covered by the insulating layer 16. The insulating layer 16 may cover a part of the substrate 10 (for example, a portion adjacent to the portion covered with the insulating layer 16 of the first lead 12). The substrate 10 may have a portion that is not covered by the insulating layer 16.

多層配線基板1は、配線層20を有する。配線層20は、絶縁層16を介して第1のリード12に非接触で重なる第1の部分22を含む。第1の部分22は、絶縁層16に接触して設けられていてもよい。配線層20は、第2のリード14に接触する第2の部分24を含み、接触によって両者は電気的に接続される。配線層20は、第2のリード14の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触していてもよい。配線層20は、第1及び第2の部分22,24の接続部26を含む。接続部26の少なくとも一部(全体又は一部のみ)は、基板10上に設けられてもよい(例えば基板10に接触していてもよい)。配線層20は、絶縁層16を乗り越えるように形成されている。言い換えると、配線層20は、絶縁層16上の第1の部分22から複数の方向(図2では左右の2方向)に延びて基板10上に至るように形成されている。   The multilayer wiring board 1 has a wiring layer 20. The wiring layer 20 includes a first portion 22 that overlaps the first lead 12 through the insulating layer 16 in a non-contact manner. The first portion 22 may be provided in contact with the insulating layer 16. The wiring layer 20 includes a second portion 24 that contacts the second lead 14, and the two are electrically connected by the contact. The wiring layer 20 may be in contact with at least one (only one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the second lead 14. The wiring layer 20 includes connection portions 26 of the first and second portions 22 and 24. At least a part (entirely or only a part) of the connection portion 26 may be provided on the substrate 10 (for example, may be in contact with the substrate 10). The wiring layer 20 is formed so as to get over the insulating layer 16. In other words, the wiring layer 20 is formed so as to extend from the first portion 22 on the insulating layer 16 in a plurality of directions (two directions on the left and right in FIG. 2) and reach the substrate 10.

次に、多層配線基板1の製造方法を説明する。本実施の形態では、第1及び第2のリード12,14を含む配線パターンが形成された基板10を用意する。第1及び第2のリード12,14は、金属箔をエッチングして形成してもよいし、スパッタリングや蒸着によって形成してもよい。   Next, a method for manufacturing the multilayer wiring board 1 will be described. In the present embodiment, a substrate 10 on which a wiring pattern including first and second leads 12 and 14 is formed is prepared. The first and second leads 12 and 14 may be formed by etching a metal foil, or may be formed by sputtering or vapor deposition.

あるいは、第1及び第2のリード12,14は、導電性微粒子を含む分散液(例えば、金属インク)を吐出する方法(例えば、インクジェット法、バブルジェット(登録商標)法、ジェルジェット(登録商標)法)によって形成してもよい。吐出には、プリンタヘッドを使用してもよいし、ディスペンサを使用してもよい。導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していてもよい。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。   Alternatively, the first and second leads 12 and 14 may be formed by a method (for example, an ink jet method, a bubble jet (registered trademark) method, a gel jet (registered trademark) or the like that discharges a dispersion liquid (for example, metal ink) containing conductive fine particles. ) Method). For discharging, a printer head or a dispenser may be used. The conductive fine particles may be formed of a material that is difficult to oxidize, such as gold or silver, and has low electric resistance. The fine particles are not particularly limited in size, and are particles that can be discharged together with the dispersion. The conductive fine particles may be coated with a coating material in order to suppress the reaction. The dispersion may be difficult to dry and re-dissolvable. The conductive fine particles may be uniformly dispersed in the dispersion. If necessary, a treatment for volatilizing the dispersion and a treatment (heating) for bonding (for example, sintering) the conductive fine particles to each other are performed.

多層配線基板1の製造方法は、絶縁層16を形成することを含む。絶縁層16の形成は、基板10に絶縁性の液体(例えば樹脂前駆体)を吐出することで行ってもよい。絶縁性の液体は、第1のリード12の一部(例えば、基板10とは反対側の面の一部)を覆うように吐出する。絶縁性の液体は、第1のリード12の一部に接触するように吐出してもよい。第1のリード12には、絶縁性の液体によって覆われない部分があってもよい。絶縁性の液体は、基板10の一部(例えば、第1のリード12の絶縁層16によって覆われる部分の隣の部分)を覆うように設けてもよい。基板10には、絶縁性の液体によって覆われない部分があってもよい。そして、必要に応じて、絶縁性の液体を硬化させる処理(例えば、乾燥、加熱又は紫外線等の光照射)を行う。   The method for manufacturing the multilayer wiring board 1 includes forming the insulating layer 16. The insulating layer 16 may be formed by discharging an insulating liquid (for example, a resin precursor) to the substrate 10. The insulating liquid is discharged so as to cover a part of the first lead 12 (for example, a part of the surface opposite to the substrate 10). The insulating liquid may be discharged so as to contact a part of the first lead 12. The first lead 12 may have a portion that is not covered by the insulating liquid. The insulating liquid may be provided so as to cover a part of the substrate 10 (for example, a part adjacent to the part covered by the insulating layer 16 of the first lead 12). The substrate 10 may have a portion that is not covered by the insulating liquid. And the process (For example, drying, heating, or light irradiation, such as an ultraviolet-ray) which hardens an insulating liquid is performed as needed.

多層配線基板1の製造方法は、導電性微粒子を含む分散液を吐出して配線層20を形成することを含む。導電性微粒子を含む分散液は、第1及び第2のリード12,14の形成方法で説明したものを使用してもよい。導電性微粒子を含む分散液は、絶縁層16に接触するように吐出してもよい。導電性微粒子を含む分散液は、絶縁層16を介して第1のリード12に非接触で重なるように吐出する。こうすることで、第1の部分22を形成することができる。導電性微粒子を含む分散液は、第2のリード14に接触するように吐出する。導電性微粒子を含む分散液は、第2のリード14の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触するように吐出してもよい。こうすることで、第2の部分24を形成することができる。導電性微粒子を含む分散液は、第1及び第2のリード12,14のいずれか一方から他方に連続的に線を描くように吐出する。こうすることで、接続部26も形成することができる。導電性微粒子を含む分散液は、基板10上に吐出(例えば基板10に接触するように吐出)してもよい。そして、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。なお、絶縁層16を形成するときに絶縁性の液体を硬化させる処理と、第1もしくは第2のリード12,14又は配線層20を形成するときに導電性微粒子を相互に結合させる処理(加熱等)が同じであれば、これらを同時に行ってもよい。例えば、絶縁性の液体が硬化する前に、その上に導電性微粒子を含む分散液を吐出して、その後、加熱等の処理を行ってもよい。このことは、他の実施の形態にも当てはまる。   The method for manufacturing the multilayer wiring board 1 includes forming a wiring layer 20 by discharging a dispersion liquid containing conductive fine particles. As the dispersion liquid containing conductive fine particles, the dispersion liquid described in the method for forming the first and second leads 12 and 14 may be used. The dispersion liquid containing conductive fine particles may be discharged so as to be in contact with the insulating layer 16. The dispersion liquid containing conductive fine particles is discharged through the insulating layer 16 so as to overlap the first lead 12 in a non-contact manner. By doing so, the first portion 22 can be formed. The dispersion liquid containing conductive fine particles is discharged so as to come into contact with the second lead 14. The dispersion liquid containing conductive fine particles is discharged so as to come into contact with at least one (one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the second lead 14. May be. In this way, the second portion 24 can be formed. The dispersion liquid containing the conductive fine particles is discharged so as to continuously draw a line from one of the first and second leads 12 and 14 to the other. By doing so, the connecting portion 26 can also be formed. The dispersion liquid containing conductive fine particles may be discharged onto the substrate 10 (for example, discharged so as to contact the substrate 10). And as needed, the process (volatilization) which volatilizes a dispersion liquid and couple | bonds together (for example, sintering) electroconductive fine particles is performed. A process of curing the insulating liquid when forming the insulating layer 16 and a process of bonding conductive fine particles to each other (heating) when forming the first or second leads 12 and 14 or the wiring layer 20 are performed. Etc.) may be performed simultaneously. For example, before the insulating liquid is cured, a dispersion liquid containing conductive fine particles may be discharged thereon, and then a treatment such as heating may be performed. This also applies to other embodiments.

本実施の形態によれば、ビアホールを形成することなく多層配線基板1を製造することができるので、工程を簡略化することができ、レイアウト設計の自由度も向上する。   According to the present embodiment, since the multilayer wiring board 1 can be manufactured without forming a via hole, the process can be simplified, and the degree of freedom in layout design is improved.

(第2の実施の形態)
図3は、本発明の第2の実施の形態に係る方法によって製造された多層配線基板の一部を示す断面図である。多層配線基板2は、第1の実施の形態で説明した基板10を有する。
(Second Embodiment)
FIG. 3 is a cross-sectional view showing a part of a multilayer wiring board manufactured by the method according to the second embodiment of the present invention. The multilayer wiring board 2 has the substrate 10 described in the first embodiment.

基板10(その一方の面)には、少なくとも1つ(図3では複数)の第1のリード32と、第2及び第3のリード34,36を含む配線パターンが形成されている。第1、第2及び第3のリード32,34,36は、同一の材料(金属等の導電材料)で形成されていてもよい。第1、第2及び第3のリード32,34,36は、交差しないように延びていてもよい。第1、第2及び第3のリード32,34,36は、電気的に接続されないようになっていてもよいし、図示しない他のリードによって電気的に接続されていてもよい。第1のリード32は、第2及び第3のリード34,36の間に配置されている。   On the substrate 10 (one surface thereof), a wiring pattern including at least one (a plurality of in FIG. 3) first leads 32 and second and third leads 34 and 36 is formed. The first, second, and third leads 32, 34, and 36 may be formed of the same material (conductive material such as metal). The first, second, and third leads 32, 34, and 36 may extend so as not to cross each other. The first, second, and third leads 32, 34, and 36 may not be electrically connected, or may be electrically connected by other leads (not shown). The first lead 32 is disposed between the second and third leads 34 and 36.

第1のリード32上には、絶縁層(電気的絶縁層)38が設けられている。詳しくは、絶縁層38は、第1のリード32の一部(例えば、基板10とは反対側の面の一部)を覆うように設けられている。絶縁層38は、第1のリード32の一部に接触していてもよい。第1のリード32には、絶縁層38によって覆われない部分があってもよい。絶縁層38は、基板10の一部(例えば、第1のリード32の絶縁層38によって覆われる部分の隣の部分)を覆っていてもよい。基板10には、絶縁層38によって覆われない部分があってもよい。   An insulating layer (electrical insulating layer) 38 is provided on the first lead 32. Specifically, the insulating layer 38 is provided so as to cover a part of the first lead 32 (for example, a part of the surface opposite to the substrate 10). The insulating layer 38 may be in contact with a part of the first lead 32. The first lead 32 may have a portion that is not covered by the insulating layer 38. The insulating layer 38 may cover a part of the substrate 10 (for example, a portion adjacent to the portion covered by the insulating layer 38 of the first lead 32). The substrate 10 may have a portion that is not covered by the insulating layer 38.

絶縁層38は、第2及び第3のリード34,36の少なくとも一方の一部(例えば、基板10から立ち上がる面の一部)に接触するように設けられていてもよい。例えば、図3に示すように、第2及び第3のリード34,36間のスペースを埋める(相互に対向する面に接触する)ように絶縁層38が設けられていてもよい。変形例として、絶縁層38は、第2及び第3のリード34,36の少なくとも一方を完全に避けて設けられていてもよい。   The insulating layer 38 may be provided so as to contact a part of at least one of the second and third leads 34 and 36 (for example, a part of the surface rising from the substrate 10). For example, as shown in FIG. 3, an insulating layer 38 may be provided so as to fill the space between the second and third leads 34 and 36 (contact the surfaces facing each other). As a modification, the insulating layer 38 may be provided so as to completely avoid at least one of the second and third leads 34 and 36.

多層配線基板2は、配線層40を有する。配線層40は、絶縁層38を介して第1のリード32に非接触で重なる少なくとも1つ(図3では複数)の第1の部分42を含む。第1の部分42は、絶縁層38に接触して設けられていてもよい。配線層40は、第2のリード34に接触する第2の部分44を含み、接触によって両者は電気的に接続される。配線層40は、第2のリード34の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触していてもよい。配線層40は、第3のリード36に接触する第3の部分46を含み、接触によって両者は電気的に接続される。配線層40は、第3のリード36の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触していてもよい。配線層40は、絶縁層38並びに第2及び第3のリード34,36を乗り越えるように形成されてもよい。言い換えると、配線層40は、第2及び第3のリード34,36上の第2及び第3の部分44,46からそれぞれ異なる方向(図3では左右方向)に延びて基板10上に至るように形成されてもよい。   The multilayer wiring board 2 has a wiring layer 40. The wiring layer 40 includes at least one (a plurality in FIG. 3) first portion 42 that overlaps the first lead 32 in a non-contact manner via the insulating layer 38. The first portion 42 may be provided in contact with the insulating layer 38. The wiring layer 40 includes a second portion 44 that contacts the second lead 34, and the two are electrically connected by the contact. The wiring layer 40 may be in contact with at least one (one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the second lead 34. The wiring layer 40 includes a third portion 46 that contacts the third lead 36, and the two are electrically connected by the contact. The wiring layer 40 may be in contact with at least one (one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the third lead 36. The wiring layer 40 may be formed so as to get over the insulating layer 38 and the second and third leads 34 and 36. In other words, the wiring layer 40 extends from the second and third portions 44 and 46 on the second and third leads 34 and 36 in different directions (left and right in FIG. 3) and reaches the substrate 10. May be formed.

配線層40は、第1の部分42(複数の第1の部分42がある場合には第2の部分44に最も近い第1の部分42)と第2の部分44の接続部48を含む。図3に示す例では、接続部48の全体が絶縁層38上に設けられている。変形例として、接続部48の少なくとも一部(全体又は一部のみ)は、基板10上に設けられてもよい(例えば基板10に接触していてもよい)。   The wiring layer 40 includes a first portion 42 (a first portion 42 closest to the second portion 44 when there are a plurality of first portions 42) and a connection portion 48 of the second portion 44. In the example shown in FIG. 3, the entire connection portion 48 is provided on the insulating layer 38. As a modified example, at least a part (entirely or only a part) of the connection portion 48 may be provided on the substrate 10 (for example, may be in contact with the substrate 10).

配線層40は、第1の部分42(複数の第1の部分42がある場合には第3の部分46に最も近い第1の部分42)と第3の部分46の接続部50を含む。図3に示す例では、接続部50の全体が絶縁層38上に設けられている。変形例として、接続部50の少なくとも一部(全体又は一部のみ)は、基板10上に設けられてもよい(例えば基板10に接触していてもよい)。   The wiring layer 40 includes a first portion 42 (a first portion 42 closest to the third portion 46 when there are a plurality of first portions 42) and a connection portion 50 between the third portions 46. In the example shown in FIG. 3, the entire connection portion 50 is provided on the insulating layer 38. As a modification, at least a part (entirely or only a part) of the connection part 50 may be provided on the substrate 10 (for example, it may be in contact with the substrate 10).

配線層40は、複数の第1の部分42を含む場合には、隣同士の第1の部分42の接続部52を含む。図3に示す例では、接続部52の全体が絶縁層38上に設けられている。変形例として、接続部52の少なくとも一部(全体又は一部のみ)は、基板10上に設けられてもよい(例えば基板10に接触していてもよい)。   When the wiring layer 40 includes a plurality of first portions 42, the wiring layer 40 includes the connecting portions 52 of the adjacent first portions 42. In the example shown in FIG. 3, the entire connection portion 52 is provided on the insulating layer 38. As a modified example, at least a part (entirely or only a part) of the connection part 52 may be provided on the substrate 10 (for example, may be in contact with the substrate 10).

次に、多層配線基板2の製造方法を説明する。本実施の形態では、第1、第2及び第3のリード32,34,36を含む配線パターンが形成された基板10を用意する。第1、第2及び第3のリード32,34,36の形成方法には、第1の実施の形態で説明した第1及び第2のリード12,14の形成方法を適用することができる。   Next, a method for manufacturing the multilayer wiring board 2 will be described. In the present embodiment, a substrate 10 on which a wiring pattern including first, second, and third leads 32, 34, and 36 is formed is prepared. As a method for forming the first, second, and third leads 32, 34, and 36, the method for forming the first and second leads 12 and 14 described in the first embodiment can be applied.

多層配線基板2の製造方法は、絶縁層38を形成することを含む。絶縁層38の形成は、基板10に絶縁性の液体(例えば樹脂前駆体)を吐出することで行ってもよい。絶縁性の液体は、第1のリード32の一部(例えば、基板10とは反対側の面の一部)を覆うように吐出する。絶縁性の液体は、第1のリード32の一部に接触するように吐出してもよい。第1のリード32には、絶縁性の液体によって覆われない部分があってもよい。絶縁性の液体は、基板10の一部(例えば、第1のリード32の絶縁層38によって覆われる部分の隣の部分)を覆うように設けてもよい。基板10には、絶縁性の液体によって覆われない部分があってもよい。   The method for manufacturing the multilayer wiring board 2 includes forming the insulating layer 38. The insulating layer 38 may be formed by discharging an insulating liquid (for example, a resin precursor) to the substrate 10. The insulating liquid is discharged so as to cover a part of the first lead 32 (for example, a part of the surface opposite to the substrate 10). The insulating liquid may be discharged so as to contact a part of the first lead 32. The first lead 32 may have a portion that is not covered by the insulating liquid. The insulating liquid may be provided so as to cover a part of the substrate 10 (for example, a part adjacent to the part covered by the insulating layer 38 of the first lead 32). The substrate 10 may have a portion that is not covered by the insulating liquid.

絶縁性の液体は、第2及び第3のリード34,36の少なくとも一方の一部(例えば、基板10から立ち上がる面の一部)に接触するように吐出してもよい。例えば、図3に示すように、第2及び第3のリード34,36間のスペースを埋める(相互に対向する面に接触する)ように絶縁性の液体を吐出してもよい。変形例として、絶縁性の液体は、第2及び第3のリード34,36の少なくとも一方を完全に避けて吐出してもよい。そして、必要に応じて、絶縁性の液体を硬化させる処理(例えば、乾燥、加熱又は紫外線等の光照射)を行う。   The insulating liquid may be discharged so as to be in contact with a part of at least one of the second and third leads 34 and 36 (for example, a part of the surface rising from the substrate 10). For example, as shown in FIG. 3, the insulating liquid may be discharged so as to fill the space between the second and third leads 34 and 36 (contact the surfaces facing each other). As a modification, the insulating liquid may be discharged while completely avoiding at least one of the second and third leads 34 and 36. And the process (For example, drying, heating, or light irradiation, such as an ultraviolet-ray) which hardens an insulating liquid is performed as needed.

多層配線基板2の製造方法は、導電性微粒子を含む分散液を吐出して配線層40を形成することを含む。そして、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合(例えば焼結)させる処理(加熱)を行う。   The method for manufacturing the multilayer wiring board 2 includes forming a wiring layer 40 by discharging a dispersion liquid containing conductive fine particles. And as needed, the process (volatilization) which volatilizes a dispersion liquid and couple | bonds together (for example, sintering) electroconductive fine particles is performed.

導電性微粒子を含む分散液は、第1の実施の形態において第1及び第2のリード12,14の形成方法で説明したものを使用してもよい。導電性微粒子を含む分散液は、絶縁層38に接触するように吐出してもよい。導電性微粒子を含む分散液は、絶縁層38を介して第1のリード32に非接触で重なるように吐出する。こうすることで、第1の部分42を形成することができる。導電性微粒子を含む分散液は、第2のリード34に接触するように吐出する。導電性微粒子を含む分散液は、第2のリード34の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触するように吐出してもよい。こうすることで、第2の部分44を形成することができる。導電性微粒子を含む分散液は、第3のリード36に接触するように吐出する。導電性微粒子を含む分散液は、第3のリード36の上面(基板10とは反対側の面)及び側面(基板10から立ち上がる面)の少なくとも一方(一方のみ又は両方)に接触するように吐出してもよい。こうすることで、第3の部分46を形成することができる。   As the dispersion liquid containing conductive fine particles, the dispersion liquid described in the method of forming the first and second leads 12 and 14 in the first embodiment may be used. The dispersion liquid containing conductive fine particles may be discharged so as to be in contact with the insulating layer 38. The dispersion liquid containing conductive fine particles is discharged through the insulating layer 38 so as to overlap the first lead 32 in a non-contact manner. By doing so, the first portion 42 can be formed. The dispersion liquid containing conductive fine particles is discharged so as to be in contact with the second lead 34. The dispersion liquid containing conductive fine particles is discharged so as to come into contact with at least one (one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the second lead 34. May be. In this way, the second portion 44 can be formed. The dispersion liquid containing conductive fine particles is discharged so as to be in contact with the third lead 36. The dispersion liquid containing conductive fine particles is discharged so as to be in contact with at least one (only one or both) of the upper surface (surface opposite to the substrate 10) and the side surface (surface rising from the substrate 10) of the third lead 36. May be. In this way, the third portion 46 can be formed.

導電性微粒子を含む分散液は、第2及び第3のリード34,36のいずれか一方から他方に連続的に線を描くように吐出してもよい。こうすることで、接続部48,50,52も形成することができる。導電性微粒子を含む分散液は、基板10上に吐出(例えば基板10に接触するように吐出)してもよい。   The dispersion liquid containing conductive fine particles may be discharged so as to draw a continuous line from one of the second and third leads 34 and 36 to the other. By doing so, the connecting portions 48, 50, 52 can also be formed. The dispersion liquid containing conductive fine particles may be discharged onto the substrate 10 (for example, discharged so as to contact the substrate 10).

詳しくは、導電性微粒子を含む分散液は、第1のリード32(複数の第1のリード32がある場合には第2のリード34に最も近い第1のリード32)の上方と第2のリード34上のいずれか一方から他方に連続的に線を描くように吐出する。この吐出は、第2のリード34上を除くと、絶縁層38に対してのみ(基板10に接触しないように)行ってもよいし、基板10に接触するように行ってもよい。こうすることで、接続部48を形成することができる。   Specifically, the dispersion containing the conductive fine particles is formed above the first lead 32 (the first lead 32 closest to the second lead 34 when there are a plurality of first leads 32) and the second lead 32. It discharges so that a line may be drawn continuously from either one on the lead 34 to the other. Except on the second lead 34, this discharge may be performed only on the insulating layer 38 (so as not to contact the substrate 10), or may be performed so as to contact the substrate 10. By doing so, the connecting portion 48 can be formed.

また、導電性微粒子を含む分散液は、第1のリード32(複数の第1のリード32がある場合には第3のリード36に最も近い第1のリード32)の上方と第3のリード36上のいずれか一方から他方に連続的に線を描くように吐出する。この吐出は、第3のリード36上を除くと、絶縁層38に対してのみ(基板10に接触しないように)行ってもよいし、基板10に接触するように行ってもよい。こうすることで、接続部50を形成することができる。   Further, the dispersion liquid containing the conductive fine particles is formed above the first lead 32 (the first lead 32 closest to the third lead 36 when there are a plurality of first leads 32) and the third lead. It discharges so that a line may be drawn continuously from either one on 36 to the other. This discharge may be performed only on the insulating layer 38 (so as not to contact the substrate 10) or on the substrate 10 except on the third lead 36. By doing so, the connecting portion 50 can be formed.

複数の第1のリード32が形成されている場合には、導電性微粒子を含む分散液は、隣同士の第1のリード32のいずれか一方の上方から他方の上方に連続的に線を描くように吐出する。この吐出は、絶縁層38に対してのみ(基板10に接触しないように)行ってもよいし、基板10に接触するように行ってもよい。こうすることで、接続部52を形成することができる。   When a plurality of first leads 32 are formed, the dispersion liquid containing conductive fine particles continuously draws a line from the upper side of one of the adjacent first leads 32 to the upper side of the other. To be discharged. This discharge may be performed only on the insulating layer 38 (so as not to contact the substrate 10) or may be performed so as to contact the substrate 10. In this way, the connection part 52 can be formed.

本実施の形態によれば、ビアホールを形成することなく多層配線基板2を製造することができるので、工程を簡略化することができ、レイアウト設計の自由度も向上する。   According to the present embodiment, since the multilayer wiring board 2 can be manufactured without forming a via hole, the process can be simplified and the degree of freedom in layout design is also improved.

(第3の実施の形態)
図4は、本発明の第3の実施の形態に係る方法によって製造された多層配線基板の一部を示す断面図である。多層配線基板3は、第1の実施の形態で説明した基板10を有する。基板10(その一方の面)には、第1及び第2のリード62,64を含む配線パターンが形成されている。第1及び第2のリード62,64は、第1の実施の形態で説明した第1及び第2のリード12,14の内容が該当する。なお、図1に示す第1及び第2のリード12,14は平行に延びているが、図3に示す第1及び第2のリード62,64は交差する方向(実際に交差はしない)に延びている。
(Third embodiment)
FIG. 4 is a cross-sectional view showing a part of a multilayer wiring board manufactured by the method according to the third embodiment of the present invention. The multilayer wiring board 3 has the substrate 10 described in the first embodiment. A wiring pattern including first and second leads 62 and 64 is formed on the substrate 10 (one surface thereof). The first and second leads 62 and 64 correspond to the contents of the first and second leads 12 and 14 described in the first embodiment. Although the first and second leads 12 and 14 shown in FIG. 1 extend in parallel, the first and second leads 62 and 64 shown in FIG. 3 cross each other (not actually intersect). It extends.

第1のリード62上には、第1の絶縁層(電気的絶縁層)66が設けられている。第1の絶縁層66は、第1の実施の形態で説明した絶縁層16の内容が該当する。多層配線基板3は、第1の配線層70を有する。第1の配線層70は、第1の実施の形態で説明した配線層20の内容が該当する。   A first insulating layer (electrical insulating layer) 66 is provided on the first lead 62. The first insulating layer 66 corresponds to the content of the insulating layer 16 described in the first embodiment. The multilayer wiring board 3 has a first wiring layer 70. The first wiring layer 70 corresponds to the contents of the wiring layer 20 described in the first embodiment.

多層配線基板3は、第2の絶縁層68を有する。第2の絶縁層68は、第1の配線層70をその一部が露出するように覆っている。第2の絶縁層68は、第1の絶縁層66に隣接するように設けられている。第2の絶縁層68は、第1の絶縁層66と同じ材料で形成されていてもよい。   The multilayer wiring board 3 has a second insulating layer 68. The second insulating layer 68 covers the first wiring layer 70 so that a part thereof is exposed. The second insulating layer 68 is provided so as to be adjacent to the first insulating layer 66. The second insulating layer 68 may be formed of the same material as the first insulating layer 66.

多層配線基板3は、第2の配線層72を有する。第2の配線層72は、第1の絶縁層66の上方で第1の配線層70と接触して重なるように形成されている。第2の配線層72は、第1の配線層70の第2の絶縁層68からの露出部に接触している。第2の配線層72は、第2の絶縁層68上に至るように形成されている。   The multilayer wiring board 3 has a second wiring layer 72. The second wiring layer 72 is formed to be in contact with and overlap the first wiring layer 70 above the first insulating layer 66. The second wiring layer 72 is in contact with the exposed portion of the first wiring layer 70 from the second insulating layer 68. The second wiring layer 72 is formed so as to reach the second insulating layer 68.

なお、多層配線基板3は、基板10に形成された第3のリード(配線パターンの一部)80と、その上に積み重ねられた少なくとも1つ(図4では複数)の導電部82と、導電部82と接触して重なるとともに第2の絶縁層68上に形成された第3の配線層84と、を有していてもよい。   The multilayer wiring board 3 includes a third lead (a part of the wiring pattern) 80 formed on the board 10, at least one (a plurality in FIG. 4) conductive portions 82 stacked thereon, And a third wiring layer 84 formed on the second insulating layer 68 while overlapping with the portion 82.

次に、多層配線基板3の製造方法を説明する。本実施の形態では、第1及び第2のリード62,64を含む配線パターンが形成された基板10を用意する。第1及び第2のリード62,64の形成方法は、第1の実施の形態で説明した第1及び第2のリード12,14の形成方法を適用してもよい。   Next, a method for manufacturing the multilayer wiring board 3 will be described. In the present embodiment, a substrate 10 on which a wiring pattern including first and second leads 62 and 64 is formed is prepared. As a method of forming the first and second leads 62 and 64, the method of forming the first and second leads 12 and 14 described in the first embodiment may be applied.

多層配線基板3の製造方法は、第1の絶縁層66を形成することを含む。その形成方法は、第1の実施の形態で説明した絶縁層16の形成方法を適用してもよい。多層配線基板3の製造方法は、第1の配線層70を形成することを含む。その形成方法は、第1の実施の形態で説明した配線層20の形成方法を適用してもよい。   The method for manufacturing the multilayer wiring board 3 includes forming the first insulating layer 66. As the formation method, the formation method of the insulating layer 16 described in the first embodiment may be applied. The method for manufacturing the multilayer wiring board 3 includes forming the first wiring layer 70. As the formation method, the formation method of the wiring layer 20 described in the first embodiment may be applied.

多層配線基板3の製造方法は、絶縁性の液体を吐出して第2の絶縁層68を形成することを含む。その形成方法は、第1の実施の形態で説明した絶縁層16の形成方法を適用してもよい。第2の絶縁層68を形成するときに、絶縁性の液体の吐出は、第1の配線層70をその一部が露出するがそれ以外の部分を覆うように行ってもよいし、第1の絶縁層66に隣接するように行ってもよい。   The manufacturing method of the multilayer wiring board 3 includes forming the second insulating layer 68 by discharging an insulating liquid. As the formation method, the formation method of the insulating layer 16 described in the first embodiment may be applied. When the second insulating layer 68 is formed, the insulating liquid may be discharged so that the first wiring layer 70 is partially exposed but covers other portions. The insulating layer 66 may be adjacent to the insulating layer 66.

多層配線基板3の製造方法は、導電性微粒子を含む分散液を吐出して、第2の配線層72を形成することを含む。その形成方法は、第1の実施の形態で説明した配線層20の形成方法を適用してもよい。導電性微粒子を含む分散液には、第1の実施の形態で説明した内容が該当する。第2の配線層72を形成するときに、導電性微粒子を含む分散液の吐出は、第1の絶縁層66の上方で第1の配線層70(詳しくは第2の絶縁層68からの露出部)と接触して重なるように行ってもよいし、第2の絶縁層68上に至るように行ってもよい。   The manufacturing method of the multilayer wiring board 3 includes forming a second wiring layer 72 by discharging a dispersion liquid containing conductive fine particles. As the formation method, the formation method of the wiring layer 20 described in the first embodiment may be applied. The contents described in the first embodiment correspond to the dispersion liquid containing conductive fine particles. When the second wiring layer 72 is formed, the dispersion liquid containing the conductive fine particles is discharged above the first insulating layer 66 by the first wiring layer 70 (specifically, exposure from the second insulating layer 68). Part) and may be carried out so as to reach over the second insulating layer 68.

本実施の形態によれば、ビアホールを形成することなく多層配線基板3を製造することができるので、工程を簡略化することができ、レイアウト設計の自由度も向上する。   According to the present embodiment, since the multilayer wiring board 3 can be manufactured without forming a via hole, the process can be simplified and the degree of freedom in layout design is also improved.

(その他の実施の形態)
図5〜図9は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。
(Other embodiments)
5 to 9 are diagrams showing application examples of the multilayer wiring board manufactured by the method according to the embodiment of the present invention.

図5に示す半導体装置100は、上述したいずれかの実施の形態に係る方法によって製造された多層配線基板102と、多層配線基板102に実装された半導体チップ104と、多層配線基板102に搭載された外部端子(ハンダボール)106と、を有する。   A semiconductor device 100 shown in FIG. 5 is mounted on the multilayer wiring board 102 manufactured by the method according to any one of the embodiments described above, the semiconductor chip 104 mounted on the multilayer wiring board 102, and the multilayer wiring board 102. And external terminals (solder balls) 106.

図6に示す回路基板110は、配線パターンが形成された基板(マザーボード)112と、回路基板112に実装された半導体装置100と、を有する。   A circuit board 110 illustrated in FIG. 6 includes a board (mother board) 112 on which a wiring pattern is formed, and a semiconductor device 100 mounted on the circuit board 112.

図7に示す電子モジュール(液晶モジュール又はエレクトロルミネセンスモジュール等の表示モジュールなど)120は、電子パネル(液晶パネル又はエレクトロルミネセンスパネル等の表示パネルなど)122と、電子パネル122に取り付けられた基板(例えばフレキシブル基板)124と、を有し、基板124には、図示しない配線パターンが形成されるとともに、半導体チップ126が実装されている。   An electronic module (display module such as a liquid crystal module or an electroluminescence module) 120 illustrated in FIG. 7 includes an electronic panel (display panel such as a liquid crystal panel or an electroluminescence panel) 122 and a substrate attached to the electronic panel 122. (For example, a flexible substrate) 124, a wiring pattern (not shown) is formed on the substrate 124, and a semiconductor chip 126 is mounted thereon.

上述した多層配線基板1,2,3、半導体装置100、回路基板110、電子モジュール120のいずれかを備えた電子機器として、図8及び図9には、それぞれ、ノート型パーソナルコンピュータ1000と携帯電話2000が示されている。   As an electronic device including any of the multilayer wiring boards 1, 2, 3, the semiconductor device 100, the circuit board 110, and the electronic module 120 described above, a notebook personal computer 1000 and a mobile phone are shown in FIGS. 2000 is shown.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外したものであってもよい。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外したものであってもよい。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment. Furthermore, the present invention may be one that excludes any of the technical matters described in the embodiments in a limited manner. Alternatively, the present invention may be one in which known techniques are limitedly excluded from the above-described embodiments.

図1は、本発明の第1の実施の形態に係る方法によって製造された多層配線基板の一部を示す平面図である。FIG. 1 is a plan view showing a part of a multilayer wiring board manufactured by the method according to the first embodiment of the present invention. 図2は、図1に示す多層配線基板のII-II線断面図である。2 is a cross-sectional view of the multilayer wiring board shown in FIG. 1 taken along line II-II. 図3は、本発明の第2の実施の形態に係る方法によって製造された多層配線基板の一部を示す断面図である。FIG. 3 is a cross-sectional view showing a part of a multilayer wiring board manufactured by the method according to the second embodiment of the present invention. 図4は、本発明の第3の実施の形態に係る方法によって製造された多層配線基板の一部を示す断面図である。FIG. 4 is a cross-sectional view showing a part of a multilayer wiring board manufactured by the method according to the third embodiment of the present invention. 図5は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。FIG. 5 is a diagram showing an application example of the multilayer wiring board manufactured by the method according to the embodiment of the present invention. 図6は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。FIG. 6 is a diagram showing an application example of the multilayer wiring board manufactured by the method according to the embodiment of the present invention. 図7は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。FIG. 7 is a diagram showing an application example of the multilayer wiring board manufactured by the method according to the embodiment of the present invention. 図8は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。FIG. 8 is a diagram showing an application example of the multilayer wiring board manufactured by the method according to the embodiment of the present invention. 図9は、本発明の実施の形態に係る方法によって製造された多層配線基板の応用例を示す図である。FIG. 9 is a diagram showing an application example of the multilayer wiring board manufactured by the method according to the embodiment of the present invention.

符号の説明Explanation of symbols

1…多層配線基板 2…多層配線基板 3…多層配線基板 10…基板 12…第1のリード 14…第2のリード 16…絶縁層 20…配線層 22…第1の部分 24…第2の部分 26…接続部 32…第1のリード 34…第2のリード 36…第3のリード 38…絶縁層 40…配線層 42…第1の部分 44…第2の部分 46…第3の部分 48…接続部 50…接続部 52…接続部 62…第1のリード 64…第2のリード 66…第1の絶縁層 68…第2の絶縁層 70…第1の配線層 72…第2の配線層 80…第3のリード 82…導電部 84…第3の配線層 100…半導体装置 102…多層配線基板 104…半導体チップ 110…回路基板 112…基板 120…電子モジュール 122…電子パネル 124…基板 126…半導体チップ   DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board 2 ... Multilayer wiring board 3 ... Multilayer wiring board 10 ... Substrate 12 ... 1st lead 14 ... 2nd lead 16 ... Insulating layer 20 ... Wiring layer 22 ... 1st part 24 ... 2nd part 26 ... Connecting portion 32 ... First lead 34 ... Second lead 36 ... Third lead 38 ... Insulating layer 40 ... Wiring layer 42 ... First part 44 ... Second part 46 ... Third part 48 ... Connection part 50 ... Connection part 52 ... Connection part 62 ... First lead 64 ... Second lead 66 ... First insulating layer 68 ... Second insulating layer 70 ... First wiring layer 72 ... Second wiring layer DESCRIPTION OF SYMBOLS 80 ... 3rd lead 82 ... Conductive part 84 ... 3rd wiring layer 100 ... Semiconductor device 102 ... Multilayer wiring board 104 ... Semiconductor chip 110 ... Circuit board 112 ... Substrate 120 ... Electronic module 122 ... Electronic panel 124 ... Base Board 126 ... Semiconductor chip

Claims (6)

第1及び第2のリードを含む配線パターンが形成された基板に、絶縁性の液体を吐出して、前記第1のリードの一部を覆うように、絶縁層を設けること、及び、
前記絶縁層を介して前記第1のリードに非接触で重なる第1の部分と、前記第2のリードに接触する第2の部分と、前記第1及び第2の部分の接続部と、を有するように、導電性微粒子を含む分散液を吐出して、配線層を形成すること、
を含む多層配線基板の製造方法。
Providing an insulating layer so as to cover part of the first lead by discharging an insulating liquid onto the substrate on which the wiring pattern including the first and second leads is formed; and
A first portion that overlaps the first lead in a non-contact manner via the insulating layer; a second portion that contacts the second lead; and a connecting portion between the first and second portions. Discharging a dispersion containing conductive fine particles to form a wiring layer,
A method of manufacturing a multilayer wiring board including:
請求項1記載の多層配線基板の製造方法において、
前記配線パターンは、第3のリードを含み、
前記第1のリードは、前記第2及び第3のリードの間に配置され、
前記配線層を、前記第3のリードに接触する第3の部分と、前記1及び第3の部分の接続部と、を有するように形成する多層配線基板の製造方法。
In the manufacturing method of the multilayer wiring board of Claim 1,
The wiring pattern includes a third lead,
The first lead is disposed between the second and third leads;
A method of manufacturing a multilayer wiring board, wherein the wiring layer is formed so as to have a third portion that contacts the third lead and a connection portion between the first and third portions.
請求項1又は請求項2記載の多層配線基板の製造方法において、
前記配線層を第1の配線層として、第2の配線層を、前記絶縁層の上方で前記第1の配線層と接触して重なるように、前記導電性微粒子を含む分散液を吐出して形成することをさらに含む多層配線基板の製造方法。
In the manufacturing method of the multilayer wiring board of Claim 1 or Claim 2,
The wiring layer is used as a first wiring layer, and a dispersion liquid containing the conductive fine particles is discharged so that the second wiring layer is in contact with and overlaps the first wiring layer above the insulating layer. A method of manufacturing a multilayer wiring board, further comprising forming.
請求項3記載の多層配線基板の製造方法において、
前記絶縁層を第1の絶縁層として、第2の絶縁層を、前記第1の配線層をその一部が露出するように覆うとともに前記第1の絶縁層に隣接するように、前記絶縁性の液体を吐出して形成することをさらに含み、
前記第2の配線層を、前記第1の配線層の前記第2の絶縁層からの露出部に接触させ、前記第2の絶縁層上に至るように形成する多層配線基板の製造方法。
In the manufacturing method of the multilayer wiring board of Claim 3,
The insulating layer is used as the first insulating layer, the second insulating layer is covered so that a part of the first wiring layer is exposed, and is adjacent to the first insulating layer. Further forming by discharging the liquid,
A method of manufacturing a multilayer wiring board, wherein the second wiring layer is formed so as to come into contact with an exposed portion of the first wiring layer from the second insulating layer and to reach the second insulating layer.
請求項1から請求項4のいずれか1つに記載の多層配線基板の製造方法において、
前記基板に形成された前記配線パターンを、前記導電性微粒子を含む分散液を吐出して形成することをさらに含む多層配線基板の製造方法。
In the manufacturing method of the multilayer wiring board as described in any one of Claims 1-4,
A method for manufacturing a multilayer wiring board, further comprising forming the wiring pattern formed on the substrate by discharging a dispersion containing the conductive fine particles.
請求項1から請求項5のいずれか1つに記載の方法によって製造されてなる多層配線基板。   A multilayer wiring board manufactured by the method according to any one of claims 1 to 5.
JP2004069558A 2004-03-11 2004-03-11 Multilayered wiring board and its manufacturing method Withdrawn JP2005259988A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004069558A JP2005259988A (en) 2004-03-11 2004-03-11 Multilayered wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004069558A JP2005259988A (en) 2004-03-11 2004-03-11 Multilayered wiring board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005259988A true JP2005259988A (en) 2005-09-22

Family

ID=35085421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069558A Withdrawn JP2005259988A (en) 2004-03-11 2004-03-11 Multilayered wiring board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005259988A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007125870A (en) * 2005-10-04 2007-05-24 Ricoh Co Ltd Image forming apparatus
JP2007125871A (en) * 2005-10-04 2007-05-24 Ricoh Co Ltd Image forming apparatus
WO2014174710A1 (en) * 2013-04-26 2014-10-30 株式会社村田製作所 Multi-layer wiring board, manufacturing method for same, and probe-card-use substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007125870A (en) * 2005-10-04 2007-05-24 Ricoh Co Ltd Image forming apparatus
JP2007125871A (en) * 2005-10-04 2007-05-24 Ricoh Co Ltd Image forming apparatus
JP4673210B2 (en) * 2005-10-04 2011-04-20 株式会社リコー Image forming apparatus
JP4680050B2 (en) * 2005-10-04 2011-05-11 株式会社リコー Image forming apparatus
WO2014174710A1 (en) * 2013-04-26 2014-10-30 株式会社村田製作所 Multi-layer wiring board, manufacturing method for same, and probe-card-use substrate
CN105144856A (en) * 2013-04-26 2015-12-09 株式会社村田制作所 Multi-layer wiring board, manufacturing method for same, and probe-card-use substrate
JPWO2014174710A1 (en) * 2013-04-26 2017-02-23 株式会社村田製作所 MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE CARD BOARD
US9961768B2 (en) 2013-04-26 2018-05-01 Murata Manufacturing Co., Ltd. Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card

Similar Documents

Publication Publication Date Title
KR102665438B1 (en) Flexible circuit board, cof module and electronic device comprising the same
JP3910387B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
TWI334747B (en) Circuit board structure having embedded electronic components
JP2008085089A (en) Resin wiring board and semiconductor device
TWI484875B (en) Circuit board and method for manufacturing same
JP2013115345A (en) Component built-in substrate, manufacturing method of the same, and component built-in substrate packaging body
JP2016184621A (en) Method of manufacturing electronic device, and electronic device
TWI545997B (en) Interposer substrate and method of manufacture
JP2006229157A (en) Shield film of shield flexible printed wiring board and shield flexible printed wiring board using same
KR101477818B1 (en) Printed circuit board and method of manufacturing the same
JP3847693B2 (en) Manufacturing method of semiconductor device
JP2005129846A (en) Semiconductor device and its manufacturing method, electronic module and electronic equipment
JP3693060B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2005259988A (en) Multilayered wiring board and its manufacturing method
JP3900281B2 (en) LAMINATED WIRING BOARD, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE
KR102621168B1 (en) Flexible circuit board and electronic device comprising the same
JP2005050868A (en) Electronic device
JP2004221404A (en) Wiring board, its manufacturing method, semiconductor device, electronic module and electronic apparatus
TWM524553U (en) Semiconductor package
JP2005191027A (en) Circuit substrate, its manufacturing method and electronic apparatus
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP3844079B2 (en) Manufacturing method of semiconductor device
JP6839099B2 (en) Manufacturing method of component-embedded board and component-embedded board
JP2005019817A (en) Semiconductor device and its manufacturing method, circuit board and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605