JP2005259852A - Field effect transistor - Google Patents

Field effect transistor Download PDF

Info

Publication number
JP2005259852A
JP2005259852A JP2004067007A JP2004067007A JP2005259852A JP 2005259852 A JP2005259852 A JP 2005259852A JP 2004067007 A JP2004067007 A JP 2004067007A JP 2004067007 A JP2004067007 A JP 2004067007A JP 2005259852 A JP2005259852 A JP 2005259852A
Authority
JP
Japan
Prior art keywords
conjugated polymer
insulating film
gate insulating
gate electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004067007A
Other languages
Japanese (ja)
Inventor
Toshiyuki Kunikiyo
敏幸 国清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004067007A priority Critical patent/JP2005259852A/en
Publication of JP2005259852A publication Critical patent/JP2005259852A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor that does not have such a limitation that a semiconductor layer has to be comprised of a π conjugated polymer having a substituent that has large dipole moment and moves freely around main chain structure in accordance with an external electric field. <P>SOLUTION: The field effect transistor is provided with a gate electrode, a gate insulating film, a channel formation area formed of an organic semiconductor thin film made of a π conjugated polymer, and a source/drain electrode. Electrons in the π conjugated polymer are moved to the gate insulating film because of an electric field formed by applying a voltage to the gate electrode. When the application of the voltage to the gate electrode is stopped, the electrons in the gate insulating film return to the π conjugated polymer. Thus, the electric conductivity of the channel formation area formed of the organic semiconductor thin film can be controlled. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電界効果型トランジスタ、より詳しくは、チャネル形成領域が有機半導体薄膜から成る、所謂有機電界効果型トランジスタに関する。   The present invention relates to a field effect transistor, and more particularly to a so-called organic field effect transistor in which a channel formation region is formed of an organic semiconductor thin film.

チャネル形成領域としてシリコン層を用いた従来の電界効果型トランジスタ(以下、シリコン系FETと略称する場合がある)の動作原理は、ゲート電極への電圧印加によって、チャネル形成領域を構成する半導体層のエネルギーバンドを屈曲させ、キャリヤ濃度を制御することで電気伝導性を制御するという機構である。この場合、伝導チャネルが形成されていなくても、半導体層に存在する僅かなキャリヤを媒介として電流が流れるため、これが、シリコン系FETのオン/オフ比の向上の妨げになっている。   The principle of operation of a conventional field effect transistor (hereinafter sometimes abbreviated as a silicon-based FET) using a silicon layer as a channel formation region is that a semiconductor layer constituting the channel formation region is applied by applying a voltage to the gate electrode. In this mechanism, the electric conductivity is controlled by bending the energy band and controlling the carrier concentration. In this case, even if no conduction channel is formed, current flows through a small number of carriers existing in the semiconductor layer, which hinders the improvement of the on / off ratio of the silicon-based FET.

ソース/ドレイン電極間に共役系分子から成る有機半導体薄膜を形成し、ゲート電極に電圧を印加することで、有機半導体薄膜を構成する分子の主鎖骨格に対して垂直方向に電界を加え、ソース−ドレイン電流の制御を行う方法が、例えば、J. H. Schon et al, SCIENCE 294, 2138 に提案されている。この方法は、ゲート電極への電圧印加によって生成した電界に基づき一定の分子構造に対してその電子状態を変化させ、共鳴トンネル効果によりソース−ドレイン電流の変調を行う方式である。このような現象は、数度K程度の極低温で観測される現象であり、室温レベルにおいては、分子内伝導を担うキャリヤは、有機半導体薄膜を構成する分子の分子振動により、常に大きな散乱を受ける。そのため、室温にて動作する係る構造のFETは未だ実現されていない。   An organic semiconductor thin film composed of conjugated molecules is formed between the source / drain electrodes, and a voltage is applied to the gate electrode to apply an electric field in a direction perpendicular to the main chain skeleton of the molecules constituting the organic semiconductor thin film. A method for controlling the drain current is proposed, for example, in JH Schon et al, SCIENCE 294, 2138. This method is a system in which the electronic state of a certain molecular structure is changed based on an electric field generated by applying a voltage to the gate electrode, and the source-drain current is modulated by the resonant tunneling effect. Such a phenomenon is observed at an extremely low temperature of about several degrees K. At room temperature, the carrier responsible for intramolecular conduction always scatters greatly due to molecular vibrations of the molecules constituting the organic semiconductor thin film. receive. Therefore, an FET having such a structure that operates at room temperature has not been realized yet.

チャネル形成領域を構成する半導体層が、−CHO、−COCH3、−NO2、−CNのいずれかの置換基を含むπ共役系重合体を主な成分とする電界効果型トランジスタが、特開平7−249775号公報に開示されている。ここで、π共役系重合体として、複素五員環、より具体的には、ポリアセチレン、ポリパラフェニレン、ポリチオフェン、ポリピロール、ポリアニリン、ポリチエニレンビニレン、ポリパラフェニレンビニレン、ポリピリダジン、ポリナフチレン、ポリアズレン、ポリイソチアナフテンが挙げられている。 A field effect transistor in which a semiconductor layer constituting a channel formation region includes a π-conjugated polymer containing a substituent of any one of —CHO, —COCH 3 , —NO 2 , and —CN as a main component is disclosed in It is disclosed in Japanese Patent Application Publication No. 7-249775. Here, as the π-conjugated polymer, a hetero five-membered ring, more specifically, polyacetylene, polyparaphenylene, polythiophene, polypyrrole, polyaniline, polythienylene vinylene, polyparaphenylene vinylene, polypyridazine, polynaphthylene, polyazulene, Polyisothianaphthene is mentioned.

この特開平7−249775号公報に開示された電界効果型トランジスタにおいて、ゲート電極に電圧を印加しないときには、高分子鎖のπ電子共役により、横方向電界(ソース・ドレイン電圧により発生)をかけてチャネルにキャリアを流すことができ、一方、ゲート電極に電圧を印加すると、ゲート電極面と垂直な方向に電界が発生し、双極子モーメントを持つ置換基に力が加わる結果、高分子鎖のコンフォメーションが変わり、π電子共役が崩れ、高分子の導電率が著しく低下するので、ソース/ドレイン電極間に電流が流れなくなるとされている。   In the field effect transistor disclosed in Japanese Patent Application Laid-Open No. 7-249775, when no voltage is applied to the gate electrode, a lateral electric field (generated by source / drain voltage) is applied by π electron conjugation of the polymer chain. On the other hand, when a voltage is applied to the gate electrode, an electric field is generated in a direction perpendicular to the gate electrode surface, and a force is applied to a substituent having a dipole moment. The formation is changed, the π-electron conjugation is lost, and the electrical conductivity of the polymer is remarkably lowered, so that no current flows between the source / drain electrodes.

特開平7−249775号JP-A-7-249775 J. H. Schon et al, SCIENCE 294, 2138J. H. Schon et al, SCIENCE 294, 2138

ところで、特開平7−249775号公報に開示された電界効果型トランジスタにあっては、半導体層として、双極子モーメントの大きな特定の置換基を持つπ共役系重合体を用いており、この双極子モーメントに外部より電界を印加することで、重合体のコンフォメーションを変化させて導電率を変化させている。然るに、このようなコンフォメーション変化を生じさせるような、大きな双極子モーメントを有する置換基の選定に困難が予想されるといった問題、また、そのような置換基が、外部電界に応じてπ共役系重合体の主鎖骨格の周りを自由に移動するためには、その重合体付近に自由な空間が必要であり、電界効果型トランジスタの作製に困難が予想されるといった問題を有する。   By the way, in the field effect transistor disclosed in Japanese Patent Application Laid-Open No. 7-249775, a π-conjugated polymer having a specific substituent having a large dipole moment is used as a semiconductor layer. By applying an electric field to the moment from the outside, the conformation of the polymer is changed to change the conductivity. However, there is a problem that it is difficult to select a substituent having a large dipole moment that causes such a conformational change, and such a substituent is π-conjugated system depending on an external electric field. In order to move freely around the main chain skeleton of the polymer, a free space is required in the vicinity of the polymer, and there is a problem that it is expected to be difficult to manufacture a field effect transistor.

従って、本発明の目的は、大きな双極子モーメントを有し、しかも、外部電界に応じて主鎖骨格の周りを自由に移動する置換基を持つπ共役系重合体から半導体層を構成しなければならないといった制限の無い電界効果型トランジスタを提供することにある。   Accordingly, an object of the present invention is to form a semiconductor layer from a π-conjugated polymer having a large dipole moment and having a substituent that freely moves around the main chain skeleton in response to an external electric field. An object of the present invention is to provide a field-effect transistor that does not have such a restriction.

上記の目的を達成するための本発明の電界効果型トランジスタは、
(A)ゲート電極、
(B)ゲート絶縁膜、
(C)π共役系重合体から構成された有機半導体薄膜から成るチャネル形成領域、及び、
(D)ソース/ドレイン電極、
を備えた電界効果型トランジスタであって、
ゲート電極への電圧印加に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜へと移動させられ、ゲート電極への電圧印加の中止によって、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻され、以て、有機半導体薄膜から成るチャネル形成領域の電気伝導性が制御されることを特徴とする。
In order to achieve the above object, the field effect transistor of the present invention provides:
(A) a gate electrode,
(B) a gate insulating film,
(C) a channel forming region composed of an organic semiconductor thin film composed of a π-conjugated polymer, and
(D) source / drain electrodes,
A field effect transistor comprising:
Due to the electric field formed based on the voltage application to the gate electrode, the electrons in the π-conjugated polymer are moved to the gate insulating film, and when the voltage application to the gate electrode is stopped, the electrons are transferred to the gate insulating film. The transferred electrons are returned to the π-conjugated polymer, whereby the electrical conductivity of the channel formation region formed of the organic semiconductor thin film is controlled.

本発明の電界効果型トランジスタにあっては、
ゲート電極への電圧印加に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜へと移動させられる結果、π共役系重合体は、アロマティック構造からキノイド構造へと変化し、
ゲート電極への電圧印加の中止によって、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻される結果、π共役系重合体は、キノイド構造からアロマティック構造に戻る構成とすることが好ましい。
In the field effect transistor of the present invention,
As a result of the electrons in the π-conjugated polymer being transferred to the gate insulating film due to the electric field formed by applying a voltage to the gate electrode, the π-conjugated polymer is changed from an aromatic structure to a quinoid structure. Change,
By stopping the application of voltage to the gate electrode, the electrons transferred to the gate insulating film are returned to the π-conjugated polymer, so that the π-conjugated polymer returns from the quinoid structure to the aromatic structure. It is preferable.

π共役系重合体がアロマティック構造であるとは、より具体的には、π共役系重合体を構成するモノマー(単量体)同士の結合が単結合であることを意味し、π共役系重合体がキノイド構造であるとは、より具体的には、π共役系重合体を構成するモノマー(単量体)同士の結合が二重結合であることを意味する。   More specifically, a π-conjugated polymer having an aromatic structure means that a bond between monomers constituting the π-conjugated polymer is a single bond, and a π-conjugated system. More specifically, the polymer having a quinoid structure means that a bond between monomers constituting the π-conjugated polymer is a double bond.

また、本発明の電界効果型トランジスタにあっては、ゲート電極に印加されたゲート電圧に基づき形成された電界に起因してπ共役系重合体中の電子をゲート絶縁膜へと容易に移動させるために、ゲート絶縁膜を構成する材料の最低空分子軌道(LUMO)のレベルは、π共役系重合体の最高被占分子軌道(HOMO)のレベルよりも高いことが好ましい。   In the field effect transistor of the present invention, electrons in the π-conjugated polymer are easily transferred to the gate insulating film due to the electric field formed based on the gate voltage applied to the gate electrode. Therefore, the level of the lowest unoccupied molecular orbital (LUMO) of the material constituting the gate insulating film is preferably higher than the level of the highest occupied molecular orbital (HOMO) of the π-conjugated polymer.

本発明の電界効果型トランジスタにあっては、π共役系重合体を複素五員環とすることが好ましい。具体的には、(π共役系重合体)/(ゲート絶縁膜を構成する材料)の組合せとして、(複素五員環から成るπ共役系重合体)/(アクセプタ分子から成る材料)とすることが好ましく、より具体的には、(π共役系重合体)/(ゲート絶縁膜を構成する材料)の組合せとして、(ポリチオフェン)/(テトラシアノキノジメタン[TCNQ])、(ポリチオフェン)/ジチオレン金属錯体を挙げることができる。ここで、ジチオレン金属錯体は、M(dmit)2で表すことができ、「M」として、Ni、Pd、Ptを挙げることができる。 In the field effect transistor of the present invention, the π-conjugated polymer is preferably a complex five-membered ring. Specifically, the combination of (π conjugated polymer) / (material constituting the gate insulating film) is (π conjugated polymer consisting of a complex five-membered ring) / (material consisting of acceptor molecules). More specifically, the combination of (π-conjugated polymer) / (material constituting the gate insulating film) is (polythiophene) / (tetracyanoquinodimethane [TCNQ]), (polythiophene) / dithiolene. Mention may be made of metal complexes. Here, the dithiolene metal complex can be represented by M (dmit) 2 , and examples of “M” include Ni, Pd, and Pt.

本発明の電界効果型トランジスタの具体的な構造として、以下の4種類の構造を例示することができる。   The following four types of structures can be illustrated as specific structures of the field effect transistor of the present invention.

即ち、第1の構造を有する電界効果型トランジスタは、所謂ボトムゲート型であり、且つ、ボトムコンタクト型であり、
(a)基体上に形成されたゲート電極、
(b)ゲート電極上に形成されたゲート絶縁膜、
(c)ゲート絶縁膜上に形成されたソース/ドレイン電極、並びに、
(d)ソース/ドレイン電極の間であってゲート絶縁膜上に形成された有機半導体薄膜から成るチャネル形成領域、
を備えている。
That is, the field effect transistor having the first structure is a so-called bottom gate type and a bottom contact type.
(A) a gate electrode formed on the substrate;
(B) a gate insulating film formed on the gate electrode;
(C) source / drain electrodes formed on the gate insulating film, and
(D) a channel forming region comprising an organic semiconductor thin film formed between the source / drain electrodes and on the gate insulating film;
It has.

また、第2の構造を有する電界効果型トランジスタは、所謂ボトムゲート型であり、且つ、トップコンタクト型であり、
(a)基体上に形成されたゲート電極、
(b)ゲート電極上に形成されたゲート絶縁膜、
(c)ゲート絶縁膜上に形成された有機半導体薄膜から成るチャネル形成領域、並びに、
(d)有機半導体薄膜上に形成されたソース/ドレイン電極、
を備えている。
The field effect transistor having the second structure is a so-called bottom gate type and a top contact type.
(A) a gate electrode formed on the substrate;
(B) a gate insulating film formed on the gate electrode;
(C) a channel formation region made of an organic semiconductor thin film formed on the gate insulating film, and
(D) source / drain electrodes formed on the organic semiconductor thin film;
It has.

更には、第3の構造を有する電界効果型トランジスタは、所謂トップゲート型であり、且つ、トップコンタクト型であり、
(a)基体上に形成された有機半導体薄膜から成るチャネル形成領域、
(b)有機半導体薄膜上に形成されたソース/ドレイン電極、
(c)ソース/ドレイン電極及び有機半導体薄膜上に形成されたゲート絶縁膜、並びに、
(d)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
Further, the field effect transistor having the third structure is a so-called top gate type and a top contact type.
(A) a channel forming region comprising an organic semiconductor thin film formed on a substrate;
(B) source / drain electrodes formed on the organic semiconductor thin film;
(C) a gate insulating film formed on the source / drain electrodes and the organic semiconductor thin film, and
(D) a gate electrode formed on the gate insulating film,
It has.

また、第4の構造を有する電界効果型トランジスタは、所謂トップゲート型であり、且つ、ボトムコンタクト型であり、
(a)基体上に形成されたソース/ドレイン電極、
(b)ソース/ドレイン電極及び基体上に形成された有機半導体薄膜から成るチャネル形成領域、
(c)有機半導体薄膜上に形成されたゲート絶縁膜、並びに、
(d)ゲート絶縁膜上に形成されたゲート電極、
を備えている。
The field effect transistor having the fourth structure is a so-called top gate type and a bottom contact type.
(A) source / drain electrodes formed on the substrate;
(B) a channel forming region comprising a source / drain electrode and an organic semiconductor thin film formed on the substrate;
(C) a gate insulating film formed on the organic semiconductor thin film, and
(D) a gate electrode formed on the gate insulating film,
It has.

本発明の電界効果型トランジスタにおけるゲート電極やソース/ドレイン電極、各種の配線を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、亜鉛(Zn)、マグネシウム(Mg)等の金属やインジウム・錫酸化物(ITO)等の導電性金属酸化物、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。あるいは又、ドーピング等で導電率を向上させた無機材料、例えばシリコン単結晶、ポリシリコン、アモルファスシリコン、ゲルマニウム、グラファイト等を挙げることもできる。更には、ゲート電極やソース/ドレイン電極を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料を挙げることもできる。   As materials constituting the gate electrode, source / drain electrode, and various wirings in the field effect transistor of the present invention, platinum (Pt), gold (Au), palladium (Pd), chromium (Cr), nickel (Ni), Aluminum (Al), Silver (Ag), Tantalum (Ta), Tungsten (W), Copper (Cu), Titanium (Ti), Indium (In), Tin (Sn), Iron (Fe), Zinc (Zn), Metals such as magnesium (Mg), conductive metal oxides such as indium tin oxide (ITO), alloys containing these metal elements, conductive particles made of these metals, alloys containing these metals Examples thereof include conductive particles, and a stacked structure of layers containing these elements can also be used. Alternatively, an inorganic material whose conductivity is improved by doping or the like, for example, silicon single crystal, polysilicon, amorphous silicon, germanium, graphite, or the like can be used. Furthermore, an organic material such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] can also be used as a material constituting the gate electrode and the source / drain electrode.

ゲート電極やソース/ドレイン電極、配線の形成方法として、これらを構成する材料にも依るが、真空蒸着法やスパッタリング法に例示される物理的気相成長法(PVD法);MOCVD法を含む各種の化学的気相成長法(CVD法);スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;リフトオフ法;シャドウマスク法;電解メッキ法や無電解メッキ法、あるいはこれらの組合せといったメッキ法;及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、物理的気相成長法として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。   Depending on the material constituting the gate electrode, source / drain electrode, and wiring, the physical vapor deposition method (PVD method) exemplified by vacuum deposition method and sputtering method; various types including MOCVD method Chemical vapor deposition method (CVD method); Spin coating method; Printing method such as screen printing method and inkjet printing method; Air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll Various coating methods such as coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method, spray coater method, slit orifice coater method, calendar coater method, dipping method; stamp method; lift-off method; shadow mask method; Plating method or electroless method · The method or plating method such as those combinations; and can include any of a spraying method, a combination of a patterning technique as necessary. In addition, as physical vapor deposition methods, (a) various vacuum deposition methods such as electron beam heating method, resistance heating method, flash deposition, (b) plasma deposition method, (c) bipolar sputtering method, direct current sputtering method, Various sputtering methods such as DC magnetron sputtering method, high frequency sputtering method, magnetron sputtering method, ion beam sputtering method, bias sputtering method, (d) DC (direct current) method, RF method, multi-cathode method, activation reaction method, electric field Various ion plating methods, such as a vapor deposition method, a high frequency ion plating method, and a reactive ion plating method, can be mentioned.

有機半導体薄膜の形成方法として、有機半導体薄膜を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法;各種のCVD法;スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;上述した各種のコーティング法;スタンプ法;リフトオフ法;シャドウマスク法;及び、スプレー法の内のいずれかを挙げることができる。   Depending on the material constituting the organic semiconductor thin film as a method for forming the organic semiconductor thin film, PVD methods exemplified by vacuum deposition methods and sputtering methods; various CVD methods; spin coating methods; screen printing methods and inkjet printing methods, etc. One of the printing method, the various coating methods described above, the stamp method, the lift-off method, the shadow mask method, and the spray method can be used.

ゲート絶縁膜の形成方法として、ゲート絶縁膜を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるPVD法;各種のCVD法;スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;上述した各種コーティング法;浸漬法;キャスティング法;及び、スプレー法の内のいずれかを挙げることができる。   As a method for forming the gate insulating film, although depending on the material constituting the gate insulating film, PVD method exemplified by vacuum deposition method and sputtering method; various CVD methods; spin coating method; screen printing method and inkjet printing method Any of the printing method; the various coating methods described above; the dipping method; the casting method; and the spray method can be used.

また、基体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン半導体基板を挙げることができる。更には、基体として、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。尚、電界効果型トランジスタの製造時、可撓性を有するプラスチック・フィルムやプラスチック・シートでは電界効果型トランジスタを製造し難い場合、プラスチック・フィルムやプラスチック・シートを剛性を有する支持体(例えば、ガラス板や半導体基板、金属板等)に貼り付けて電界効果型トランジスタを製造すればよい。   Examples of the substrate include various glass substrates, various glass substrates having an insulating layer formed on the surface, a quartz substrate, a quartz substrate having an insulating layer formed on the surface, and a silicon semiconductor substrate having an insulating layer formed on the surface. Can do. Furthermore, examples of the substrate include a plastic film, a plastic sheet, and a plastic substrate made of a polymer material exemplified by polyethersulfone (PES), polyimide, polycarbonate, and polyethylene terephthalate (PET). If a substrate made of such a flexible polymer material is used, for example, a field effect transistor can be incorporated or integrated into a display device or electronic device having a curved shape. When manufacturing a field effect transistor, if it is difficult to manufacture a field effect transistor with a flexible plastic film or plastic sheet, the plastic film or plastic sheet is made of a rigid support (for example, glass A field effect transistor may be manufactured by attaching to a plate, a semiconductor substrate, a metal plate, or the like.

以下、本発明の電界効果型トランジスタの動作原理を説明する。   Hereinafter, the operation principle of the field effect transistor of the present invention will be described.

π共役系重合体は、主鎖骨格に捻れや折れ曲がりがあると、π共役が分断されることから、コンフォメーションが電気伝導性に与える影響が大きいことが知られており、π共役系重合体を構成するモノマーの分子面が平行となるときには電気伝導性が良く、捻れが存在すると電気伝導性は悪化する。   π-conjugated polymers are known to have a great influence on the electrical conductivity of conformation because π-conjugation is broken if the main chain skeleton is twisted or bent. The electrical conductivity is good when the molecular surfaces of the monomers constituting the are parallel, and the electrical conductivity is deteriorated when twist is present.

ここで、問題となるのは、室温下におけるπ共役系重合体の構造安定性である。π共役系重合体は、立体障害などの無い系では、その多くがシス構造又はトランス構造をとることで安定となる。π共役系重合体が電気的に中性な状態では、例えば、π共役系重合体を構成する各モノマー間が単結合で結ばれたアロマティック構造を形成する。一方、ゲート電極へ電圧を印加すると、この電圧に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜へと移動させられ、π共役系重合体はカチオン化され、π共役系重合体の結合の組み換えが生じる。即ち、例えば、各モノマー間の結合が単結合から二重結合へと変化し、キノイド構造となる。二重結合は、単結合よりも一般に結合力が強く、また、捻れを生じさせる外力に対して強固であることが知られている。一方、ゲート電極への電圧印加を中止することによって、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻される結果、例えば、π共役系重合体はキノイド構造からアロマティック構造に戻る。即ち、ゲート電極への電圧印加に基づき形成された電界に起因した、ゲート絶縁膜とπ共役系重合体との間での双極子モーメントの生成に伴うπ共役系重合体からゲート絶縁膜への電子の移動によって、あるいは又、ゲート電極への電圧印加の中止によって、ゲート絶縁膜とπ共役系重合体との間での双極子モーメントが無くなるが故に、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻され、以上の結果として、チャネル形成領域を構成する有機半導体薄膜であるπ共役系重合体のコンフォメーション(分子の硬さ)が変化するが故に、チャネル形成領域の電気伝導性が制御される。   Here, the problem is the structural stability of the π-conjugated polymer at room temperature. In a system having no steric hindrance, most of π-conjugated polymers are stabilized by taking a cis structure or a trans structure. When the π-conjugated polymer is in an electrically neutral state, for example, an aromatic structure is formed in which each monomer constituting the π-conjugated polymer is connected by a single bond. On the other hand, when a voltage is applied to the gate electrode, electrons in the π-conjugated polymer are moved to the gate insulating film due to the electric field formed based on this voltage, and the π-conjugated polymer is cationized. , Recombination of the bonds of the π-conjugated polymer occurs. That is, for example, the bond between the monomers changes from a single bond to a double bond, resulting in a quinoid structure. It is known that a double bond generally has a stronger binding force than a single bond and is strong against an external force that causes twisting. On the other hand, by stopping the voltage application to the gate electrode, the electrons transferred to the gate insulating film are returned to the π-conjugated polymer. For example, the π-conjugated polymer is changed from a quinoid structure to an aromatic structure. Return to. That is, from the π-conjugated polymer to the gate insulating film accompanying the generation of the dipole moment between the gate insulating film and the π-conjugated polymer due to the electric field formed based on the voltage application to the gate electrode. Electrons moved to the gate insulating film because the dipole moment between the gate insulating film and the π-conjugated polymer disappears due to the movement of the electrons or due to the voltage application to the gate electrode being stopped. Is returned to the π-conjugated polymer, and as a result, the conformation (molecular hardness) of the π-conjugated polymer, which is an organic semiconductor thin film constituting the channel-forming region, changes. The electrical conductivity of the is controlled.

π共役系重合体の一種であるポリチオフェンにおいて、モノマー間の2面角を変化させたときの全エネルギー変化を、2面角が0°(トランス構造)を基準としてプロットしたものを、図1の(A)に示す。また、アロマティック構造を有するポリチオフェンにおいて、2面角が0度及び90度のときのエネルギーバンドを示すグラフを図2の(A)に示し、キノイド構造を有するポリチオフェンにおいて、2面角が0度及び90度のときのエネルギーバンドを図3に示す。また、2面角が0度及び90度の場合のポリチオフェンの分子構造の模式図を、それぞれ、図2の(B)及び(C)に示す。図1の(A)中、実線は中性状態(各モノマー間が単結合で結ばれたアロマティック構造を形成している状態)におけるエネルギー変化を示し、破線はカチオン状態(各モノマー間が二重結合で結ばれたキノイド構造を形成している状態)におけるエネルギー変化を示す。図1の(A)から、中性状態に比べて、カチオン状態では、π共役系重合体を構成する各モノマーの面が平行になる状態において、エネルギーの谷が深く安定化し、中性状態に比べてπ共役性が強い状態で安定して存在可能であることが判る。   In polythiophene which is a kind of π-conjugated polymer, the total energy change when the dihedral angle between the monomers is changed is plotted with the dihedral angle of 0 ° (trans structure) as a reference. Shown in (A). In addition, a graph showing an energy band when the dihedral angle is 0 degree and 90 degrees in the polythiophene having an aromatic structure is shown in FIG. 2A. In the polythiophene having a quinoid structure, the dihedral angle is 0 degree. The energy band at 90 degrees and 90 degrees is shown in FIG. Moreover, the schematic diagram of the molecular structure of polythiophene when the dihedral angle is 0 degree and 90 degrees is shown in FIGS. 2B and 2C, respectively. In FIG. 1A, the solid line indicates the energy change in the neutral state (the state in which an aromatic structure is formed in which each monomer is connected by a single bond), and the broken line indicates the cation state (in which each monomer has two gaps). It shows the energy change in a state in which a quinoid structure linked by a double bond is formed. From (A) of FIG. 1, in the cationic state, the valley of energy is deeply stabilized in the state in which the surfaces of the monomers constituting the π-conjugated polymer are parallel to the neutral state, compared to the neutral state. It can be seen that it can exist stably in a state where the π conjugation is strong.

言い換えれば、各モノマー間が二重結合で結ばれたキノイド構造を形成している状態の方が、各モノマー間が単結合で結ばれたアロマティック構造を形成している状態よりも、π共役系重合体における主鎖骨格に捻れが生じ難く、π共役系重合体を構成するモノマーの分子面が平行状態で安定している。従って、キノイド構造を形成している状態の方が、アロマティック構造を形成している状態よりも、π共役系重合体は高い電気伝導性を有する。   In other words, the state in which a quinoid structure in which each monomer is connected by a double bond is more π-conjugated than the state in which an aromatic structure in which each monomer is connected by a single bond is formed. The main chain skeleton in the polymer is hardly twisted, and the molecular surfaces of the monomers constituting the π-conjugated polymer are stable in a parallel state. Therefore, the π-conjugated polymer has higher electrical conductivity in the state where the quinoid structure is formed than in the state where the aromatic structure is formed.

また、一般に、単結合に比べて二重結合の方が結合強度が強いため、各モノマー間がバネ定数kのバネで互いに連結されていると考えると、ゲート電極への電圧印加によってバネ定数kの値が増加する方向に変化する。一般に、キャリヤの散乱確率はバネ定数kに反比例するので、散乱確率の観点からもカチオン状態の方が電気伝導性が向上する。   In general, since the double bond has stronger bond strength than the single bond, assuming that the monomers are connected to each other by a spring having a spring constant k, the spring constant k is applied by applying a voltage to the gate electrode. The value of increases in the direction of increasing. In general, since the carrier scattering probability is inversely proportional to the spring constant k, the electrical conductivity is improved in the cationic state from the viewpoint of the scattering probability.

以上のとおり、ゲート電極への電圧印加の有無によって有機半導体薄膜を構成するπ共役系重合体中の電子のゲート絶縁膜への移動が制御される結果、有機半導体薄膜から成るチャネル形成領域の電気伝導性が制御される。   As described above, the movement of electrons in the π-conjugated polymer constituting the organic semiconductor thin film to the gate insulating film is controlled by the presence or absence of voltage application to the gate electrode. Conductivity is controlled.

本発明の電界効果型トランジスタにおいては、ゲート電極に電圧が印加されていない状態では、図1の(B)に模式的に示すように、チャネル形成領域を構成するπ共役系重合体のπ共役性は分子振動により弱まり、分子内伝導においてキャリヤの散乱が著しい。一方、ゲート電極に電圧が印加された状態では、図1の(C)に模式的に示すように、チャネル形成領域を構成するπ共役系重合体のπ共役性が強まり、分子内伝導においてキャリヤの散乱が抑制される。このように、π共役性の制御及び散乱確率の制御をゲート電極に印加される電圧に応じた電界で同時に制御し、特に、キャリヤ輸送が分子内伝導によって司られた有機電界効果型トランジスタにおいて高いオン/オフ比を実現することが可能となる。即ち、本発明により、大きな双極子モーメントを有し、しかも、外部電界に応じて主鎖骨格の周りを自由に移動する置換基を持つπ共役系重合体から半導体層を構成しなければならないといった制限の無い電界効果型トランジスタを提供することができる。   In the field-effect transistor of the present invention, in the state where no voltage is applied to the gate electrode, as schematically shown in FIG. 1B, the π conjugate of the π conjugated polymer constituting the channel formation region. The nature is weakened by molecular vibration, and carrier scattering is significant in intramolecular conduction. On the other hand, in a state where a voltage is applied to the gate electrode, as schematically shown in FIG. 1C, the π conjugation property of the π conjugated polymer constituting the channel formation region is increased, and the carrier in intramolecular conduction is increased. Is suppressed. In this way, the control of π conjugation and the control of the scattering probability are simultaneously controlled by an electric field according to the voltage applied to the gate electrode, and particularly in an organic field effect transistor in which carrier transport is governed by intramolecular conduction. An on / off ratio can be realized. That is, according to the present invention, the semiconductor layer must be composed of a π-conjugated polymer having a large dipole moment and having a substituent that freely moves around the main chain skeleton in response to an external electric field. There can be provided a field-effect transistor without limitation.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の電界効果型トランジスタ(以下、FETと略称する場合がある)に関する。実施例1のFETは、
(A)ゲート電極12、
(B)ゲート絶縁膜13、
(C)π共役系重合体から構成された有機半導体薄膜15から成るチャネル形成領域16、及び、
(D)ソース/ドレイン電極14、
を備えている。
Example 1 relates to a field effect transistor (hereinafter sometimes abbreviated as FET) of the present invention. The FET of Example 1 is
(A) Gate electrode 12,
(B) Gate insulating film 13,
(C) a channel forming region 16 composed of an organic semiconductor thin film 15 composed of a π-conjugated polymer, and
(D) source / drain electrode 14,
It has.

より具体的には、模式的な一部断面図を図6の(B)に示すように、実施例1のFETは、所謂ボトムゲート型であり、且つ、ボトムコンタクト型の薄膜トランジスタ(TFT)であり、
(a)基体11上に形成されたゲート電極12、
(b)ゲート電極12上に形成されたゲート絶縁膜13、
(c)ゲート絶縁膜13上に形成されたソース/ドレイン電極14、並びに、
(d)ソース/ドレイン電極14の間であってゲート絶縁膜13上に形成された有機半導体薄膜15から成るチャネル形成領域16、
を備えている。
More specifically, as shown in a schematic partial sectional view of FIG. 6B, the FET of Example 1 is a so-called bottom gate type and bottom contact type thin film transistor (TFT). Yes,
(A) a gate electrode 12 formed on the substrate 11,
(B) a gate insulating film 13 formed on the gate electrode 12;
(C) a source / drain electrode 14 formed on the gate insulating film 13, and
(D) a channel forming region 16 comprising an organic semiconductor thin film 15 formed between the source / drain electrodes 14 and on the gate insulating film 13;
It has.

尚、有機半導体薄膜15は、ソース/ドレイン電極14上にも延在している。また、有機半導体薄膜15を構成するπ共役系重合体としてポリチオフェンを用い、ゲート絶縁膜13を構成する材料としてTCNQ(テトラシアノキノジメタン)を用いた。尚、ゲート絶縁膜13を構成する材料の最低空分子軌道のレベルは、π共役系重合体の最高被占分子軌道のレベルよりも高い。更には、基体11をポリエーテルスルホン(PES)から構成し、ゲート電極12及びソース/ドレイン電極14を金(Au)層/Ti層の2層から構成した。   The organic semiconductor thin film 15 extends also on the source / drain electrode 14. In addition, polythiophene was used as the π-conjugated polymer constituting the organic semiconductor thin film 15, and TCNQ (tetracyanoquinodimethane) was used as the material constituting the gate insulating film 13. The level of the lowest unoccupied molecular orbital of the material constituting the gate insulating film 13 is higher than the level of the highest occupied molecular orbital of the π-conjugated polymer. Further, the substrate 11 is composed of polyethersulfone (PES), and the gate electrode 12 and the source / drain electrode 14 are composed of two layers of gold (Au) layer / Ti layer.

実施例1のFETにあっては、ゲート電極12への電圧印加に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜13へと移動させられ、ゲート電極12への電圧印加の中止によって、ゲート絶縁膜13へと移動させられた電子がπ共役系重合体中に戻され、以て、有機半導体薄膜15から成るチャネル形成領域16の電気伝導性が制御される。より具体的には、ゲート電極12への電圧印加の前には、π共役系重合体であるポリチオフェンは、図1の(B)に模式的に示す状態となっている。そして、ゲート電極12への電圧印加に基づき形成された電界に起因して、π共役系重合体であるポリチオフェン中の電子がゲート絶縁膜13へと移動させられる結果、π共役系重合体であるポリチオフェンはアロマティック構造からキノイド構造へと変化し、図1の(C)に模式的に示す状態となる。一方、ゲート電極12への電圧印加の中止によって、ゲート絶縁膜13へと移動させられた電子がπ共役系重合体であるポリチオフェン中に戻される結果、π共役系重合体はキノイド構造からアロマティック構造に戻り、図1の(B)に模式的に示す状態に戻る。   In the FET of Example 1, the electrons in the π-conjugated polymer are moved to the gate insulating film 13 due to the electric field formed based on the voltage application to the gate electrode 12, and the gate electrode 12 By stopping the voltage application, the electrons transferred to the gate insulating film 13 are returned to the π-conjugated polymer, thereby controlling the electrical conductivity of the channel forming region 16 composed of the organic semiconductor thin film 15. The More specifically, before the voltage application to the gate electrode 12, the polythiophene that is a π-conjugated polymer is in a state schematically shown in FIG. Then, due to the electric field formed based on the voltage application to the gate electrode 12, the electrons in the polythiophene that is a π-conjugated polymer are moved to the gate insulating film 13, resulting in the π-conjugated polymer. Polythiophene changes from an aromatic structure to a quinoid structure, and is in a state schematically shown in FIG. On the other hand, as a result of the voltage application to the gate electrode 12 being stopped, the electrons transferred to the gate insulating film 13 are returned to the polythiophene, which is a π-conjugated polymer. Returning to the structure, it returns to the state schematically shown in FIG.

以下、基体等の模式的な一部断面図である図4の(A)〜(D)、図5の(A)〜(C)、並びに、図6の(A)〜(B)を参照して、実施例1のFETの製造方法の概要を説明する。   4 (A) to (D), FIGS. 5 (A) to (C), and FIGS. 6 (A) to (B), which are schematic partial sectional views of the substrate and the like. Then, the outline of the manufacturing method of the FET of Example 1 will be described.

[工程−100]
先ず、基体11上にゲート電極12を形成する。具体的には、ポリエーテルスルホン(PES)から成る基体11上に、レジスト層31に基づきゲート電極形成用のパターンを形成する(図4の(A)参照)。次いで、密着層としてのTi層、ゲート電極12としてのAu層/Ti層を、基体11及びレジスト層31上に真空蒸着法によって形成する(図4の(B)参照)。図面においては、密着層の図示を省略した。その後、リフトオフ法によりレジスト層31を除去することで、ゲート電極12を得ることができる(図4の(C)参照)。
[Step-100]
First, the gate electrode 12 is formed on the substrate 11. Specifically, a pattern for forming a gate electrode is formed on the base 11 made of polyethersulfone (PES) based on the resist layer 31 (see FIG. 4A). Next, a Ti layer as an adhesion layer and an Au layer / Ti layer as a gate electrode 12 are formed on the substrate 11 and the resist layer 31 by vacuum deposition (see FIG. 4B). In the drawings, the adhesion layer is not shown. Thereafter, the resist layer 31 is removed by a lift-off method, whereby the gate electrode 12 can be obtained (see FIG. 4C).

[工程−110]
次に、ゲート電極12上を含む基体11上にゲート絶縁膜13を形成する。具体的には、TCNQ(テトラシアノキノジメタン)から成るゲート絶縁膜13を、真空蒸着法に基づき、ゲート電極12及び基体11上に形成する。
[Step-110]
Next, the gate insulating film 13 is formed on the base 11 including the gate electrode 12. Specifically, a gate insulating film 13 made of TCNQ (tetracyanoquinodimethane) is formed on the gate electrode 12 and the substrate 11 based on a vacuum deposition method.

[工程−120]
その後、ゲート絶縁膜13上にソース/ドレイン電極14を形成する。具体的には、全面に、レジスト層32に基づきソース/ドレイン電極形成用のパターンを形成する(図4の(D)参照)。次いで、密着層としてのTi層、ソース/ドレイン電極14としてのAu層/Ti層を、ゲート絶縁膜13及びレジスト層32上に真空蒸着法によって形成する(図5の(A)参照)。図面においては、密着層の図示を省略した。その後、リフトオフ法によりレジスト層32を除去することで、ソース/ドレイン電極14を得ることができる(図5の(B)参照)。
[Step-120]
Thereafter, source / drain electrodes 14 are formed on the gate insulating film 13. Specifically, a pattern for forming source / drain electrodes is formed on the entire surface based on the resist layer 32 (see FIG. 4D). Next, a Ti layer as an adhesion layer and an Au layer / Ti layer as a source / drain electrode 14 are formed on the gate insulating film 13 and the resist layer 32 by a vacuum deposition method (see FIG. 5A). In the drawings, the adhesion layer is not shown. Thereafter, the resist layer 32 is removed by a lift-off method, whereby the source / drain electrode 14 can be obtained (see FIG. 5B).

[工程−130]
次に、全面に有機半導体薄膜15を形成する(図5の(C)参照)。具体的には、スピンコート法に基づき、ポリチオフェンから成る有機半導体薄膜15をソース/ドレイン電極14及びゲート絶縁膜13の上に形成する。その後、有機半導体薄膜15を周知の方法にてパターニングすることで、図6の(A)に示す構造を得ることができる。
[Step-130]
Next, the organic semiconductor thin film 15 is formed on the entire surface (see FIG. 5C). Specifically, an organic semiconductor thin film 15 made of polythiophene is formed on the source / drain electrodes 14 and the gate insulating film 13 based on a spin coating method. Then, the structure shown to (A) of FIG. 6 can be obtained by patterning the organic-semiconductor thin film 15 by a well-known method.

[工程−140]
次いで、全面にSiO2から成る絶縁層20を形成した後、ゲート電極12及びソース/ドレイン電極14の上方の絶縁層20の部分に開口部を形成し、これらの開口部内を含む絶縁層20上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極12に接続された配線(図示せず)、及び、ソース/ドレイン電極14に接続された配線21を形成することができる(図6の(B)参照)。こうして、実施例1のFETを得ることができる。
[Step-140]
Next, after an insulating layer 20 made of SiO 2 is formed on the entire surface, an opening is formed in the portion of the insulating layer 20 above the gate electrode 12 and the source / drain electrode 14, and the insulating layer 20 including the inside of these openings is formed. A wiring material layer is formed on this, and this wiring material layer is patterned to form a wiring (not shown) connected to the gate electrode 12 and a wiring 21 connected to the source / drain electrode 14. Yes (see FIG. 6B). Thus, the FET of Example 1 can be obtained.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。FETの構造、製造条件は例示であり、適宜変更することができる。尚、本発明のFETを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数のFETを集積したモノリシック集積回路としてもよいし、各FETを切断して個別化し、ディスクリート部品として使用してもよい。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The structure and manufacturing conditions of the FET are merely examples, and can be changed as appropriate. When the FET of the present invention is applied to and used in display devices and various electronic devices, it may be a monolithic integrated circuit in which a large number of FETs are integrated on a substrate, or individualized by cutting each FET into discrete components. May be used.

FETのその他の構造として、図7の(A)に示すような、所謂、ボトムゲート型であり、且つ、トップコンタクト型のTFTとすることもできる。即ち、このFETは、
(a)基体11上に形成されたゲート電極12、
(b)ゲート電極12上に形成されたゲート絶縁膜13、
(c)ゲート絶縁膜13上に形成された、有機半導体薄膜15から成るチャネル形成領域16、並びに、
(d)有機半導体薄膜15上に形成されたソース/ドレイン電極14、
を備えている。
As another structure of the FET, a so-called bottom gate type and top contact type TFT as shown in FIG. That is, this FET
(A) a gate electrode 12 formed on the substrate 11,
(B) a gate insulating film 13 formed on the gate electrode 12;
(C) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the gate insulating film 13, and
(D) source / drain electrodes 14 formed on the organic semiconductor thin film 15;
It has.

あるいは又、図7の(B)に示すような、所謂、トップゲート型であり、且つ、トップコンタクト型のTFTとすることもできる。即ち、このFETは、
(a)基体11上に形成された、有機半導体薄膜15から成るチャネル形成領域16、
(b)有機半導体薄膜15上に形成されたソース/ドレイン電極14、
(c)ソース/ドレイン電極14及び有機半導体薄膜15上に形成されたゲート絶縁膜13、並びに、
(d)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
Alternatively, a so-called top gate type and top contact type TFT as shown in FIG. That is, this FET
(A) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the substrate 11;
(B) source / drain electrodes 14 formed on the organic semiconductor thin film 15;
(C) a gate insulating film 13 formed on the source / drain electrode 14 and the organic semiconductor thin film 15, and
(D) a gate electrode 12 formed on the gate insulating film 13;
It has.

あるいは又、図7の(C)に示すような、所謂、トップゲート型であり、且つ、ボトムコンタクト型のTFTとすることもできる。即ち、このFETは、
(a)基体11上に形成されたソース/ドレイン電極14、
(b)ソース/ドレイン電極14及び基体11上に形成された、有機半導体薄膜15から成るチャネル形成領域16、
(c)有機半導体薄膜15上に形成されたゲート絶縁膜13、並びに、
(d)ゲート絶縁膜13上に形成されたゲート電極12、
を備えている。
Alternatively, a so-called top gate type and bottom contact type TFT as shown in FIG. That is, this FET
(A) source / drain electrodes 14 formed on the substrate 11;
(B) a channel forming region 16 made of an organic semiconductor thin film 15 formed on the source / drain electrode 14 and the substrate 11;
(C) a gate insulating film 13 formed on the organic semiconductor thin film 15, and
(D) a gate electrode 12 formed on the gate insulating film 13;
It has.

図1の(A)は、π共役系重合体の一種であるポリチオフェンにおいて、モノマー間の2面角を変化させたときの全エネルギー変化を、2面角が0°(トランス構造)を基準としてプロットしたグラフであり、図1の(B)は、ゲート電極に電圧が印加されていない状態におけるπ共役系重合体の状態を模式的に示す図であり、図1の(C)は、ゲート電極に電圧が印加された状態におけるπ共役系重合体の状態を模式的に示す図である。FIG. 1A shows the total energy change when the dihedral angle between monomers is changed in polythiophene, which is a kind of π-conjugated polymer, with the dihedral angle being 0 ° (transformer structure) as a reference. FIG. 1 (B) is a graph schematically showing the state of the π-conjugated polymer in a state where no voltage is applied to the gate electrode, and FIG. It is a figure which shows typically the state of (pi) conjugated polymer in the state in which the voltage was applied to the electrode. 図2の(A)は、アロマティック構造を有するポリチオフェンにおいて、2面角が0度及び90度のときのエネルギーバンドを示すグラフであり、図2の(B)及び(C)は、それぞれ、2面角が0度及び90度の場合のポリチオフェンの分子構造の模式図である。2A is a graph showing energy bands when the dihedral angle is 0 degree and 90 degrees in polythiophene having an aromatic structure, and FIGS. 2B and 2C are respectively It is a schematic diagram of the molecular structure of polythiophene when the dihedral angle is 0 degree and 90 degrees. 図3は、キノイド構造を有するポリチオフェンにおいて、2面角が0度及び90度のときのエネルギーバンドを示すグラフである。FIG. 3 is a graph showing energy bands when the dihedral angle is 0 degree and 90 degrees in polythiophene having a quinoid structure. 図4の(A)〜(D)は、実施例1の電界効果型トランジスタの製造方法を説明するための基体等の模式的な一部断面図である。4A to 4D are schematic partial cross-sectional views of a substrate and the like for explaining the method for manufacturing the field effect transistor of Example 1. FIG. 図5の(A)〜(C)は、図4の(D)に引き続き、実施例1の電界効果型トランジスタの製造方法を説明するための基体等の模式的な一部断面図である。5A to 5C are schematic partial cross-sectional views of a substrate and the like for explaining the method for manufacturing the field-effect transistor of Example 1 following FIG. 4D. 図6の(A)〜(B)は、図5の(C)に引き続き、実施例1の電界効果型トランジスタの製造方法を説明するための基体等の模式的な一部断面図である。6A to 6B are schematic partial cross-sectional views of a substrate and the like for explaining the method for manufacturing the field effect transistor of Example 1 following FIG. 5C. 図7の(A)〜(C)は、電界効果型トランジスタの3種類の変形例の模式的な一部断面図である。7A to 7C are schematic partial cross-sectional views of three types of modifications of the field effect transistor.

符号の説明Explanation of symbols

11・・・基体、12・・・ゲート電極、13・・・ゲート絶縁膜、14・・・ソース/ドレイン電極、15・・・有機半導体薄膜、16・・・チャネル形成領域、20・・・絶縁層、21・・・配線、31,32・・・レジスト層
DESCRIPTION OF SYMBOLS 11 ... Base | substrate, 12 ... Gate electrode, 13 ... Gate insulating film, 14 ... Source / drain electrode, 15 ... Organic-semiconductor thin film, 16 ... Channel formation area, 20 ... Insulating layer, 21... Wiring, 31, 32... Resist layer

Claims (4)

(A)ゲート電極、
(B)ゲート絶縁膜、
(C)π共役系重合体から構成された有機半導体薄膜から成るチャネル形成領域、及び、
(D)ソース/ドレイン電極、
を備えた電界効果型トランジスタであって、
ゲート電極への電圧印加に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜へと移動させられ、ゲート電極への電圧印加の中止によって、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻され、以て、有機半導体薄膜から成るチャネル形成領域の電気伝導性が制御されることを特徴とする電界効果型トランジスタ。
(A) a gate electrode,
(B) a gate insulating film,
(C) a channel forming region composed of an organic semiconductor thin film composed of a π-conjugated polymer, and
(D) source / drain electrodes,
A field effect transistor comprising:
Due to the electric field formed based on the voltage application to the gate electrode, the electrons in the π-conjugated polymer are moved to the gate insulating film, and when the voltage application to the gate electrode is stopped, the electrons are transferred to the gate insulating film. A field-effect transistor characterized in that the transferred electrons are returned to the π-conjugated polymer, whereby the electrical conductivity of the channel formation region formed of the organic semiconductor thin film is controlled.
ゲート電極への電圧印加に基づき形成された電界に起因して、π共役系重合体中の電子がゲート絶縁膜へと移動させられる結果、π共役系重合体はアロマティック構造からキノイド構造へと変化し、
ゲート電極への電圧印加の中止によって、ゲート絶縁膜へと移動させられた電子がπ共役系重合体中に戻される結果、π共役系重合体はキノイド構造からアロマティック構造に戻ることを特徴とする請求項1に記載の電界効果型トランジスタ。
Due to the electric field formed by applying voltage to the gate electrode, electrons in the π-conjugated polymer are transferred to the gate insulating film. As a result, the π-conjugated polymer changes from an aromatic structure to a quinoid structure. Change,
By stopping the application of voltage to the gate electrode, the electrons transferred to the gate insulating film are returned to the π-conjugated polymer. As a result, the π-conjugated polymer returns from the quinoid structure to the aromatic structure. The field effect transistor according to claim 1.
ゲート絶縁膜を構成する材料の最低空分子軌道のレベルは、π共役系重合体の最高被占分子軌道のレベルよりも高いことを特徴とする請求項1に記載の電界効果型トランジスタ。 The field effect transistor according to claim 1, wherein the level of the lowest unoccupied molecular orbital of the material constituting the gate insulating film is higher than the level of the highest occupied molecular orbital of the π-conjugated polymer. π共役系重合体はポリチオフェンであり、
ゲート絶縁膜を構成する材料は、テトラシアノキノジメタン、又は、ジチオレン金属錯体であることを特徴とする請求項1に記載の電界効果型トランジスタ。
The π-conjugated polymer is polythiophene,
2. The field effect transistor according to claim 1, wherein the material constituting the gate insulating film is tetracyanoquinodimethane or a dithiolene metal complex.
JP2004067007A 2004-03-10 2004-03-10 Field effect transistor Pending JP2005259852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004067007A JP2005259852A (en) 2004-03-10 2004-03-10 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067007A JP2005259852A (en) 2004-03-10 2004-03-10 Field effect transistor

Publications (1)

Publication Number Publication Date
JP2005259852A true JP2005259852A (en) 2005-09-22

Family

ID=35085307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067007A Pending JP2005259852A (en) 2004-03-10 2004-03-10 Field effect transistor

Country Status (1)

Country Link
JP (1) JP2005259852A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115944A (en) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd Organic thin film transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228034A (en) * 1994-12-09 1996-09-03 At & T Corp Organic thin film transistor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228034A (en) * 1994-12-09 1996-09-03 At & T Corp Organic thin film transistor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115944A (en) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd Organic thin film transistor

Similar Documents

Publication Publication Date Title
JP5109223B2 (en) Field effect transistor
US8853017B2 (en) Organic thin film transistor, production method thereof, and electronic device
EP1928038B1 (en) Organic thin film transistor with dual layer electrodes
JP2005086147A (en) Method of forming metal single layer film, method of forming wiring, and manufacturing method of field-effect transistor
US20130009161A1 (en) Semiconductor device and method of manufacturing the same, and method of manufacturing image display device
JP2012508964A (en) Method for manufacturing organic thin film transistors using a laser thermal transfer process
JP4547864B2 (en) Field effect transistor and manufacturing method thereof
JP4826074B2 (en) Field effect transistor
JP5477750B2 (en) Organic field effect transistor
JP4569207B2 (en) Method for manufacturing field effect transistor
JP4710224B2 (en) Field effect transistor and manufacturing method thereof
US8952359B2 (en) Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP5110143B2 (en) Field effect transistor
JP2005259852A (en) Field effect transistor
JP2005223049A (en) Semiconductor device, its fabrication process, and display
JP2006278692A (en) Organic field effect transistor
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
JP5369516B2 (en) Electronic device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
WO2015004847A1 (en) Electronic device and manufacturing method therefor and image display apparatus and substrate for constituting image display apparatus
JP2009177214A (en) Method of manufacturing field effect transistor
JP2013016612A (en) Semiconductor device, manufacturing method of the same, image display device and substrate composing image display device
JP2006108400A (en) Semiconductor device
JP5194401B2 (en) Charge transfer complex thin film and field effect transistor
JP2006041220A (en) Organic compound crystal and field effect type transistor
JP2004095874A (en) Organic semiconductor element and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102