JP2005259810A - 熱電素子内蔵の半導体装置 - Google Patents

Abstract

【課題】 半導体装置の内蔵に適した熱電素子の構造を提供する。
【解決手段】
本発明の半導体装置は、半導体基板と、半導体基板に形成される熱電素子とを備える。この熱電素子は、半導体基板に形成される第１導電型領域と、第１導電型領域の一端に電気的に接続される１次電極と、第１導電型領域の他端に電気的に接続される２次電極とを備える。このような構成の半導体装置では、１次電極と２次電極との間に流れる電流によって発生する温度差を用いて、半導体基板の少なくとも一部に対して、冷却、加熱、熱流発生、または温度コントロールを施すことが可能になる。
【選択図】 図１

Description

本発明は、熱電素子内蔵の半導体装置に関する。特に、本発明は、半導体基板の面内に所望の熱流路を設計可能にし、半導体回路の熱問題のために従来困難であった高性能な半導体装置を実現するための技術に関する。

従来、バルク型の熱電材料を用いて、ゼーベック効果、ペルチェ効果、またはトムソン効果などの熱電効果を発揮する熱電素子が実用化されている。
特に、電子製品の冷却機構として、バルク型の熱電材料を用いたペルチェ素子がよく知られている。この種のバルク型ペルチェ素子は、被冷却物（ＩＣパッケージなど）の外表面に、熱伝導率の高いペーストなどを介して貼り付けて使用される。

一方、特許文献１に示されるように、サファイヤやガラス等の絶縁基板上に、ペルチェ素子を薄膜構造で形成するものも開示されている。
特開昭６３−７６４６３号公報（第１図，第２図）

従来のペルチェ素子は、バルク型の熱電材料を切り出して作成するため、サイズが大きくなる。そのため、たとえ小さな被冷却物の冷却であっても、ペルチェ素子のサイズが大きいために、製品全体を小型化できないという問題点があった。

また、従来のペルチェ素子は、ＩＣパッケージの外表面に貼り付けることで、ＩＣの内奥部の発熱箇所を間接的に冷却する。そのため、ＩＣ内部の発熱箇所を直に冷却できず、冷却効率が低くかった。

さらに、従来のペルチェ素子は、ＩＣの内奥部を充分冷却するために、外気と接するパッケージの外表面を強力に冷却しなければならず、冷やされた外表面が結露するなどの不具合も生じやすかった。

一方、特許文献１の薄膜型ペルチェ素子は、サファイヤやガラスなどの絶縁基板の上にＢｉ等の熱電材料を薄膜形成していた。そのため、一般の半導体製造プロセスとは異なる工程が必要であった。
さらに、この薄膜型ペルチェ素子に、微細な被冷却物を確実に貼り付けることは難しく、『確実な接着方法』、『接着箇所の機械的歪みや機械的強度』、および『接着コスト』といった問題を解決しなければならなかった。

本発明は、このような問題点に鑑みて、半導体装置に対して熱電作用を効率よく及ぼす熱電素子技術を提供することを目的とする。

《請求項１》
請求項１の半導体装置は、半導体基板と、半導体基板に形成される熱電素子とを備える。
この熱電素子は、半導体基板に形成される第１導電型領域と、第１導電型領域の一端に電気的に接続される１次電極と、第１導電型領域の他端に電気的に接続される２次電極とを備える。このような構成の半導体装置では、１次電極と２次電極との間に流れる電流によって温度差が発生する。この温度差を用いて、半導体基板の少なくとも一部に対して、冷却、加熱、熱流発生、または温度コントロールを施すことが可能になる。

《請求項２》
請求項２の発明は、請求項１の半導体装置において、熱電素子が、第２導電型領域、および３次電極を更に備える。
第２導電型領域は、２次電極と電気的に接続され、半導体基板に形成される。
３次電極は、第２導電型領域と電気的に接続される。
このような構成の半導体装置では、１次電極と３次電極との間に流れる電流によって発生する温度差を用いて、半導体基板の少なくとも一部に冷却、加熱、熱流発生、または温度コントロールを施すことが可能になる。

《請求項３》
請求項３の発明は、請求項２の半導体装置において、第１導電型領域と２導電型領域との間に、電気的に分離する機能を有する接合分離を設けたことを特徴とする。

《請求項４》
請求項４の発明は、請求項２の半導体装置において、第１導電型領域と２導電型領域との間に、電気的に分離する機能を有するトレンチ構造を設けたことを特徴とする。

《請求項５》
請求項５の発明は、請求項１ないし請求項４のいずれか１項の半導体装置において、半導体基板に複数の熱電素子が形成され、複数の熱電素子が熱的にカスケード接続されていることを特徴とする。

《請求項６》
請求項６の発明は、請求項５の半導体装置において、半導体基板の面方向に複数の熱電素子が形成され、面方向に延在する熱伝導部を介して、複数の熱電素子が熱的にカスケード接続されていることを特徴とする。

《請求項７》
請求項７の発明は、請求項１ないし請求項６のいずれか１項の半導体装置において、半導体基板には、熱電素子と熱的に接続された半導体回路が少なくとも一つ形成される。熱電素子が発生する温度差を用いて、この半導体回路に冷却、加熱、熱流発生、または温度コントロールを施す。

《請求項８》
請求項８の発明は、請求項７の半導体装置において、半導体基板の温度を計測する温度センサと、温度センサの計測温度に応じて熱電素子に流す電流を変更して、半導体回路の温度をコントロールする温度制御回路とを備えたことを特徴とする。

《請求項９》
請求項９の発明は、請求項７または請求項８の半導体装置において、半導体回路は、遮光膜を備えた撮像素子回路であり、熱電素子を遮光膜に熱的に接続し、遮光膜を介して、撮像素子回路を冷却、熱流発生、または温度コントロールすることを特徴とする。

《請求項１０》
請求項１０の発明は、請求項１ないし請求項９のいずれか１項の半導体装置において、熱電素子に発生する不要な熱量を、半導体基板の外部に排出する熱出力端子を備えたことを特徴とする。

《請求項１１》
請求項１１の半導体装置は、半導体基板と、半導体基板に形成される熱電素子とを備える。
熱電素子は、半導体基板に形成される第１導電型領域と、第１導電型領域の一端に電気的に接続される１次電極と、第１導電型領域の他端に電気的に接続される２次電極とを備える。このような構成の半導体装置は、１次電極と２次電極との間にかかる温度差を電気エネルギーに変換することが可能になる。

本発明では、半導体基板に、第１導電型領域、１次電極、および２次電極を形成する。この第１導電型領域の一端に１次電極を電気的に接続し、他端に２次電極を電気的に接続することにより、基本的な熱電素子の構造が半導体基板上に形成される。

このように半導体基板に直に熱電素子を形成することにより、半導体基板と熱電素子との間の熱抵抗による伝熱ロスが小さくなり、熱電作用を半導体基板に対して『高速』かつ『効率的』に及ぼすことが可能になる。

また、熱電素子を半導体基板に直に形成することにより、バルク型ペルチェ素子を外付けするよりも、製品全体を小型化することが容易になる。

さらに、半導体基板（熱電作用の作用先）に直に熱電素子を形成することにより、特許文献１のように被冷却物を後から貼り付ける接着工程などが不要となる。さらに、一般的な半導体製造プロセスの使用とも相俟って、特許文献１の薄膜型ペルチェ素子よりも製造コストを低く抑えることが容易となる。

また、熱電素子を半導体基板に直に形成することにより、半導体基板の熱流を積極的に設計することが可能になる。その結果、半導体装置における不要な熱流や蓄熱による弊害（例えば、熱ノイズや、最大絶対定格の低下）を改善することが容易になる。

《第１の実施形態》
図１は、第１の実施形態における熱電素子２の平面図である。
図２［Ａ］は、図１に示すＤ−Ｄ′部の断面図である。
図２［Ｂ］は、図１に示すＥ−Ｅ′部の断面図である。
図２［Ｃ］は、図１に示すＦ−Ｆ′部の断面図である。
以下、これらの図に基づいて、熱電素子２の構造について説明する。
まず、シリコンなどのＮ型半導体基板１に、Ｐ型ウェル３が形成される。このＰ型ウェル３の領域内に、Ｎ＋型不純物領域４が形成される。一方、Ｐ型ウェル３の領域外に、Ｎ＋型不純物領域４と平行するように、Ｐ＋型不純物領域５が形成される。
このような不純物領域４，５の上面は、絶縁層１５によって覆われる。Ｎ＋型不純物領域４の一端には、この絶縁層１５に設けたコンタクトホール６を介して、１次電極７がオーミック接触する。また、Ｎ＋型不純物領域４の他端には、絶縁層１５のコンタクトホール８を介して２次電極９がオーミック接触する。また、この２次電極９は、絶縁層１５のコンタクトホール１０を介して、Ｐ＋型不純物領域５の一端にオーミック接触する。さらに、Ｐ＋型不純物領域５の他端は、絶縁層１５のコンタクトホール１１を介して３次電極１２にオーミック接触する。
なお、電極７，９，１２の材料としては、アルミニウム，銅，タングステン，チタニウム，およびこれらの合金や化合物などが好ましい。

［発明との対応関係］
以下、発明と本実施形態との対応関係について説明する。なお、ここでの対応関係は、参考のために一解釈を例示するものであり、本発明を徒らに限定するものではない。
請求項記載の半導体基板は、Ｎ型半導体基板１に対応する。
請求項記載の熱電素子は、熱電素子２に対応する。
請求項記載の第１導電型領域は、Ｎ＋型不純物領域４に対応する。
請求項記載の１次電極は、１次電極７に対応する。
請求項記載の２次電極は、２次電極９に対応する。
請求項記載の第２導電型領域は、Ｐ＋型不純物領域５に対応する。
請求項記載の３次電極は、３次電極１２に対応する。
請求項記載の接合分離は、Ｎ＋型不純物領域４とＰ型ウェル３とのＰＮ接合に対応する。

［熱電素子２による熱流生成動作］
上記構成の熱電素子２を用いて、Ｎ型半導体基板１に熱流を発生させる場合、１次電極７をプラスにし、３次電極１２をマイナスにした極性の電圧Ｖを、電流源回路や電圧源回路や温度制御回路などの駆動部から印加する。
この極性の電圧Ｖでは、Ｎ＋型不純物領域４とＰ型ウェル３との間のＰＮ接合が逆バイアスされ電気的に分離される。すると、Ｐ＋型不純物領域５とＮ＋型不純物領域４との間に内在するＰＮＰＮサイリスタ構造は逆阻止状態に安定する。その結果、不純物領域の間に漏れ電流は殆ど流れない。
したがって、上記極性の電圧Ｖの印加により、下記の経路を辿って電流が流れる。

（１次電極７）−（Ｎ＋型不純物領域４）−（２次電極９）−（Ｐ＋型不純物領域５）−（３次電極１２）

この電流経路により、Ｎ＋型不純物領域４内の多数キャリアである電子は、２次電極９側から１次電極７側へ向かって移動する。また、Ｐ＋型不純物領域５内の多数キャリアであるホールは、２次電極９側から３次電極１２側へ向かって移動する。
このようなキャリア移動に伴って、２次電極９側を吸熱側とし、１次電極７および３次電極１２側を加熱（放熱）側とする熱流がＮ型半導体基板１内に強制的に発生する。すなわち、熱電素子２は、あたかも熱のポンプ（ヒートポンプ）のように働く。

このようにして、Ｎ型半導体基板１内の所望の経路に、ヒートポンプである熱電素子２を配置することによって、Ｎ型半導体基板１内の熱流経路を局所的かつ自在に設計することが可能になる。

例えば、Ｎ型半導体基板１内で熱源となる半導体回路（撮像素子の出力段アンプなど）の近傍に２次電極９を配置して、１次電極７および３次電極１２側へ強制的に熱を伝搬するといった応用が可能になる。この場合、熱電素子２による熱流経路を、熱雑音が悪影響する箇所（撮像素子の受光画素部など）を避けて配置することにより、熱雑音の極めて少ない高Ｓ／Ｎの半導体装置を実現できる。

また、この場合の熱流経路を、熱によって破壊や誤動作が問題となる箇所を避けて配置することにより、最大絶対定格が高くなり、高信頼性の半導体装置を実現できる。

さらに、熱電素子２と半導体回路は、同一のＮ型半導体基板１に同一プロセスで形成することが可能である。そのため、ペルチェ素子を後から接着する従来形態に比べて、両者間に介在する熱抵抗は極めて小さくなる。この場合、比較的僅かな電流量を熱電素子２に流すだけで、半導体回路に対して『高速』かつ『効率的』な冷却作用（または加熱作用）を及ぼすことが可能になる。

さらに、熱電素子２内の漏れ電流を、接合分離といった一般的な半導体構造で抑えているため、半導体基板の種類を特に選ぶ必要がなく、熱電素子２を低コストに製造することができる。

また、本実施形態では、電極と不純物領域との接続箇所をオーミック接触により低抵抗化しているため、接続箇所におけるジュール熱の発生が小さく、高い熱電効率を得ることができる。

これらの理由により、本実施形態では、従来不可能であった半導体基板上における精細な熱流設計が可能になる。したがって、半導体基板上の不要な熱流や蓄熱の弊害（例えば、熱ノイズや、最大絶対定格の低下や、熱による誤動作）を改善できる。その結果、従来困難であった『高Ｓ／Ｎ』や『高耐圧』や『高信頼性』といった半導体装置を一段と容易に実現できる。

［熱電素子２による発電動作］
上記構成の熱電素子２に『熱から電気へのエネルギー変換』を発生させる場合、２次電極９を低温側に配置し、１次電極７および３次電極１２側を高温側に配置すればよい。この温度差により生じる熱流によって、Ｎ＋型不純物領域４内の多数キャリアである電子は、１次電極７側から２次電極９側へ拡散移動する。一方、Ｐ＋型不純物領域５内の多数キャリアであるホールも、３次電極１２側から２次電極９側へ拡散移動する。このような電荷移動に伴って、１次電極７をプラスとし、３次電極１２（２次電極９）をマイナスとした電位差が発生する。

このような極性の電位差により、Ｎ＋型不純物領域４とＰ型ウェル３との間のＰＮ接合が逆バイアスされ電気的に分離される。すると、Ｐ＋型不純物領域５とＮ＋型不純物領域４との間に内在するＰＮＰＮサイリスタ構造は逆阻止状態に安定する。その結果、不純物領域の間に漏れ電流が流れることは殆どなく、電位差を効率的に取り出すことができる。

このようにして熱電素子２の電位差を検出することにより、半導体基板上の局所−局所間の温度差を計測することができる。
また、この電位差を半導体回路の駆動電圧やリファレンス電圧などに使用することにより、半導体装置の省電力化を図ることも可能になる。

《第２の実施形態》
図３は、第２の実施形態における熱電素子２２の平面図である。
図４［Ａ］は、図３に示すＨ−Ｈ′部の断面図である。
図４［Ｂ］は、図３に示すＩ−Ｉ′部の断面図である。
図４［Ｃ］は、図３に示すＪ−Ｊ′部の断面図である。
以下、これらの図に基づいて、熱電素子２２の構造について説明する。
まず、熱電素子２２は、ＳＯＩ半導体基板２１に形成される。ここでは、ＳＯＩ半導体基板２１として、信越化学工業株式会社製のＵＮＩＢＯＮＤ（登録商標）ウェハを使用する。このウェハは、表面下に埋込絶縁層３４が設けられ、その埋込絶縁層３４の上にシリコン単結晶の表面層が設けられる。

このＳＯＩ半導体基板２１には、埋込絶縁層３４まで届くトレンチ構造３１が『日の字』形状に形成される。このトレンチ構造３１によって、Ｎ型不純物区画４２およびＰ型不純物区画４３が電気的に分離される。
さらに、本実施形態では、トレンチ構造３１の内壁や底に、酸化シリコンなどの絶縁膜３１ａを設け、その溝内にポリシリコンなどを充填している。

このＮ型不純物区画４２は、Ｎ型不純物領域３２と、その中央に設けた不純物濃度の更に高いＮ＋型不純物領域４とから構成される。
一方、Ｐ型不純物区画４３は、Ｐ型不純物領域３３と、その中央に設けた不純物濃度の更に高いＰ＋型不純物領域５とから構成される。
このような不純物区画４２，４３の上面は、絶縁層１５によって覆われる。Ｎ＋型不純物領域４の一端には、この絶縁層１５に設けたコンタクトホール６を介して、１次電極７がオーミック接触する。また、Ｎ＋型不純物領域４の他端には、絶縁層１５のコンタクトホール８を介して２次電極９がオーミック接触する。また、この２次電極９は、絶縁層１５のコンタクトホール１０を介して、Ｐ＋型不純物領域５の一端にオーミック接触する。さらに、Ｐ＋型不純物領域５の他端は、絶縁層１５のコンタクトホール１１を介して３次電極１２にオーミック接触する。

［発明との対応関係］
以下、発明と本実施形態との対応関係について説明する。なお、ここでの対応関係は、参考のために一解釈を例示するものであり、本発明を徒らに限定するものではない。
請求項記載の半導体基板は、ＳＯＩ半導体基板２１に対応する。
請求項記載の熱電素子は、熱電素子２２に対応する。
請求項記載の第１導電型領域は、Ｎ＋型不純物領域４またはＮ型不純物区画４２に対応する。
請求項記載の１次電極は、１次電極７に対応する。
請求項記載の２次電極は、２次電極９に対応する。
請求項記載の第２導電型領域は、Ｐ＋型不純物領域５またはＰ型不純物区画４３に対応する。
請求項記載の３次電極は、３次電極１２に対応する。
請求項記載のトレンチ構造は、トレンチ構造３１に対応する。

［熱電素子２２による熱流生成動作］
熱電素子２２も、第１の実施形態と同様に、２次電極９を冷却側とし、１次電極７および３次電極１２を加熱（放熱）側とする熱流をＳＯＩ半導体基板２１内に発生させることができる。したがって、上述した第１の実施形態と同様の効果を得ることができる。

さらに、熱電素子２２では、トレンチ構造３１によって漏れ電流を防いでいるため、３次電極１２から１次電極７に向かって電流を流すことも可能になる。この場合、２次電極９を加熱（放熱）側とし、１次電極７および３次電極１２を冷却側とする逆向きの熱流をＳＯＩ半導体基板２１内に発生させることができる。その結果、熱電素子２２は、熱流の向きを変更して冷却／加熱を自在に切り換えることが可能になり、より柔軟な温度コントロールが可能になる。

さらに、熱電素子２２の構造上の特徴から、トレンチ構造３１の充填材料の熱伝導率を部分的または全体的に変化させることで、熱電素子２２の周辺に対する熱伝導の度合いを積極的にコントロールすることが可能になる。その結果、ＳＯＩ半導体基板２１上における更に精細な熱流設計が可能になる。

例えば、トレンチ構造３１の溝内を空気や真空などの熱伝導率の低い状態とすることにより、熱電素子２２全体を断熱構造に近づけることができる。この場合、近傍に対する熱の漏れが少なくなる。その結果、より限定的な範囲を局所的に温度コントロールすることが容易になる。

［熱電素子２２による発電動作］
熱電素子２２も、第１の実施形態と同様に、温度差を与えることによって電位差を発生させることができる。したがって、上述した第１の実施形態と同様の効果を得ることができる。
さらに、熱電素子２２では、トレンチ構造３１によって漏れ電流を防いでいるため、３次電極１２側をプラス、１次電極７側をマイナスとした電位差を発生させても、熱電素子２２には漏れ電流は発生しない。
したがって、２次電極９を高温側に配置し、１次電極７および３次電極１２側を低温側に配置することも可能となり、正負の温度差を検出することが可能になる。

《第３の実施形態》
図５は、第３の実施形態における熱電モジュール５０の平面図である。
図６は、図５に示すＡ−Ａ′部の断面図である。
以下、これらの図に基づいて、熱電モジュール５０の構造について説明する。
まず、熱電モジュール５０は、上述した熱電素子２２と同一タイプの熱電素子５１〜５３から構成される。
この内、熱電素子５１と熱電素子５２とは、隣り合う３次電極と１次電極とを１枚の電極５４で兼ねることで、電気的に直列接続される。この直列接続に両端の電極５５，または電極５６から電流を流すと、熱電素子５１，５２それぞれの熱流が略同一の向きに近接して発生し、幅の広い熱流が生成される。

さらに、この熱流の上流に、熱的にカスケード接続した熱電素子５３が設けられる。この熱電素子５３の１次電極５７は、金属膜などの熱伝導部５８によって面方向に延在され、絶縁膜５９を介して熱電素子５１の２次電極７０に熱的に接続される。また、熱電素子５３の３次電極７１は、金属膜などの熱伝導部７２によって面方向に延在され、絶縁膜５９を介して熱電素子５２の２次電極７３に熱的に接続される。
この熱流の最上流に位置する熱電素子５３の２次電極７４は、絶縁膜５９を介して、金属膜などの熱伝導部７５に熱的に接続される。この熱伝導部７５は面方向に延在され、温度コントロールの対象である半導体回路Ｚと熱的に接続される。

なお、これら熱電素子５１〜５３を包括するように、半導体基板６０にトレンチ構造７７が形成される。このトレンチ構造７７が、半導体基板６０の埋込絶縁層３４に届くことにより、熱電素子５１〜５３の各不純物区画は、電極による接続箇所を除いて、相互に電気的に分離される。

［熱流路パターンの設計について］
本実施形態では、半導体基板６０の面方向に熱伝導部５８，７２を延在させて、熱電素子の電極５７，７０，７１，７３に部分的に重ねることにより、従来無かった熱電素子の２次元的なカスケード接続を実現している。

従来、バルク型ペルチェ素子では、バルクの厚さ方向に素子を積み重ねることで、３次元的なカスケード接続が行われていた。これと同様の３次元構造を半導体基板６０上に形成した場合、カスケード接続の段数に比例して半導体の層数をそのまま増加させなければならず、製造プロセスの工程数が非現実的なまでに増加してしまう。

しかしながら、本実施形態の２次元的なカスケード接続の構造では、図６に示すように、カスケード接続の段数が更に増えても、半導体の層数は増加せず、製造プロセスの工程数もさほど増えない。そのため、本実施形態の２次元的なカスケード接続は、半導体基板上にカスケード接続を形成する上で、極めて優れた合理的な構造となる。

さらに、この熱的な２次元カスケード接続と、上述した熱電素子の電気的な直列接続とを自在に組み合わせることにより、２次元的な熱流路パターンを自在な形状で形成することが可能になる。

このように形成される熱流路パターンには、ヒートポンプである熱電素子５１〜５３が節々に設けられる。したがって、特許文献１のように単なる放熱フィンを設ける構造よりも、一段と確実に熱を伝搬することが可能になる。

さらに、図５のような末広がり形状（またはピラミッド形状）に熱電素子５１〜５３を配置することにより、下流にいくに従って熱流の幅を徐々に太くすることができる。このような末広がり形状では、下流側において熱流の停滞や逆流が少なくなるため、スムーズに熱流を下流側へ流すことができる。その結果、上流側の冷却（または加熱）作用を一段と高めることができる。

また、本実施形態では、熱電素子の直列接続数や幅などを自在に変更することで熱流路パターンの幅を自在に変更することもできる。その結果、半導体基板６０上の回路パターンの隙間に納まるように、熱流路パターンの幅を柔軟に変更することができる。なお、熱流路パターンの幅が狭い箇所（ネック箇所）ができる場合には、その箇所の熱電素子の電流量を増やすことが好ましい。このような電流調整により、ネック箇所における熱流の伝搬速度を速めて、ネック箇所における熱流停滞を防止することが可能になる。

《第４の実施形態》
図７は、第４の実施形態における、熱電素子を内蔵した撮像素子１３０の外観図である。
図８は、この撮像素子１３０の半導体基板１２０を示す平面図である。
以下、これらの図に基づいて、撮像素子１３０の構造について説明する。
まず、半導体基板１２０上には、受光素子群や転送回路などからなる撮像素子回路１００が形成される。この撮像素子回路１００を覆うように、金属膜などの遮光膜１１０がパターン形成される。この遮光膜１１０は、転送回路などの余計な入射光を遮るものである。

遮光膜１１０の周囲には、複数の熱電モジュール１０１，１０２が配置される。これらの熱電モジュール１０１，１０２それぞれは、上述した熱電モジュール５０を拡張した構造である。この熱電モジュール１０１，１０２の冷却側は、遮光膜１１０と熱的に接続される。

なお、撮像素子回路１００の近傍には、ダイオードなどの温度センサＤが設けられる。この温度センサＤは、温度制御回路１０５に接続される。この温度制御回路１０５は、『温度センサＤの計測温度』と『予め定められた冷却目標の温度（Ｖｒｅｆ）』との誤差分をフィードバックして、熱電モジュール１０１，１０２に流す電流量や向きを調整する回路である。この温度制御回路１０５の働きにより、撮像素子回路１００の温度が、冷却目標の温度にほぼ維持される。この冷却作用により、撮像素子回路１００の熱雑音が抑制され、高Ｓ／Ｎの撮像素子１３０が実現する。

一方、熱電モジュール１０１，１０２の放熱側には、熱出力端子１１１，１１２が設けられる。これらの熱出力端子１１１，１１２は、半導体基板１２０を固定するリードフレームの枠部分や、１本ないし複数本のボンディングワイヤなどを介して、パッケージ１３２の外部の熱出力端子１３３に熱的に接続される。なお、リードフレームの枠部分を介して熱を出力する場合には、リードフレームと半導体基板１２０との間に断熱部材を挟むことで、出力熱が半導体基板１２０へなるべく逆流しないようにすることが好ましい。

このような構成では、冷却中の撮像素子回路１００が、パッケージ１３３やフィルタカバー１３１によってしっかり封止される。そのため、冷却された撮像素子回路１００によって、外気が冷却されるおそれは少ない。そのため、従来のようにパッケージの外部にペルチェ素子を接着する場合に比較して、パッケージ１３３やフィルタカバー１３１が結露するおそれは極めて少なくなる。

さらに、本実施形態では、半導体基板１２０の排熱を有効利用して、積極的に結露を防止している。すなわち、熱出力端子１３３の出力熱の一部（図７に示す結露防止熱Ｔｂ）は、結露防止用の伝熱板１３４を介して、撮像素子１３０のフィルタカバー１３１に伝達される。この構成により、撮像素子回路１００を充分に冷却しつつ、その一方でフィルタカバー１３１を適度に暖めることが可能になる。その結果、フィルタカバー１３１に外気の水蒸気が結露するといった問題を確実に防止することができる。
なお、熱出力端子１３３の出力熱の余剰分Ｔａについては、電子カメラの筐体部や放熱フィンや放熱器や冷却機構などを介して外界に排熱される。

《実施形態の補足事項など》
なお、上述した実施形態では、説明を簡明にするため、導電型および電流の向きを明記した。しかしながら、本発明はこれらの導電型や電流の向きに限定されるものではない。導電型や電流の向きを変更しても勿論かまわない。

また、上述した実施形態では、熱電素子２，２２や熱電モジュール５０を用いて、半導体基板上に局所的な温度差を作るケースについて説明した。しかしながら、本発明はこれに限定されるものではない。例えば、熱電素子２，２２や熱電モジュール５０で生成される温度差の一方を、熱出力端子を介して、半導体装置のパッケージ外に出力してもよい。この場合、Ｎ型半導体基板１内の不要な熱を、熱電素子２の熱電作用によって、熱出力端子から積極的に排熱することが可能になる。さらに、この熱出力端子を放熱器に熱的に接続したり、外部ペルチェ素子や液冷機構や空冷機構によって更に冷却することによって、パッケージ内奥部のＮ型半導体基板１を更に効果的に冷却することが可能になる。

なお、上述した第１の実施形態では、Ｎ＋型不純物領域４とＰ＋型不純物領域５との間に内在するＰＮＰＮサイリスタを安定的な逆阻止状態にすることにより、熱電素子２内の漏れ電流を防いでいる。しかしながら、本発明はこれに限定されるものではない。例えば、３次電極１２をプラス、１次電極７をマイナスにした電圧を与えた状態で、Ｐ型ウェル３にマイナス電位を与えることにより、ＰＮＰＮサイリスタをオフ状態に維持することができる。この状態においても熱電素子２内の漏れ電流を防ぐことが可能である。この場合、２次電極９を発熱側とし、１次電極７および３次電極１２を吸熱側とすることが可能になる。

なお、上述した第３および第４の実施形態では、熱電素子２２を基本単位として熱電モジュール５０，１０１，１０２を構成している。しかしながら、本発明はこれに限定されるものではない。熱電素子２を基本単位として熱電モジュールを構成してもよい。

また、上述した第３および第４の実施形態では、熱伝導部と電極とを絶縁膜で電気的に絶縁している。しかしながら、本発明はこれに限定されるものではない。電気的接続に支障が無ければ、電極と熱伝導部とを直に接続することで、両者間の熱伝導効率を更に高めることができる。

なお、上述した第４の実施形態では、２つの熱電モジュール１０１，１０２を用いて、遮光膜１１０および撮像素子回路１００を冷却する場合について説明した。しかしながら、本発明はこれに限定されるものではない。例えば、より多数の熱電素子（熱電モジュール）を、遮光膜１１０を取り囲むように設置することで、遮光膜１１０の全域をなるべく均一に冷却することが好ましい。

また、上述した第４の実施形態では、遮光膜１１０を冷却することで、撮像素子回路１００を冷却している。しかしながら、本発明はこれに限定されるものではない。一般的には、撮像素子回路１００に横断するように設けられ、かつなるべく熱伝導効率の高いパターンや領域を冷却することが好ましい。例えば、ＣＣＤ撮像素子では、ＣＣＤ転送電極を、熱電素子（熱電モジュール）に熱的に接続してもよい。また例えば、ＸＹアドレス式の撮像素子では、垂直読み出し線や接地線や垂直転送用制御線を、熱電素子（熱電モジュール）に熱的に接続してもよい。さらに、これら各層の冷却を組み合わせることで、撮像素子を更に均一に冷却することが可能になる。

なお、上述した熱電素子を内蔵した半導体装置を、露光装置（半導体露光装置、液晶露光装置、ヘッド露光装置など）や電子カメラの構成部品に採用してもよい。このような露光装置や電子カメラでは、構成部品の外部冷却機構を省略または簡素化したり、構成部品の高Ｓ／Ｎ化により処理性能を一段と高精度化することが可能になる。

例えば、本発明による高Ｓ／Ｎの撮像素子を用いて、露光装置の収差計測を行ってもよい。この場合、撮像素子に大袈裟な外部冷却を施さずとも、簡単な構造で、投影光学系の収差補正の精度を高めることができる。その結果、露光装置における露光パターンの鮮明度やコントラストを一段と高めることができる。

また例えば、本発明による高Ｓ／Ｎの撮像素子を用いて、露光装置のアライメント計測を行ってもよい。この場合、撮像素子に大袈裟な外部冷却を施さずとも、簡単な構造で、アライメント計測の精度を高めることができる。その結果、露光装置における露光パターン（またはレチクルやマスク）と露光対象物との位置合わせ精度を高めることができる。

さらに例えば、本発明による高Ｓ／Ｎの撮像素子を電子カメラに搭載することにより、撮像素子に大袈裟な外部冷却を施さずとも、簡単な構造で、高Ｓ／Ｎの画像信号を撮像することができる。

また例えば、熱破壊により実用的な寿命を達成できない半導体装置に、本発明を適用してもよい。このような場合、半導体装置内部の発熱箇所または熱に弱い箇所を直に冷却することによって熱破壊を確実に防止し、半導体装置の長寿命化を達成できる。

以上説明したように、本発明は、熱電素子（または熱電モジュール）を内蔵した半導体装置の製品化に利用可能な技術である。

熱電素子２の平面図である。 熱電素子２の断面図である。 熱電素子２２の平面図である。 熱電素子２２の断面図である。 熱電モジュール５０の平面図である。 熱電モジュール５０の断面図である。 熱電素子を内蔵した撮像素子１３０の外観図である。 撮像素子１３０の半導体基板１２０を示す平面図である。

符号の説明

１ Ｎ型半導体基板
２ 熱電素子
３ Ｐ型ウェル
４ Ｎ＋型不純物領域
５ Ｐ＋型不純物領域
６，８，１０，１１ コンタクトホール
７ １次電極
９ ２次電極
１２ ３次電極
１５ 絶縁層
２１ ＳＯＩ半導体基板
２２ 熱電素子
３１ トレンチ構造
３１ａ 絶縁膜
３２ Ｎ型不純物領域
３３ Ｐ型不純物領域
３４ 埋込絶縁層
４２ Ｎ型不純物区画
４３ Ｐ型不純物区画
５０ 熱電モジュール
５１，５２，５３ 熱電素子
５７ １次電極
５８，７２，７５ 熱伝導部
５９ 絶縁膜
６０ 半導体基板
７０，７３，７４ ２次電極
７７ トレンチ構造
１００ 撮像素子回路
１０１，１０２ 熱電モジュール
１０５ 温度制御回路
１１０ 遮光膜
１１１，１１２ 熱出力端子
１２０ 半導体基板
１３０ 撮像素子
１３１ フィルタカバー
１３３ 熱出力端子
Ｚ 半導体回路
Ｄ 温度センサ

Claims (11)

1. 半導体基板と、
   前記半導体基板に形成される熱電素子とを備え、
   前記熱電素子は、
   前記半導体基板に形成される第１導電型領域と、
   前記第１導電型領域の一端に電気的に接続される１次電極と、
   前記第１導電型領域の他端に電気的に接続される２次電極と
   を有し、
   前記１次電極と前記２次電極との間に流れる電流によって発生する温度差を用いて、前記半導体基板の少なくとも一部に対して、冷却、加熱、熱流発生、または温度コントロールを施す
   ことを特徴とする熱電素子内蔵の半導体装置。
2. 請求項１に記載の半導体装置において、
   前記熱電素子は、
   前記２次電極と電気的に接続され、前記半導体基板に形成される第２導電型領域と、
   前記第２導電型領域と電気的に接続される３次電極とを更に備え、
   前記１次電極と前記３次電極との間に流れる電流によって発生する温度差を用いて、前記半導体基板の少なくとも一部に冷却、加熱、熱流発生、または温度コントロールを施す
   ことを特徴とする熱電素子内蔵の半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１導電型領域と前記２導電型領域との間に、電気的に分離する機能を有する接合分離を設けた
   ことを特徴とする熱電素子内蔵の半導体装置。
4. 請求項２に記載の半導体装置において、
   前記第１導電型領域と前記２導電型領域との間に、電気的に分離する機能を有するトレンチ構造を設けた
   ことを特徴とする熱電素子内蔵の半導体装置。
5. 請求項１ないし請求項４のいずれか１項に記載の半導体装置において、
   前記半導体基板に複数の前記熱電素子が形成され、
   複数の前記熱電素子が熱的にカスケード接続される
   ことを特徴とする熱電素子内蔵の半導体装置。
6. 請求項５に記載の半導体装置において、
   前記半導体基板の面方向に複数の前記熱電素子が形成され、
   前記面方向に延在する熱伝導部を介して、複数の前記熱電素子が熱的にカスケード接続される
   ことを特徴とする熱電素子内蔵の半導体装置。
7. 請求項１ないし請求項６のいずれか１項に記載の半導体装置において、
   前記半導体基板には、前記熱電素子と熱的に接続された半導体回路が少なくとも一つ形成され、
   前記熱電素子が発生する温度差を用いて、前記半導体回路に冷却、加熱、熱流発生、または温度コントロールを施す
   ことを特徴とする熱電素子内蔵の半導体装置。
8. 請求項７に記載の半導体装置において、
   前記半導体基板の温度を計測する温度センサと、
   前記温度センサの計測温度に応じて前記熱電素子に流す電流を変更して、前記半導体回路の温度をコントロールする温度制御回路と
   を備えたことを特徴とする熱電素子内蔵の半導体装置。
9. 請求項７または請求項８に記載の半導体装置において、
   前記半導体回路は、遮光膜を受光面に備えた撮像素子回路であり、
   前記熱電素子を前記遮光膜に熱的に接続し、
   前記遮光膜を介して、前記撮像素子回路を冷却、熱流発生、または温度コントロールする
   ことを特徴とする熱電素子内蔵の半導体装置。
10. 請求項１ないし請求項９のいずれか１項に記載の半導体装置において、
    前記熱電素子に発生する不要な熱量を、半導体基板の外部に排出する熱出力端子を備えた
    ことを特徴とする熱電素子内蔵の半導体装置。
11. 半導体基板と、
    前記半導体基板に形成される熱電素子とを備え、
    前記熱電素子は、
    前記半導体基板に形成される第１導電型領域と、
    前記第１導電型領域の一端に電気的に接続される１次電極と、
    前記第１導電型領域の他端に電気的に接続される２次電極と、
    を有し、
    前記１次電極と前記２次電極との間にかかる温度差を電気エネルギーに変換する
    ことを特徴とする熱電素子内蔵の半導体装置。

Images