JP2005251004A - 無線装置及びデータ演算システム - Google Patents
無線装置及びデータ演算システム Download PDFInfo
- Publication number
- JP2005251004A JP2005251004A JP2004062793A JP2004062793A JP2005251004A JP 2005251004 A JP2005251004 A JP 2005251004A JP 2004062793 A JP2004062793 A JP 2004062793A JP 2004062793 A JP2004062793 A JP 2004062793A JP 2005251004 A JP2005251004 A JP 2005251004A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- bus
- cpu
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】 転送データに演算結果を付与する処理に要する時間を短縮することが可能な無線装置及びデータ演算システムを提供することを目的とする。
【解決手段】 ＣＰＵ９は、メモリ７からデータをバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスを常時モニタし、そのメモリバスにデータが通るとメモリバスから得られるデータに対して所定の演算処理を行い、その演算結果をメモリ１４に記録する。ＣＰＵ９は、メモリ７からデータをメモリ８に転送した後、メモリ１４に記録される演算結果をＣＰＵバス１０及びバス変換部１２を介してメモリ８の所定の位置に転送する。
【選択図】 図１
【解決手段】 ＣＰＵ９は、メモリ７からデータをバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスを常時モニタし、そのメモリバスにデータが通るとメモリバスから得られるデータに対して所定の演算処理を行い、その演算結果をメモリ１４に記録する。ＣＰＵ９は、メモリ７からデータをメモリ８に転送した後、メモリ１４に記録される演算結果をＣＰＵバス１０及びバス変換部１２を介してメモリ８の所定の位置に転送する。
【選択図】 図１
Description
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算器と複数のメモリから構成されるデータ演算システム及びそのデータ演算システムの機能を備える無線装置に関する。
従来のデータ演算システムとして、例えば、ＣＰＵと、そのＣＰＵのバスに接続される第１のメモリ及び第２のメモリとを備えるデータ演算システム（以下、データ演算システムＡという）を考える。なお、上記ＣＰＵは、例えば、第１のメモリ−第２のメモリ間のデータ転送処理を制御したり、第１のメモリまたは第２のメモリに記録されるデータに対して所定の演算処理を行うものとする。
このようなデータ演算システムＡにおいて、第１のメモリからデータを取り出しそのデータに所定の演算処理を行い第２のメモリへ演算結果を書き込む場合を考える。
このような処理を上述のデータ演算システムＡに行わせる場合、例えば、第１のメモリの出力側または第２のメモリの入力側に演算器を備え、第１のメモリから第２のメモリへのデータ転送途中において所定の演算処理を行う構成が考えられている。（例えば、特許文献１参照）
これにより、第１のメモリから読み出されたデータに対してＣＰＵが所定の演算処理を行い第２のメモリへ演算結果を転送する場合に比べて、データの転送指示の回数を少なくすることができるので、データの読み出しから演算結果の書き込みまでの演算処理時間を短縮することができる。
このような処理を上述のデータ演算システムＡに行わせる場合、例えば、第１のメモリの出力側または第２のメモリの入力側に演算器を備え、第１のメモリから第２のメモリへのデータ転送途中において所定の演算処理を行う構成が考えられている。（例えば、特許文献１参照）
これにより、第１のメモリから読み出されたデータに対してＣＰＵが所定の演算処理を行い第２のメモリへ演算結果を転送する場合に比べて、データの転送指示の回数を少なくすることができるので、データの読み出しから演算結果の書き込みまでの演算処理時間を短縮することができる。
次に、データ演算システムＡにおいて、第１のメモリから第２のメモリへデータを転送させると共に、そのデータに対して所定の演算処理を行い、その演算結果を転送データに付与させる場合を考える。
このような処理をデータ演算システムＡに行わせる場合、例えば、データ演算システムＡの動作は主に２通りとなる。
このような処理をデータ演算システムＡに行わせる場合、例えば、データ演算システムＡの動作は主に２通りとなる。
すなわち、まず、データ演算システムＡは、第１のメモリからＣＰＵバスを介してＣＰＵにデータを転送し、ＣＰＵでデータに所定の演算処理を行う。次に、データ演算システムＡは、ＣＰＵからＣＰＵバスを介して第１のメモリに演算結果を転送し、データに演算結果を付与する。そして、データ演算システムＡは、演算結果が付与されたデータを第１のメモリからＣＰＵバスを介して第２のメモリに転送する。
また、他の動作として、まず、データ演算システムＡは、第１のメモリからＣＰＵバスを介して第２のメモリにデータを転送し、第２のメモリからＣＰＵバスを介してＣＰＵにデータを転送する。そして、データ演算システムＡは、ＣＰＵでデータに所定の演算処理を行い、ＣＰＵからＣＰＵバスを介して第２のメモリに演算結果を転送してデータに演算結果を付与する。
このように、データ演算システムＡにおいて、第１のメモリから第２のメモリにデータを転送させると共に、その転送データに対応する演算結果を転送データに付与させる場合、上述の２つの動作が考えられる。
特開平２−２１４９８６号 （第４〜８頁、第１〜４図）
しかしながら、データ演算システムＡにおいて、第１のメモリから第２のメモリにデータを転送させると共に、その転送データの演算結果を転送データに付与させる場合、データや演算結果が常にＣＰＵバスを介して転送されるため、転送処理や演算処理などＣＰＵが行うべき処理を１つ１つ順番に行う必要があり、転送データに演算結果を付与する処理に多くの時間を要するという問題がある。
そこで、本発明では、転送データに演算結果を付与する処理に要する時間を短縮することが可能な無線装置及びデータ演算システムを提供することを目的とする。
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の無線装置は、無線通信ネットワークにおいて使用される無線装置であって、第１のメモリと、第２のメモリと、前記第１のメモリから前記第２のメモリへのデータの転送処理を制御する制御部と、前記制御部で制御される転送処理と並列に、前記データに対して所定の演算処理を行う演算器とを備え、前記データの転送後に前記演算器における演算結果を前記第２のメモリに転送することを特徴とする。
すなわち、本発明の無線装置は、無線通信ネットワークにおいて使用される無線装置であって、第１のメモリと、第２のメモリと、前記第１のメモリから前記第２のメモリへのデータの転送処理を制御する制御部と、前記制御部で制御される転送処理と並列に、前記データに対して所定の演算処理を行う演算器とを備え、前記データの転送後に前記演算器における演算結果を前記第２のメモリに転送することを特徴とする。
このように、第１のメモリから第２のメモリへのデータの転送処理と、そのデータの演算処理とを並列に行い、その演算結果をデータの転送後に第２のメモリに転送しているので、データを転送している時間を利用して、演算処理を行うことができる。
また、上記無線装置は、前記演算器における演算結果を記録する第３のメモリを備えるように構成してもよい。
また、上記無線装置は、前記演算器における演算結果を記録する第３のメモリを備えるように構成してもよい。
このように、演算結果を記録する第３のメモリを備えることで、データ転送後にそのデータに対応する演算結果を第２のメモリに容易に転送させることができる。これにより、例えば、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋｉｎｇ）、ＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）、またはＭＩＣ（Ｍｅｓｓａｇｅ Ｉｎｔｅｇｒｉｔｙ Ｃｈｅｃｋ）をパケットデータの最後に付加する処理などを容易に行うことができる。
また、本発明の範囲は、第１のメモリと、第２のメモリと、前記第１のメモリから前記第２のメモリへのデータの転送処理を制御する制御部と、前記制御部で制御される転送処理と並列に、前記データに対して所定の演算処理を行う演算器とを備え、前記データの転送後に前記演算器における演算結果を前記第２のメモリに転送するデータ演算システムにまで及ぶ。
本発明によれば、データを転送している時間を利用して演算処理を行うことができるので、その分転送データに演算結果を付与する処理に要する時間を短縮することができる。
以下、本発明の実施形態を図面を用いて説明する。
図１（ａ）は、本発明の実施形態のデータ演算システムを備える無線装置を示す図である。
図１（ａ）に示す無線装置１は、例えば、パケット通信が行われる無線通信ネットワークに使用される無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）カードなどであって、ノートパソコンやＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などのメインコンピュータに接続され利用される。
図１（ａ）は、本発明の実施形態のデータ演算システムを備える無線装置を示す図である。
図１（ａ）に示す無線装置１は、例えば、パケット通信が行われる無線通信ネットワークに使用される無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）カードなどであって、ノートパソコンやＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などのメインコンピュータに接続され利用される。
図１（ａ）に示すように、無線装置１は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）帯域の信号処理などを行うＲＦ部２と、ベースバンドの信号処理などを行うＢＢＰ（ＢａｓｅＢａｎｄ Ｐｒｏｃｅｓｓｏｒ）部３と、無線装置１全体の動作制御やノートパソコンなどのメインコンピュータ４とのインターフェイス制御などを行うＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）部５とを備えて構成される。
本発明の実施形態のデータ演算システムは、例えば、上記ＭＡＣ部５に備えられるものとする。なお、本発明の実施形態のデータ演算システムは、上記メインコンピュータ４などＭＡＣ部５以外の場所に備えられるように構成してもよい。
図１（ｂ）は、本発明の実施形態のデータ演算システムを示す図である。
図１（ｂ）は、本発明の実施形態のデータ演算システムを示す図である。
図１（ｂ）に示すように、データ演算システム６は、メモリ７（第１のメモリ）と、メモリ８（第２のメモリ）と、ＣＰＵ９（制御部）と、ＣＰＵバス１０と、メモリ７とＣＰＵバス１０との間に設けられるバス変換部１１と、メモリ８とＣＰＵバス１０との間に設けられるバス変換部１２と、メモリ７と並列に設けられ、メモリ７とバス変換部１１とをつなぐメモリバスから得られるデータに対して所定の演算処理を行う演算モジュール１３（演算器）と、演算モジュール１３における演算結果を記録するメモリ１４（第３のメモリ）とを備えて構成される。なお、メモリ１４に記録される演算結果は、ＣＰＵ９の転送指示に応じてＣＰＵバス１０及びバス変換部１２を介してメモリ８に転送されるものとする。また、演算モジュール１３は、メモリ７に記録されるデータに対する演算範囲を直接指定可能とする。
上記メモリ７には、図１（ｂ）に示すように、データ１、データ２、及びデータ３が記録される。
また、上記演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスにメモリ７に記録されるデータ１〜３が通ると、そのデータ１〜３に対して所定の演算処理を行い、その演算結果をメモリ１４に記録する。
また、上記演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスにメモリ７に記録されるデータ１〜３が通ると、そのデータ１〜３に対して所定の演算処理を行い、その演算結果をメモリ１４に記録する。
また、上記メモリ８には、メモリ７から転送されるデータ１〜３及びメモリ１４から転送される演算結果が記録される。
ここで、図２は、メモリ８に記録されるデータの一例を示す図であり、図２（ａ）は、メモリ７に記録されるデータ１〜３のそれぞれのデータに対して個別に所定の演算処理が行われた際にメモリ８に記録されるデータを示しており、図２（ｂ）は、メモリ７に記録されるデータ１〜３全体に対して所定の演算処理が行われた際にメモリ８に記録されるデータを示している。なお、図２（ａ）及び（ｂ）に示すデータ１〜３は、それぞれメモリ７からメモリ８に転送することが可能なデータ単位を示している。
ここで、図２は、メモリ８に記録されるデータの一例を示す図であり、図２（ａ）は、メモリ７に記録されるデータ１〜３のそれぞれのデータに対して個別に所定の演算処理が行われた際にメモリ８に記録されるデータを示しており、図２（ｂ）は、メモリ７に記録されるデータ１〜３全体に対して所定の演算処理が行われた際にメモリ８に記録されるデータを示している。なお、図２（ａ）及び（ｂ）に示すデータ１〜３は、それぞれメモリ７からメモリ８に転送することが可能なデータ単位を示している。
図２（ａ）に示すメモリ８では、データ１の下にデータ１に対応する演算結果１が書き込まれ、演算結果１の下にデータ２が書き込まれ、データ２の下にデータ２に対応する演算結果２が書き込まれ、演算結果２の下にデータ３が書き込まれ、データ３の下にデータ３に対応する演算結果３が書き込まれている。
一方、図２（ｂ）に示すメモリ８では、データ１の下にデータ２が書き込まれ、データ２の下にデータ３が書き込まれ、データ３の下にデータ１〜３全体に対応する演算結果１〜３が書き込まれている。
このように、本実施形態のデータ演算システム６では、演算モジュール１３に対してデータの演算範囲を直接指定できるように構成しているので、メモリ７からメモリ８に転送されるデータの転送単位によらず演算モジュール１３における演算処理単位（例えば、図２（ａ）に示す演算範囲１または図２（ｂ）に示す演算範囲２）を任意に設定することができる。
このように、本実施形態のデータ演算システム６では、演算モジュール１３に対してデータの演算範囲を直接指定できるように構成しているので、メモリ７からメモリ８に転送されるデータの転送単位によらず演算モジュール１３における演算処理単位（例えば、図２（ａ）に示す演算範囲１または図２（ｂ）に示す演算範囲２）を任意に設定することができる。
次に、データ演算システム６における動作の一例を説明する。なお、この説明における演算モジュール１３の演算処理単位は、図２（ｂ）に示す演算範囲２とする。
まず、ＣＰＵ９は、メモリ７からデータ１〜３（例えば、図１（ａ）に示すメインコンピュータ４から送られてくるパケットデータなど）をバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。
まず、ＣＰＵ９は、メモリ７からデータ１〜３（例えば、図１（ａ）に示すメインコンピュータ４から送られてくるパケットデータなど）をバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。
一方、演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスを常時モニタし、そのメモリバスにデータ１〜３が通るとメモリバスから得られるデータ１〜３全体に対して所定の演算処理（例えば、上記パケットデータに付与するＣＲＣ、ＦＣＳ、またはＭＩＣなどを求めるための演算処理）を行い、その演算結果１〜３（例えば、上記ＣＲＣ、ＦＣＳ、またはＭＩＣなど）をメモリ１４に記録する。
そして、ＣＰＵ９は、メモリ７からデータ１〜３を全てメモリ８に転送した後、メモリ１４に記録される演算結果１〜３をＣＰＵバス１０及びバス変換部１２を介してメモリ８の所定の位置に転送する。（例えば、図２（ｂ）に示すように、データ１〜３の下に演算結果１〜３を書き込み、上記パケットデータの後にＣＲＣ、ＦＣＳ、またはＭＩＣなどを付与する。）
このように、上記データ演算システム６は、メモリ７からメモリ８へのデータの転送処理と、そのデータの演算処理とを並列に行い、その演算結果をメモリ８にデータの転送後に転送しているので、データを転送している時間を利用して、演算処理を行うことができる。これにより、データ転送時間を利用して演算処理を行える分、転送データに演算結果を付与する処理にかかる時間を短縮することができる。
このように、上記データ演算システム６は、メモリ７からメモリ８へのデータの転送処理と、そのデータの演算処理とを並列に行い、その演算結果をメモリ８にデータの転送後に転送しているので、データを転送している時間を利用して、演算処理を行うことができる。これにより、データ転送時間を利用して演算処理を行える分、転送データに演算結果を付与する処理にかかる時間を短縮することができる。
また、演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスから得られるデータに対して所定の演算処理を行っているので、データを演算するためにメモリ７からＣＰＵバス１０を介してＣＰＵ９にデータを転送する処理を無くすことができるので、従来のデータ演算システムＡに比べて、ＣＰＵバス１０の占有時間を短縮することができる。
また、上記データ演算システム６は、演算結果を記録するメモリ１４を備えることで、データ転送後にそのデータに対応する演算結果をメモリ８に容易に転送させることができる。これにより、ＣＲＣ、ＦＣＳ、またはＭＩＣをパケットデータの最後に付加する処理などを容易に行うことできる。
また、上記データ演算システム６は、メモリバスをモニタしてそのメモリバスから得られるデータに対して所定の演算処理を行っているので、演算モジュール１３が付加されてもデータ転送の処理時間には何等影響を受けない。
なお、上記実施形態では、演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスから得られるデータに対して所定の演算処理を行う構成であるが、メモリ８とバス変換部１２とをつなぐメモリバスから得られるデータに対して所定の演算処理を行うように構成してもよい。すなわち、演算モジュール１３をメモリ７ではなくメモリ８と並列に設け、その演算モジュール１３がバス変換部１２とメモリ８とをつなぐメモリバスから得られるデータに対して所定の演算処理を行うように構成してもよい。
なお、上記実施形態では、演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスから得られるデータに対して所定の演算処理を行う構成であるが、メモリ８とバス変換部１２とをつなぐメモリバスから得られるデータに対して所定の演算処理を行うように構成してもよい。すなわち、演算モジュール１３をメモリ７ではなくメモリ８と並列に設け、その演算モジュール１３がバス変換部１２とメモリ８とをつなぐメモリバスから得られるデータに対して所定の演算処理を行うように構成してもよい。
また、上記実施形態では、ＣＰＵ９の転送指示によりメモリ７からメモリ８へのデータの転送処理やメモリ１４からメモリ８への演算結果の転送処理を行う構成であるが、ＣＰＵ９の代わりにＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）（制御部）を設け、そのＤＭＡの転送指示によりメモリ７からメモリ８へのデータの転送処理やメモリ１４からメモリ８への演算結果の転送処理を行うように構成してもよい。
また、上記演算モジュール１３に対して演算処理をしないモードを設けたり、演算結果をメモリ８に転送する処理を省略可能とするモードを設けたりしてもよい。
これにより、演算結果を付与する必要のないデータにおいても容易に対応することができる。
これにより、演算結果を付与する必要のないデータにおいても容易に対応することができる。
１ 無線装置
２ ＲＦ部
３ ＢＢＰ部
４ メインコンピュータ
５ ＭＡＣ部
６ データ演算システム
７ メモリ
８ メモリ
９ ＣＰＵ
１０ ＣＰＵバス
１１ バス変換部
１２ バス変換部
１３ 演算モジュール
１４ メモリ
２ ＲＦ部
３ ＢＢＰ部
４ メインコンピュータ
５ ＭＡＣ部
６ データ演算システム
７ メモリ
８ メモリ
９ ＣＰＵ
１０ ＣＰＵバス
１１ バス変換部
１２ バス変換部
１３ 演算モジュール
１４ メモリ
Claims (4)
- 無線通信ネットワークにおいて使用される無線装置であって、
第１のメモリと、
第２のメモリと、
前記第１のメモリから前記第２のメモリへのデータの転送処理を制御する制御部と、
前記制御部で制御される転送処理と並列に、前記データに対して所定の演算処理を行う演算器と、
を備え、前記データの転送後に前記演算器における演算結果を前記第２のメモリに転送することを特徴とする無線装置。 - 請求項１に記載の無線装置であって、
前記演算器における演算結果を記録する第３のメモリを備えることを特徴とする無線装置。 - 第１のメモリと、
第２のメモリと、
前記第１のメモリから前記第２のメモリへのデータの転送処理を制御する制御部と、
前記制御部で制御される転送処理と並列に、前記データに対して所定の演算処理を行う演算器と、
を備え、前記データの転送後に前記演算器における演算結果を前記第２のメモリに転送することを特徴とするデータ演算システム。 - 請求項３に記載のデータ演算システムであって、
前記演算器における演算結果を記録する第３のメモリを備えることを特徴とするデータ演算システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004062793A JP2005251004A (ja) | 2004-03-05 | 2004-03-05 | 無線装置及びデータ演算システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004062793A JP2005251004A (ja) | 2004-03-05 | 2004-03-05 | 無線装置及びデータ演算システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005251004A true JP2005251004A (ja) | 2005-09-15 |
Family
ID=35031410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004062793A Withdrawn JP2005251004A (ja) | 2004-03-05 | 2004-03-05 | 無線装置及びデータ演算システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005251004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1759872A2 (en) | 2005-08-31 | 2007-03-07 | Konica Minolta Business Technologies, Inc. | Bookbinding system, image forming apparatus and bookbinding apparatus |
-
2004
- 2004-03-05 JP JP2004062793A patent/JP2005251004A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1759872A2 (en) | 2005-08-31 | 2007-03-07 | Konica Minolta Business Technologies, Inc. | Bookbinding system, image forming apparatus and bookbinding apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931470B2 (en) | Dual access serial peripheral interface | |
| CN103092798B (zh) | 片上系统及总线下的访问设备的方法 | |
| EP1730643A2 (en) | Pvdm (packet voice data module) generic bus protocol | |
| WO2021082969A1 (zh) | 核间数据处理方法、系统、片上系统以及电子设备 | |
| US20120331194A1 (en) | Interface extender for portable electronic devices | |
| US20060123152A1 (en) | Inter-processor communication system for communication between processors | |
| CN107636604A (zh) | 用于处理Wi‑Fi和蓝牙音频的系统、方法和设备 | |
| JP2008117157A (ja) | 半導体メモリカード、ホスト装置、及びデータ転送方法 | |
| JPWO2011096045A1 (ja) | ストレージ機能を持つ通信装置 | |
| TWI416340B (zh) | 具有用於核心間通信同步之旗標暫存器的控制裝置 | |
| CN103250137A (zh) | 中断要因管理装置及中断处理系统 | |
| JP2005251004A (ja) | 無線装置及びデータ演算システム | |
| CN106940684B (zh) | 一种按比特写数据的方法及装置 | |
| US20210157759A1 (en) | Data Transmission System Capable of Transmitting a Great Amount of Data | |
| US20200409876A1 (en) | Data transmission apparatuses, data processing systems and methods | |
| CN101911049B (zh) | 处理架构 | |
| KR102237563B1 (ko) | 테스트 시간을 감축하는 메모리 장치 및 이를 포함하는 컴퓨팅 시스템 | |
| JPS6312303B2 (ja) | ||
| JP2008258763A (ja) | シリアル通信装置、その試験装置及びシリアル通信装置の試験方法 | |
| JP2009187337A (ja) | デバイス制御方法、プログラム、制御回路及び電子機器 | |
| CN115702408A (zh) | 层到层接口的节省功率的技术 | |
| JP2007087086A (ja) | Ｄｍａ転送システム | |
| CN118568049A (zh) | 非一致性主节点，片上互联网络，数据处理方法及装置 | |
| KR101267611B1 (ko) | 고속무선통신모뎀에서 외부 장치에 저장된 펌웨어 실행 방법 | |
| JP2003330871A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090310 |