JP2005250055A - 液晶表示素子、有機半導体装置及び有機半導体装置の製造方法 - Google Patents
液晶表示素子、有機半導体装置及び有機半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005250055A JP2005250055A JP2004059558A JP2004059558A JP2005250055A JP 2005250055 A JP2005250055 A JP 2005250055A JP 2004059558 A JP2004059558 A JP 2004059558A JP 2004059558 A JP2004059558 A JP 2004059558A JP 2005250055 A JP2005250055 A JP 2005250055A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor device
- insulating layer
- gate insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】対向する基板間に、液晶層と駆動回路とが積層され、駆動回路から印加される電界の有無に応じて該液晶層が光の透過状態又は散乱状態を呈する液晶表示素子であって、駆動回路は、光の透過状態における前記液晶層よりも屈折率が小さいゲート絶縁層を有する有機トランジスタにより構成されたものである。
【選択図】図1
Description
このような液晶表示素子としては、動的散乱モード方式、高分子分散型液晶方式、フォーカルコニック相を利用したスメクチック液晶方式、或いはコレステリック・ネマチック相転移方式などが挙げられる。これらの方式では、液晶を駆動して光の散乱状態と透過状態とを制御することができる。光の散乱状態は白色に見えるため、液晶層よりも背面側に、透過した光の吸収層を配置することにより、例えば白色と黒色との二色表示が可能とな。
これらの液晶表示素子は、必ずしも結晶基板上に形成する必要がないことから、軽くて柔軟性のある表示素子の作成を可能にする。また、偏光板やバックライトを用いる必要がないため、低消費電力で低コストの表示素子の実現を可能とする。
また、液晶表示層の背面側に半透過光反射層と光吸収層とを設けると共に、背面側の基板よりもさらに背面側に低屈折層を設けたものもある(特許文献4参照)。
上記駆動回路は、光の透過状態における上記液晶層よりも屈折率が小さいゲート絶縁層を有する有機トランジスタにより構成されたものであることを特徴とする。
上記駆動回路は、光の透過状態における上記液晶よりも屈折率が小さいゲート絶縁層を有する有機トランジスタにより構成されたものであることを特徴とする。
基板上にゲート電極を形成する工程と、
上記ゲート電極上に、光の透過状態における上記液晶よりも屈折率が小さいゲート絶縁層を形成する工程と、
上記ゲート絶縁層上に、ソース電極及びドレイン電極を形成する工程と、
上記ソース電極及びドレイン電極上に有機化合物からなる半導体層を形成する工程と、を有することを特徴とする。
以下に、本発明の液晶表示素子、その駆動回路を構成する本発明の有機半導体装置、及び有機半導体装置の製造方法の実施形態について説明する。
(第1の実施形態)
図1は、本発明の液晶表示素子、有機半導体装置、及び有機半導体装置の製造方法の第1の実施形態を示す液晶表示素子の概略断面図である。
[半導体装置の使用材料]
つぎに、本実施形態の半導体装置の使用材料について説明する。
これらの中から少なくとも1種の有機半導体材料を選択しても良いし、複数の材料を用いてもよい。また、これらの材料に限定される必要はない。
[半導体装置の製造方法]
本実施形態の半導体装置は、基板上にゲート電極を形成する工程と、そのゲート電極上に、液晶層よりも屈折率が小さいゲート絶縁層を形成する工程と、ゲート絶縁層上に、ソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極上に有機化合物からなる半導体の薄膜を形成する工程とを有する。
これら有機半導体からなる薄膜の膜厚としては、特に制限はないが、得られたトランジスタの特性は、有機半導体からなる活性層の膜厚に大きく左右される場合が多く、その膜厚は、有機半導体により異なるが、一般に1μm以下、特に5〜300nmが好ましい。
(第2の実施形態)
第2の実施形態は、第1の実施形態に比べて、ゲート絶縁層が高分子材の多孔質体により構成されている点が相違する。しかし、それ以外の点は共通するので、相違する多孔質体について説明する。
[多孔質体について]
本発明における「多孔質体」とは、多数の細孔を有する固体物質であり、物質中の細孔の占める割合、細孔の大きさの分布、及び細孔形状により特徴付けられる。細孔の大きさは、IUPAK(The International Union of Pure and Applied Chemistry)によって定義された、径が2nm以下のミクロ孔、径が2〜50nmのメソ孔、及び径が50nm以上のマクロ孔に分類される。
また、孔半径の平均値が100nm以下であればマクロ孔の多孔質体に比べて多孔質体の機械強度を高くすることが可能であり、有機半導体装置(あるいは、その有機半導体装置を駆動回路とする液晶表示素子)を折り曲げたり、丸めたり、落としたりしても、多孔質体の孔が潰れて空孔率が変わることがないので、基板に可撓性基板を用いても、多孔質体を用いることによる電気的特性を維持することができる。
[半導体装置の製造方法]
本実施形態においては、黒色樹脂を設けたガラス基板上に、アルミニウム電極を真空蒸着により成膜し、ゲート電極を作製する。
(第3の実施形態)
第3の実施形態は、第2の実施形態に比べて、ゲート絶縁層が金属酸化物の多孔質体により構成されている点が相違する。しかし、それ以外の点は共通するので、相違する半導体装置の製造方法について説明する。
[半導体装置の製造方法]
本実施形態の半導体製造方法は、第2の実施形態と比べると、ゲート絶縁層の形成工程は相違するが、それ以外の工程は共通する。したがって、相違するゲート絶縁層の形成工程について説明する。
ケイ素のアルコキシドには、テトラメトキシシラン(TMOS)、あるいはテトラエトキシシラン(TEOS)、テトラプロポキシシラン、テトラブトキシシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、フェニルトリメトキシシラン、ジフェニルジメトキシシラン、テトラエトキシシラン、メチルトリエトキシシラン、ジメチルジエトキシシラン、フェニルトリエトキシシラン、ジフェニルジエトキシシラン、ヘキシルトリメトキシシラン、ヘキシルトリエトキシシラン、デシルトリメトキシシラン、デシルトリメトキシシラン、トリフルオロプロピルトリメトキシシラン、ヘプタデカトリフルオロデシルトリメトキシシランなどが挙げられる。また、ヒュームドシリカ、コロイダルシリカ、水ガラスなども用いることができる。
疎水化の方法としては、疎水化部を持つケイ素化合物をゾル溶液に添加する方法、あるいは界面活性剤の除去後に多孔質体層の細孔表面を疎水化処理する方法が挙げられる。
(第4の実施形態)
第4の実施形態は、第1〜第3の実施形態に比べると、有機トランジスタのゲート絶縁層が2層になっている点が相違する。しかし、それ以外の点は共通するので、同一の構成要素には同一の符号を付し、相違点について説明する。
[半導体装置の製造方法]
本実施形態の半導体装置は、基板上にゲート電極を形成する工程と、そのゲート電極上に、液晶層よりも屈折率が小さいゲート絶縁層を形成する工程と、ゲート絶縁層上に、ソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極上に有機化合物からなる半導体の薄膜を形成する工程とを有する。
ヘキサメチルジシラザンに侵漬した後真空乾燥することにより多孔質体を形成しているが、必ずしもこの方法に限定されるものではなく、例えばCVD法、プラズマCVD法、プラズマ重合法、蒸着法、スピンコーティング法、ディッピング法、クラスタイオンビーム蒸着法およびLangmuir-Blodgett法などを用いてもよい。また、本実施形態におけるゲート絶縁層には、高分子材料により界面活性剤分散シリカ膜を作製し、多孔質体を形成しているが、必ずしも高分子材料を用いる必要はなく、第3の実施形態で説明した金属酸化物を用いることもできる。
2 基板
3 液晶層
3a 液晶滴
3b 液晶
4 光吸収層
5 走査電極
8 高分子
10 有機トランジスタ
11 ゲート電極
12 ソース電極
13 ドレイン電極
14 有機半導体層
15 ゲート絶縁層
15a 第1の絶縁層
15b 第2の絶縁層
30 液晶表示素子
Claims (14)
- 対向する基板間に、液晶層と駆動回路とが積層され、該駆動回路から印加される電界の有無に応じて該液晶層が光の透過状態又は散乱状態を呈する液晶表示素子であって、
前記駆動回路は、光の透過状態における前記液晶層よりも屈折率が小さいゲート絶縁層を有する有機トランジスタにより構成されたものであることを特徴とする液晶表示素子。
- 前記駆動回路と前記基板との間に、前記ゲート絶縁層よりも光の屈折率が小さい光吸収層が積層されたものであることを特徴とする請求項1記載の液晶表示素子。
- 前記液晶層は、高分子分散型液晶からなることを特徴とする請求項1記載の液晶表示素子。
- 基板上に、印加される電界に応じて光の透過状態又は散乱状態を呈する液晶に所定電界を印加する駆動回路が集積された半導体装置であって、
前記駆動回路は、光の透過状態における前記液晶よりも屈折率が小さいゲート絶縁層を有する有機トランジスタにより構成されたものであることを特徴とする有機半導体装置。 - 前記ゲート絶縁層は、少なくともミクロ孔、メソ孔、及びマクロ孔のうちの何れか1つの大きさの細孔が含まれる多孔質体からなることを特徴とする請求項4記載の有機半導体装置。
- 前記ゲート絶縁層は、金属酸化物の多孔質体からなることを特徴とする請求項4記載の有機半導体装置。
- 前記ゲート絶縁層は、珪素酸化物の多孔質体からなることを特徴とする請求項4記載の有機半導体装置。
- 前記多孔質体は、1ナノメートル以上の厚みを有することを特徴とする請求項5〜7のうち何れか1項記載の有機半導体装置。
- 前記多孔質体は、全体積のうち、孔の占める割合が20%以上であることを特徴とする請求項5〜7のうち何れか1項記載の有機半導体装置。
- 前記多孔質体は、孔の平均半径が100ナノメートル以下であることを特徴とする請求項5〜7のうち何れか1項記載の有機半導体装置。
- 前記ゲート絶縁層は、複数の層が積層されたものであることを特徴とする請求項4から10のうち何れか1項記載の有機半導体装置。
- 基板上に、印加される電界に応じて光の透過状態と散乱状態とを呈する液晶に所定電界を印加する駆動回路が集積された半導体装置の製造方法であって、
基板上にゲート電極を形成する工程と、
前記ゲート電極上に、光の透過状態における前記液晶よりも屈折率が小さいゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極上に有機化合物からなる半導体層を形成する工程と、を有することを特徴とする有機半導体装置の製造方法。 - 前記ゲート絶縁層を形成する工程は、さらに
所定のポリマーに界面活性剤を加えて加水分解することにより得られたゾル溶液を前記ゲート電極上にスピンコートし、乾燥させて界面活性剤分散シリカ膜を形成する工程と、
前記界面活性剤分散シリカ膜を加熱して前記界面活性剤を除去し、ヘキサメチルジシラザンに侵漬し乾燥させて多孔質体を形成する工程と、を有することを特徴とする請求項12記載の有機半導体装置の製造方法。 - 前記ゲート絶縁層を形成する工程は、さらに
所定の金属酸化物に界面活性剤を加えて加水分解することにより得られたゾル溶液を前記ゲート電極上に塗布し、乾燥させて界面活性剤分散金属酸化物を形成する工程と、
前記界面活性剤分散金属酸化物を焼成し、前記界面活性剤を除去することにより多孔質体を形成する工程と、を有することを特徴とする請求項12記載の有機半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059558A JP4444694B2 (ja) | 2004-03-03 | 2004-03-03 | 液晶表示素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004059558A JP4444694B2 (ja) | 2004-03-03 | 2004-03-03 | 液晶表示素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005250055A true JP2005250055A (ja) | 2005-09-15 |
JP4444694B2 JP4444694B2 (ja) | 2010-03-31 |
Family
ID=35030596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004059558A Expired - Fee Related JP4444694B2 (ja) | 2004-03-03 | 2004-03-03 | 液晶表示素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4444694B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332165A (ja) * | 2005-05-24 | 2006-12-07 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
JP2007103584A (ja) * | 2005-10-03 | 2007-04-19 | Ricoh Co Ltd | トランジスタ素子、表示装置およびこれらの製造方法 |
JP2007248668A (ja) * | 2006-03-15 | 2007-09-27 | Sony Corp | 液晶表示装置 |
JP2008040446A (ja) * | 2006-08-03 | 2008-02-21 | Ind Technol Res Inst | 液晶電気光変調器と光の変調方法 |
US7719009B2 (en) | 2006-07-11 | 2010-05-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacture |
US8723193B2 (en) | 2011-09-16 | 2014-05-13 | Ricoh Company, Ltd. | Multi-layer wiring substrate, active matrix substrate, image display apparatus using the same, and multi-layer wiring substrate manufacturing method |
CN114086135A (zh) * | 2021-11-08 | 2022-02-25 | 苏州瑞纳新材料科技有限公司 | 一种电致调光薄膜及其制备方法 |
-
2004
- 2004-03-03 JP JP2004059558A patent/JP4444694B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332165A (ja) * | 2005-05-24 | 2006-12-07 | Toppan Printing Co Ltd | 薄膜トランジスタの製造方法 |
JP2007103584A (ja) * | 2005-10-03 | 2007-04-19 | Ricoh Co Ltd | トランジスタ素子、表示装置およびこれらの製造方法 |
JP2007248668A (ja) * | 2006-03-15 | 2007-09-27 | Sony Corp | 液晶表示装置 |
US7719009B2 (en) | 2006-07-11 | 2010-05-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacture |
US8399311B2 (en) | 2006-07-11 | 2013-03-19 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacture |
JP2008040446A (ja) * | 2006-08-03 | 2008-02-21 | Ind Technol Res Inst | 液晶電気光変調器と光の変調方法 |
US8723193B2 (en) | 2011-09-16 | 2014-05-13 | Ricoh Company, Ltd. | Multi-layer wiring substrate, active matrix substrate, image display apparatus using the same, and multi-layer wiring substrate manufacturing method |
CN114086135A (zh) * | 2021-11-08 | 2022-02-25 | 苏州瑞纳新材料科技有限公司 | 一种电致调光薄膜及其制备方法 |
CN114086135B (zh) * | 2021-11-08 | 2024-05-24 | 苏州瑞纳新材料科技有限公司 | 一种电致调光薄膜及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4444694B2 (ja) | 2010-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huang et al. | Printable and flexible phototransistors based on blend of organic semiconductor and biopolymer | |
US6740900B2 (en) | Organic thin-film transistor and manufacturing method for the same | |
TWI222223B (en) | Transistor and display device including the transistor | |
JP4867168B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP2004146430A (ja) | 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法 | |
Kim et al. | Influence of solvent on the film morphology, crystallinity and electrical characteristics of triisopropylsilyl pentacene OTFTs | |
JP2008060522A (ja) | 電子素子、電流制御装置、演算装置及び表示装置 | |
JP4572501B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP4444694B2 (ja) | 液晶表示素子 | |
Ye et al. | The hidden potential of polysilsesquioxane for high‐k: analysis of the origin of its dielectric nature and practical low‐voltage‐operating applications beyond the unit device | |
JP5025124B2 (ja) | 有機半導体装置及びその製造方法並びに表示装置 | |
JP2003309265A (ja) | 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法 | |
JP2005191437A (ja) | 半導体装置、その製造方法、および表示装置 | |
JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
JP4860101B2 (ja) | 有機薄膜トランジスタ及び有機薄膜トランジスタシートの製造方法 | |
JP4423864B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
JP2004165427A (ja) | 有機薄膜トランジスタ素子 | |
JP4396109B2 (ja) | 薄膜トランジスタ素子の製造方法、薄膜トランジスタ素子及び薄膜トランジスタ素子シート | |
JP2004103638A (ja) | 有機トランジスタ素子 | |
JP2004335932A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
JP2004281477A (ja) | 有機薄膜トランジスタおよびその製造方法 | |
JP2004288880A (ja) | 薄膜トランジスタ及び薄膜トランジスタの作製方法 | |
JP2004273678A (ja) | 有機薄膜トランジスタ | |
JP2010034091A (ja) | 有機複合電子素子及びその製造方法、及び該有機複合電子素子を用いる有機半導体メモリ | |
JP2004311962A (ja) | 薄膜トランジスタ素子、当該素子シート及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |