JP2005244666A - データ処理装置、符号化装置およびデータ処理方法 - Google Patents
データ処理装置、符号化装置およびデータ処理方法 Download PDFInfo
- Publication number
- JP2005244666A JP2005244666A JP2004052479A JP2004052479A JP2005244666A JP 2005244666 A JP2005244666 A JP 2005244666A JP 2004052479 A JP2004052479 A JP 2004052479A JP 2004052479 A JP2004052479 A JP 2004052479A JP 2005244666 A JP2005244666 A JP 2005244666A
- Authority
- JP
- Japan
- Prior art keywords
- prediction
- block
- data
- intra
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】 小規模な構成で、イントラ予測を短時間で行うことができるデータ処理装置を提供する。
【解決手段】 予測モード判定回路63処理対象のマクロブロックMBについて、そのフレーム等に対して符号化順が1フレーム前のフレーム等内の対応する位置のマクロブロックMBで選択されたイントラ予測サイズを基に最初のイントラ予測を行う。そして、当該最初のイントラ予測で得た予測方向が所定の条件を満たした場合に、上記最初に選択されたイントラ予測サイズ以外のイントラ予測サイズを基にしたイントラ予測は行わない。 【選択図】 図2
【解決手段】 予測モード判定回路63処理対象のマクロブロックMBについて、そのフレーム等に対して符号化順が1フレーム前のフレーム等内の対応する位置のマクロブロックMBで選択されたイントラ予測サイズを基に最初のイントラ予測を行う。そして、当該最初のイントラ予測で得た予測方向が所定の条件を満たした場合に、上記最初に選択されたイントラ予測サイズ以外のイントラ予測サイズを基にしたイントラ予測は行わない。 【選択図】 図2
Description
本発明は、イントラ予測を行うデータ処理装置、符号化装置およびそれらの方法に関する。
近年、画像データデジタルとして取り扱い、その際、効率の高い情報の伝送、蓄積を目的とし、画像情報特有の冗長性を利用して、離散コサイン変換等の直交変換と動き補償により圧縮するMPEG(Moving Picture Experts Group)などの方式に準拠した装置が、放送局などの情報配信、及び一般家庭における情報受信の双方において普及しつつある。
MPEG方式に続いてJVT(Joint Video Team)と呼ばれる符号化方式が提案されている。
JVT方式では、符号化において、フレーム間予測を行うインター予測の他に、フレーム内予測を行うイントラ予測が規定されている。
当該イントラ予測には、例えば、1フレームあるいは1フィールド内の16x16(画素)のブロックデータを基に予測方向を決定するイントラ16x16予測と、4x4(画素)のブロックデータを基に予測方向を決定するイントラ4x4予測がある。
また、イントラ16x16予測およびイントラ4x4予測の各々には、予め決められた複数の予測方向が規定されており、当該予測方向を基に、ブロックデータを単位として予測ブロックデータを生成する。
JVT方式では、符号化において、フレーム間予測を行うインター予測の他に、フレーム内予測を行うイントラ予測が規定されている。
当該イントラ予測には、例えば、1フレームあるいは1フィールド内の16x16(画素)のブロックデータを基に予測方向を決定するイントラ16x16予測と、4x4(画素)のブロックデータを基に予測方向を決定するイントラ4x4予測がある。
また、イントラ16x16予測およびイントラ4x4予測の各々には、予め決められた複数の予測方向が規定されており、当該予測方向を基に、ブロックデータを単位として予測ブロックデータを生成する。
ところで、処理対象のマクロブロックMBについて、イントラ16x16予測とイントラ4x4予測との双方で、予め決められた全ての予測方向について予測ブロックデータを生成し、原画像データ内の処理対象のブロックデータと予測ブロックデータとの差分(差異)を最小にする予測方向を選択すると、演算量が膨大になってしまう。
そのため、符号化装置が大規模化すると共に、予測ブロックデータを生成するのに長時間を要してしまうという問題がある。
そのため、符号化装置が大規模化すると共に、予測ブロックデータを生成するのに長時間を要してしまうという問題がある。
本発明はかかる事情に鑑みてなされたものであり、従来に比べて小規模な構成で、イントラ予測を短時間で行うことができるデータ処理装置および符号化装置を提供することを目的とする。
また、本発明は、従来に比べてイントラ予測を短縮できるデータ処理方法を提供することを目的とする。
また、本発明は、従来に比べてイントラ予測を短縮できるデータ処理方法を提供することを目的とする。
上記の目的を達成するため、第1の発明のデータ処理装置は、2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測するデータ処理装置であって、前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する選択順決定手段と、前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する予測手段と、前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる制御手段とを有する。
第1の発明のデータ処理装置の作用は以下のようになる。
先ず、選択順決定手段が、処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する。
次に、予測手段が、前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出する。
そして、前記予測手段が、上記算出した差異を最小にする前記予測方向を特定する。
そして、制御手段が、前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる。
先ず、選択順決定手段が、処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する。
次に、予測手段が、前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出する。
そして、前記予測手段が、上記算出した差異を最小にする前記予測方向を特定する。
そして、制御手段が、前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる。
第2の発明の符号化装置は、2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測して符号化する符号化装置であって、前記処理対象のブロックデータの予測ブロックデータを生成するイントラ予測手段と、前記処理対象のブロックデータと、前記イントラ予測符号手段が生成した前記予測ブロックデータとの差分を符号化する符号化手段とを有し、前記イントラ予測手段は、前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する選択順決定手段と、前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する予測手段と、前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当て、当該割り当ての結果に対応した前記予測画像データを前記符号化手段に出力する制御手段とを有する。
第2の発明の符号化装置の作用は以下のようになる。
イントラ予測手段が、第1の発明のデータ処理装置と同様の作用により、処理対象のブロックデータの予測ブロックデータを生成する。
そして、符号化手段が、前記処理対象のブロックデータと、前記イントラ予測符号手段が生成した前記予測ブロックデータとの差分を符号化する。
イントラ予測手段が、第1の発明のデータ処理装置と同様の作用により、処理対象のブロックデータの予測ブロックデータを生成する。
そして、符号化手段が、前記処理対象のブロックデータと、前記イントラ予測符号手段が生成した前記予測ブロックデータとの差分を符号化する。
第3の発明のデータ処理方法は、2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測するデータ処理方法であって、前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する第1の工程と、前記第1の工程で決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する第2の工程と、前記第2の工程で特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を行わずに、前記第2の工程で特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる第3の工程とを有する。
第3の発明のデータ処理方法の作用は以下のようになる。
先ず、第1の工程において、前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する。
次に、第2の工程において、前記第1の工程で決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する。
次に、第3の工程において、前記第2の工程で特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を行わずに、前記第2の工程で特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる。
先ず、第1の工程において、前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する。
次に、第2の工程において、前記第1の工程で決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する。
次に、第3の工程において、前記第2の工程で特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を行わずに、前記第2の工程で特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる。
本発明によれば、従来に比べて小規模な構成で、イントラ予測を短時間で行うことができるデータ処理装置および符号化装置を提供することができる。
また、本発明によれば、従来に比べてイントラ予測を短縮できるデータ処理方法を提供することができる。
また、本発明によれば、従来に比べてイントラ予測を短縮できるデータ処理方法を提供することができる。
以下、本発明の実施形態に係わる符号化装置について説明する。
第1実施形態
図1は、本実施形態の通信システム1の概念図である。
図1に示すように、通信システム1は、送信側に設けられた符号化装置2と、受信側に設けられた復号装置3とを有する。
符号化装置2が本発明のデータ処理装置および符号化装置に対応している。
通信システム1では、送信側の符号化装置2において、離散コサイン変換やカルーネン・レーベ変換などの直交変換と動き補償によって圧縮したフレーム画像データ(ビットストリーム)を生成し、当該フレーム画像データを変調した後に、衛星放送波、ケーブルTV網、電話回線網、携帯電話回線網などの伝送媒体を介して送信する。
受信側では、復号装置3において受信した画像信号を復調した後に、上記変調時の直交変換の逆変換と動き補償によって伸張したフレーム画像データを生成して利用する。
なお、上記伝送媒体は、光ディスク、磁気ディスクおよび半導体メモリなどの記録媒体であってもよい。
第1実施形態
図1は、本実施形態の通信システム1の概念図である。
図1に示すように、通信システム1は、送信側に設けられた符号化装置2と、受信側に設けられた復号装置3とを有する。
符号化装置2が本発明のデータ処理装置および符号化装置に対応している。
通信システム1では、送信側の符号化装置2において、離散コサイン変換やカルーネン・レーベ変換などの直交変換と動き補償によって圧縮したフレーム画像データ(ビットストリーム)を生成し、当該フレーム画像データを変調した後に、衛星放送波、ケーブルTV網、電話回線網、携帯電話回線網などの伝送媒体を介して送信する。
受信側では、復号装置3において受信した画像信号を復調した後に、上記変調時の直交変換の逆変換と動き補償によって伸張したフレーム画像データを生成して利用する。
なお、上記伝送媒体は、光ディスク、磁気ディスクおよび半導体メモリなどの記録媒体であってもよい。
本実施形態は、符号化装置2において行われるイントラ予測に特徴を有している。
すなわち、符号化装置2は、処理対象のマクロブロックMBについて、当該マクロブロックMBが属するフレームあるいはフィールドに対して符号化順が1フレームあるいは1フィールド前のフレームあるいはフィールド内の対応する位置のマクロブロックMBで選択されたイントラ予測サイズを基に最初のイントラ予測を行う。
そして、符号化装置2は、当該最初のイントラ予測で得た予測方向、あるいは当該予測方向に対応した差異データのうち少なくとも一方が所定の条件を満たした場合に、上記最初に選択されたイントラ予測サイズ以外のイントラ予測サイズを基にしたイントラ予測は行わない。
すなわち、符号化装置2は、処理対象のマクロブロックMBについて、当該マクロブロックMBが属するフレームあるいはフィールドに対して符号化順が1フレームあるいは1フィールド前のフレームあるいはフィールド内の対応する位置のマクロブロックMBで選択されたイントラ予測サイズを基に最初のイントラ予測を行う。
そして、符号化装置2は、当該最初のイントラ予測で得た予測方向、あるいは当該予測方向に対応した差異データのうち少なくとも一方が所定の条件を満たした場合に、上記最初に選択されたイントラ予測サイズ以外のイントラ予測サイズを基にしたイントラ予測は行わない。
図1に示す復号装置3は従来と同じ構成を有し符号化装置2の符号化に対応した復号を行う。
以下、図1に示す符号化装置2について説明する。
図2は、図1に示す符号化装置2の全体構成図である。
図2に示すように、符号化装置2は、例えば、A/D変換回路22、画面並べ替え回路23、演算回路24、直交変換回路25、量子化回路26、可逆符号化回路27、バッファ28、逆量子化回路29、逆直交変換回路30、フレームメモリ31、レート制御回路32、加算回路33、デブロックフィルタ34、動き予測・補償回路41、予測サイズメモリ42、イントラ予測回路43および選択回路44を有する。
ここで、イントラ予測回路43が本発明のデータ処理装置に対応している。
また、演算回路24およい可逆符号化回路27が、本発明の符号化装置の符号化手段に対応している。
図2は、図1に示す符号化装置2の全体構成図である。
図2に示すように、符号化装置2は、例えば、A/D変換回路22、画面並べ替え回路23、演算回路24、直交変換回路25、量子化回路26、可逆符号化回路27、バッファ28、逆量子化回路29、逆直交変換回路30、フレームメモリ31、レート制御回路32、加算回路33、デブロックフィルタ34、動き予測・補償回路41、予測サイズメモリ42、イントラ予測回路43および選択回路44を有する。
ここで、イントラ予測回路43が本発明のデータ処理装置に対応している。
また、演算回路24およい可逆符号化回路27が、本発明の符号化装置の符号化手段に対応している。
以下、符号化装置2の構成要素について説明する。
A/D変換回路22は、入力されたアナログの輝度信号Y、色差信号Pb,Prから構成される原画像信号をデジタルの画像信号に変換し、これを画面並べ替え回路23に出力する。
画面並べ替え回路23は、A/D変換回路22から入力した原画像信号内のフレーム画像信号を、そのピクチャタイプI,P,BからなるGOP(Group Of Pictures) 構造に応じて、符号化する順番に並べ替えた原画像データS23を演算回路24、動き予測・補償回路41およびイントラ予測回路43に出力する。
A/D変換回路22は、入力されたアナログの輝度信号Y、色差信号Pb,Prから構成される原画像信号をデジタルの画像信号に変換し、これを画面並べ替え回路23に出力する。
画面並べ替え回路23は、A/D変換回路22から入力した原画像信号内のフレーム画像信号を、そのピクチャタイプI,P,BからなるGOP(Group Of Pictures) 構造に応じて、符号化する順番に並べ替えた原画像データS23を演算回路24、動き予測・補償回路41およびイントラ予測回路43に出力する。
演算回路24は、原画像データS23と、選択回路44から入力した予測画像データPIとの差分を示す画像データS24を生成し、これを直交変換回路25に出力する。
直交変換回路25は、画像データS24に離散コサイン変換やカルーネン・レーベ変換などの直交変換を施して画像データ(例えばDCT係数)S25を生成し、これを量子化回路26に出力する。
量子化回路26は、レート制御回路32から入力した量子化スケールで、画像データS25を量子化して画像データS26(量子化されたDCT係数)を生成し、これを可逆符号化回路27および逆量子化回路29に出力する。
直交変換回路25は、画像データS24に離散コサイン変換やカルーネン・レーベ変換などの直交変換を施して画像データ(例えばDCT係数)S25を生成し、これを量子化回路26に出力する。
量子化回路26は、レート制御回路32から入力した量子化スケールで、画像データS25を量子化して画像データS26(量子化されたDCT係数)を生成し、これを可逆符号化回路27および逆量子化回路29に出力する。
可逆符号化回路27は、画像データS26を可変長符号化あるいは算術符号化した画像データをバッファ28に格納する。
このとき、可逆符号化回路27は、動き予測・補償回路41から入力した動きベクトルMVあるいはその差分を符号化してヘッダデータに格納する。
また、可逆符号化回路27は、イントラ予測回路43から入力したイントラ予測モードIPMをヘッダデータなどに格納する。
このとき、可逆符号化回路27は、動き予測・補償回路41から入力した動きベクトルMVあるいはその差分を符号化してヘッダデータに格納する。
また、可逆符号化回路27は、イントラ予測回路43から入力したイントラ予測モードIPMをヘッダデータなどに格納する。
バッファ28に格納された画像データは、変調等された後に送信される。
逆量子化回路29は、画像データS26を逆量子化したデータを生成し、これを逆直交変換回路30に出力する。
逆直交変換回路30は、逆量子化回路29から入力したデータに、直交変換回路25における直交変換の逆変換を施して生成した画像データを加算回路33に出力する。
加算回路33は、逆直交変換回路30から入力した(デコードされた)画像データと、選択回路44から入力した予測画像データPIとを加算して再構成画像データを生成し、これをデブロックフィルタ34に出力する。
デブロックフィルタ34は、加算回路33から入力した再構成画像データのブロック歪みを除去した画像データを、参照画像データREFとしてフレームメモリ31に書き込む。
なお、フレームメモリ31には、例えば、動き予測・補償回路41による動き予測・補償処理、並びにイントラ予測回路43におけるイントラ予測処理の対象となっているピクチャの再構成画像データが、処理を終了したマクロブロックMBを単位として順に書き込まれる。
逆量子化回路29は、画像データS26を逆量子化したデータを生成し、これを逆直交変換回路30に出力する。
逆直交変換回路30は、逆量子化回路29から入力したデータに、直交変換回路25における直交変換の逆変換を施して生成した画像データを加算回路33に出力する。
加算回路33は、逆直交変換回路30から入力した(デコードされた)画像データと、選択回路44から入力した予測画像データPIとを加算して再構成画像データを生成し、これをデブロックフィルタ34に出力する。
デブロックフィルタ34は、加算回路33から入力した再構成画像データのブロック歪みを除去した画像データを、参照画像データREFとしてフレームメモリ31に書き込む。
なお、フレームメモリ31には、例えば、動き予測・補償回路41による動き予測・補償処理、並びにイントラ予測回路43におけるイントラ予測処理の対象となっているピクチャの再構成画像データが、処理を終了したマクロブロックMBを単位として順に書き込まれる。
レート制御回路32は、例えば、バッファ28から読み出した画像データを基に量子化スケールを生成し、これを量子化回路26に出力する。
動き予測・補償回路41は、画面並べ替え回路23から入力した原画像データS23の処理対象のマクロブロックMBがインター符号化される場合に、フレームメモリ31に記憶された過去に符号化された参照画像データREFを基に、当該マクロブロックMB(あるいは動き補償ブロックMCB)を単位として、動きベクトルMVおよび予測画像データPIを生成する。
このとき、動き予測・補償回路41は、当該マクロブロックMBについて、原画像データS23と予測画像データPIとの差異を示す差異データDIFを生成し、この差異データDIFを最小にする動きベクトルMVを特定する。
そして、動き予測・補償回路41は、予測画像データPIおよび差異データDIFを選択回路44に出力する。
また、動き予測・補償回路41は、選択回路44からイントラ予測を選択したことを示す選択信号S44を入力すると、動きベクトルMVを可逆符号化回路27に出力する。
動き予測・補償回路41は、画面並べ替え回路23から入力した原画像データS23の処理対象のマクロブロックMBがインター符号化される場合に、フレームメモリ31に記憶された過去に符号化された参照画像データREFを基に、当該マクロブロックMB(あるいは動き補償ブロックMCB)を単位として、動きベクトルMVおよび予測画像データPIを生成する。
このとき、動き予測・補償回路41は、当該マクロブロックMBについて、原画像データS23と予測画像データPIとの差異を示す差異データDIFを生成し、この差異データDIFを最小にする動きベクトルMVを特定する。
そして、動き予測・補償回路41は、予測画像データPIおよび差異データDIFを選択回路44に出力する。
また、動き予測・補償回路41は、選択回路44からイントラ予測を選択したことを示す選択信号S44を入力すると、動きベクトルMVを可逆符号化回路27に出力する。
選択回路44は、動き予測・補償回路41から入力した差異データDIFとイントラ予測回路43から入力した差異データDIFa,DIFbのうち最小のものを特定し、当該特定した差異データに対応して入力した予測画像データPIを演算回路24および加算回路33に出力する。
また、選択回路44は、差異データDIFが最小である場合に、イントラ予測を採用したことを示す選択信号S44を動き予測・補償回路41およびイントラ予測回路43に出力する。
一方、選択回路44は、差異データDIFa,DIFbが最小である場合に、イントラ予測を採用したことを示す選択信号S44を動き予測・補償回路41およびイントラ予測回路43に出力する。
また、選択回路44は、差異データDIFが最小である場合に、イントラ予測を採用したことを示す選択信号S44を動き予測・補償回路41およびイントラ予測回路43に出力する。
一方、選択回路44は、差異データDIFa,DIFbが最小である場合に、イントラ予測を採用したことを示す選択信号S44を動き予測・補償回路41およびイントラ予測回路43に出力する。
予測サイズメモリ42は、イントラ予測回路43によるイントラ予測が完了したフレームあるいはフィールドについて、当該イントラ予測で選択したイントラ予測サイズIPSをマクロブロックMB毎に記憶する。
本実施形態では、複数のイントラ予測サイズとして、イントラ4x4予測およびイントラ16x16予測を用いる。ここで、本発明のイントラ予測サイズが本発明のブロックサイズに対応している。
本実施形態では、複数のイントラ予測サイズとして、イントラ4x4予測およびイントラ16x16予測を用いる。ここで、本発明のイントラ予測サイズが本発明のブロックサイズに対応している。
イントラ予測回路43は、処理対象のマクロブロックMBが属するフレームあるいはフィールドに対して符号化順が1フレームあるいは1フィールド前のフレームあるいはフィールド内の対応した位置のマクロブロックMBのイントラ予測サイズIPSを予測サイズメモリ42から読み出し、当該イントラ予測サイズIPSを最初に選択してイントラ予測を行う。
イントラ予測回路43は、当該イントラ予測において、上記選択したイントラ予測サイズに関して規定された複数の予測モード(予測方向)のそれぞれについて処理対象のブロックデータの予測画像データPIを生成し、これと原画像データS23内の処理対象のブロックデータとの差異を示す差異データDIFを生成する。
そして、イントラ予測回路43は、最小の差異データDIFに対応する予測モードを選択する。
イントラ予測回路43は、上記選択した予測モード、並びにそれに対応した差異データDIFのうち少なくとも一方が所定の条件を満たした場合に、未選択のイントラ予測サイズを基にしたイントラ予測は行わない。
イントラ予測回路43は、最終的に選択した予測モードに対応して生成した予測画像データPIおよび差異データDIFを選択回路44に出力する。
また、イントラ予測回路43は、最終的に選択したイントラ予測サイズおよび予測モード(予測方向)を示す予測モードIPMとを可逆符号化回路27に出力する。
なお、PスライスあるいはBスライスに属するマクロブロックMBであっても、イントラ予測回路43によるイントラ予測符号化が行われる場合がある。
イントラ予測回路43は、当該イントラ予測において、上記選択したイントラ予測サイズに関して規定された複数の予測モード(予測方向)のそれぞれについて処理対象のブロックデータの予測画像データPIを生成し、これと原画像データS23内の処理対象のブロックデータとの差異を示す差異データDIFを生成する。
そして、イントラ予測回路43は、最小の差異データDIFに対応する予測モードを選択する。
イントラ予測回路43は、上記選択した予測モード、並びにそれに対応した差異データDIFのうち少なくとも一方が所定の条件を満たした場合に、未選択のイントラ予測サイズを基にしたイントラ予測は行わない。
イントラ予測回路43は、最終的に選択した予測モードに対応して生成した予測画像データPIおよび差異データDIFを選択回路44に出力する。
また、イントラ予測回路43は、最終的に選択したイントラ予測サイズおよび予測モード(予測方向)を示す予測モードIPMとを可逆符号化回路27に出力する。
なお、PスライスあるいはBスライスに属するマクロブロックMBであっても、イントラ予測回路43によるイントラ予測符号化が行われる場合がある。
図3は、図2に示すイントラ予測回路43の構成図である。
図3に示すように、イントラ予測回路43は、例えば、イントラ予測サイズ選択順決定回路61、イントラ4x4予測回路62、予測モード判定回路63、イントラ16x16予測回路64、量子化係数判定回路65、イントラ16x16予測回路66、イントラ4x4予測回路67およびコスト判定回路68を有する。
図3に示すように、イントラ予測回路43は、例えば、イントラ予測サイズ選択順決定回路61、イントラ4x4予測回路62、予測モード判定回路63、イントラ16x16予測回路64、量子化係数判定回路65、イントラ16x16予測回路66、イントラ4x4予測回路67およびコスト判定回路68を有する。
ここで、イントラ予測サイズ選択順決定回路61が本発明の選択順決定手段に対応している。
また、イントラ4x4予測回路62,67およびイントラ16x16予測回路64,66のうち、後述する差異データを算出する機能(部分)が本発明の測定手段に対応している。
また、イントラ4x4予測回路62,67およびイントラ16x16予測回路64,66のうち差異データを算出する機能以外の部分、予測モード判定回路63、量子化係数判定回路65およびコスト判定回路68が本発明の制御手段に対応している。
また、本実施形態の予測モード(予測方向)が、本発明の予測方向に対応している。
また、図2おび図3に示す直交変換回路25および量子化回路26が、本発明の直交変換・量子化手段に対応している。
また、イントラ4x4予測回路62,67およびイントラ16x16予測回路64,66のうち、後述する差異データを算出する機能(部分)が本発明の測定手段に対応している。
また、イントラ4x4予測回路62,67およびイントラ16x16予測回路64,66のうち差異データを算出する機能以外の部分、予測モード判定回路63、量子化係数判定回路65およびコスト判定回路68が本発明の制御手段に対応している。
また、本実施形態の予測モード(予測方向)が、本発明の予測方向に対応している。
また、図2おび図3に示す直交変換回路25および量子化回路26が、本発明の直交変換・量子化手段に対応している。
なお、以下、原画像データS23を構成する輝度データ(輝度信号)に対してのイントラ予測を例示して説明する。
〔イントラ予測サイズ選択順決定回路61〕
イントラ予測サイズ選択順決定回路61は、処理対象のマクロブロックMBが属するフレームまたはフィールドより符号化順が1フレームまたは1フィールド前のフレームまたはフィールドにおいて当該処理対象のマクロブロックMBに対応した位置にあるマクロブロックMBに既に割り当てられたイントラ予測サイズIPSを予測サイズメモリ42から読み出す。
そして、イントラ予測サイズ選択順決定回路61は、当該読み出したイントラ予測サイズIPSを基に、イントラ予測サイズの選択順を決定する。
具体的には、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ16x16予測である場合に、イントラ16x16予測をイントラ4x4予測より先に行うことを決定し、イントラ4x4予測回路62に実行指示を出力する。
一方、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ4x4予測である場合に、イントラ4x4予測をイントラ16x16予測より先に行うことを決定し、予測モード判定回路63に実行指示を出力する。
イントラ予測サイズ選択順決定回路61は、処理対象のマクロブロックMBが属するフレームまたはフィールドより符号化順が1フレームまたは1フィールド前のフレームまたはフィールドにおいて当該処理対象のマクロブロックMBに対応した位置にあるマクロブロックMBに既に割り当てられたイントラ予測サイズIPSを予測サイズメモリ42から読み出す。
そして、イントラ予測サイズ選択順決定回路61は、当該読み出したイントラ予測サイズIPSを基に、イントラ予測サイズの選択順を決定する。
具体的には、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ16x16予測である場合に、イントラ16x16予測をイントラ4x4予測より先に行うことを決定し、イントラ4x4予測回路62に実行指示を出力する。
一方、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ4x4予測である場合に、イントラ4x4予測をイントラ16x16予測より先に行うことを決定し、予測モード判定回路63に実行指示を出力する。
〔イントラ4x4予測回路62〕
イントラ4x4予測回路62は、イントラ予測サイズ選択順決定回路61からの実行指示に応じて、処理対象の16x16(画素)のマクロブロックMB内に規定された4x4(画素)のブロックデータを単位としてイントラ予測を行う。すなわち、1つのマクロブロックMBについて、16個の4x4のブロックデータについてイントラ予測を行う。
イントラ4x4予測では、図5および図6に示すように、9個の予測方向(予測モード)が規定されている。
具体的には、予測モード0〜8が規定され、モード1,6,8は水平方向に高い相関(重み付け)を持たせたモードであり、モード0,5,7は垂直方向に高い相関(重み付け)を持たせたモードであり、モード2,4,3は水平および垂直方向の重み付けを殆ど行っていないモードである。
ここで、上記モード0,1,2については、これらと同じ予測方向についてのモードが後述するイントラ16x16予測においても規定されている。
イントラ4x4予測回路62は、イントラ予測サイズ選択順決定回路61からの実行指示に応じて、処理対象の16x16(画素)のマクロブロックMB内に規定された4x4(画素)のブロックデータを単位としてイントラ予測を行う。すなわち、1つのマクロブロックMBについて、16個の4x4のブロックデータについてイントラ予測を行う。
イントラ4x4予測では、図5および図6に示すように、9個の予測方向(予測モード)が規定されている。
具体的には、予測モード0〜8が規定され、モード1,6,8は水平方向に高い相関(重み付け)を持たせたモードであり、モード0,5,7は垂直方向に高い相関(重み付け)を持たせたモードであり、モード2,4,3は水平および垂直方向の重み付けを殆ど行っていないモードである。
ここで、上記モード0,1,2については、これらと同じ予測方向についてのモードが後述するイントラ16x16予測においても規定されている。
イントラ4x4予測回路62は、上記16個の4x4のブロックデータを順に処理対象のブロックデータとして選択し、選択したブロックデータについて、上記9個の予測モードを基に、当該予測モードに対応した予測方向に位置する当該ブロックデータの周囲のブロックデータ(参照ブロックデータ)に当該予測方向に位置しない参照ブロックデータに比べて高い重み付けを行って予測ブロックデータを生成する。
また、イントラ4x4予測回路62は、当該予測ブロックデータと上記処理対象のブロックデータとの差異を示す差異データDIFaを算出し、これを予測モード判定回路63に出力する。
イントラ4x4予測回路62は、例えば、差異データDIFaとして、下記式(1)を基に、SAD(mode)を算出する。ここで、SADは、絶対値誤差和(Sum of Absolute Difference)の略である。
下記式(1)において、Org(i,j)は、原画像データS23内の処理対象の4x4のブロックデータの図4に示す画素位置(i,j)によって規定される画素データを示している。
また、Pred(mode,i,j)は、予測モードmodeを基に生成された4x4の予測ブロックデータの図4に示す画素位置(i,j)によって規定される画素データを示している。
また、イントラ4x4予測回路62は、当該予測ブロックデータと上記処理対象のブロックデータとの差異を示す差異データDIFaを算出し、これを予測モード判定回路63に出力する。
イントラ4x4予測回路62は、例えば、差異データDIFaとして、下記式(1)を基に、SAD(mode)を算出する。ここで、SADは、絶対値誤差和(Sum of Absolute Difference)の略である。
下記式(1)において、Org(i,j)は、原画像データS23内の処理対象の4x4のブロックデータの図4に示す画素位置(i,j)によって規定される画素データを示している。
また、Pred(mode,i,j)は、予測モードmodeを基に生成された4x4の予測ブロックデータの図4に示す画素位置(i,j)によって規定される画素データを示している。
なお、イントラ4x4予測回路62は、上記式(1)で規定されるSAD(mode)の代わりに、下記式(2)で示すSATD(mode)を差異データDIFaとして算出してもよい。
下記式(2)において、Hadamardは、アダマール変換を示す。
例えば、Hadamard(A)は、下記式(3)で示される行列演算を示している。
下記式(3)において、行列Hは、例えば、下記式(4)で示される。
下記式(2)において、Hadamardは、アダマール変換を示す。
例えば、Hadamard(A)は、下記式(3)で示される行列演算を示している。
下記式(3)において、行列Hは、例えば、下記式(4)で示される。
また、イントラ4x4予測回路62は、下記式(5),(6)に示すように、上記式(1),(2)の情報に、さらに可逆符号化回路27で付加されるヘッダデータに関しての情報を加味した指標データCOSTを算出し、これを上述した差異データDIFaとして算出してもよい。
下記式(5),(6)において、SAD0(mode),SATD0(mode)はヘッダデータのビット数を示し、QP0(QP)は、量子化回路26から量子化パラメータQPと実際に量子化に用いられる量子化スケールを関連付ける関数である。
下記式(5),(6)において、SAD0(mode),SATD0(mode)はヘッダデータのビット数を示し、QP0(QP)は、量子化回路26から量子化パラメータQPと実際に量子化に用いられる量子化スケールを関連付ける関数である。
以下、図5および図6に示すイントラ4x4予測で規定された9つの予測モード「0」〜「8」について説明する。
図7は、イントラ4x4予測の処理対象となる4x4のブロックBLOCKに属する画素データa〜pと、当該ブロックデータの周囲の参照ブロックに属する画素データA〜Mとの位置関係を説明するための図である。
画素データa〜pの予測値によって、予測画像データPIが構成れる。
なお、画素データA〜Mは、上記処理対象のブロックBLOCKと異なるピクチャあるいは異なるスライスに属する場合などに、「利用可能でない(unavailable) 」であると判断される。
予測モード0:
予測モード0は、vertical(垂直)予測であり、図7に示す画素データA,B,C,Dの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、処理対象のブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,Dを用いて下記式(7)のように生成する。
図7は、イントラ4x4予測の処理対象となる4x4のブロックBLOCKに属する画素データa〜pと、当該ブロックデータの周囲の参照ブロックに属する画素データA〜Mとの位置関係を説明するための図である。
画素データa〜pの予測値によって、予測画像データPIが構成れる。
なお、画素データA〜Mは、上記処理対象のブロックBLOCKと異なるピクチャあるいは異なるスライスに属する場合などに、「利用可能でない(unavailable) 」であると判断される。
予測モード0:
予測モード0は、vertical(垂直)予測であり、図7に示す画素データA,B,C,Dの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、処理対象のブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,Dを用いて下記式(7)のように生成する。
予測モード1:
予測モード1は、horizontal(水平)予測であり、図7に示す画素データI,J,K,Lの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データI,J,K,Lを用いて下記式(8)のように生成する。
予測モード1は、horizontal(水平)予測であり、図7に示す画素データI,J,K,Lの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データI,J,K,Lを用いて下記式(8)のように生成する。
予測モード2:
モード1は、DC予測であり、図7に示す画素データA,B,C,D,I,J,K,Lの全てが上記「利用可能」である場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,Lを用いて下記式(9)のように生成する。
モード1は、DC予測であり、図7に示す画素データA,B,C,D,I,J,K,Lの全てが上記「利用可能」である場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,Lを用いて下記式(9)のように生成する。
また、図7に示す画素データA,B,C,Dの全てが上記「利用可能」でない場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,Dを用いて下記式(10)のように生成する。
また、図7に示す画素データI,J,K,Lの全てが上記「利用可能」でない場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データI,J,K,Lを用いて下記式(11)のように生成する。
また、図7に示す画素データA,B,C,D,I,J,K,Lの全てが上記「利用可能」でない場合に、イントラ4x4予測回路62は、ブロックデータBLOCKの画素データa〜pの予測値「128」を用いる。
予測モード3:
予測モード3は、Diagonal_Down_Left予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(12)のように生成する。
予測モード3は、Diagonal_Down_Left予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(12)のように生成する。
予測モード4:
予測モード4は、Diagonal_Right予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(13)のように生成する。
予測モード4は、Diagonal_Right予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(13)のように生成する。
予測モード5:
予測モード5は、Diagonal_Vertical_Right予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(14)のように生成する。
予測モード5は、Diagonal_Vertical_Right予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(14)のように生成する。
予測モード6:
予測モード6は、Horizontal_Down予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(15)のように生成する。
予測モード6は、Horizontal_Down予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(15)のように生成する。
予測モード7:
予測モード7は、Vertical_Left予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(16)のように生成する。
予測モード7は、Vertical_Left予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ4x4予測回路62は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(16)のように生成する。
予測モード8:
予測モード8は、Horizontal_Up予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ予測回路41は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(17)のように生成する。
予測モード8は、Horizontal_Up予測であり、図7に示す画素データA,B,C,D,I,J,K,L,Mの全てが上記「利用可能」である場合に適用される。
この場合に、イントラ予測回路41は、ブロックBLOCKの画素データa〜pの予測値を、画素データA,B,C,D,I,J,K,L,Mを用いて下記式(17)のように生成する。
〔予測モード判定回路63〕
予測モード判定回路63は、イントラ4x4予測回路62から、処理対象のマクロブロックMB内の16個の4x4のブロックデータに対して上述した予測モード0〜9を基に算出した差異データDIFaを入力し、最小の差異データDIFaに対応した予測モードを選択する。
予測モード判定回路63は、4x4のブロックデータについて上記選択した予測モードおよびそれに対応した差異データDIFaをコスト判定回路68に出力する。
予測モード判定回路63は、イントラ4x4予測回路62から、処理対象のマクロブロックMB内の16個の4x4のブロックデータに対して上述した予測モード0〜9を基に算出した差異データDIFaを入力し、最小の差異データDIFaに対応した予測モードを選択する。
予測モード判定回路63は、4x4のブロックデータについて上記選択した予測モードおよびそれに対応した差異データDIFaをコスト判定回路68に出力する。
予測モード判定回路63は、処理対象のマクロブロックMB内の16個の4x4のブロックデータに対して選択された予測モードのうち、予測モード0,1,2の合計数が所定のしきい値TH以下であるか否かを判断する。
ここで、予測モード0,1,2は、前述したように、イントラ4x4予測とイントラ16x16予測とで同じ予測方向を基にしたモードである。
予測モード判定回路63は、上記合計数が所定のしきい値TH以下である場合に、イントラ16x16予測が最適である可能性は略無いため、イントラ16x16予測回路66への実行指示は出さない。
一方、予測モード判定回路63は、上記合計数が所定のしきい値THを越える場合に、イントラ16x16予測が最適である可能性が高いため、イントラ16x16予測回路66に実行指示を出力する。
ここで、予測モード0,1,2は、前述したように、イントラ4x4予測とイントラ16x16予測とで同じ予測方向を基にしたモードである。
予測モード判定回路63は、上記合計数が所定のしきい値TH以下である場合に、イントラ16x16予測が最適である可能性は略無いため、イントラ16x16予測回路66への実行指示は出さない。
一方、予測モード判定回路63は、上記合計数が所定のしきい値THを越える場合に、イントラ16x16予測が最適である可能性が高いため、イントラ16x16予測回路66に実行指示を出力する。
〔イントラ16x16予測回路64〕
イントラ16x16予測回路64は、イントラ予測サイズ選択順決定回路61からの実行指示に応じて、処理対象の16x16(画素)のマクロブロックを単位としてイントラ予測を行う。
イントラ16x16予測では図8に示すように、モード0〜4の4個の予測方向(予測モード)が規定されている。
モード1は水平方向に高い相関(重み付け)を持たせたモードであり、モード0は垂直方向に高い相関(重み付け)を持たせたモードであり、モード2,3は水平および垂直方向の重み付けを殆ど行っていないモードである。
前述したように、イントラ16x16予測のモード0〜2には、それと同じ予測方向についてのモードがイントラ4x4予測においても規定されている。
すなわち、イントラ16x16予測のモード1が図6に示すイントラ4x4予測のモード1に対応し、イントラ16x16予測のモード0が図6に示すイントラ4x4予測のモード0に対応し、イントラ16x16予測のモード2が図6に示すイントラ4x4予測のモード2に対応している。
イントラ16x16予測回路64は、イントラ予測サイズ選択順決定回路61からの実行指示に応じて、処理対象の16x16(画素)のマクロブロックを単位としてイントラ予測を行う。
イントラ16x16予測では図8に示すように、モード0〜4の4個の予測方向(予測モード)が規定されている。
モード1は水平方向に高い相関(重み付け)を持たせたモードであり、モード0は垂直方向に高い相関(重み付け)を持たせたモードであり、モード2,3は水平および垂直方向の重み付けを殆ど行っていないモードである。
前述したように、イントラ16x16予測のモード0〜2には、それと同じ予測方向についてのモードがイントラ4x4予測においても規定されている。
すなわち、イントラ16x16予測のモード1が図6に示すイントラ4x4予測のモード1に対応し、イントラ16x16予測のモード0が図6に示すイントラ4x4予測のモード0に対応し、イントラ16x16予測のモード2が図6に示すイントラ4x4予測のモード2に対応している。
イントラ16x16予測回路64は、処理対象の16x16のマクロブロックMBの各々について、上記4個の予測モードの各々を基に、当該予測モードに対応した予測方向に位置する当該マクロブロックMBの周囲のマクロブロックMB(参照ブロックデータ)に当該予測方向に位置しないマクロブロックMBに比べて高い重み付けを行って予測ブロックデータを生成する。
以下、イントラ16x16予測の各予測モードによる予測ブロックデータの生成方法を説明する。
ここで、処理対象のマクロブロックMBに属する画素データををP(x,y)とする。ここで、x,yはマクロブロックMBを構成するマトリクス状の画素データの行方向および列方向の位置を示し、0〜15の整数である。
当該処理対象のマクロブロックMBに隣接するマクロブロックMB内の画素データのうち、当該処理対象のマクロブロックMBに隣接する画素データを、P(x,−1),P(−1,y)と記す。
また、画素データP(x,−1),P(−1,y)は、上記処理対象のマクロブロックMBと異なるピクチャあるいは異なるスライスに属する場合などに、「利用可能でない(unavailable) 」であると判断される。
予測モード0:
予測モード0は、vertical(垂直)予測であり、P(x,−1)が上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(18)のように生成する。
ここで、処理対象のマクロブロックMBに属する画素データををP(x,y)とする。ここで、x,yはマクロブロックMBを構成するマトリクス状の画素データの行方向および列方向の位置を示し、0〜15の整数である。
当該処理対象のマクロブロックMBに隣接するマクロブロックMB内の画素データのうち、当該処理対象のマクロブロックMBに隣接する画素データを、P(x,−1),P(−1,y)と記す。
また、画素データP(x,−1),P(−1,y)は、上記処理対象のマクロブロックMBと異なるピクチャあるいは異なるスライスに属する場合などに、「利用可能でない(unavailable) 」であると判断される。
予測モード0:
予測モード0は、vertical(垂直)予測であり、P(x,−1)が上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(18)のように生成する。
予測モード1:
予測モード18は、horizontal(水平)予測であり、P(−1,y)が上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(19)のように生成する。
予測モード18は、horizontal(水平)予測であり、P(−1,y)が上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(19)のように生成する。
予測モード2:
予測モード2は、DC予測であり、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(20)のように生成する。
先ず、P(x,−1)およびP(−1,y)の全てが上記「利用可能」である場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(20)のように生成する。
予測モード2は、DC予測であり、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(20)のように生成する。
先ず、P(x,−1)およびP(−1,y)の全てが上記「利用可能」である場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(20)のように生成する。
また、P(x,−1)が上記「利用可能」でない場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(21)のように生成する。
また、P(−1,y)が上記「利用可能」でない場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(22)のように生成する。
また、P(x,−1)およびP(−1,y)の全てが上記「利用可能」でない場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)として「128」を用いる。
予測モード3:
予測モード3は、plane予測であり、P(x,−1)およびP(−1,y)の全てが上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(23)のように生成する。
予測モード3は、plane予測であり、P(x,−1)およびP(−1,y)の全てが上記「利用可能」である場合に適用される。
この場合に、イントラ16x16予測回路64は、予測画像データPIの画素データPred(x,y)を下記式(23)のように生成する。
イントラ16x16予測回路64は、上述した処理で生成した予測画像データPIおよび原画像データS23を基に、例えば、下記式(24)を基に、差異データDIFbを算出する。
下記式(24)において、Org(i,j)は、原画像データS23内の処理対象の16x16のブロックデータの画素位置(i,j)によって規定される画素データを示している。
また、Pred(mode,i,j)は、16x16の予測モードmodeを基に生成された16x16の予測ブロックデータの画素位置(i,j)によって規定される画素データを示している。
下記式(24)において、Org(i,j)は、原画像データS23内の処理対象の16x16のブロックデータの画素位置(i,j)によって規定される画素データを示している。
また、Pred(mode,i,j)は、16x16の予測モードmodeを基に生成された16x16の予測ブロックデータの画素位置(i,j)によって規定される画素データを示している。
イントラ16x16予測回路64は、差異データDIFbを、量子化係数判定回路65および図2に示す直交変換回路25に出力する。
〔量子化係数判定回路65〕
量子化係数判定回路65は、イントラ16x16予測回路64から入力した処理対象のマクロブロックMBについて上述したイントラ16x16予測の予測モード0〜3を基に算出した差異データDIFbを入力し、最小の差異データDIFbに対応した予測モードを選択する。
量子化係数判定回路65は、上記選択した予測モードおよびそれに対応した差異データDIFbをコスト判定回路68に出力する。
量子化係数判定回路65は、イントラ16x16予測回路64から入力した処理対象のマクロブロックMBについて上述したイントラ16x16予測の予測モード0〜3を基に算出した差異データDIFbを入力し、最小の差異データDIFbに対応した予測モードを選択する。
量子化係数判定回路65は、上記選択した予測モードおよびそれに対応した差異データDIFbをコスト判定回路68に出力する。
また、量子化係数判定回路65は、差異データDIFbを直交変換回路25および量子化回路26で処理して得られた量子化係数で構成される下記式(25)で示される量子化された変換係数C(i,j)を入力する。
下記式(25)において、Transは直交変換を示し、Quantは量子化を示す。
下記式(25)において、Transは直交変換を示し、Quantは量子化を示す。
量子化係数判定回路65は、上記選択した予測モードに対応した上記式(25)で示す量子化された変換係数C(i,j)を構成する16個の要素の全てが0であるか否かを判断する。
すなわち、量子化係数判定回路65は、下記式(26)が成り立つか否かを判断する。
すなわち、量子化係数判定回路65は、下記式(26)が成り立つか否かを判断する。
量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素の全てが0であると判断すると、イントラ4x4予測が最適である可能性は略無いため、イントラ4x4予測回路67への実行指示は出さない。
一方、量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素に1つでも0でないと判断すると、イントラ4x4予測回路67に実行指示は出力する。
一方、量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素に1つでも0でないと判断すると、イントラ4x4予測回路67に実行指示は出力する。
〔イントラ16x16予測回路66〕
イントラ16x16予測回路66は、予測モード判定回路63から実行指示を受けたことを条件に、イントラ16x16予測回路64と同じ処理を行い、イントラ16x16予測で規定された予測モード0〜3の各々についての差異データDIFbを算出し、これをコスト判定回路68に出力する。
イントラ16x16予測回路66は、予測モード判定回路63から実行指示を受けたことを条件に、イントラ16x16予測回路64と同じ処理を行い、イントラ16x16予測で規定された予測モード0〜3の各々についての差異データDIFbを算出し、これをコスト判定回路68に出力する。
〔イントラ4x4予測回路67〕
イントラ4x4予測回路67は、量子化係数判定回路65から実行指示を受けたことを条件に、イントラ4x4予測回路62と同じ処理を行い、イントラ4x4予測で規定された予測モード0〜8の各々についての差異データDIFaを算出し、これをコスト判定回路68に出力する。
イントラ4x4予測回路67は、量子化係数判定回路65から実行指示を受けたことを条件に、イントラ4x4予測回路62と同じ処理を行い、イントラ4x4予測で規定された予測モード0〜8の各々についての差異データDIFaを算出し、これをコスト判定回路68に出力する。
〔コスト判定回路68〕
コスト判定回路68は、イントラ4x4予測回路62が実行指示を受け、イントラ16x16予測回路66が実行指示を受けなかった場合に、予測モード判定回路63から入力した差異データDIFaに対応したイントラ4x4の予測モードを選択する。
また、コスト判定回路68は、イントラ4x4予測回路62およびイントラ16x16予測回路66の双方が実行指示を受けた場合に、予測モード判定回路63から入力したイントラ4x4予測に対応した差異データDIFaと、イントラ16x16予測回路66から入力したイントラ16x16のモード0〜3の差異データDIFbとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64が実行指示を受け、イントラ4x4予測回路67が実行指示を受けなかった場合に、量子化係数判定回路65から入力した差異データDIFbに対応したイントラ16x16の予測モードを選択する。
コスト判定回路68は、イントラ4x4予測回路62が実行指示を受け、イントラ16x16予測回路66が実行指示を受けなかった場合に、予測モード判定回路63から入力した差異データDIFaに対応したイントラ4x4の予測モードを選択する。
また、コスト判定回路68は、イントラ4x4予測回路62およびイントラ16x16予測回路66の双方が実行指示を受けた場合に、予測モード判定回路63から入力したイントラ4x4予測に対応した差異データDIFaと、イントラ16x16予測回路66から入力したイントラ16x16のモード0〜3の差異データDIFbとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64が実行指示を受け、イントラ4x4予測回路67が実行指示を受けなかった場合に、量子化係数判定回路65から入力した差異データDIFbに対応したイントラ16x16の予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64およびイントラ4x4予測回路67の双方が実行指示を受けた場合に、量子化係数判定回路65から入力したイントラ16x16予測に対応した差異データDIFbと、イントラ4x4予測回路67から入力したイントラ4x4のモード0〜8の差異データDIFaとのなかで、最小のものを特定し、当該特定した差異データに対応したイントラ予測サイズおよび予測モードを選択する。
コスト判定回路68は、上記選択した予測モードに対応した差異データDIFa、並びそれに対応してイントラ4x4予測回路62,67あるいはイントラ16x16予測回路64,66から入力した予測画像データPIを選択回路44に出力する。
また、コスト判定回路68は、選択回路44からイントラ予測を選択したこを示す選択信号S44を入力した場合、上記選択したイントラ予測サイズおよび予測モードを示すイントラ予測モードIPMを可逆符号化回路27に出力する。
また、コスト判定回路68は、上記選択した予測モードのイントラ予測サイズIPSを予測サイズメモリ42に書き込む。
コスト判定回路68は、上記選択した予測モードに対応した差異データDIFa、並びそれに対応してイントラ4x4予測回路62,67あるいはイントラ16x16予測回路64,66から入力した予測画像データPIを選択回路44に出力する。
また、コスト判定回路68は、選択回路44からイントラ予測を選択したこを示す選択信号S44を入力した場合、上記選択したイントラ予測サイズおよび予測モードを示すイントラ予測モードIPMを可逆符号化回路27に出力する。
また、コスト判定回路68は、上記選択した予測モードのイントラ予測サイズIPSを予測サイズメモリ42に書き込む。
以下、図3に示すイントラ予測回路43の動作例を説明する。
図9は、図3に示すイントラ予測回路43の動作例を説明するためのフローチャートである。
ステップST1:
イントラ予測サイズ選択順決定回路61は、処理対象のマクロブロックMBが属するピオクチャより符号化順が1フレーム前のピクチャにおいて当該処理対象のマクロブロックMBに対応した位置にあるマクロブロックMBに既に割り当てられたイントラ予測サイズIPSを予測サイズメモリ42から読み出す。
イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ4x4予測である場合に、ステップST1に処理を移行する。
一方、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ16x16予測である場合に、ステップST2に処理を移行する。
図9は、図3に示すイントラ予測回路43の動作例を説明するためのフローチャートである。
ステップST1:
イントラ予測サイズ選択順決定回路61は、処理対象のマクロブロックMBが属するピオクチャより符号化順が1フレーム前のピクチャにおいて当該処理対象のマクロブロックMBに対応した位置にあるマクロブロックMBに既に割り当てられたイントラ予測サイズIPSを予測サイズメモリ42から読み出す。
イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ4x4予測である場合に、ステップST1に処理を移行する。
一方、イントラ予測サイズ選択順決定回路61は、予測サイズメモリ42から読み出したイントラ予測サイズIPSがイントラ16x16予測である場合に、ステップST2に処理を移行する。
ステップST2:
イントラ4x4予測回路62は、イントラ予測サイズ選択順決定回路61からの実行指示を受けて、上述したように、処理対象のマクロブロックMBを構成する16個の4x4のブロックデータの各々について、イントラ4x4予測で規定された予測モード0〜8全ての差異データDIFaを算出し、これを予測モード判定回路63に出力する。
ステップST3:
予測モード判定回路63は、ステップST2で予測モード0〜9を基に算出した差異データDIFaのうち、最小の差異データDIFaに対応した予測モードを選択する。
予測モード判定回路63は、上記選択した予測モードおよびそれに対応した差異データDIFaをコスト判定回路68に出力する。
また、予測モード判定回路63は、16個の4x4のブロックデータに対して選択された予測モードのうち、予測モード0,1,2の合計数が所定のしきい値TH以下であるか否かを判断する。
予測モード判定回路63は、上記合計数が所定のしきい値TH以下であると判断した場合に、イントラ16x16予測が最適である可能性は略無いため、ステップST8の処理に移行する。
一方、予測モード判定回路63は、上記合計数が所定のしきい値THを越える場合に、イントラ16x16予測が最適である可能性が高いため、ステップST4の処理に移行する。
イントラ4x4予測回路62は、イントラ予測サイズ選択順決定回路61からの実行指示を受けて、上述したように、処理対象のマクロブロックMBを構成する16個の4x4のブロックデータの各々について、イントラ4x4予測で規定された予測モード0〜8全ての差異データDIFaを算出し、これを予測モード判定回路63に出力する。
ステップST3:
予測モード判定回路63は、ステップST2で予測モード0〜9を基に算出した差異データDIFaのうち、最小の差異データDIFaに対応した予測モードを選択する。
予測モード判定回路63は、上記選択した予測モードおよびそれに対応した差異データDIFaをコスト判定回路68に出力する。
また、予測モード判定回路63は、16個の4x4のブロックデータに対して選択された予測モードのうち、予測モード0,1,2の合計数が所定のしきい値TH以下であるか否かを判断する。
予測モード判定回路63は、上記合計数が所定のしきい値TH以下であると判断した場合に、イントラ16x16予測が最適である可能性は略無いため、ステップST8の処理に移行する。
一方、予測モード判定回路63は、上記合計数が所定のしきい値THを越える場合に、イントラ16x16予測が最適である可能性が高いため、ステップST4の処理に移行する。
ステップST4:
イントラ16x16予測回路66は、予測モード判定回路63から実行指示を受けて、イントラ16x16予測で規定された予測モード0〜3の各々についての差異データDIFbを算出し、これをコスト判定回路68に出力する。
イントラ16x16予測回路66は、予測モード判定回路63から実行指示を受けて、イントラ16x16予測で規定された予測モード0〜3の各々についての差異データDIFbを算出し、これをコスト判定回路68に出力する。
ステップST5:
イントラ16x16予測回路66は、イントラ予測サイズ選択順決定回路61からの実行指示を受けて、上述したように、処理対象のマクロブロックについて、イントラ16x16予測で規定された予測モード0〜3全ての差異データDIFbを算出し、コスト判定回路68および直交変換回路25に出力する。
イントラ16x16予測回路66は、イントラ予測サイズ選択順決定回路61からの実行指示を受けて、上述したように、処理対象のマクロブロックについて、イントラ16x16予測で規定された予測モード0〜3全ての差異データDIFbを算出し、コスト判定回路68および直交変換回路25に出力する。
ステップST6:
量子化係数判定回路65は、イントラ16x16予測回路64から入力した処理対象のマクロブロックMB上述したイントラ16x16予測の予測モード0〜3を基に算出した差異データDIFbを入力し、最小の差異データDIFbに対応した予測モードを選択する。
量子化係数判定回路65は、上記選択した予測モードおよびそれに対応した差異データDIFbをコスト判定回路68に出力する。
また、量子化係数判定回路65は、差異データDIFbを直交変換回路25および量子化回路26で処理して得られた量子化係数で構成される上記式(25)で示される量子化された変換係数C(i,j)を入力する。
量子化係数判定回路65は、上記選択した予測モードに対応した上記式(25)で示す量子化された変換係数C(i,j)を構成する16個の要素の全てが0であるか否かを判断する。
量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素の全てが0であると判断すると、イントラ4x4予測が最適である可能性は略無いため、ステップST8の処理に移行する。
一方、量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素に1つでも0でないものがあると判断すると、ステップST7の処理に移行する。
量子化係数判定回路65は、イントラ16x16予測回路64から入力した処理対象のマクロブロックMB上述したイントラ16x16予測の予測モード0〜3を基に算出した差異データDIFbを入力し、最小の差異データDIFbに対応した予測モードを選択する。
量子化係数判定回路65は、上記選択した予測モードおよびそれに対応した差異データDIFbをコスト判定回路68に出力する。
また、量子化係数判定回路65は、差異データDIFbを直交変換回路25および量子化回路26で処理して得られた量子化係数で構成される上記式(25)で示される量子化された変換係数C(i,j)を入力する。
量子化係数判定回路65は、上記選択した予測モードに対応した上記式(25)で示す量子化された変換係数C(i,j)を構成する16個の要素の全てが0であるか否かを判断する。
量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素の全てが0であると判断すると、イントラ4x4予測が最適である可能性は略無いため、ステップST8の処理に移行する。
一方、量子化係数判定回路65は、変換係数C(i,j)を構成する16個の要素に1つでも0でないものがあると判断すると、ステップST7の処理に移行する。
ステップST7:
イントラ4x4予測回路67は、量子化係数判定回路65からの実行指示に応じて、イントラ4x4予測で規定された予測モード0〜8の各々についての差異データDIFaを算出し、これをコスト判定回路68に出力する。
イントラ4x4予測回路67は、量子化係数判定回路65からの実行指示に応じて、イントラ4x4予測で規定された予測モード0〜8の各々についての差異データDIFaを算出し、これをコスト判定回路68に出力する。
ステップST8:
コスト判定回路68は、イントラ4x4予測回路62が実行指示を受け、イントラ16x16予測回路66が実行指示を受けなかった場合に、予測モード判定回路63から入力した差異データDIFaに対応したイントラ4x4の予測モードを選択する。
また、コスト判定回路68は、イントラ4x4予測回路62およびイントラ16x16予測回路66の双方が実行指示を受けた場合に、予測モード判定回路63から入力したイントラ4x4予測に対応した差異データDIFaと、イントラ16x16予測回路66から入力したイントラ16x16のモード0〜3の差異データDIFbとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64が実行指示を受け、イントラ4x4予測回路67が実行指示を受けなかった場合に、量子化係数判定回路65から入力した差異データDIFbに対応したイントラ16x16の予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64およびイントラ4x4予測回路67の双方が実行指示を受けた場合に、量子化係数判定回路65から入力したイントラ16x16予測に対応した差異データDIFbと、イントラ4x4予測回路67から入力したイントラ4x4のモード0〜8の差異データDIFaとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
コスト判定回路68は、上記選択した予測モードに対応した差異データDIFa,DIFb、並びそれに対応して入力した予測画像データPIを選択回路44に出力する。
また、コスト判定回路68は、選択回路44からイントラ予測を選択したことを示す選択信号S44を受信した場合に、上記選択したイントラ予測サイズおよび予測モードを示すイントラ予測モードIPMを可逆符号化回路27に出力する。
また、コスト判定回路68は、上記選択した予測モードのイントラ予測サイズIPSを予測サイズメモリ42に書き込む。
コスト判定回路68は、イントラ4x4予測回路62が実行指示を受け、イントラ16x16予測回路66が実行指示を受けなかった場合に、予測モード判定回路63から入力した差異データDIFaに対応したイントラ4x4の予測モードを選択する。
また、コスト判定回路68は、イントラ4x4予測回路62およびイントラ16x16予測回路66の双方が実行指示を受けた場合に、予測モード判定回路63から入力したイントラ4x4予測に対応した差異データDIFaと、イントラ16x16予測回路66から入力したイントラ16x16のモード0〜3の差異データDIFbとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64が実行指示を受け、イントラ4x4予測回路67が実行指示を受けなかった場合に、量子化係数判定回路65から入力した差異データDIFbに対応したイントラ16x16の予測モードを選択する。
また、コスト判定回路68は、イントラ16x16予測回路64およびイントラ4x4予測回路67の双方が実行指示を受けた場合に、量子化係数判定回路65から入力したイントラ16x16予測に対応した差異データDIFbと、イントラ4x4予測回路67から入力したイントラ4x4のモード0〜8の差異データDIFaとのなかで、最小のものを特定し、当該特定した差異データに対応した予測モードを選択する。
コスト判定回路68は、上記選択した予測モードに対応した差異データDIFa,DIFb、並びそれに対応して入力した予測画像データPIを選択回路44に出力する。
また、コスト判定回路68は、選択回路44からイントラ予測を選択したことを示す選択信号S44を受信した場合に、上記選択したイントラ予測サイズおよび予測モードを示すイントラ予測モードIPMを可逆符号化回路27に出力する。
また、コスト判定回路68は、上記選択した予測モードのイントラ予測サイズIPSを予測サイズメモリ42に書き込む。
以下、図2に示す符号化装置2の全体動作を説明する。
入力となる画像信号は、まず、A/D変換回路22においてデジタル信号に変換される。
次に、出力となる画像圧縮情報のGOP構造に応じ、画面並べ替え回路23においてフレーム画像データの並べ替えが行われ、それによって得られた原画像データS23が演算回路24、動き予測・補償回路41およびイントラ予測回路43に出力される。
次に、演算回路24が、画面並べ替え回路23からの原画像データS23と選択回路44からの予測画像データPIとの差分を検出し、その差分を示す画像データS24を直交変換回路25に出力する。
入力となる画像信号は、まず、A/D変換回路22においてデジタル信号に変換される。
次に、出力となる画像圧縮情報のGOP構造に応じ、画面並べ替え回路23においてフレーム画像データの並べ替えが行われ、それによって得られた原画像データS23が演算回路24、動き予測・補償回路41およびイントラ予測回路43に出力される。
次に、演算回路24が、画面並べ替え回路23からの原画像データS23と選択回路44からの予測画像データPIとの差分を検出し、その差分を示す画像データS24を直交変換回路25に出力する。
次に、直交変換回路25が、画像データS24に離散コサイン変換やカルーネン・レーベ変換等の直交変換を施して画像データ(DCT係数)S25を生成し、これを量子化回路26に出力する。
次に、量子化回路26が、画像データS25を量子化し、画像データ(量子化されたDCT係数)S26を可逆符号化回路27および逆量子化回路29に出力する。
次に、可逆符号化回路27が、画像データS26に可変長符号化あるいは算術符号化等の可逆符号化を施して画像データS28を生成し、これをバッファ28に蓄積する。
また、レート制御回路32が、バッファ28から読み出した画像データS28を基に、量子化回路26における量子化レートを制御する。
次に、量子化回路26が、画像データS25を量子化し、画像データ(量子化されたDCT係数)S26を可逆符号化回路27および逆量子化回路29に出力する。
次に、可逆符号化回路27が、画像データS26に可変長符号化あるいは算術符号化等の可逆符号化を施して画像データS28を生成し、これをバッファ28に蓄積する。
また、レート制御回路32が、バッファ28から読み出した画像データS28を基に、量子化回路26における量子化レートを制御する。
また、逆量子化回路29が、量子化回路26から入力した画像データS26を逆量子化して逆直交変換回路30に出力する。
そして、逆直交変換回路30が、直交変換回路25の逆変換処理を行って生成した画像データを加算回路33に出力する。
加算回路33において、逆直交変換回路30からの画像データと選択回路44からの予測画像データPIとが加算されて再構成画像データが生成あれ、デブロックフィルタ34に出力される。
そして、デブロックフィルタ34において、再構成画像データのブロック歪みを除去した画像データが生成され、これが参照画像データとして、フレームメモリ31に書き込まれる。
そして、逆直交変換回路30が、直交変換回路25の逆変換処理を行って生成した画像データを加算回路33に出力する。
加算回路33において、逆直交変換回路30からの画像データと選択回路44からの予測画像データPIとが加算されて再構成画像データが生成あれ、デブロックフィルタ34に出力される。
そして、デブロックフィルタ34において、再構成画像データのブロック歪みを除去した画像データが生成され、これが参照画像データとして、フレームメモリ31に書き込まれる。
そして、動き予測・補償回路41において、動き予測・補償処理が行われ、その結果である予測画像データPIと、差異データDIFとが選択回路44に出力される。
また、イントラ予測回路43において、予測サイズメモリ42から読み出したイントラ予測サイズIPSを基に、図3〜図9を基に説明したイントラ予測処理が行われ、その結果である予測画像データPIと差異データDIFa,DIFbが選択回路44に出力される。
そして、選択回路44は、動き予測・補償回路41から入力した差異データDIFとイントラ予測回路43から入力した差異データDIFa,DIFbのうち最小のものを特定し、当該特定した差異データに対応して入力した予測画像データPIを演算回路24および加算回路33に出力する。
以上説明したように、符号化装置2では、イントラ予測回路43において、過去のフレームで用いたイントラ予測サイズを最初に選択してイントラ予測を行い、その結果が所定の条件を満たした場合に、未選択のイントラ予測サイズを基にしたイントラ予測は行わない。
そのため、符号化装置2によれば、従来のように、全てのイントラ予測サイズを基にしたイントラ予測を無条件に行う場合に比べて、イントラ予測に伴う演算量を削減できる。その結果、符号化装置2の回路規模の削減、並びに処理時間を短縮を図れる。
そのため、符号化装置2によれば、従来のように、全てのイントラ予測サイズを基にしたイントラ予測を無条件に行う場合に比べて、イントラ予測に伴う演算量を削減できる。その結果、符号化装置2の回路規模の削減、並びに処理時間を短縮を図れる。
また、符号化装置2によれば、図9に示すステップST3で説明したように、16個の4x4のブロックデータに対して選択されたイントラ4x4予測の予測モードのうち、イントラ16x16予測でも共通して規定されている予測モード0,1,2の合計数が所定のしきい値TH以下であるか否かを基に、イントラ16x16予測の実行の有無を決定するため、イントラ16x16予測が最も高い符号化効率を達成しない場合にのみ、イントラ16x16予測を行わないように制御できる。そのため、イントラ予測を高精度に行うことができ、高い符号化効率を達成できる。
また、符号化装置2によれば、図9に示すステップST6で説明したように、図3に示す量子化係数判定回路65は、量子化された変換係数C(i,j)を構成する16個の要素の全てが0であるか否かを基に、イントラ4x4予測の実行の有無を決定するため、イントラ4x4予測が最も高い符号化効率を達成しない場合にのみ、イントラ4x4予測を行わないように制御できる。そのため、イントラ予測を高精度に行うことができ、高い符号化効率を達成できる。
また、符号化装置2によれば、図9に示すステップST6で説明したように、図3に示す量子化係数判定回路65は、量子化された変換係数C(i,j)を構成する16個の要素の全てが0であるか否かを基に、イントラ4x4予測の実行の有無を決定するため、イントラ4x4予測が最も高い符号化効率を達成しない場合にのみ、イントラ4x4予測を行わないように制御できる。そのため、イントラ予測を高精度に行うことができ、高い符号化効率を達成できる。
第2実施形態
本実施形態では、図3に示すイントラ予測サイズ選択順決定回路61の処理の一例を説明する。
例えば、図2に示す原画像データS23がインターレース画像であり、フレームF(n),(n+1)の双方がフィールド符号化され、処理対象のブロックデータB1がトップフィールドT(n+1)に属し、トップフィールドT(n+1)がフレームF(n+1)に属する場合を考える。
この場合に、図3に示すイントラ予測サイズ選択順決定回路61は、例えば、符号化順が1つ前のフレームF(n)のボトムフィールドB(n)内の対応する位置のブロックデータB3で選択したイントラ予測サイズを、ブロックデータB1のイントラ予測サイズとして最初に選択されるように選択順を決定する。すなわち、異なるパリティのフィールドで選択されたイントラ予測サイズを基に選択順を決定する。
また、例えば、図2に示す原画像データS23がインターレース画像であり、処理対象のブロックデータB2がフィールド符号化されるボトムフィールドB(n+1)に属し、トップフィールドT(n+1)がフレームF(n+1)に属する場合を考える。
この場合に、図3に示すイントラ予測サイズ選択順決定回路61は、例えば、符号化順が1つ前のフレームF(n)のボトムフィールドB(n)内の対応する位置のブロックデータB3で選択したイントラ予測サイズを、ブロックデータB2のイントラ予測サイズとして最初に選択されるように選択順を決定する。すなわち、同パリティのフィールドで選択されたイントラ予測サイズを基に選択順を決定する。
本実施形態では、図3に示すイントラ予測サイズ選択順決定回路61の処理の一例を説明する。
例えば、図2に示す原画像データS23がインターレース画像であり、フレームF(n),(n+1)の双方がフィールド符号化され、処理対象のブロックデータB1がトップフィールドT(n+1)に属し、トップフィールドT(n+1)がフレームF(n+1)に属する場合を考える。
この場合に、図3に示すイントラ予測サイズ選択順決定回路61は、例えば、符号化順が1つ前のフレームF(n)のボトムフィールドB(n)内の対応する位置のブロックデータB3で選択したイントラ予測サイズを、ブロックデータB1のイントラ予測サイズとして最初に選択されるように選択順を決定する。すなわち、異なるパリティのフィールドで選択されたイントラ予測サイズを基に選択順を決定する。
また、例えば、図2に示す原画像データS23がインターレース画像であり、処理対象のブロックデータB2がフィールド符号化されるボトムフィールドB(n+1)に属し、トップフィールドT(n+1)がフレームF(n+1)に属する場合を考える。
この場合に、図3に示すイントラ予測サイズ選択順決定回路61は、例えば、符号化順が1つ前のフレームF(n)のボトムフィールドB(n)内の対応する位置のブロックデータB3で選択したイントラ予測サイズを、ブロックデータB2のイントラ予測サイズとして最初に選択されるように選択順を決定する。すなわち、同パリティのフィールドで選択されたイントラ予測サイズを基に選択順を決定する。
なお、上述したフィールド符号化は、マクロブロックMB単位で選択されてもよい。
また、イントラ予測サイズ選択順決定回路61は、処理対象のブロックデータが属するフレームがフレーム符号化され、当該フレームに対して符号化順が1つ前のフレームがフィールド符号化される場合には、当該1つ前のフレームを構成するトップフィールドとボトムフィールドとを統合した場合の対応する位置のブロックデータで選択されたイントラ予測サイズを基に選択順を決定する。
第3実施形態
上述した第1実施形態では、イントラ4x4予測回路62において、上記式(1)を基にして、4x4のブロックデータを構成する全ての画素データを基に差異データDIFa(=SAD)を生成した場合を例示した。
本実施形態では、イントラ4x4予測回路62は、図11に示すように、4x4のブロックデータB10を構成する16個の画素データのなかから、碁の目状に合計8個の画素データを抽出し、これらを用いて下記式(27)に基づいて、SADを算出する。
上述した第1実施形態では、イントラ4x4予測回路62において、上記式(1)を基にして、4x4のブロックデータを構成する全ての画素データを基に差異データDIFa(=SAD)を生成した場合を例示した。
本実施形態では、イントラ4x4予測回路62は、図11に示すように、4x4のブロックデータB10を構成する16個の画素データのなかから、碁の目状に合計8個の画素データを抽出し、これらを用いて下記式(27)に基づいて、SADを算出する。
この場合に、イントラ4x4予測回路62は、図11に示すように、抽出した上記8個の画素データを、2x2のブロックデータB11,B12として個別にアダマール変換を施す。
図11に示すように、ブロックデータB11,B12を規定することで、正方行列としてアダマール変換を行うことができる。なお、アダマール変換は正方行列に対しての演算しかできない。
上記式(27)に示すアダマール変換Hadamardは、前述した式(3)で規定され、本実施形態では、式(3)内の行列Hとして、下記式(28)で規定されるものを用いる。
図11に示すように、ブロックデータB11,B12を規定することで、正方行列としてアダマール変換を行うことができる。なお、アダマール変換は正方行列に対しての演算しかできない。
上記式(27)に示すアダマール変換Hadamardは、前述した式(3)で規定され、本実施形態では、式(3)内の行列Hとして、下記式(28)で規定されるものを用いる。
第4実施形態
上述した実施形態では、原画像データS23の輝度データについてのイントラ予測を例示したが、色差データについてのイントラ予測についても本発明は適用可能である。
色差データについてのイントラ予測では、上述した輝度データのイントラ予測で用いたイントラ16x16予測の代わりに、イントラ8x8予測を用いる。
このイントラ16x16予測において、第3実施形態で説明した碁の目パターンによる画素データの抽出を適用すると、例えば、図12に示すようになる。
すなわち、イントラ8x8予測回路は、図12に示すように、8x8のブロックデータB21を構成する64の画素データのなかから、碁の目状に半分の合計32個の画素データを抽出し、これらを用いて下記式(29)に基づいて、SADを算出する。
上述した実施形態では、原画像データS23の輝度データについてのイントラ予測を例示したが、色差データについてのイントラ予測についても本発明は適用可能である。
色差データについてのイントラ予測では、上述した輝度データのイントラ予測で用いたイントラ16x16予測の代わりに、イントラ8x8予測を用いる。
このイントラ16x16予測において、第3実施形態で説明した碁の目パターンによる画素データの抽出を適用すると、例えば、図12に示すようになる。
すなわち、イントラ8x8予測回路は、図12に示すように、8x8のブロックデータB21を構成する64の画素データのなかから、碁の目状に半分の合計32個の画素データを抽出し、これらを用いて下記式(29)に基づいて、SADを算出する。
この場合に、イントラ8x8予測回路は、図12に示すように、抽出した上記32個の画素データを、4x4のブロックデータB22,B23として個別にアダマール変換を施す。
図12に示すように、ブロックデータB22,B23を規定することで、正方行列としてアダマール変換を行うことができる。
図12に示すように、ブロックデータB22,B23を規定することで、正方行列としてアダマール変換を行うことができる。
第5実施形態
例えば、上述した第1〜第4の実施形態のイントラ予測回路43において、既に差異データDIFa,DIFb(SAD,SATDあるいはCOST)の算出を終了した予測モードにおける最小の差異データを記憶し、差異データを算出する過程で、既に上記最小の差異データより値が大きくなった場合に、当該予測モードについての処理を途中に終了して、次の予測モードについての処理を開始してもよい。
例えば、上述した第1〜第4の実施形態のイントラ予測回路43において、既に差異データDIFa,DIFb(SAD,SATDあるいはCOST)の算出を終了した予測モードにおける最小の差異データを記憶し、差異データを算出する過程で、既に上記最小の差異データより値が大きくなった場合に、当該予測モードについての処理を途中に終了して、次の予測モードについての処理を開始してもよい。
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、本発明の各手段を、図3に示すように回路によって実現した場合を例示したが、図3に示す各回路のうち少なくとも一つをプログラムを用いて規定してもよい。この場合には、図3に示す回路と同じ処理を記述した当該プログラムをメモリから読み出し、当該プログラムをCPUなどのデータ処理装置で実行することによって図3に示す回路と同じ機能を実現する。
例えば、上述した実施形態では、本発明の各手段を、図3に示すように回路によって実現した場合を例示したが、図3に示す各回路のうち少なくとも一つをプログラムを用いて規定してもよい。この場合には、図3に示す回路と同じ処理を記述した当該プログラムをメモリから読み出し、当該プログラムをCPUなどのデータ処理装置で実行することによって図3に示す回路と同じ機能を実現する。
また、上述した実施形態では、本発明のブロックサイズとして、イントラ4x4およびイントラ16x16、並びにイントラ8x8を例示したが、それ以外のサイズであっても本発明は適用可能である。
画像データを符号化するシステムに適用可能である。
1…通信システム、2…符号化装置、3…復号装置、22…A/D変換回路、23…画面並べ替え回路、24…演算回路、25…直交変換回路、26…量子化回路、27…可逆符号化回路、28…バッファ、29…逆量子化回路、30…逆直交変換回路、31…フレームメモリ、32…レート制御回路、33…加算回路、34…デブロックフィルタ、41…動き予測・補償回路、42…予測サイズメモリ、43…イントラ予測回路、44…選択回路、61…イントラ予測サイズ選択順決定回路、62…イントラ4x4予測回路、63…予測モード判定回路、64…イントラ16x16予測回路、65…量子化係数判定回路、66…イントラ16x16予測回路、67…イントラ4x4予測回路、68…コスト判定回路
Claims (14)
- 2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測するデータ処理装置であって、
前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する選択順決定手段と、
前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する予測手段と、
前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる制御手段と
を有するデータ処理装置。 - 前記制御手段は、前記所定の条件を満たしていない場合に、前記未選択の前記ブロックサイズを前記予測手段に選択させ、当該選択したブロクサイズを基にした前記予測方向の特定を前記予測手段に行わせる
請求項1に記載のデータ処理装置。 - 前記選択順決定手段は、前記第2の画像において前記処理対象のブロックに対応した位
置にあるブロックに割り当てられたブロックサイズが最初に選択されるように前記選択順を決定する
請求項1に記載のデータ処理装置。 - 前記予測手段が特定した前記予測方向に対応した前記差異に直交変換および量子化を順に施して量子化係数を算出する直交変換・量子化手段
をさらに有し、
前記制御手段は、直交変換・量子化手段が算出した前記量子化係数を基に、前記所定の
条件を満たしたか否かを判断する
請求項1に記載のデータ処理装置。 - 前記直交変換・量子化手段は、前記選択された第1の前記ブロックサイズに対応した行
列の要素として前記量子化係数を算出し、
前記制御手段は、前記直交変換・量子化手段が算出した前記行列の要素となる複数の前
記量子化係数のうち、0を示す量子化係数の数が所定値以下の場合に、前記所定の条件を満たしたと判断する
請求項1に記載のデータ処理装置。 - 前記制御手段は、前記所定の条件を満たさないと判断すると、前記第1のブロックサイズに比べて小さい第2の前記ブロックサイズを前記選択順に従って前記予測手段に選択させる
請求項5に記載のデータ処理装置。 - 第1のブロックサイズのブロックデータが複数の第2のブロックサイズのブロックデータによって構成され、前記選択順決定手段が前記第2のブロックサイズに続いて前記第1のブロックサイズを選択するように前記選択順を決定した場合に、
前記制御手段は、前記処理対象のブロックデータを構成する前記第2のブロックサイズの複数のブロックデータの各々について前記予測手段が特定した予測方向のうち、前記第1のブロックサイズを基にした予測と共通して規定されている予測方向の数が所定値以下の場合に、前記所定の条件としたと判断する
請求項1に記載のデータ処理装置。 - 前記予測手段は、前記ブロックを規定するマトリクス状の画素位置を基に、前記予測ブ
ロックデータと前記処理対象のブロックデータとの間で、対応する画素位置の画素データの差分を示す行列を算出し、当該行列に直交変換を施して前記差異を算出する
請求項1に記載のデータ処理装置。 - 前記予測手段は、前記ブロックを規定するマトリクス状の画素位置のなかから、碁の目
状に選択した画素位置を基に前記行列を算出する
請求項8に記載のデータ処理装置。 - 前記予測手段は、前記行列にアダマール変換を施して前記差異を算出する
請求項9に記載のデータ処理装置。 - 前記第1の画像と、当該第1の画像より符号化順が1つ前の前記第2の画像との双方がフィールド符号化画像である場合に、
前記第2の画像の処理対象のブロックに対応した位置にある、前記第1の画像を構成するトップフィールド画像あるいはボトムフィールド画像のブロックに割り当てられたブロックサイズを基に、前記選択順を決定する
請求項1に記載のデータ処理装置。 - 前記第1の画像がフィールド符号化画像であり、前記第1の画像より符号化順が1つ前の前記第2の画像がフレーム符号化画像である場合に、
前記第1の画像を構成するトップフィールドおよびボトムフィールドを統合した画像において前記第2の画像の処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、前記選択順を決定する
請求項1に記載のデータ処理装置。 - 2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測して符号化する符号化装置であって、
前記処理対象のブロックデータの予測ブロックデータを生成するイントラ予測手段と、
前記処理対象のブロックデータと、前記イントラ予測符号手段が生成した前記予測ブロックデータとの差分を符号化する符号化手段と
を有し、
前記イントラ予測手段は、
前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する選択順決定手段と、
前記選択順決定手段が決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する予測手段と、
前記予測手段が特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を前記予測手段に行わせずに、前記予測手段が特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当て、当該割り当ての結果に対応した前記予測画像データを前記符号化手段に出力する制御手段と
を有する符号化装置。 - 2次元画像領域内に規定された複数のブロックのうち、処理対象の前記ブロックのブロックデータを、前記2次元画像領域内で当該ブロックの周囲に位置する参照ブロックの前記ブロックデータを基に予測するデータ処理方法であって、
前記処理対象のブロックが属する第1の画像より符号化順が前の第2の画像内の当該処理対象のブロックに対応した位置にあるブロックに割り当てられたブロックサイズを基に、複数のブロックサイズの選択順を決定する第1の工程と、
前記第1の工程で決定した前記選択順に従って前記ブロックサイズを選択し、当該選択した前記ブロックサイズを基に、予め決められた複数の予測方向のうち、当該予測方向に位置する前記参照ブロックの前記ブロックデータに当該予測方向に位置しない前記参照ブロックのブロックデータに比べて高い重み付けを行って生成した予測ブロックデータと当該処理対象のブロックデータとの差異を算出し、当該差異を最小にする前記予測方向を特定する第2の工程と、
前記第2の工程で特定した前記予測方向と当該予測方向に対応した前記差異とのうち少なくとも一方が所定の条件を満たした場合に、未選択の前記ブロックサイズを基にした前記予測方向の特定を行わずに、前記第2の工程で特定した前記予測方向および前記選択した前記ブロックサイズを前記処理対象のブロックデータに割り当てる第3の工程と
を有するデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052479A JP2005244666A (ja) | 2004-02-26 | 2004-02-26 | データ処理装置、符号化装置およびデータ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052479A JP2005244666A (ja) | 2004-02-26 | 2004-02-26 | データ処理装置、符号化装置およびデータ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005244666A true JP2005244666A (ja) | 2005-09-08 |
Family
ID=35025901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004052479A Pending JP2005244666A (ja) | 2004-02-26 | 2004-02-26 | データ処理装置、符号化装置およびデータ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005244666A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007221420A (ja) * | 2006-02-16 | 2007-08-30 | Seiko Epson Corp | 符号化装置、画像処理装置 |
WO2008044658A1 (en) * | 2006-10-10 | 2008-04-17 | Nippon Telegraph And Telephone Corporation | Intra prediction encoding control method and device, its program, and storage medium containing program |
JP2009516970A (ja) * | 2005-11-22 | 2009-04-23 | トムソン ライセンシング | ビデオ画像符号化方法及び装置 |
US8059717B2 (en) | 2005-10-28 | 2011-11-15 | Panasonic Corporation | Image coding apparatus, method and program for intra prediction using specified H.264 prediction modes in specified scan order |
JP2012231278A (ja) * | 2011-04-26 | 2012-11-22 | Jvc Kenwood Corp | 動画像符号化装置、動画像符号化方法、及び動画像符号化プログラム |
-
2004
- 2004-02-26 JP JP2004052479A patent/JP2005244666A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059717B2 (en) | 2005-10-28 | 2011-11-15 | Panasonic Corporation | Image coding apparatus, method and program for intra prediction using specified H.264 prediction modes in specified scan order |
JP2009516970A (ja) * | 2005-11-22 | 2009-04-23 | トムソン ライセンシング | ビデオ画像符号化方法及び装置 |
US8705618B2 (en) | 2005-11-22 | 2014-04-22 | Thomson Licensing | Method and device for coding a video image with a coding error estimation algorithm |
JP2007221420A (ja) * | 2006-02-16 | 2007-08-30 | Seiko Epson Corp | 符号化装置、画像処理装置 |
WO2008044658A1 (en) * | 2006-10-10 | 2008-04-17 | Nippon Telegraph And Telephone Corporation | Intra prediction encoding control method and device, its program, and storage medium containing program |
JPWO2008044658A1 (ja) * | 2006-10-10 | 2010-02-12 | 日本電信電話株式会社 | イントラ予測符号化制御方法および装置、そのプログラム並びにプログラムを記録した記憶媒体 |
US8228998B2 (en) | 2006-10-10 | 2012-07-24 | Nippon Telegraph And Telephone Corporation | Intra prediction encoding control method and apparatus, program therefor, and storage medium which stores the program |
JP2012231278A (ja) * | 2011-04-26 | 2012-11-22 | Jvc Kenwood Corp | 動画像符号化装置、動画像符号化方法、及び動画像符号化プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2694012C1 (ru) | Усовершенствованное кодирование с внутрикадровым предсказанием с использованием планарных представлений | |
RU2369038C1 (ru) | Способ кодирования изображения/декодирования изображения, устройство кодирования изображения/декодирования изображения | |
JP4270125B2 (ja) | データ処理装置、画像処理装置、それらの方法およびプログラム | |
JP4650461B2 (ja) | 符号化装置、符号化方法、プログラム、及び記録媒体 | |
KR101608426B1 (ko) | 영상의 인트라 예측 부호화/복호화 방법 및 그 장치 | |
JP4650173B2 (ja) | 符号化装置、符号化方法、符号化方法のプログラム及び符号化方法のプログラムを記録した記録媒体 | |
US20080049837A1 (en) | Image Processing Apparatus, Program for Same, and Method of Same | |
US20090310677A1 (en) | Image encoding and decoding method and apparatus | |
JP2006005438A (ja) | 画像処理装置およびその方法 | |
WO2017122604A1 (ja) | 動画像符号化装置、動画像符号化方法、及び、動画像符号化プログラムが記憶された記憶媒体 | |
JP2004304724A (ja) | 画像処理装置とその方法、並びに符号化装置 | |
KR20090087767A (ko) | 영상의 인트라 예측 부호화 방법 | |
JP4939273B2 (ja) | 画像符号化装置及び画像符号化方法 | |
JP2005184233A (ja) | データ処理装置およびその方法と符号化装置 | |
JP4994877B2 (ja) | ビデオのフレームシーケンスにおけるマクロブロックの符号化モードを選択する方法及びシステム | |
JP2004241957A (ja) | 画像処理装置および符号化装置とそれらの方法 | |
JP2007019995A (ja) | 画像処理装置、画像処理方法およびそのプログラム | |
JP2005244666A (ja) | データ処理装置、符号化装置およびデータ処理方法 | |
JP2005252609A (ja) | データ処理装置およびその方法と符号化装置 | |
JP4349109B2 (ja) | 画像データ処理装置、その方法、および、符号化装置 | |
JP4277793B2 (ja) | 画像処理装置、符号化装置およびそれらの方法 | |
JP4655791B2 (ja) | 符号化装置、符号化方法およびそのプログラム | |
JP2004320437A (ja) | データ処理装置、符号化装置およびそれらの方法 | |
JP2005348207A (ja) | 符号化装置、およびプログラム | |
JP2008193501A (ja) | 画像符号化装置及び画像符号化方法 |