JP2005241748A - 表示装置の駆動回路及びその駆動方法 - Google Patents
表示装置の駆動回路及びその駆動方法 Download PDFInfo
- Publication number
- JP2005241748A JP2005241748A JP2004048255A JP2004048255A JP2005241748A JP 2005241748 A JP2005241748 A JP 2005241748A JP 2004048255 A JP2004048255 A JP 2004048255A JP 2004048255 A JP2004048255 A JP 2004048255A JP 2005241748 A JP2005241748 A JP 2005241748A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- level
- output
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 要求される性能に合わせて、消費電力を制御することができる表示装置の駆動回路を提供することを目的とする。
【解決手段】 基準電圧を増幅するための利得略1の動作制御可能な増幅器としてのオペアンプOPがある。オペアンプOPの入力には、基準電圧保持回路が接続されており、その基準電圧保持回路はスイッチS1を介して、基準電圧が選択される入力端子INに接続されている。オペアンプOPの出力は、出力端子OUTに接続されている。さらに、入力端子INは出力端子OUTとスイッチS2を介して接続されている。そして、制御信号Z1、Z2、Xにより、駆動回路を制御する。
【選択図】 図2
【解決手段】 基準電圧を増幅するための利得略1の動作制御可能な増幅器としてのオペアンプOPがある。オペアンプOPの入力には、基準電圧保持回路が接続されており、その基準電圧保持回路はスイッチS1を介して、基準電圧が選択される入力端子INに接続されている。オペアンプOPの出力は、出力端子OUTに接続されている。さらに、入力端子INは出力端子OUTとスイッチS2を介して接続されている。そして、制御信号Z1、Z2、Xにより、駆動回路を制御する。
【選択図】 図2
Description
本発明は、表示装置の画素を発光させる駆動回路及びその駆動方法に関する。
従来、液晶ディスプレイやエレクトロ・ルミネセンス(EL)ディスプレイ等に画像を表示する際に、画面を構成する各画素に対して電力を供給するための駆動回路が用いられている。
図7に、画像信号Sが水平方向に64画素配置され、各画素が4ビット(16階調)のデジタル信号で表現される表示装置200の駆動回路100の構成の例を示す。駆動回路100は、基準電圧供給回路50、基準電圧選択回路52及び画像信号入力部54により構成され、いわゆる線順次で表示装置200を駆動する。基準電圧供給回路50は、電源から供給される電圧Vを抵抗R1〜R16により分圧し、基準電圧V1〜V16として基準電圧選択回路52に供給する。画像信号入力部54は、画像信号Sの入力を受けて、4ビットのデジタル信号で表される画像信号の各画素の階調に応じて16本のビット線のいずれか1つを「Hレベル」にして基準電圧選択回路52へ出力する。基準電圧選択回路52は、それぞれ16のトランジスタTr1〜Tr16を含む64画素分の画素単位選択回路52−1〜52−64を含んで構成される。各画素単位選択回路52−1〜52−64に含まれるトランジスタTr1〜Tr16のゲート端子には、1画素分の画像信号の各ビット線が接続される。また、トランジスタTr1〜Tr16のソース端子には、基準電圧供給回路50から基準電圧V1〜V16がそれぞれ供給される。従って、トランジスタTr1〜Tr16のうちゲート端子に接続されているビット線が「Hレベル」となっているトランジスタのみがオンとなり、その各画素単位選択回路52−1〜52−64には基準電圧V1〜V16のいずれかが選択されて出力される。表示装置200を構成する各画素には容量成分Cが含まれ、この容量成分Cは各画素単位選択回路52−1〜52−64から出力される基準電圧V1〜V16となるまで充放電される。この容量成分Cの充放電された基準電圧が各画素の駆動電圧となり、表示装置200の各画素が発光させられる。
ここで、表示装置200は、各画素単位選択回路52−1〜52−64にそれぞれ接続される各画素が行列配置された液晶ディスプレイやエレクトロ・ルミネセンス(EL)ディスプレイ等である。これらの表示装置200は、いわゆるパッシブ型であろうとアクティブ型であろうと問わない。
この駆動回路100から出力される電圧は、基準電圧選択回路52において基準電圧V1〜V16のいずれかに選択される。例えば、駆動電圧として基準電圧V1が選択された画素においては、どの画素に対しても同一の基準電圧V1が供給される。従って、表示装置の各画素の特性が等しいとすると、基準電圧V1が供給された画素においてはどの画素も基準電圧V1に対応する等しい強度で発光させることができる。同様に基準電圧V2〜V16が選択された画素ではどの画素もそれぞれ基準電圧V2〜V16に対応する強度で発光させることができる。
しかしながら、表示装置200に含まれる画素が多くなると表示装置200における消費電力が大きくなり、それに合わせて基準電圧供給回路50に含まれる電源の供給電力を増加させる必要がある。また、各画素に含まれる容量成分Cを足し合わせた表示装置200全体の容量値が大きくなり、各画素の駆動電圧を基準電圧V1〜V16まで充放電する時間が長くなる問題もある。
これらの問題を解決するために、図8に示すように、各画素単位選択回路52−1’〜52−64’に出力される電圧を増幅するためのオペアンプOPを付加した駆動回路が開示されている。これにより、基準電圧供給回路50の電源の供給電力とは独立に表示装置200へ電力を供給できると共に、各画素の容量成分Cを基準電圧まで充放電する時間を短縮することができる。また、所定時間経過後に特性にばらつきのあるオペアンプと各画素の容量成分Cの接続を切り離し、各画素の容量成分Cを基準電圧に直接接続することで同一の基準電圧が選択された画素ではどの画素も等しい強度で発光させることができる。
特許第3226567号明細書
しかしながら、上記従来技術では、オペアンプを動作させる期間と各画素の容量成分Cを基準電圧に直接接続する期間とは、択一的なものとなっており、駆動回路における動作の自由度が少ない。そのため、オペアンプを動作させている期間では、オペアンプに基準電圧を供給しつづけなければならず、回路全体における消費電力の低減が図れないという問題があった。また、静止画と動画とでは、駆動回路に要求される各画素の容量成分Cを充放電する時間が異なるにもかかわらず、要求される充放電時間の範囲内で駆動回路の消費電力を低減したり、逆に消費電力を犠牲にしても各画素の容量成分Cを充放電する時間を短縮しようとしてもその実現は困難であった。すなわち、各画素を駆動電圧にする動作スピードの性能に合わせて、消費電力を制御することができなかった。
本発明は、上記従来技術の問題を鑑み、要求される性能に合わせて、消費電力を制御することができる表示装置の駆動回路及びその駆動方法を提供することを目的とする。
本発明は、表示装置の駆動回路であって、基準電圧が印加される入力端子と、前記基準電圧を保持して出力する基準電圧保持回路と、前記基準電圧保持回路で保持された基準電圧の出力点が接続され、出力が表示装置の画素に接続される出力端子に接続された利得略1の動作制御可能な増幅器と、前記入力端子と前記基準電圧保持回路との間に接続された第1のスイッチと、前記入力端子と前記出力端子との間に接続された第2のスイッチと、を有することを特徴とする。
ここで、前記増幅器は、前記基準電圧保持回路で保持された基準電圧の出力点と、前記出力端子と、の電圧レベルを比較して出力レベルを変化させる比較器を含み、前記比較器からの出力レベルに応じて前記出力端子を電源或いは接地に接続し、前記比較器からの出力レベルに基づいて前記増幅器を非動作状態とすることができる。
本発明によれば、表示装置の駆動回路に要求される性能に合わせて、消費電力あるいは各画素を駆動電圧にする動作スピードを制御することができる。
<第1の実施の形態>
本発明の第1の実施の形態における表示装置200の駆動回路150は、図1に示すように基準電圧供給回路60、基準電圧選択回路62及び画像信号入力部64により構成される。基準電圧供給回路60は、スイッチS3、抵抗R1〜R16及びスイッチS4を直列接続して構成される。スイッチS3はPチャネルのMOSトランジスタであり、スイッチS4はNチャネルのMOSトランジスタである。
本発明の第1の実施の形態における表示装置200の駆動回路150は、図1に示すように基準電圧供給回路60、基準電圧選択回路62及び画像信号入力部64により構成される。基準電圧供給回路60は、スイッチS3、抵抗R1〜R16及びスイッチS4を直列接続して構成される。スイッチS3はPチャネルのMOSトランジスタであり、スイッチS4はNチャネルのMOSトランジスタである。
スイッチS3及びS4のオン、オフは、ゲート端子に入力される制御信号Y1及びY2で制御され、スイッチS3及びS4が両方ともオンしているとき、電源から供給される電圧Vを抵抗R1〜R16により分圧し、基準電圧V1〜V16として基準電圧選択回路62に各配線L1〜L16を通じて供給する。一方、スイッチS3及びS4が両方ともオフしているとき、各配線L1〜L16には基準電圧を供給しない。
画像信号入力部64は、図7の画像信号入力部54と同様なので、説明を省略する。
基準電圧選択回路62は、64画素分の画素単位選択回路62−1〜62−64を含んで構成される。各画素単位選択回路62−1〜62−64は同じ構成であり、図2に示すように画素単位選択回路62−1は、16のトランジスタTr1〜Tr16を含み、トランジスタTr1〜Tr16のゲート端子には、1画素分の画像信号の各ビット線が接続される。また、トランジスタTr1〜Tr16のソース端子には、基準電圧供給回路60から配線L1〜L16がそれぞれ接続される。従って、トランジスタTr1〜Tr16のうちゲート端子に接続されているビット線が「Hレベル」となっているトランジスタのみがオンとなり、画素単位選択回路62−1には配線L1〜L16のいずれかが接続される。このとき、配線L1〜L16に基準電圧V1〜V16が出力されていれば、基準電圧V1〜V16のいずれかが、画素単位選択回路62−1の入力端子INに出力される。
また、画素単位選択回路62−1には、入力端子INに出力された基準電圧V1〜V16を増幅するために、利得略1の動作制御可能な増幅器としてオペアンプOPが付加されている。オペアンプOPの入力端子IN’には、基準電圧保持回路が接続されており、その基準電圧保持回路はスイッチS1を介して、基準電圧が出力される入力端子INに接続されている。オペアンプOPの出力は、画素単位選択回路62−1の出力端子OUTに接続されており、オペアンプOPは制御信号Xによりその動作が制御されている。さらに、入力端子INは出力端子OUTとスイッチS2を介して接続されている。
例えば、基準電圧保持回路は、コンデンサCvinによって構成される。スイッチS1はNチャネルのMOSトランジスタであり、制御信号Z1によりオン、オフ制御される。スイッチS2もNチャネルのMOSトランジスタであり、制御信号Z2によりオン、オフ制御される。コンデンサCvinは、スイッチS1をオンしているときに入力端子INに出力された基準電圧Vinを、スイッチS1がオフした後も保持しつづける。このように、各画素の容量成分Cに接続された出力端子OUTを基準電圧保持回路に保持された電圧Vinにするべく、オペアンプOPが動作することによって、表示装置200の各画素の容量成分Cは素早く充放電される。そして、所定時間経過後に利得特性にばらつきのあるオペアンプOPと出力端子OUTの接続を切り離すと共に、スイッチS2をオンすることで入力端子INを出力端子OUTに直接接続し、同一の基準電圧が選択された画素ではどの画素も等しい強度で発光させることができる。
上記の実施形態では、各スイッチをNチャネル又はPチャネルのMOSトランジスタとしているが、アナログスイッチなど他の構成とすることもできる。
上記の実施形態では、各スイッチをNチャネル又はPチャネルのMOSトランジスタとしているが、アナログスイッチなど他の構成とすることもできる。
図3は、本発明の第1の実施の形態における駆動回路の動作を示すタイミングチャートである。タイミングt0〜t4、t4〜t8、t8〜t12は、それぞれ1水平期間を表し、これらの期間ごとに各画素単位選択回路62−1〜62−64がそれぞれ選択する基準電圧Vinが変化する。
タイミングt0において、制御信号Y1、Y2により、基準電圧供給回路60はスイッチS3、S4をオンし、基準電圧選択回路62に基準電圧V1〜V16を供給する。このとき、画像信号入力部64からの信号により画素単位選択回路62−1の入力端子INに出力される基準電圧Vinが変更される。また、画素単位選択回路62−1のスイッチS1は制御信号Z1によりオンし、スイッチS2は制御信号Z2によりオフする。これにより、基準電圧供給回路60の負荷から各画素の容量成分Cが切り離され、容量値の小さいCvinのみが接続されるので、オペアンプOPの入力端子IN’に接続されたコンデンサCvinは基準電圧Vinにすばやく充放電される。
タイミングt1において、スイッチS1は制御信号Z1によりオフし、コンデンサCvinは基準電圧Vinを保持すると共に、スイッチS2は制御信号Z2によりオンする。これにより、画素の容量成分Cに接続された出力端子OUTは入力端子INに直接接続され、入力端子INに対して出力端子OUTの電圧レベルが高いときには、出力端子OUT側から入力端子INを介して配線L1〜L16に電流が流れる。逆に、入力端子INに対して出力端子OUT側の電圧レベルが低いときには、配線L1〜L16から入力端子INを介して出力端子OUT側に電流が流れる。このように各画素のそれぞれの容量成分Cは配線L1〜L16を介して、電荷を融通し合うので、消費電力の低減を図りつつ、各画素の容量成分Cに接続された各出力端子OUTを所望の電圧に近づけることができる。
タイミングt2において、制御信号Y1、Y2により、基準電圧供給回路60はスイッチS3、S4をオフする。このため、基準電圧供給回路60では電力が消費されなくなる。それと同時に、スイッチS2を制御信号Z2によりオフすると共に、制御信号XによりオペアンプOPを動作状態とする。オペアンプOPの動作により、出力端子OUTは急速に入力端子IN’に接続されたコンデンサCvinに保持された基準電圧Vinに充放電される。
タイミングt3において、制御信号Y1、Y2により、基準電圧供給回路60はスイッチS3、S4をオンし、基準電圧選択回路62に基準電圧V1〜V16を再度供給する。それと同時に、スイッチS2を制御信号Z2によりオンすると共に、制御信号XによりオペアンプOPを非動作状態とする。これにより、出力端子OUTは入力端子INに直接接続され、同一の基準電圧が選択された画素ではどの画素も等しい強度で発光させることができる。
図3のタイムングチャートにおいては、タイミングt4〜t7は、上記タイミングt0〜t3と同様の動作をし、以後同様の動作を繰り返す。
図4は、本発明の第1の実施の形態における駆動回路の他の動作を示すタイミングチャートである。タイミングt0〜t3、t3〜t6、t6〜t9は、それぞれ1水平期間を表し、これらの期間ごとに各画素単位選択回路62−1〜62−64がそれぞれ選択する基準電圧Vinが変化する。
タイミングt0において、制御信号Y1、Y2により、基準電圧供給回路60はスイッチS3、S4をオンし、基準電圧選択回路62に基準電圧V1〜V16を供給する。このとき、画像信号入力部64からの信号により画素単位選択回路62−1の入力端子INに出力される基準電圧Vinが変更される。また、画素単位選択回路62−1のスイッチS1は制御信号Z1によりオンし、スイッチS2は制御信号Z2によりオフする。これにより、オペアンプOPの入力端子IN’に接続されたコンデンサCvinは基準電圧Vinにすばやく充放電される。
タイミングt1において、スイッチS1は制御信号Z1によりオフし、コンデンサCvinは基準電圧Vinを保持すると共に、スイッチS2は制御信号Z2によりオンする。それと同時に、制御信号XによりオペアンプOPを動作状態とする。このとき、配線L1〜L16から出力される基準電圧が画素の容量成分Cの負荷が大きいため変動したとしても、オペアンプOPの入力端子IN’はコンデンサCvinが基準電圧Vinを保持するので、オペアンプOPは出力端子OUTが基準電圧Vinになるように動作する。このように、各出力端子OUTに接続された各画素の容量成分Cは、オペアンプOPによる充放電と共に、入力端子INを介して直接接続された基準電圧供給回路60によっても充放電されるので、きわめて短い時間に基準電圧Vinに駆動される。
タイミングt2において、制御信号XによりオペアンプOPを非動作状態とする。これにより、出力端子は入力端子INを介して基準電圧のみに直接接続され、同一の基準電圧が選択された画素ではどの画素も等しい強度で発光させることができる。
図4のタイミングチャートにおいては、タイミングt3〜t5は、上記タイミングt0〜t2と同様の動作をし、以後同様の動作を繰り返す。
また、上記図3、図4は、本発明の第1の実施の形態における駆動回路の動作を示すタイミングチャートの例示であり、表示装置の駆動回路に要求される性能に合わせて、消費電力あるいは各画素を駆動電圧にする動作スピードを制御するように適宜変更される。
すなわち、消費電力が多くなっても動作スピードを早くしたいときは、基準電圧保持回路に基準電圧Vinを保持させた後、できるだけ早くオペアンプOPを動作させる。さらには、オペアンプOPの動作期間と入力端子INと出力端子OUTを直接接続する期間を重畳させ、その重畳期間を長くするようにする。反対に、動作スピードが遅くなっても消費電力を低減させたいときは、基準電圧保持回路に基準電圧Vinを保持させた後、入力端子INと出力端子OUTを直接接続する期間を設けるが、すぐにはオペアンプOPを動作させない。そして、その後オペアンプOPを動作させるときにはできるだけ遅く動作させる。さらには、オペアンプOPの動作期間には、入力端子INと出力端子OUTをスイッチS2により切り離すと共に、基準電圧供給回路60の動作を停止させる。
<第2の実施の形態>
本発明の第2の実施の形態における表示装置200の駆動回路は、第1の実施の形態と同じであるが、オペアンプOPは各出力端子OUTが基準電圧保持回路に保持された基準電圧Vinに達すると、自動的に非動作状態になる。
<第2の実施の形態>
本発明の第2の実施の形態における表示装置200の駆動回路は、第1の実施の形態と同じであるが、オペアンプOPは各出力端子OUTが基準電圧保持回路に保持された基準電圧Vinに達すると、自動的に非動作状態になる。
図5に示すように第2の実施の形態におけるオペアンプ40は、比較器10、ラッチ回路12、遅延回路14、遅延回路22、AND回路24、変動検出回路30並びにスイッチTR1、TR2、TR4を含んで構成される。このオペアンプ40において、スイッチTR2、TR4はNチャネルのMOSトランジスタである。また、スイッチTR1はPチャネルのMOSトランジスタである。
入力端子IN’には基準電圧保持回路が接続され、出力端子OUTには表示装置200の画素を構成する容量成分Cが接続される。比較器10は差動増幅器を構成し、スイッチTR3がオンのとき、入力端子IN’と出力端子OUTとの電圧レベルを比較して、その大小関係により出力端子OUTの電圧レベルを変化させる。比較器10においては、入力端子IN’と出力端子OUTとの電圧レベルがちょうど等しくなるラインを境に比較器10の出力レベルは「Hレベル」と「Lレベル」とを切り替える。比較器10の出力端子Aの出力レベルは、入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも小さい領域では「Lレベル」となり、入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも大きい領域では「Hレベル」となる。比較器10の出力端子Aは、NOT素子を介して、遅延回路14及び変動検出回路30の入力端子に接続される。なお、スイッチTR3がオフのとき、比較器10には電源Vcから電力が供給されなくなり、比較器10の動作を停止させることができる。
変動検出回路30は、遅延回路32及びXOR素子34を含んで構成される。比較器10の出力端子Aの出力の反転信号φは、XOR素子34及び遅延回路32の入力端子に入力される。遅延回路32は、反転信号φを所定の遅延時間τ2だけ遅延し、遅延信号φ’として出力する。遅延信号φ’はXOR素子34の入力端子に入力される。XOR素子34は、反転信号φとその遅延信号φ’との排他的論理和を求めて出力する。従って、反転信号φが変化していない期間は、変動検出回路30の出力は「Lレベル」に維持される。一方、反転信号φが「Hレベル」から「Lレベル」又は「Lレベル」から「Hレベル」へと変化した場合には、変動検出回路30の出力は「Lレベル」から「Hレベル」に変化し、反転信号φが変化してから遅延時間τ2だけ経過したときに再び「Hレベル」から「Lレベル」に戻される。変動検出回路30の出力は、スイッチTR4のソース端子に入力される。
スイッチTR4のドレイン端子は、ラッチ回路12の入力端子に接続される。また、ラッチ回路12の出力端子はOR素子20の入力端子へ接続される。スイッチTR4がオンである場合、変動検出回路30の出力の反転レベルがラッチ回路12により保持されると共に、出力信号βとして出力端子へ出力される。なお、オペアンプ40では、ラッチ回路12をNOT素子のループ回路で構成しているがこれに限定されるものではない。
OR素子20には、ラッチ回路12の出力βと共に、オペアンプ40の外部から供給される制御信号Xも入力される。OR素子20の出力端子は、スイッチTR3及びTR4に直接接続される。また、OR素子20の出力端子は、AND素子24の入力端子に直接接続されると共に、遅延回路22を介してもAND素子24の入力端子に接続される。そして、AND素子24の出力端子は、AND素子28の入力端子に直接接続されると共に、NOT素子を介してOR素子26にも接続される。ここで、遅延回路22の遅延時間τ3は、遅延回路14の遅延時間τ1よりも長く設定されている。
このような構成により、制御信号X及びラッチ回路12の出力βにより、OR素子26、AND素子28及びスイッチTR3、TR4の制御を行う。
遅延回路14は、反転信号φを受けて、その出力レベルを所定の遅延時間τ1だけ遅延させて出力する。遅延回路14の出力端子は、OR素子26及びAND素子28の入力端子に接続される。OR素子26の出力端子はスイッチTR1のゲート端子に接続される。また、AND素子28の出力端子はスイッチTR2のゲート端子に接続される。従って、スイッチTR1及びTR2のソース端子−ドレイン端子間のスイッチングは、反転信号φの変化に応じて、遅延時間τ1だけ遅れて制御される。
スイッチTR1のソース端子は電源Vcに接続され、ドレイン端子は出力端子OUTに接続される。また、スイッチTR2のソース端子は接地(GND)に接続され、ドレイン端子は出力端子OUTに接続される。スイッチTR1は、遅延回路14の出力が「Lレベル」かつAND素子24の出力が「Hレベル」であればオンとなり、遅延回路14の出力が「Hレベル」又はAND素子24の出力が「Lレベル」であればオフとなる。一方、スイッチTR2は、遅延回路14の出力が「Hレベル」かつAND素子24の出力が「Hレベル」であればオンとなり、遅延回路14の出力又はAND素子24の出力が「Lレベル」であればオフとなる。スイッチTR1がオンであれば出力端子OUTは電源Vcに接続されて容量成分Cが充電され、スイッチTR2がオンであれば出力端子OUTは接地GNDに接続されて容量成分Cが放電される。
図6に、本発明の第2の実施の形態における駆動回路の動作を示すタイミングチャートを示す。
オペアンプ40の動作は、まず制御信号Xが「Hレベル」に立ち上げられることによって動作状態となる。このとき、制御信号Xは、遅延回路32の遅延時間τ2の期間よりも長く「Hレベル」を維持するクロックパルスとする。制御信号Xが「Hレベル」になることによって、OR素子20の出力γが「Hレベル」となり、比較器10のスイッチTR3がオンとなり、比較器10が動作する。このとき、出力γは遅延回路22で遅延されてAND素子24に入力されるので、遅延時間τ3の期間だけAND素子24の出力は「Lレベル」を維持する。そのため、この期間はスイッチTR1及びTR2はオフとなる。これは、比較器10の出力が遅延回路14を介してOR素子26及びAND素子28に入力されるまで、スイッチTR1及びTR2をオフの状態に維持するためである。
最初に入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも極めて大きい場合について説明する。この場合、比較器10の出力端子Aは「Hレベル」となり、反転信号φは「Lレベル」となる。反転信号φが遅延回路14で遅延時間τ1だけ遅延され、さらにその後AND素子24の出力が「Hレベル」になると、OR素子26の出力は「Lレベル」となり、AND素子28の出力は「Lレベル」を維持する。これにより、スイッチTR1がオンとなり、スイッチTR2がオフとなる。その結果、出力端子OUTは電源Vcに接続されて容量成分Cが充電され、出力端子OUTの電圧レベルが上昇する。
また、変動検出回路30の出力は、制御信号Xが「Hレベル」に立ち上げられてから遅延時間τ2の期間だけ「Hレベル」となる。したがって、ラッチ回路12の出力βは、制御信号Xが「Hレベル」に立ち上げられてから遅延時間τ2の期間だけ「Lレベル」となり、その後は「Hレベル」に維持される。したがって、制御信号Xが「Lレベル」となっても、OR素子20の出力γは「Hレベル」を保ち、オペアンプ40の動作状態が維持される。
電源Vcに接続された出力端子OUTの容量成分Cが充電されると、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルに近づき、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルを超える。すると、比較器10の出力端子Aは「Hレベル」から「Lレベル」に変化し、反転信号φは「Lレベル」から「Hレベル」に変化する。
このとき、変動検出回路30の出力は、反転信号φが変化してから遅延時間τ2の期間だけ「Hレベル」となる。これに伴って、ラッチ回路12の出力βは反転信号φが変化してから遅延時間τ2の期間だけ「Lレベル」となる。
このとき、制御信号Xが「Lレベル」になっていれば、OR素子20の出力γは「Lレベル」となる。従って、スイッチTR4はオフとなり、変動検出回路30の出力が「Lレベル」に回復した後もラッチ回路12の出力βは「Lレベル」に維持される。また、比較器10のスイッチTR3がオフとなり比較器10の動作が停止し、AND素子24の出力は直ちに「Lレベル」となるので、OR素子26の出力は「Hレベル」となり、AND素子28の出力は「Lレベル」を維持する。これにより、比較器10の動作停止と共に、スイッチTR1及びTR2はオフとなる。
遅延回路14は入力端子IN’と出力端子OUTが同じ電圧レベルになったときに変動検出回路30が確実に反転出力φの変化を検出させるために遅延時間τ1だけ出力端子OUTの容量成分Cの充放電を維持させるものである。ただし、変動検出回路30が反転出力φの変化を検出すると直ちに比較器10を動作停止とすると共に、スイッチTR1及びTR2はオフとなる。その結果、出力端子OUTは電源Vc及び接地GNDから切り離され、オペアンプ40は非動作状態になる。
次に、入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりもわずかだけ大きい場合について説明する。この場合、上記の入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも極めて大きい場合と同様の動作をするが、すぐに出力端子OUTの電圧レベルが入力端子IN’の電圧レベルに近づき、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルを超える。そのため、制御信号Xが「Lレベル」となったときには、ラッチ回路12の出力βは既に「Lレベル」となる。それにより、制御信号Xが「Lレベル」となったときに比較器10の動作が停止され、スイッチTR1及びTR2はオフとなり、オペアンプ40は非動作状態となる。
次に入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも極めて小さい場合について説明する。この場合、比較器10の出力端子Aは「Lレベル」となり、反転信号φは「Hレベル」となる。遅延回路14で遅延時間τ1だけ遅延され、さらにその後AND素子24の出力が「Hレベル」になると、OR素子26の出力は「Hレベル」を維持し、AND素子28の出力は「Hレベル」となる。これにより、スイッチTR1がオフとなり、スイッチTR2がオンとなる。その結果、出力端子OUTは接地GNDに接続されて容量成分Cが放電され、出力端子OUTの電圧レベルが下降する。
また、変動検出回路30の出力は、制御信号Xが「Hレベル」に立ち上げられてから遅延時間τ2の期間だけ「Hレベル」となる。したがって、ラッチ回路12の出力βは、制御信号Xが「Hレベル」に立ち上げられてから遅延時間τ2の期間だけ「Lレベル」となり、その後は「Hレベル」に維持される。したがって、制御信号Xが「Lレベル」となってもOR素子20の出力γは「Hレベル」を保ち、オペアンプ40の動作状態が維持される。
接地GNDに接続された出力端子OUTの容量成分Cが放電されると、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルに近づき、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルを下回る。すると、比較器10の出力端子Aは「Lレベル」から「Hレベル」に変化し、反転信号φは「Hレベル」から「Lレベル」に変化する。
このとき、変動検出回路30の出力は、反転信号φが変化してから遅延時間τ2の期間だけ「Hレベル」となる。これに伴って、ラッチ回路12の出力βは反転信号φが変化してから遅延時間τ2の期間だけ「Lレベル」となる。
このとき、制御信号Xが「Lレベル」になっていれば、OR素子20の出力γは「Lレベル」となる。従って、スイッチTR4はオフとなり、変動検出回路30の出力が「Lレベル」に回復した後もラッチ回路12の出力βは「Lレベル」に維持される。また、比較器10のスイッチTR3がオフとなり比較器10の動作が停止し、AND素子24の出力は直ちに「Lレベル」となるので、OR素子26の出力は「Hレベル」を維持し、AND素子28の出力は「Lレベル」となる。これにより、比較器10の動作停止と共に、スイッチTR1及びTR2はオフとなる。
その結果、出力端子OUTは電源Vc及び接地GNDから切り離され、オペアンプ40は非動作状態になる。
次に、入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりもわずかだけ小さい場合について説明する。この場合、上記の入力端子IN’の電圧レベルが出力端子OUTの電圧レベルよりも極めて小さい場合と同様の動作をするが、すぐに出力端子OUTの電圧レベルが入力端子IN’の電圧レベルに近づき、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルを下回る。そのため、制御信号Xが「Lレベル」となったときには、ラッチ回路12の出力βは既に「Lレベル」となる。それにより、制御信号Xが「Lレベル」となったときに比較器10の動作が停止され、スイッチTR1及びTR2はオフとなり、オペアンプ40は非動作状態となる。
以上のように、出力端子OUTの電圧レベルが入力端子IN’の電圧レベルに等しくなると、オペアンプ40は自動的に非動作状態になる。
なお、オペアンプ40は、遅延回路14を含むものであったが、遅延回路14は寄生容量による構成とすることも可能である。また、遅延回路14及び遅延回路32を1つの遅延回路により実現してもよい。また、オペアンプ40は上記の形態に限定されるものではなく、入力端子IN’と出力端子OUTとの電圧レベルを比較して出力レベルを変化させる比較器を含み、その比較器からの出力レベルに応じて出力端子OUTを電源又は接地に接続し、比較器からの出力レベルに基づいてオペアンプを非動作状態とすることを特徴とする範囲内において種々変更を加え得る。
図2に示す本発明の第1の実施の形態におけるオペアンプOPにこのようなオペアンプ40を用いれば、表示装置の駆動回路に要求される性能に合わせて、動作スピードを制御すると共に、消費電力をさらに低減することができる。
10 比較器、12 ラッチ回路、14 遅延回路、20 OR素子、22 遅延回路、24 AND素子、26 OR素子、28 AND素子、30 変動検出回路、32 遅延回路、34 XOR素子、40 オペアンプ、50,60 基準電圧供給回路、52,62 基準電圧選択回路、54,64 画像信号入力部、100,150 駆動回路、200 表示装置。
Claims (4)
- 画像信号に応じて選択される基準電圧が印加される入力端子と、
前記基準電圧を保持して出力する基準電圧保持回路と、
前記基準電圧保持回路で保持された基準電圧の出力点が接続され、出力が表示装置の画素に接続される出力端子に接続された利得略1の動作制御可能な増幅器と、
前記入力端子と前記基準電圧保持回路との間に接続された第1のスイッチと、
前記入力端子と前記出力端子との間に接続された第2のスイッチと、
を有することを特徴とする表示装置の駆動回路。 - 請求項1に記載の表示装置の駆動回路において、
前記増幅器は、前記基準電圧保持回路で保持された基準電圧の出力点と、前記出力端子と、の電圧レベルを比較して出力レベルを変化させる比較器を含み、前記比較器からの出力レベルに応じて前記出力端子を電源或いは接地に接続し、
前記比較器からの出力レベルに基づいて前記増幅器を非動作状態とすることを特徴とする表示装置の駆動回路。 - 請求項1〜2のいずれか一項に記載の表示装置の駆動回路において、
所定の期間前記第2のスイッチをオフとしつつ前記第1のスイッチをオンとして前記基準電圧保持回路に基準電圧を保持させ、
前記所定の期間経過後前記第1のスイッチをオフとし、前記増幅器の動作を開始させることを特徴とする表示装置の駆動方法。 - 請求項1〜2のいずれか一項に記載の表示装置の駆動回路において、
所定の期間前記第2のスイッチをオフとしつつ前記第1のスイッチをオンとして前記基準電圧保持回路に基準電圧を保持させ、
前記所定の期間経過後前記第1のスイッチをオフとし、前記第2のスイッチをオンとすると共に前記増幅器の動作を開始させることを特徴とする表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048255A JP2005241748A (ja) | 2004-02-24 | 2004-02-24 | 表示装置の駆動回路及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048255A JP2005241748A (ja) | 2004-02-24 | 2004-02-24 | 表示装置の駆動回路及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005241748A true JP2005241748A (ja) | 2005-09-08 |
Family
ID=35023573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048255A Withdrawn JP2005241748A (ja) | 2004-02-24 | 2004-02-24 | 表示装置の駆動回路及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005241748A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI719848B (zh) * | 2020-03-03 | 2021-02-21 | 華邦電子股份有限公司 | 參考電壓保持電路和具有參考電壓保持電路的感測放大器電路 |
-
2004
- 2004-02-24 JP JP2004048255A patent/JP2005241748A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI719848B (zh) * | 2020-03-03 | 2021-02-21 | 華邦電子股份有限公司 | 參考電壓保持電路和具有參考電壓保持電路的感測放大器電路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4398413B2 (ja) | スレッショルド電圧の補償を備えた画素駆動回路 | |
US7761120B2 (en) | Power-saving driving method of a mobile phone | |
US7633477B2 (en) | Gate driver using a multiple power supplies voltages and having a shift resister | |
US6958742B2 (en) | Current drive system | |
JP3776890B2 (ja) | 表示装置の駆動回路 | |
US20070171169A1 (en) | Driving apparatus capable of quickly driving a capacitive load with heat generation reduced and a method therefor | |
KR101079760B1 (ko) | 시프트 레지스터 및 그 구동방법 | |
US11263988B2 (en) | Gate driving circuit and display device using the same | |
US20060132182A1 (en) | Driver circuit, shift register, and liquid crystal driver circuit | |
JP2005341018A (ja) | 駆動回路、動作状態検出回路及び表示装置 | |
US10593290B2 (en) | Driving circuit and electronic device | |
US20030112231A1 (en) | Power supply circuit for display unit, method for controlling same, display unit, and electronic apparatus | |
JP2006048045A (ja) | 有機電界発光装置用駆動器 | |
US8018421B2 (en) | Driving circuit, gate driver and liquid crystal display having the same | |
US7078941B2 (en) | Driving circuit for display device | |
US7230471B2 (en) | Charge pump circuit of LCD driver including driver having variable current driving capability | |
US20060164368A1 (en) | Display apparatus with reduced power consumption in charging/discharging of data line | |
KR101231846B1 (ko) | 유기발광다이오드 표시소자 및 그의 구동 방법 | |
JPH11296143A (ja) | アナログバッファおよび表示装置 | |
JP4487488B2 (ja) | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 | |
US20220415230A1 (en) | Source amplifier and display device including the same | |
JP2004078210A (ja) | アクティブマトリックス型有機elパネルの駆動回路および有機el表示装置 | |
JP5610778B2 (ja) | 走査線駆動回路 | |
JP2005241748A (ja) | 表示装置の駆動回路及びその駆動方法 | |
JP2002140041A (ja) | 表示装置の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090216 |