JP2005236321A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2005236321A JP2005236321A JP2005099235A JP2005099235A JP2005236321A JP 2005236321 A JP2005236321 A JP 2005236321A JP 2005099235 A JP2005099235 A JP 2005099235A JP 2005099235 A JP2005099235 A JP 2005099235A JP 2005236321 A JP2005236321 A JP 2005236321A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive layer
- film
- contact window
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ポリサイド構造に窒化膜スペーサSAC構造を適用でき、DRAMのメモリセルの微細化を進め、高集積化を実現できる技術を提供する。
【解決手段】
半導体装置は、基板上に、略平行に、かつ複数本配置された第1の導電層と、第1の導電層上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成されたシリコン窒化膜からなる第2の絶縁膜と、前記第1、第2の絶縁膜を貫いて形成され、前記複数の第1の導電層の間に形成された第1のコンタクト窓と、前記コンタクト窓内に形成された第2の導電層と、前記第2の絶縁膜上に形成された、シリコン窒化膜とエッチング特性の異なる第3の絶縁膜と、前記第3の絶縁膜中に形成され、前記第2の導電層上に位置する第2のコンタクト窓と、前記第2のコンタクト窓を介して前記第2の導電層と接続する第3の導電層と、を有する。
【選択図】図19
Description
しかしながら、さらに高集積化を進めた、0.25μmから0.15μmのデザインルールを持つ256Mbit、1Gbitクラスの集積度のDRAMを実現するためには、これらの技術だけでは不十分である。したがって、キャパシタ電極の専有面積を狭めるだけでなく、フォトリソグラフィ法において配線間のショート等の弊害を防ぐために設けられている位置合わせ余裕をなるべく少なくする必要がある。また、シリンダー型セルなどの改良されたセル構造において生じた問題を解決する必要が求められている。
IEEE TRANSACTIONS ON ELECTRON DEVICES,VOL.38 NO.3 MARCH 1991"Hot-Carrier InjectionSuppression Due to the Nitride-Oxide LDD Spacer Structure"T.Mizuno et.al. すなわち、窒化膜をサイドウォールとして有するMOSトランジスタを形成した場合に、酸化膜をサイドウォールとして有するMOSトランジスタにくらべて、ホットキャリア効果等の特性劣化が大きく、その信頼性が低いことが示されている。これは、酸化膜に比べ、シリコン窒化膜中にトラップが多く存在するためと考えられている。
高集積化されたDRAM構造では、後工程での配線層の断線等を防ぐため、平坦化処理を行なう必要があり、コンタクト窓にプラグと呼ばれる導電膜を埋め込む構造が取られる。プラグとさらに上層の配線とのコンタクトをとるために、コンタクト窓を開ける場合には、位置あわせずれに対してマージンのあるプロセスが望ましい。また、コンタクト窓開けにSAC法が用いられると、微細化が可能となるため好ましい。
第6に、MOSトランジスタ特性の問題がある。高集積化されるにつれて、MOSトランジスタも微細化されており、微細化にともなう特性の劣化や信頼性の低下が考えられる。
本発明の他の目的は、プラグ上の位置ずれに対してもプロセスマージンがあり、SAC構造を適用できる技術を提供することである。
本発明の他の目的は、DRAMのメモリセル部に用いらることができ、特性を改善したMOSトランジスタ構造を提供することである。
基板上に、略平行に、かつ複数本配置された第1の導電層と、
第1の導電層上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたシリコン窒化膜からなる第2の絶縁膜と、
前記第1、第2の絶縁膜を貫いて形成され、前記複数の第1の導電層の間に形成された第1のコンタクト窓と、
前記コンタクト窓内に形成された第2の導電層と、
前記第2の絶縁膜上に形成された、シリコン窒化膜とエッチング特性の異なる第3の絶縁膜と、
前記第3の絶縁膜中に形成され、前記第2の導電層上に位置する第2のコンタクト窓と、
前記第2のコンタクト窓を介して前記第2の導電層と接続する第3の導電層と、
を有することを特徴とする半導体装置
が提供される。
DRAMの微細化や製造マージンの増大、製造工程の短縮等に寄与する。
本発明の基本実施例を図1を参照して説明する。図1(a)において、1はシリコン基板、2はフィールド絶縁膜、3はゲート酸化膜、4はシリコン膜、5はシリサイド膜、6はシリコン酸化膜、7は不純物拡散層領域、8はシリコン窒化膜スペーサ、9は層間絶縁膜、10はコンタクト窓である。
以下、より具体的な各実施の形態について説明をする。なお、図中の符号で各実施の形態で同じもの、または相当するものに対しては、同じ符号を用いている。
特開平8−97210号には、図1(a)に一見類似した構造が記載されている。しかし、本公報にはシリサイド膜上に窒化膜が直接形成されることで、シリサイド膜が剥離するという問題については何も記載していないし、窒化膜との間に酸化膜を形成することで、剥離を防ぐ効果があることについても何ら記載がない。
本発明の第2の観点によれば、コンタクト窓内に形成された配線用の導電層の周辺にエッチングストッパ層として機能する窒化膜があって、酸化膜やBPSG等の下層の層間絶縁膜が表面に露出していないため、窒化膜上にさらに形成された上層の層間絶縁膜のコンタクト窓を形成するときに、位置合わせずれをおこしても導電層の周辺の下層絶縁膜がエッチングされることはなく、位置合わせずれに対してマージンの大きいプロセスとなる。
本発明の第3の観点によれば、シリンダ型蓄積電極を形成する際に、蓄積電極の外側の絶縁膜の下にエッチングストッパ膜として機能する窒化膜を形成しておくことにより、蓄積電極の外側の絶縁膜をすべて除去することができるため、シリンダ型の蓄積電極の外側面の面積を一定にすることができ、キャパシタ容量のバラツキが小さく、安定したDRAMセルを製造することが可能となる。
本発明の第4の観点によれば、コンタクト窓の深さが異なる構造であっても、一度のフォトリソグラフィ工程で窓開けを行なうことができ、製造工程数を減らした手段を提供するものである。
本発明の第5の観点によれば、窒化膜スペーサーSACに用いる配線群の上の絶縁膜を平坦化するときに、窒化膜をCMPのストッパーとして用いることにより、ストッパーとなる層を新たに形成しないで平坦化ができる。したがって、新たな工程の増加を行なわずに精度のよい平坦化が可能である。また、基板からの距離の異なる配線層群の上に形成された絶縁膜を平坦化する工程において、基板からの距離が最も大きい配線群の上に設けた窒化膜をCMP工程のストッパとして用いることにより、上記配線層群の上に設けられた絶縁膜の平坦化を精度よく行なうことができる。
DRAMの製造方法では導電層上の窒化膜をストッパ層として用いることで、上部に形成された絶縁膜を平坦化できるだけでなく、膜厚のばらつきを少なくすることもできる。
図3から図13を参照して、本発明の第1の実施の形態によるDRAMに対してコンタクト窓をセルフアラインコンタクト技術を用いて形成する方法について具体的に述べる。なお、図3〜図13は、メモリセル部については図2のA−A’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図である。はじめに、図3(a)に示すように、p型シリコン基板16上に、公知のLOCOS法(LOCal Oxidation of Silicon) を用いて厚い酸化膜17(フィールド酸化膜)を形成し、素子分離領域と活性領域を画定する。図中MCはメモリセル領域、PCは周辺回路領域を表している。
さらに平坦化を行うために、エッチバック法やCMP法を用いてもよいし、これらを組み合わせて平坦化しても構わない。なお、エッチバック法やCMP法を用いる場合には、除去される膜厚分だけ厚くBPSG膜の成長を行い、エッチバックやCMP処理後の膜厚が500nmとなるようにする。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成した後、パターニングしてキャパシタの対向電極40を形成する。このとき、対向電極40のパターンに合わせてキャパシタ絶縁膜39aも除去する。
[第2の実施の形態]
図1(b)に示すように、ポリサイド電極が酸化膜に覆われた構成を、第2の実施の形態として、図15、図16を参照して説明する。なお、図15、図16とも、メモリセル部については図2のA−A’部の、周辺回路部については典型的な例としての配線構造の模式切断断面図であるのは第1の実施の形態と同じである。
図17から図23の模式断面図を参照して、第3の実施の形態を述べる。なお、第1、第2の実施の形態と同じく、メモリセル部については、図1のA−A’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
図17(a)に示すように、BPSG膜26をCVD法により100〜200nm成長した後、750〜900℃の温度で熱処理を行い、リフローさせて表面を平坦化する。さらに平坦化を行うためにエッチバック法やCMP法を用いても良いのは、第1の実施の形態と同様である。つづいて平坦化されたBPSG膜26の上に、CVD法によりシリコン窒化膜51を10〜50nm成長する。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成したあと、パターニングしてキャパシタの対向電極40を形成する。つづいて、対向電極40のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜51を同時にエッチング除去する。
図22、図23は図1のA−A’で切断したセル部の模式断面図であり、図18(b)で形成したコンタクト窓31が位置ずれした場合を示している。なお、図22が酸化膜30の下にシリコン窒化膜51がない、第1の実施の形態に相当し、図23が酸化膜30の下にシリコン窒化膜51がある第3の実施の形態に相当する。
図24から図28の模式断面図を参照して、第4の実施の形態を述べる。なお、第1、第2の実施の形態と同じく、メモリセル部については、図1のA−A’部の、周辺回路部については典型的な例としての配線構造の模式断面図である。
さらに平坦化を行うために、エッチバック法やCMP法を用いてもよいし、これらを組み合わせて平坦化しても構わない。つづいて、シリコン窒化膜53、BPSG膜54を順次CVD法により成長する。ここで、BPSG膜52と54の膜厚は、二層あわせて500nmとなるようにし、シリコン窒化膜53は10〜50nmとなるようにする。
つづいて、CVD法によりリンをドープしたシリコン膜を50nm形成した後、パターニングしてキャパシタの対向電極40を形成する。つづいて、対向電極40のパターンに合わせてキャパシタ絶縁膜とシリコン窒化膜53も除去する。
図29と図30を参照して、第5の実施の形態について説明する。本実施の形態は、第1の実施の形態の図13に示した第1の金属配線層とのコンタクト窓42〜45の形成方法に関するものである。
図31の模式断面図を参照して、第6の実施の形態を述べる。
第1実施の形態の図5(a)では、BPSG膜24をリフロー、エッチバック法またはCMP法で平坦化している。本実施の形態では、図31に示すように、ゲート電極やワード線の上に形成されたBPSG膜26の平坦化をCMP法を用いて行い、シリコン窒化膜領域24をそのストッパ層として用いる。
[第7の実施の形態]
図32の模式断面図を参照して、第7の実施の形態を述べる。本実施の形態では、第6の実施の形態で示した技術をビット線となる導電層上の平坦化工程に用いる。
図33の模式断面図を参照して、第8の実施の形態を述べる。
第1の実施の形態の図5(a)において、接合リーク低減のためn型拡散層26を形成した。本実施の形態では、図33に示すようにメモリセル部のキャパシタ側のソース/ドレイン領域にのみn型拡散層28を形成するために、ビット線が接続される側のソース/ドレイン領域をレジスト55で覆ってから、BPSG膜26と窒化膜領域24をマスクとして、コンタクト窓27のシリコン基板中に、n型不純物であるリンを3×1013cm-2のドーズ量でイオン注入する。
5、20、115 シリサイド膜
6、22 シリコン酸化膜
7、23、116 n- 型不純物拡散層
8、24、117 シリコン窒化膜領域
9、26、118 BPSG膜
10、27、119 コンタクト窓
25 n+ 型不純物拡散層
28 n型不純物拡散層
31 コンタクト窓
32 シリコン膜
33 シリサイド膜
34 シリコン窒化膜
35 シリコン酸化膜
36 シリコン窒化膜領域
38 コンタクト窓
39 シリンダ型蓄積電極
40 キャパシタ対向電極
41 BPSG膜
42、43、44、45 コンタクト窓
48、50 シリコン酸化膜領域
51、53 シリコン窒化膜
52、54 BPSG膜
123 シリコン酸化膜
124 シリコン窒化膜
Claims (23)
- 基板上に、略平行に、かつ複数本配置された第1の導電層と、
第1の導電層上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたシリコン窒化膜からなる第2の絶縁膜と、
前記第1、第2の絶縁膜を貫いて形成され、前記複数の第1の導電層の間に形成された第1のコンタクト窓と、
前記コンタクト窓内に形成された第2の導電層と、
前記第2の絶縁膜上に形成された、シリコン窒化膜とエッチング特性の異なる第3の絶縁膜と、
前記第3の絶縁膜中に形成され、前記第2の導電層上に位置する第2のコンタクト窓と、
前記第2のコンタクト窓を介して前記第2の導電層と接続する第3の導電層と、
を有することを特徴とする半導体装置。 - 前記第2のコンタクト窓は前記第2の導電層の外側の前記第2の絶縁膜上の領域まで延在することを特徴とする請求項1記載の半導体装置。
- 前記第3の導電層の上に形成されたシリコン窒化膜からなる第4の絶縁膜を有し、前記第4の絶縁膜の厚さは前記第2の絶縁膜の厚さよりも大きいことを特徴とする請求項1記載の半導体装置。
- 半導体基板上にゲート絶縁膜を介して形成されたMISトランジスタのゲート電極と、
前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる第1と第2の不純物拡散層領域と、
前記ゲート電極と第1と第2の不純物拡散層領域を含む前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成されたシリコン窒化膜からなる第2の絶縁膜と、
前記第1と第2の絶縁膜を貫いて、前記第1、第2の不純物拡散層領域にそれぞれ到達する第1、第2のコンタクト窓と、
前記第1、第2のコンタクト窓内に形成され、前記第1、第2の不純物拡散層領域上に接続された第1、第2の導電層と、
前記第2の絶縁膜上に形成された第3の絶縁膜と、
前記第3の絶縁膜を貫き、前記第1の導電層に到達する第3のコンタクト窓と、
前記第3のコンタクト窓を介して前記第1の導電層と接続する第3の導電層と、
を有することを特徴とする半導体装置。 - 前記第3の絶縁膜を貫き、前記第2の導電層に到達する第4のコンタクト窓と、
前記第4のコンタクト窓を介して前記第2の導電層と接続する、蓄積電極となる第4の導電層と、
前記第4の導電層と対向して、キャパシタ絶縁膜を介して形成された、対向電極となる第5の導電層と、
をさらに有することを特徴とする請求項4記載の半導体装置。 - 前記第4の導電層は、底面部と、基板に対して垂直に形成された筒状の形状を有することを特徴とする請求項5記載の半導体装置。
- 前記第3のコンタクト窓は前記第1の導電層の外側の前記第2の絶縁膜上の領域まで延在することを特徴とする請求項4記載の半導体装置。
- 前記第4のコンタクト窓は前記第2の導電層の外側の前記第2の絶縁膜上の領域まで延在することを特徴とする請求項5記載の半導体装置。
- 前記第4の導電層の底面部の一部が前記第2の絶縁膜の上部と接触する部分を有することを特徴とする請求項5記載の半導体装置。
- 前記第5の導電層の端部と前記第2の絶縁膜の端部とが、平面的に一致することを特徴とする請求項5記載の半導体装置。
- 前記第3の導電層の上に形成されたシリコン窒化膜からなる第4の絶縁膜をさらに有し、前記第4の絶縁膜の厚さは前記第2の絶縁膜の厚さよりも大きいことを特徴とする請求項4記載の半導体装置。
- シリコン基板上にゲート絶縁膜を介して形成されたMISトランジスタのゲート電極と、
前記ゲート電極の両側の基板中に形成された、ソースまたはドレインとなる不純物拡散層領域と、
前記ゲート電極と前記不純物拡散層領域を含む前記シリコン基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜を貫いて前記不純物拡散層領域の少なくとも一方に到達する第1のコンタクト窓と、
前記第1のコンタクト窓内に形成され、前記不純物拡散層領域の一方に接続された第1の導電層と、
前記第1の絶縁膜上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成されたシリコン窒化膜からなる第3の絶縁膜と、
前記第2、第3の絶縁膜を貫き、前記第1の導電層に到達する第2のコンタクト窓と、
前記第2のコンタクト窓を介して前記第1の導電層と接続し、底面部と、基板に対して垂直に形成された筒状の形状を有し、蓄積電極となる第2の導電層と、
前記第2の導電層と対向して、キャパシタ絶縁膜を介して形成され、かつ、一部は前記第3の絶縁膜の表面とキャパシタ絶縁膜を介して接触する第3の導電層と、
を有することを特徴とする半導体装置。 - 前記第3の導電層の端部と前記第3の絶縁膜の端部とが、平面的に一致することを特徴とする請求項12記載の半導体装置。
- 半導体基板上にゲート絶縁膜と第1の導電膜を形成し、パターニングしてMISトランジスタのゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、
前記ゲート電極を含む前記半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上にシリコン窒化膜からなる第2の絶縁膜を形成する工程と、
前記第2の絶縁膜と第1の絶縁膜を選択的に順次エッチングして前記不純物拡散層領域の少なくとも一方に達する第1のコンタクト窓を形成する工程と、
前記第1のコンタクト窓内に第2の導電層を形成する工程と、
前記第2の導電層を含む前記第2の絶縁膜上に第3の絶縁膜を形成する工程と、
前記第3の絶縁膜を貫き、前記第2の導電層に接続する第2のコンタクト窓を形成する工程と、
前記コンタクト窓を介して前記第2の導電層と接続する第3の導電層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3の導電層の上に、シリコン窒化膜を前記第2の絶縁膜よりも厚く形成する工程をさらに有することを特徴とする請求項14記載の半導体装置の製造方法。
- 全面に第4の絶縁膜を形成する工程と、
前記第3の導電層が形成されていない前記第2の導電層上の前記第4の絶縁膜と第3の絶縁膜を選択的に除去して前記第2の導電層に到達する第3のコンタクト窓を形成する工程と、
前記第3のコンタクト窓の底面および側面に選択的に第4の導電層を形成する工程と、
前記第4の導電層をマスクとし、前記第2の絶縁膜をエッチングストッパとして前記第4の絶縁膜を除去して、前記第4の導電層を筒状に露出させる工程と、
前記第4の導電層の表面に第5の絶縁膜を形成する工程と、
前記第5の絶縁膜を含む半導体基板上に第5の導電層を形成する工程と、
前記第5の導電層を少なくとも前記第4の導電層を含む領域の一部を残して選択的に除去する工程と、
をさらに有することを特徴とする請求項14記載の半導体装置の製造方法。 - 第3の導電層の上部および側壁部を覆うシリコン窒化膜からなる第6の絶縁膜を形成する工程と、
前記第2の絶縁膜と前記第6の絶縁膜をエッチングストッパとして前記第4の絶縁膜を除去する工程と、
をさらに有することを特徴とする請求項16記載の半導体装置の製造方法。 - 前記第5の導電層を選択的に除去する工程は、同一のマスクを用いて前記第5の導電層と前記第5の絶縁膜と前記第2の絶縁膜を除去する工程を含むことを特徴とする請求項16記載の半導体装置の製造方法。
- 基板上に第1の導電層と第1の絶縁膜とシリコン窒化膜からなる第2の絶縁膜と第3の絶縁膜を順次形成する工程と、
前記第3、第2、第1の絶縁膜を順次エッチングして第1の導電層に達するコンタクト窓を形成する工程と、
前記コンタクト窓の底面および側面に選択的に第2の導電膜を形成する工程と、
前記第2の導電層をマスクとし、前記第2の絶縁膜をエッチングストッパとして前記第3の絶縁膜を除去して、前記第2の導電層を筒状に露出させる工程と、
前記第2の導電層の表面に第4の絶縁膜を形成する工程と、
前記第4の絶縁膜を含む半導体基板上に第3の導電層を形成する工程と、
前記第3の導電層を少なくとも前記第2の導電層を含む領域の一部を残して選択的に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第3の導電層を選択的に除去する工程は、同一のマスクを用いて前記第3の導電層と前記第4の絶縁膜と前記第2の絶縁膜を除去する工程を含むことを特徴とする請求項19記載の半導体装置の製造方法。
- 半導体基板上にゲート絶縁膜と第1の導電膜を形成し、パターニングしてMISトランジスタのゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板中にソースまたはドレインとなる不純物拡散層領域を形成する工程と、
前記ゲート電極を含む前記半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜を選択的にエッチングして前記不純物拡散層領域に達する第1のコンタクト窓を形成する工程と、
前記第1のコンタクト窓内に第2の導電層を形成する工程と、
前記第2の導電層を含む前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜を貫き、前記第2の導電層に接続する第2のコンタクト窓を形成する工程と、
前記第2のコンタクト窓を介して前記第2の導電層と接続する第3の導電層を形成する工程と、
前記第3の導電層を含む前記半導体基板上に、第3の絶縁膜とシリコン窒化膜からなる第4の絶縁膜と第5の絶縁膜を順次形成する工程と、
前記第3の導電層が形成されていない前記第2の導電層上の前記第5、第4、第3および第2の絶縁膜を順次選択的に除去して前記第2の導電層に到達する第3のコンタクト窓を形成する工程と、
前記第3のコンタクト窓の底面および側面に選択的に第4の導電層を形成する工程と、
前記第4の導電層をマスクとし、前記第4の絶縁膜をエッチングストッパとして前記第5の絶縁膜を除去して、前記第4の導電層を筒状に露出させる工程と、
前記第4の導電層の表面に第6の絶縁膜を形成する工程と、
前記第6の絶縁膜を含む半導体基板上に第5の導電層を形成する工程と、
前記第5の導電層を少なくとも前記第4の導電層を含む領域の一部を残して選択的に除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第4の導電層は蓄積電極となるように形成し、前記第5の導電層はキャパシタ対向電極となるように形成し、前記第6の絶縁膜はキャパシタ絶縁膜となるように形成してキャパシタを構成し、
前記キャパシタを配置したメモリセル領域とそれ以外の周辺領域を含む前記半導体基板上に第7の絶縁膜を形成する工程と、
前記メモリセル領域と前記周辺領域との高低差をなくすように前記第7の絶縁膜を平坦化する工程と、
をさらに有することを特徴とする請求項21記載の半導体装置の製造方法。 - 前記第5の導電層を選択的に除去する工程は、同一のマスクを用いて前記第5の導電層と前記第6の絶縁膜と前記第4の絶縁膜を除去する工程を含むことを特徴とする請求項22記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099235A JP2005236321A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099235A JP2005236321A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18942496A Division JP3941133B2 (ja) | 1996-07-18 | 1996-07-18 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277893A Division JP5076168B2 (ja) | 2009-12-07 | 2009-12-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005236321A true JP2005236321A (ja) | 2005-09-02 |
Family
ID=35018876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099235A Pending JP2005236321A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005236321A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275644A (ja) * | 1992-03-27 | 1993-10-22 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
JPH07508137A (ja) * | 1992-06-30 | 1995-09-07 | シーメンス アクチエンゲゼルシヤフト | 集積半導体回路又はマイクロメカニズム部品の全面的平坦化方法及びこの方法で作られた装置 |
JPH0823079A (ja) * | 1994-07-08 | 1996-01-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2005
- 2005-03-30 JP JP2005099235A patent/JP2005236321A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275644A (ja) * | 1992-03-27 | 1993-10-22 | Sharp Corp | 半導体メモリ素子及びその製造方法 |
JPH07508137A (ja) * | 1992-06-30 | 1995-09-07 | シーメンス アクチエンゲゼルシヤフト | 集積半導体回路又はマイクロメカニズム部品の全面的平坦化方法及びこの方法で作られた装置 |
US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
JPH0823079A (ja) * | 1994-07-08 | 1996-01-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3941133B2 (ja) | 半導体装置およびその製造方法 | |
US6900492B2 (en) | Integrated circuit device with P-type gate memory cell having pedestal contact plug and peripheral circuit | |
US6518130B1 (en) | Method for forming a semiconductor device having a DRAM region and a logic region on the substrate | |
US6326270B1 (en) | Methods of forming integrated circuit memory devices using masking layers to inhibit overetching of impurity regions and conductive lines | |
JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4034535B2 (ja) | 半導体メモリ装置及びその製造方法 | |
JP5717943B2 (ja) | 半導体装置およびその製造方法 | |
US20100127398A1 (en) | Wiring structure of a semiconductor device | |
JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5076168B2 (ja) | 半導体装置の製造方法 | |
JP4759819B2 (ja) | 半導体装置の製造方法 | |
JP5112577B2 (ja) | 半導体装置の製造方法 | |
JP4602818B2 (ja) | 半導体装置の製造方法 | |
JP5735680B2 (ja) | 半導体装置およびその製造方法 | |
JP5003743B2 (ja) | 半導体装置とその製造方法 | |
JP2005236321A (ja) | 半導体装置とその製造方法 | |
JP2005252280A (ja) | 半導体装置とその製造方法 | |
JP2005236322A (ja) | 半導体装置とその製造方法 | |
US7696075B2 (en) | Method of fabricating semiconductor device having a recess channel structure therein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091217 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100115 |