JP2005235846A - Wire bonding method - Google Patents

Wire bonding method Download PDF

Info

Publication number
JP2005235846A
JP2005235846A JP2004040155A JP2004040155A JP2005235846A JP 2005235846 A JP2005235846 A JP 2005235846A JP 2004040155 A JP2004040155 A JP 2004040155A JP 2004040155 A JP2004040155 A JP 2004040155A JP 2005235846 A JP2005235846 A JP 2005235846A
Authority
JP
Japan
Prior art keywords
electrode pad
pressing force
wire
bonding
pressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004040155A
Other languages
Japanese (ja)
Inventor
Kenjin Kobayashi
剣人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004040155A priority Critical patent/JP2005235846A/en
Publication of JP2005235846A publication Critical patent/JP2005235846A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wire bonding method capable of shaping a plurality of bonding wires into a substantially constant profile. <P>SOLUTION: An electrode pad 5 on a semiconductor chip 1 is pressed by first and second pressing forces by means of a bonding tool 100. The amount of movement of the electrode pad 5 when it is pressed by the first pressing force is measured as the first amount of movement, and the amount of movement of the electrode pad 5 when it is pressed by the second pressing force is measured as the second amount of movement. Subsequently, a positional relation between a reference position O and an initial position d<SB>0</SB>provided with the electrode pad 5 is specified using the first pressing force, the first amount of movement, the second pressing force, and the second amount of movement. Thereafter, a step for bonding a wire 6 to the electrode pad 5 with reference to the predetermined position d<SB>0</SB>is carried out for each of the plurality of wires 6. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体チップ上に設けられた電極パッドに対しワイヤをボンディングする方法に関するものである。   The present invention relates to a method of bonding a wire to an electrode pad provided on a semiconductor chip.

従来より、ワイヤボンディング前の半導体チップの電極パッドに、ボンディングツールを用いて、ワイヤをボンディングする方法が用いられている。なお、半導体チップとは、半導体基板の上に導電層および絶縁層のそれぞれが積層され、最上層に電極パッドが形成されているが、未だ樹脂封止が行なわれていない状態のチップ構造物を意味する。   Conventionally, a method of bonding a wire to an electrode pad of a semiconductor chip before wire bonding using a bonding tool has been used. A semiconductor chip is a chip structure in which a conductive layer and an insulating layer are laminated on a semiconductor substrate and an electrode pad is formed on the uppermost layer, but the resin is not sealed yet. means.

前述の従来の方法においては、ボンディングツールによって電極パッドに対してワイヤが所定の押圧力で押し付けられ、それによって、ワイヤが電極パッドにボンディングされる。
特開平６−１３２３４７号公報 特開平９−１７８１８号公報 In the above-described conventional method, the wire is pressed against the electrode pad with a predetermined pressing force by the bonding tool, whereby the wire is bonded to the electrode pad.
JP-A-6-132347 Japanese Patent Laid-Open No. 9-17818

しかしながら、半導体チップの電極パッドの裏側に半導体チップを支持する部材が設けられていない場合には、電極パッドは、ワイヤがボンディングされるときに、ボンディングツールよって押圧されることによって、その位置が下方へ移動する。その後、ボンディングツールは、その移動後の電極パッドの位置を初期位置として用いて、既にワイヤがボンディングされた電極パッドとは異なる他の電極パッドに他のワイヤをボンディングする。この場合、１つの半導体チップに設けられた複数の電極パッドのそれぞれの下降量は、電極パッドごとに異なる。また、ボンディングツールは、１回のボンディング動作終了ごとに電極パッドが移動した後の電極パッドの位置を初期位置として記憶する。したがって、ボンディングツールが記憶している電極パッドの初期位置は、複数の電極パッドのそれぞれで異なる。その結果、同じボンディングツールを用いて同じ押圧力で電極パッドにワイヤをボンディングしていても、電極パッド毎にワイヤのループの形状が異なってしまうという問題がある。   However, when a member for supporting the semiconductor chip is not provided on the back side of the electrode pad of the semiconductor chip, the position of the electrode pad is lowered by being pressed by the bonding tool when the wire is bonded. Move to. Thereafter, the bonding tool uses the position of the electrode pad after the movement as an initial position to bond another wire to another electrode pad different from the electrode pad to which the wire has already been bonded. In this case, the descending amounts of the plurality of electrode pads provided on one semiconductor chip are different for each electrode pad. Further, the bonding tool stores the position of the electrode pad after the electrode pad has moved every time a bonding operation is completed as an initial position. Therefore, the initial positions of the electrode pads stored in the bonding tool are different for each of the plurality of electrode pads. As a result, even if a wire is bonded to the electrode pad with the same pressing force using the same bonding tool, there is a problem that the shape of the wire loop differs for each electrode pad.

本発明は、上記従来の問題に鑑みてなされたものであり、その目的は、ワイヤボンディングされた後のワイヤのループの形状を所望の形状にすることができるワイヤボンディング方法を提供することである。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a wire bonding method capable of making the shape of a wire loop after wire bonding into a desired shape. .

本発明のワイヤボンディング方法においては、次のようなステップが実行される。   In the wire bonding method of the present invention, the following steps are executed.

まず、ワイヤがボンディングされる前の半導体チップが基準位置に載置される。次に、半導体チップの電極パッドが、ボンディングツールによって、第１押圧力Ｆ1で押圧される。その後、電極パッドが第１押圧力Ｆ1で押圧されときの電極パッドの第１移動量Δｄ10が算出される。また、ボンディングツールを用いて、第１押圧力Ｆ1とは異なる第２押圧力Ｆ2で、電極パッドが押圧される。その後、電極パッドが第２押圧力Ｆ2で押圧されたときの電極パッドの第２移動量Δｄ20が算出される。 First, the semiconductor chip before the wire is bonded is placed at the reference position. Next, the electrode pad of the semiconductor chip is pressed with a first pressing force F 1 by a bonding tool. Thereafter, the first movement amount Δd 10 of the electrode pad when the electrode pad is pressed with the first pressing force F 1 is calculated. Further, the electrode pad is pressed with a second pressing force F 2 different from the first pressing force F 1 using a bonding tool. Thereafter, the second movement amount Δd 20 of the electrode pad when the electrode pad is pressed with the second pressing force F 2 is calculated.

次に、第１押圧力Ｆ1、第１移動量Δｄ10、第２押圧力Ｆ2、および第２移動量Δｄ20を用いて、電極パッドが押圧されたときのボンディングツールの押圧力と電極パッドの移動量との関係を示す比例定数ｋ＝（Ｆ1−Ｆ2）／（Δｄ10−Δｄ20）が算出される。その後、比例定数ｋを用いて、ボンディングパッドにより電極が押圧されていないときの電極パッドの初期位置ｄ0が特定される。次に、前述の初期位置ｄ0を基準として、ボンディングツールを用いて、ワイヤが電極パッドにボンディングされる。これによれば、ワイヤのボンディングを、初期位置ｄ0を基準として、行なうことができる。したがって、ワイヤのループの形状を所望の形状にすることができる。 Next, using the first pressing force F 1 , the first movement amount Δd 10 , the second pressing force F 2 , and the second movement amount Δd 20 , the pressing force of the bonding tool and the electrode when the electrode pad is pressed A proportional constant k = (F 1 −F 2 ) / (Δd 10 −Δd 20 ) indicating the relationship with the amount of movement of the pad is calculated. Thereafter, the initial position d 0 of the electrode pad when the electrode is not pressed by the bonding pad is specified using the proportionality constant k. Next, the wire is bonded to the electrode pad by using a bonding tool with reference to the initial position d 0 described above. According to this, wire bonding can be performed with reference to the initial position d 0 . Therefore, the shape of the wire loop can be changed to a desired shape.

図を参照して、本発明の実施の形態のワイヤボンディング方法を説明する。   A wire bonding method according to an embodiment of the present invention will be described with reference to the drawings.

図１に示すように、本実施の形態のワイヤボンディング方法においては、まず、架台１０００の上にワイヤボンディング前の構造体５００が搭載される。構造体５００においては、リードフレーム４の上に半導体チップ２が設けられている。半導体チップ２の上には、スペーサまたはダイボント材からなる絶縁層３が設けられている。この絶縁層３の上に半導体チップ１が設けられている。構造体５００は、半導体チップ１および２、絶縁層３、ならびにリードフレーム４からなっている。半導体チップ１は、その両側端が絶縁層３の端部よりも突出している。すなわち、半導体チップ１の側端部は片持ち梁となっている。半導体チップ１の片持ち梁部分の上表面には、電極パッド５が設けられている。   As shown in FIG. 1, in the wire bonding method of the present embodiment, first, a structure 500 before wire bonding is mounted on a gantry 1000. In the structure 500, the semiconductor chip 2 is provided on the lead frame 4. On the semiconductor chip 2, an insulating layer 3 made of a spacer or a die bond material is provided. A semiconductor chip 1 is provided on the insulating layer 3. The structure 500 includes semiconductor chips 1 and 2, an insulating layer 3, and a lead frame 4. The semiconductor chip 1 has both side ends protruding from the end of the insulating layer 3. That is, the side end portion of the semiconductor chip 1 is a cantilever beam. An electrode pad 5 is provided on the upper surface of the cantilever portion of the semiconductor chip 1.

このような状態で、ボンディングツール１００を用いて電極パッド５にワイヤ６が接続される。このとき、架台１０００の上表面が基準位置Ｏとして定義され、半導体チップ１の上表面が初期位置ｄ0として定義される。上述のような構造体５００の電極パッド５がボンディングツール１００によって押圧される前においては、すなわち、押圧力Ｆ0＝０の場合には、図２に示すように、電極パッド５は初期位置ｄ0にある。次に、ボンディングツール１００が押圧力Ｆ1で電極パッド５を押圧すると、図３に示すように、電極パッド５は初期位置ｄ0から第１位置ｄ1まで移動する。また、図４に示すように、ボンディングツール１００を用いて第２押圧力Ｆ2で電極パッド５を押圧すると、電極パッド５は初期位置ｄ0から第２位置ｄ2まで移動する。ボンディングツール１００が電極パッド５を押圧する押圧力Ｆと電極パッド５の位置の移動量Δｄとの関係は、
Ｆ＝ｋ×Δｄで表される。 In this state, the wire 6 is connected to the electrode pad 5 using the bonding tool 100. At this time, the upper surface of the frame 1000 is defined as a reference position O, the upper surface of the semiconductor chip 1 is defined as the initial position d 0. Before the electrode pad 5 of the structure 500 as described above is pressed by the bonding tool 100, that is, when the pressing force F 0 = 0, as shown in FIG. 0 . Next, when the bonding tool 100 presses the electrode pad 5 with the pressing force F 1 , the electrode pad 5 moves from the initial position d 0 to the first position d 1 as shown in FIG. As shown in FIG. 4, when the electrode pad 5 is pressed with the second pressing force F 2 using the bonding tool 100, the electrode pad 5 moves from the initial position d 0 to the second position d 2 . The relationship between the pressing force F at which the bonding tool 100 presses the electrode pad 5 and the movement amount Δd of the position of the electrode pad 5 is as follows:
F = k × Δd.

ここで、ｋは、押圧力Ｆと移動量Δｄとの間の一般的な関係を示す比例定数である。   Here, k is a proportionality constant indicating a general relationship between the pressing force F and the movement amount Δd.

したがって、次の式（１）および（２）が成立する。   Therefore, the following expressions (1) and (2) are established.

Ｆ1＝ｋ×Δｄ10＝ｋ×（ｄ1−ｄ0） …（１）
Ｆ2＝ｋ×Δｄ20＝ｋ×（ｄ2−ｄ0） …（２）
上記の（１）および（２）を用いて、比例定数ｋは、次の式（３）によって表される。 F 1 = k × Δd 10 = k × (d 1 −d 0 ) (1)
F 2 = k × Δd 20 = k × (d 2 −d 0 ) (2)
Using the above (1) and (2), the proportionality constant k is expressed by the following equation (3).

ｋ＝（Ｆ1−Ｆ2）／（Δｄ10−Δｄ20）＝（Ｆ1−Ｆ2）／（ｄ1−ｄ2） …（３）
上記関係式（３）において、第１押圧力Ｆ1、第２押圧力Ｆ2、第１位置ｄ1および第２位置ｄ2のそれぞれは、既知数であるため、比例定数ｋの値が算出される。 k = (F 1 −F 2 ) / (Δd 10 −Δd 20 ) = (F 1 −F 2 ) / (d 1 −d 2 ) (3)
In the above relational expression (3), since the first pressing force F 1 , the second pressing force F 2 , the first position d 1 and the second position d 2 are known numbers, the value of the proportionality constant k is calculated. Is done.

この比例定数ｋの値が算出されれば、基準位置Ｏから初期位置ｄ0までの距離Ｘも算出される。すなわち、基準位置Ｏと初期位置ｄ0との位置関係が特定される。それにより、ボンディングツール１００は、電極パッド５を押圧していないときの初期位置ｄ0を基準として用いて、ワイヤ６を電極パッド５にボンディングするため、ワイヤ６は、所望のループ形状を有する状態で、電極パッド５および図示しない外部電極のそれぞれにボンディングされる。 If the value of this proportionality constant k is calculated, the distance X from the reference position O to the initial position d 0 is also calculated. That is, the positional relationship between the reference position O and the initial position d 0 is specified. As a result, the bonding tool 100 bonds the wire 6 to the electrode pad 5 using the initial position d 0 when the electrode pad 5 is not pressed as a reference, so that the wire 6 has a desired loop shape. Thus, bonding is performed to each of the electrode pad 5 and an external electrode (not shown).

なお、図５に示すように、リードフレーム（ダイパッド）３０を介してその両主表面に半導体チップ１０および２０のそれぞれが設けられ、半導体チップ１０と半導体チップ２０とが吊りリード５０および６０で支持されている構造体７００が用いられてもよい。この構造体７００が吊りリードによって吊り下げられた状態で、ボンディングツール１００を用いて電極パッド５に対しワイヤ６がボンディングされる場合においても、上記のワイヤボンディング方法を適用することが可能である。また、図６に示すように、弾性変形する支持部材４０の上に構造体７００が載置された状態で、前述の図５に示す構造体７００がワイヤボンディングされる場合にも上記ワイヤボンディング方法を適用することが可能である。   As shown in FIG. 5, the semiconductor chips 10 and 20 are provided on both main surfaces thereof via a lead frame (die pad) 30, and the semiconductor chip 10 and the semiconductor chip 20 are supported by the suspension leads 50 and 60. Structure 700 may be used. Even when the wire 6 is bonded to the electrode pad 5 using the bonding tool 100 in a state where the structure 700 is suspended by the suspension leads, the above-described wire bonding method can be applied. As shown in FIG. 6, the wire bonding method is also used when the structure 700 shown in FIG. 5 is wire-bonded in a state where the structure 700 is placed on the support member 40 that is elastically deformed. It is possible to apply.

さらに、図７に示すように、半導体チップ１の上に複数の電極パッド５が設けられている場合には、たとえば、符号２００で示す領域内に設けられた複数の電極パッド５のそれぞれに対し前述のワイヤボンディング方法によって特定された初期位置ｄ0を基準としてワイヤ６のボンディングを行なってもよい。複数の電極パッド５が隣接して形成されていれば、複数の電極パッド５の位置のそれぞれにおける初期位置ｄ0もほぼ同じ位置になる。そのため、複数の電極パッド５のそれぞれのワイヤボンディングにおいて、初期位置ｄ0が基準として用いられて、複数の電極パッド５のそれぞれにワイヤボンディングが行なわれても、初期位置ｄ0の誤差に起因する複数のワイヤ６同士の間のループ形状の相違は小さいためである。この方法によれば、複数の電極パッド５のそれぞれの初期位置ｄ0の決定の手間を極力簡略化することができる。 Further, as shown in FIG. 7, when a plurality of electrode pads 5 are provided on the semiconductor chip 1, for example, for each of the plurality of electrode pads 5 provided in the region indicated by reference numeral 200. The wire 6 may be bonded on the basis of the initial position d 0 specified by the above-described wire bonding method. If the plurality of electrode pads 5 are formed adjacent to each other, the initial position d 0 at each of the positions of the plurality of electrode pads 5 is also substantially the same position. Therefore, even when wire bonding is performed on each of the plurality of electrode pads 5 by using the initial position d 0 as a reference in wire bonding of each of the plurality of electrode pads 5, the initial position d 0 is caused by an error. This is because the difference in loop shape between the plurality of wires 6 is small. According to this method, the effort for determining the initial position d 0 of each of the plurality of electrode pads 5 can be simplified as much as possible.

また、図８に示すように、リードフレーム９０内に複数の構造体５００が搭載され、複数の構造体５００の複数の半導体チップ１のそれぞれに設けられた複数の電極パッド５のそれぞれに対してワイヤボンディングが連続的に行なわれる場合には、初期位置ｄ0が基準として用いられて、領域３００内に存在する複数の構造体５００のそれぞれにワイヤ６がボンディングされてもよい。この方法によれば、複数の電極パッド５のそれぞれの初期位置ｄ0の決定の手間をさらに簡略化することができる。 Also, as shown in FIG. 8, a plurality of structures 500 are mounted in the lead frame 90, and each of the plurality of electrode pads 5 provided on each of the plurality of semiconductor chips 1 of the plurality of structures 500. When wire bonding is continuously performed, the wire 6 may be bonded to each of the plurality of structures 500 existing in the region 300 using the initial position d 0 as a reference. According to this method, it is possible to further simplify the labor of determining the initial position d 0 of each of the plurality of electrode pads 5.

なお、今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiment disclosed this time is illustrative in all respects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

実施の形態のワイヤボンディング方法を説明するための図である。It is a figure for demonstrating the wire bonding method of embodiment. ワイヤボンディングにおいてボンディングツールによる荷重が半導体チップの電極パッドにかけられていない状態を説明するための図である。It is a figure for demonstrating the state by which the load by a bonding tool is not applied to the electrode pad of a semiconductor chip in wire bonding. ボンディングツールを用いて第１押圧力で半導体チップの電極パッドを押圧したときの状態を示す図である。It is a figure which shows a state when the electrode pad of a semiconductor chip is pressed with the 1st pressing force using the bonding tool. ボンディングツールを用いて第２押圧力で半導体チップの電極パッドを押圧したときの状態を示す図である。It is a figure which shows a state when the electrode pad of a semiconductor chip is pressed with the 2nd pressing force using the bonding tool. 実施の形態の他の例の半導体チップに本実施の形態のワイヤボンディング方法を適用することができることを説明するための図である。It is a figure for demonstrating that the wire bonding method of this Embodiment can be applied to the semiconductor chip of the other example of Embodiment. 実施の形態のさらに他の例の半導体チップに本実施の形態のワイヤボンディング方法を適用することができることを説明するための図である。It is a figure for demonstrating that the wire bonding method of this Embodiment can be applied to the semiconductor chip of the further another example of Embodiment. 他の実施の形態のワイヤボンディング方法を説明するための図である。It is a figure for demonstrating the wire bonding method of other embodiment. さらに他の実施の形態のワイヤボンディング方法を説明するための図である。It is a figure for demonstrating the wire bonding method of other embodiment.

符号の説明Explanation of symbols

１，２，１０，２０ 半導体チップ、３ 絶縁層、３０ リードフレーム（ダイパッド）、４ リードフレーム、５ 電極パッド、６ ワイヤ、５０，６０ 吊りリード、９０ リードフレーム、１００ ボンディングツール、５００ 構造体。   1, 2, 10, 20 Semiconductor chip, 3 insulating layer, 30 lead frame (die pad), 4 lead frame, 5 electrode pad, 6 wires, 50, 60 suspended lead, 90 lead frame, 100 bonding tool, 500 structure.

Claims (3)

ワイヤがボンディングされる前の半導体チップを基準位置に載置するステップと、
ボンディングツールを用いて、第１押圧力で、前記半導体チップの電極パッドを押圧するステップと、
前記電極パッドが前記第１押圧力Ｆ1で押圧されときの前記電極パッドの第１移動量Δｄ10を算出するステップと、
前記ボンディングツールを用いて、前記第１押圧力Ｆ1とは異なる第２押圧力Ｆ2で、前記電極パッドを押圧するステップと、
前記電極パッドが前記第２押圧力Ｆ2で押圧されたときの前記電極パッドの第２移動量Δｄ20を算出するステップと、
前記第１押圧力Ｆ1、前記第１移動量Δｄ10、前記第２押圧力Ｆ2、および前記第２移動量Δｄ20を用いて、前記電極パッドが前記ボンディングツールによって押圧されたときの、前記ボンディングツールの押圧力と前記電極パッドの移動量との関係を示す比例定数ｋ＝（Ｆ1−Ｆ2）／（Δｄ10−Δｄ20）を算出するステップと、
前記比例定数ｋを用いて、前記ボンディングパッドによって前記電極が押圧されていないときの前記電極パッドの初期位置ｄ0を特定するステップと、
前記初期位置ｄ0を基準として、前記ボンディングツールを用いて、前記ワイヤを前記電極パッドにボンディングするステップとを備えた、ワイヤボンディング方法。 Placing the semiconductor chip before the wire is bonded to a reference position;
Pressing the electrode pad of the semiconductor chip with a first pressing force using a bonding tool;
Calculating a first movement amount Δd 10 of the electrode pad when the electrode pad is pressed with the first pressing force F 1 ;
Using the bonding tool, pressing the electrode pad with a second pressing force F 2 different from the first pressing force F 1 ;
Calculating a second movement amount Δd 20 of the electrode pad when the electrode pad is pressed with the second pressing force F 2 ;
When the electrode pad is pressed by the bonding tool using the first pressing force F 1 , the first movement amount Δd 10 , the second pressing force F 2 , and the second movement amount Δd 20 , Calculating a proportionality constant k = (F 1 −F 2 ) / (Δd 10 −Δd 20 ) indicating the relationship between the pressing force of the bonding tool and the amount of movement of the electrode pad;
Identifying the initial position d 0 of the electrode pad when the electrode is not pressed by the bonding pad using the proportionality constant k;
Bonding the wire to the electrode pad using the bonding tool with the initial position d 0 as a reference. 前記半導体チップには前記電極パッドとは異なる他の電極パッドが設けられており、
前記初期位置を基準として、他のワイヤが前記他の電極パッドにボンディングされる、請求項１に記載のワイヤボンディング方法。 The semiconductor chip is provided with another electrode pad different from the electrode pad,
The wire bonding method according to claim 1, wherein another wire is bonded to the other electrode pad with reference to the initial position. 前記半導体チップが前記基準位置に複数載置され、
前記複数の半導体チップのそれぞれには、別の電極パッドが設けられており、
前記初期位置を基準として、別のワイヤが前記別の電極パッドにボンディングされる、請求項１に記載のワイヤボンディング方法。 A plurality of the semiconductor chips are placed at the reference position,
Each of the plurality of semiconductor chips is provided with another electrode pad,
The wire bonding method according to claim 1, wherein another wire is bonded to the other electrode pad based on the initial position.
JP2004040155A 2004-02-17 2004-02-17 Wire bonding method Withdrawn JP2005235846A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004040155A JP2005235846A (en) 2004-02-17 2004-02-17 Wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004040155A JP2005235846A (en) 2004-02-17 2004-02-17 Wire bonding method

Publications (1)

Publication Number Publication Date
JP2005235846A true JP2005235846A (en) 2005-09-02

Family

ID=35018517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004040155A Withdrawn JP2005235846A (en) 2004-02-17 2004-02-17 Wire bonding method

Country Status (1)

Country Link
JP (1) JP2005235846A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8540135B2 (en) 2008-09-10 2013-09-24 Shinkawa Ltd. Bonding method, bonding apparatus, and manufacturing method of semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8540135B2 (en) 2008-09-10 2013-09-24 Shinkawa Ltd. Bonding method, bonding apparatus, and manufacturing method of semiconductor device using the same

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JP5333529B2 (en) Mold package manufacturing method
JPH08255862A (en) Lead frame, resin sealed semiconductor device, manufacture thereof, and molding die
US8445328B2 (en) Method for producing chip elements equipped with wire insertion grooves
CN107230668B (en) Structure and method for stabilizing leads in wire-bonded semiconductor devices
JP2016533640A5 (en)
TW201709457A (en) Lead carrier with print formed package components and conductive path redistribution structures
JP3999780B2 (en) Lead frame manufacturing method
JP2017092464A (en) On-bonder automatic overhang die optimization tool for wire bonding and related methods
JP2005235846A (en) Wire bonding method
JP2008227439A (en) Ball attachment device and solder ball attachment method using the same
US10297566B2 (en) Semiconductor structure and manufacturing method thereof
JP2009038196A (en) Electronic device and wire bonding method
JP4369401B2 (en) Wire bonding method
CN110071058A (en) Bonder bonding tool, semiconductor device bonded bonder and correlation technique
JP3384762B2 (en) Method for manufacturing semiconductor device
JP4215689B2 (en) Wire bonding method and bump forming method
TW202029365A (en) Optical package structure and method for manufacturing the same
KR100660821B1 (en) Wire bonding method
JP7488656B2 (en) Wire bonding apparatus and wire bonding method
US11018078B2 (en) Method of producing electronic components, corresponding electronic component
WO2009021184A2 (en) Methods and apparatus to support an overhanging region of a stacked die
TW202046460A (en) Device and method for manufacturing the same
JP3131246B2 (en) Mounting method of bare chip having bump
JP3255162B2 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501