JP2005229028A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2005229028A
JP2005229028A JP2004038092A JP2004038092A JP2005229028A JP 2005229028 A JP2005229028 A JP 2005229028A JP 2004038092 A JP2004038092 A JP 2004038092A JP 2004038092 A JP2004038092 A JP 2004038092A JP 2005229028 A JP2005229028 A JP 2005229028A
Authority
JP
Japan
Prior art keywords
insulating film
pressure
moisture
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004038092A
Other languages
Japanese (ja)
Inventor
Satoyuki Watanabe
智行 渡辺
Ryusuke Kawakami
隆介 川上
Takahiko Murayama
隆彦 村山
Atsushi Yoshinouchi
淳 芳之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2004038092A priority Critical patent/JP2005229028A/en
Publication of JP2005229028A publication Critical patent/JP2005229028A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor devices capable of sufficiently planarizing an insulating film of the semiconductor devices at a temperature of ≤800°C by high-pressure water vapor without increasing process steps as compared to the existing process steps, and capable of reducing the time for removing the moisture in the insulating film after the high-pressure water-vapor treatment. <P>SOLUTION: The method of manufacturing semiconductor devices includes a film-forming step for forming an insulating film on a semiconductor substrate; a reflow step (S2) for planarizing the insulating film by heat-treating the semiconductor substrate in an atmosphere containing water vapor at a pressure of 1 MPa or higher; and after the reflow step; and a moisture removal step (S4) for removing the moisture in the insulating film, by heat-treating the semiconductor substrate in an inert gas atmosphere at a pressure lower than the atmospheric pressure of the reflow step. In the moisture removal step, the heat treatment temperature is preferably ≥400°C, and the atmospheric pressure is preferably the ambient pressure or a negative pressure. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体基板(ウエハ)の上にBPSG膜等の絶縁膜を備えた半導体装置の製造方法に関する。更に詳しくは、上記絶縁膜を低温・短時間で平坦化することができ、かつ、絶縁膜中の水分を短時間で効果的に除去することができる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device having an insulating film such as a BPSG film on a semiconductor substrate (wafer). More specifically, the present invention relates to a method for manufacturing a semiconductor device that can planarize the insulating film at a low temperature and in a short time and can effectively remove moisture in the insulating film in a short time.

半導体装置において高集積化に伴う微細化が進むにつれ構造のアスペクト比(構造物の横方向寸法に対する深さ方向寸法の比)が高くなり、製作工程において構造の段差が大きくなる傾向にある。例えば、半導体装置の製造工程においてMOSFETのゲート電極が半導体基板の上に突出して形成されることによりそれらに隣接するゲート電極間に凹部ができゲート電極とそれらのゲート電極間とによって凹凸・段差ができる。この段差が大きくなると、露光により配線パターンを描画する際の焦点ずれが生じたり、配線を交差して形成する場合に交差部のラップ部分が薄くなり断線の原因となったりするなど、半導体装置の欠陥につながるような問題が発生する。このような段差を解消する方法として、段差にBPSG膜やPSG膜等の層間絶縁膜を成膜した上で、その絶縁膜を何らかの方法で平らに(平坦化)する平坦化工程が必要となる。   As miniaturization associated with high integration progresses in a semiconductor device, the aspect ratio of the structure (ratio of the dimension in the depth direction to the lateral dimension of the structure) increases, and the step of the structure tends to increase in the manufacturing process. For example, in the manufacturing process of a semiconductor device, a gate electrode of a MOSFET is formed so as to protrude on a semiconductor substrate, so that a recess is formed between adjacent gate electrodes, and there are unevenness and level difference between the gate electrode and the gate electrode. it can. When this level difference becomes large, defocusing occurs when drawing a wiring pattern due to exposure, or when the wiring is crossed, the lap part of the crossing portion becomes thin and causes disconnection. Problems that lead to defects occur. As a method of eliminating such a step, a flattening step is required in which an interlayer insulating film such as a BPSG film or a PSG film is formed on the step and then the insulating film is flattened (flattened) by some method. .

従来、半導体装置の絶縁膜の平坦化は、絶縁膜を成膜した半導体装置を、常圧(0.1MPa)の不活性ガス雰囲気中で900℃の温度で熱処理するか、又は、常圧の酸素又は水蒸気雰囲気中で900℃より若干低い温度で熱処理することにより、絶縁膜を流動化させ、流動による平坦化効果により平坦化を行ってきた。このような絶縁膜の平坦化に関する先行技術として、下記特許文献1及び2が開示されている。   Conventionally, planarization of an insulating film of a semiconductor device is performed by heat-treating the semiconductor device on which the insulating film has been formed at a temperature of 900 ° C. in an inert gas atmosphere at normal pressure (0.1 MPa) or at normal pressure. The insulating film has been fluidized by heat treatment at a temperature slightly lower than 900 ° C. in an oxygen or water vapor atmosphere, and planarization has been performed by the planarization effect by flow. The following Patent Documents 1 and 2 are disclosed as prior art relating to planarization of such an insulating film.

特許文献1の「半導体装置の絶縁膜の平坦化方法」は、半導体装置のBPSG膜を比較的低温,短時間で効果的にリフローすることを目的とし、半導体装置の基板上の凹凸面上に形成された絶縁膜を熱フローにより平坦化する方法において、熱フローを酸素又は、水蒸気を含む雰囲気中において3atm以上の圧力下で行うものである。そして、この方法により、絶縁膜に拡散する酸素量及びその拡散速度が増大し、従来に比し低温でかつ短時間でBPSG膜の良好なリフローを実現している。   Patent Document 1 “Method for planarizing insulating film of semiconductor device” aims at effectively reflowing the BPSG film of the semiconductor device at a relatively low temperature in a short time, on the uneven surface on the substrate of the semiconductor device. In the method of planarizing the formed insulating film by heat flow, the heat flow is performed under a pressure of 3 atm or more in an atmosphere containing oxygen or water vapor. By this method, the amount of oxygen diffused in the insulating film and the diffusion rate thereof are increased, and a good reflow of the BPSG film is realized at a lower temperature and in a shorter time than in the past.

特許文献2の「半導体装置の製造方法」は、低温処理により十分な平坦性を得ることを目的とし、半導体基板上の素子を形成し、この素子上にシリコン窒化膜を形成し、この上にホウ素とリンを含むBPSG膜を形成し、更にその上に塗布法によりホウ素もしくはリンの少なくとも一方を含むSOG膜を形成する。その上で、基板を水蒸気を含む高圧雰囲気中で熱処理を行う。これにより、SOG膜をゲル状化し、外部からの高圧により膜自身に圧力が加えられて平坦化される。   The “method for manufacturing a semiconductor device” in Patent Document 2 aims to obtain sufficient flatness by low-temperature processing, and forms an element on a semiconductor substrate, forms a silicon nitride film on the element, and forms an element on the element. A BPSG film containing boron and phosphorus is formed, and an SOG film containing at least one of boron and phosphorus is formed thereon by a coating method. Then, the substrate is heat-treated in a high-pressure atmosphere containing water vapor. As a result, the SOG film is gelled, and pressure is applied to the film itself by a high pressure from the outside to flatten the film.

特開平5−67607号広報JP-A-5-67607 特開平10−275805号広報JP-A-10-275805

しかしながら、上述した特許文献1の「半導体装置の絶縁膜の平坦化方法」では、従来の平坦化処理温度より低い800℃で熱処理を行うことができるものの、微細化レベルの素子特性では悪影響を与える温度であり、更なる平坦化処理温度の低温化が望まれる。   However, in the above-described “planarization method of insulating film of semiconductor device” in Patent Document 1, heat treatment can be performed at 800 ° C. lower than the conventional planarization temperature, but the element characteristics at the miniaturization level have an adverse effect. It is a temperature, and further reduction in the planarization temperature is desired.

また、特許文献2の「半導体装置の製造方法」では、平坦化処理温度を700℃以下にすることができるものの、塗布法による酸化膜を成膜する工程が増え複雑となる。また、水蒸気処理を行ったまま絶縁膜中に水分が残ると素子の安定性・寿命に悪影響を及ぼすため十分な水分除去が必要となるところ、SOG硬化過程において、高圧雰囲気のまま窒素ガス等の不活性雰囲気で処理を行っているため、絶縁膜中の水分放散が起こりづらく処理時間が増大するという問題があった。   Further, in the “semiconductor device manufacturing method” of Patent Document 2, although the planarization temperature can be set to 700 ° C. or less, the number of steps for forming an oxide film by a coating method is increased and complicated. In addition, if moisture remains in the insulating film while performing the steam treatment, it may adversely affect the stability and life of the device, so that sufficient moisture removal is required. In the SOG curing process, nitrogen gas or the like remains in a high pressure atmosphere. Since the treatment is performed in an inert atmosphere, there is a problem in that moisture is hardly diffused in the insulating film and the treatment time is increased.

本発明は上述した問題を解決するために創案されたものである。すなわち本発明の目的は、従来工程と比べ、工程を増やすことなく高圧水蒸気による800℃以下の温度で十分な半導体装置の絶縁膜の平坦化を行うことができ、かつ、高圧水蒸気処理後の絶縁膜中の水分の除去時間を短縮することができる半導体装置の製造方法を提供することにある。   The present invention has been made to solve the above-described problems. That is, an object of the present invention is to sufficiently planarize an insulating film of a semiconductor device at a temperature of 800 ° C. or lower with high-pressure steam without increasing the number of processes as compared with the conventional process, and to perform insulation after high-pressure steam treatment. An object of the present invention is to provide a method of manufacturing a semiconductor device that can shorten the time for removing moisture in the film.

上記目的を達成するため、本発明は、半導体基板の上に絶縁膜を備えた半導体装置の製造方法であって、半導体基板上に絶縁膜を形成する成膜工程と、前記半導体基板を水蒸気を含む1MPa以上の雰囲気中で熱処理することにより前記絶縁膜を平坦化させるリフロー工程と、該リフロー工程後に、該リフロー工程の雰囲気圧力より低圧力の不活性ガス雰囲気中で熱処理することにより前記絶縁膜中の水分を除去する水分除去工程とを含む、ことを特徴としている(請求項1)。   In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device having an insulating film on a semiconductor substrate, the film forming step for forming the insulating film on the semiconductor substrate, and the semiconductor substrate with water vapor. A reflow step of flattening the insulating film by heat treatment in an atmosphere of 1 MPa or higher, and after the reflow step, the insulating film is heat-treated in an inert gas atmosphere having a pressure lower than the atmospheric pressure of the reflow step. And a moisture removal step of removing moisture in the inside (claim 1).

上記本発明によれば、雰囲気中の水分濃度を高い状態に維持できる1MPa以上の高圧水蒸気雰囲気中で熱処理を行うため、水蒸気が絶縁膜中に拡散して絶縁膜中の水分濃度が増加する。絶縁膜の粘度低下は、絶縁膜中の(−Si−O−Si−)の網目構造が水分子HOにより切断されることによるものであるが、本発明によれば、絶縁膜中の水分濃度が高まるため、かかる網目構造の切断を促進することができ、絶縁膜の粘度を従来方法と比し低下させることができる。しがたって、従来と同じ平坦性を得るための処理時間を短縮することができる。また、従来と同程度の処理時間で処理する場合、同じ粘度を得るための処理温度が低くできるため、処理温度を低温化(例えば700℃)することができる。また、絶縁膜の粘土の低下により絶縁膜中のボイド(気泡)も消滅させることができる。
また、高圧水蒸気雰囲気中で平坦化処理を行った後に、低圧力の不活性ガス雰囲気中で熱処理することにより、低圧力の雰囲気中では水蒸気分圧が低くなるため、絶縁膜中の水分を短時間で効果的に除去することができる。したがって、処理後の絶縁膜に水分が残留することがなく、半導体装置内への水分の拡散による劣化を防止することができる。
According to the present invention, the heat treatment is performed in a high-pressure steam atmosphere of 1 MPa or higher that can maintain the moisture concentration in the atmosphere at a high level, so that the water vapor diffuses into the insulating film and the moisture concentration in the insulating film increases. The decrease in the viscosity of the insulating film is due to the (—Si—O—Si—) network structure in the insulating film being cut by water molecules H 2 O. According to the present invention, Since the moisture concentration is increased, cutting of the network structure can be promoted, and the viscosity of the insulating film can be reduced as compared with the conventional method. Therefore, the processing time for obtaining the same flatness as the conventional one can be shortened. In addition, when processing is performed for the same processing time as in the prior art, the processing temperature for obtaining the same viscosity can be lowered, so that the processing temperature can be lowered (eg, 700 ° C.). In addition, voids (bubbles) in the insulating film can be eliminated by lowering the clay of the insulating film.
In addition, by performing a planarization treatment in a high-pressure steam atmosphere and then performing a heat treatment in a low-pressure inert gas atmosphere, the water vapor partial pressure is lowered in a low-pressure atmosphere, so that moisture in the insulating film is shortened. It can be effectively removed in time. Therefore, moisture does not remain in the processed insulating film, and deterioration due to moisture diffusion into the semiconductor device can be prevented.

また、上記本発明において、前記成膜工程において、化学的気相成長法又は塗布法により絶縁膜を形成する、ことが好ましい(請求項2)。   In the present invention, it is preferable that an insulating film is formed by a chemical vapor deposition method or a coating method in the film forming step.

また、上記本発明において、前記水分除去工程における熱処理温度は400℃以上である、ことが好ましい(請求項3)   Moreover, in the said invention, it is preferable that the heat processing temperature in the said water removal process is 400 degreeC or more (Claim 3).

また、上記本発明において、前記水分除去工程における雰囲気圧力は大気圧又は負圧である、ことが好ましい(請求項4)   Moreover, in the said invention, it is preferable that the atmospheric pressure in the said water removal process is atmospheric pressure or a negative pressure (Claim 4).

また、上記本発明において、被絶縁物と前記絶縁膜との間に窒化シリコンからなるバリア層を形成する工程を含む、ことが好ましい(請求項5)。   Further, the present invention preferably includes a step of forming a barrier layer made of silicon nitride between the object to be insulated and the insulating film.

また、上記本発明において、前記絶縁膜はシリコン酸化膜で構成されており、該シリコン酸化膜はリン、ヒ素、ボロン及びハロゲン化物のうち少なくとも一種類を含有する、ことが好ましい(請求項6)。   In the present invention, the insulating film is preferably composed of a silicon oxide film, and the silicon oxide film preferably contains at least one of phosphorus, arsenic, boron, and halide. .

また、上記本発明において、前記絶縁膜は層間絶縁膜である、ことが好ましい(請求項7)。   In the present invention, the insulating film is preferably an interlayer insulating film.

上述したように、本発明によれば、従来工程と比べ、工程を増やすことなく高圧水蒸気による800℃以下の温度で十分な半導体装置の絶縁膜の平坦化を行うことができ、かつ、高圧水蒸気処理後の絶縁膜中の水分の除去時間を短縮することができる等の優れた効果が得られる。   As described above, according to the present invention, the insulating film of the semiconductor device can be sufficiently flattened at a temperature of 800 ° C. or lower with high-pressure steam without increasing the number of processes, and the high-pressure steam. It is possible to obtain excellent effects such as shortening the time for removing moisture in the insulating film after processing.

以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、各図において、同一部分には同一符号を付し、重複した説明を省略する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings. In each figure, the same portions are denoted by the same reference numerals, and redundant description is omitted.

本発明の半導体装置の製造方法においては、例えば、図1に示すような高圧水蒸気アニール装置を用いる。この高圧水蒸気アニール装置10は、高圧水蒸気雰囲気下で熱処理できる装置であり、ウエハ搭載ボート12と、処理容器13と、加熱ヒータ14と、圧力容器15と、純水ボイラ16と、純水供給ライン17と、水蒸気ライン18と、不活性ガス供給ライン19と、処理容器排気ライン20と、圧力容器給排気ライン21とを備えている。   In the method for manufacturing a semiconductor device of the present invention, for example, a high-pressure steam annealing apparatus as shown in FIG. 1 is used. The high-pressure steam annealing apparatus 10 is an apparatus that can perform heat treatment in a high-pressure steam atmosphere, and includes a wafer loading boat 12, a processing vessel 13, a heater 14, a pressure vessel 15, a pure water boiler 16, and a pure water supply line. 17, a water vapor line 18, an inert gas supply line 19, a processing vessel exhaust line 20, and a pressure vessel supply / exhaust line 21.

ウエハ搭載ボート12は、半導体装置(処理ウエハ)11を多数枚(例えば、100〜150枚程度)縦に並べて搭載できるようになっている。処理容器13は、空断面円形で上部がドーム状をなす石英ガラスからなり、内部にウエハ搭載ボート12を収容できるようになっている。加熱ヒータ14は、円筒形状をなし、処理容器13の外側にこれを囲むように縦方向に複数段設けられており、これにより半導体装置11を加熱する。   The wafer loading boat 12 can mount a large number (for example, about 100 to 150) of semiconductor devices (processed wafers) 11 side by side. The processing vessel 13 is made of quartz glass having an empty cross section and a dome shape at the top, and can accommodate the wafer loading boat 12 therein. The heater 14 has a cylindrical shape and is provided in a plurality of stages in the vertical direction so as to surround the outside of the processing container 13, thereby heating the semiconductor device 11.

純水ボイラ16は純水供給ライン17から供給される純水を蒸発させて水蒸気を発生させる装置であり、発生した水蒸気は水蒸気ライン18により処理容器13内に導入されるようになっている。また、処理容器13には不活性ガス供給ライン19が接続されており、処理容器13内に窒素ガス等の不活性ガスを導入できるようになっている。処理容器13内に導入された水蒸気又は不活性ガスは、処理容器排気ライン20から排出される。これにより、処理容器13内を水蒸気雰囲気と不活性ガス雰囲気を相互に置換可能に構成されている。   The pure water boiler 16 is a device that evaporates pure water supplied from the pure water supply line 17 to generate water vapor, and the generated water vapor is introduced into the processing vessel 13 through the water vapor line 18. An inert gas supply line 19 is connected to the processing container 13 so that an inert gas such as nitrogen gas can be introduced into the processing container 13. The water vapor or the inert gas introduced into the processing container 13 is discharged from the processing container exhaust line 20. Thereby, the inside of the processing container 13 is configured to be able to replace the water vapor atmosphere and the inert gas atmosphere.

また、圧力容器15には圧力容器給排気ライン21が接続されており、圧力容器15内にガス(空気等)を供給し、又は圧力容器15内からガスを排出することにより圧力容器15内の圧力を調整するようになっている。   In addition, a pressure vessel supply / exhaust line 21 is connected to the pressure vessel 15, and gas (air or the like) is supplied into the pressure vessel 15 or discharged from the pressure vessel 15. The pressure is adjusted.

次に、本発明の半導体装置の製造方法について具体的に説明する。本発明に係る製造方法は、半導体基板上に絶縁膜を形成する成膜工程と、この絶縁膜を平坦化させる平坦化工程と、絶縁膜中の水分を除去する水分除去工程とを含むものである。以下、各工程について説明する。   Next, the semiconductor device manufacturing method of the present invention will be specifically described. The manufacturing method according to the present invention includes a film forming step for forming an insulating film on a semiconductor substrate, a flattening step for flattening the insulating film, and a water removing step for removing water in the insulating film. Hereinafter, each step will be described.

まず、成膜工程について説明する。図2(a)、(b)は、本発明の実施の形態による半導体装置の断面形状を示す。図2のように、半導体基板11上に形成されたゲート絶縁膜やゲート電極等の配線構造物7によりできた凹凸(トレンチ)1に、化学的気相成長法(CVD)又は塗布法により層間絶縁膜2を形成する成膜工程を行う。この絶縁膜2は、例えばシリコン酸化膜であり、その中にリン、ヒ素、ボロン、ハロゲン化物等のうち少なくとも1種を含有するBPSG膜、PSG膜等である。このとき、同図に示すように、絶縁膜2上に凹凸ができる。また、図2(b)に示すように絶縁膜2の中にボイド(気泡)3を生じる場合がある。   First, the film forming process will be described. 2A and 2B show a cross-sectional shape of the semiconductor device according to the embodiment of the present invention. As shown in FIG. 2, an unevenness (trench) 1 made of a wiring structure 7 such as a gate insulating film and a gate electrode formed on a semiconductor substrate 11 is formed on an interlayer by chemical vapor deposition (CVD) or coating. A film forming process for forming the insulating film 2 is performed. The insulating film 2 is, for example, a silicon oxide film, and is a BPSG film, a PSG film, or the like containing at least one of phosphorus, arsenic, boron, halide, and the like. At this time, irregularities are formed on the insulating film 2 as shown in FIG. Further, as shown in FIG. 2B, voids (bubbles) 3 may be generated in the insulating film 2.

また、図3に示すように、絶縁膜2と配線構造物7等の被絶縁物との間にはシリコン窒化膜4をCVD等により形成しておくと良い。このシリコン窒化膜4は、後工程での処理による水分が素子まで浸入しないようにするための保護膜(バリアー層)として機能する。   Further, as shown in FIG. 3, a silicon nitride film 4 is preferably formed between the insulating film 2 and an object to be insulated such as the wiring structure 7 by CVD or the like. The silicon nitride film 4 functions as a protective film (barrier layer) for preventing moisture due to processing in a later process from entering the device.

次に、平坦化工程及び水分除去工程について、図4を参照して説明する。図4(a)、(b)は、各工程における温度プロフィール(a)と圧力プロフィール(b)を示すものである。図4(a)、(b)において、横軸は時間を示し、縦軸はそれぞれ処理温度(℃)、処理圧力(MPa)を示している。   Next, a planarization process and a water | moisture-content removal process are demonstrated with reference to FIG. 4A and 4B show a temperature profile (a) and a pressure profile (b) in each step. 4A and 4B, the horizontal axis indicates time, and the vertical axis indicates processing temperature (° C.) and processing pressure (MPa), respectively.

まず、図1に示した高圧水蒸気アニール装置10の処理容器13内を水蒸気雰囲気にして700℃、2MPaまで加熱及び昇圧する(S1)。次に、絶縁膜2を平坦化させる平坦化工程に入る(S2)。平坦化工程では、必要な処理時間(約1時間)保持する。これにより、絶縁膜2中への水分の拡散と加熱処理により絶縁膜2の粘度が低下し、絶縁膜2上の凹凸が緩和もしくは平坦化され(図5参照。)、絶縁膜中に存在したボイド3は消滅する(図6参照。)。   First, the inside of the processing vessel 13 of the high-pressure steam annealing apparatus 10 shown in FIG. Next, a flattening step for flattening the insulating film 2 is started (S2). In the planarization step, the necessary processing time (about 1 hour) is maintained. As a result, the viscosity of the insulating film 2 is reduced by the diffusion of moisture into the insulating film 2 and the heat treatment, and the unevenness on the insulating film 2 is relaxed or flattened (see FIG. 5) and is present in the insulating film. The void 3 disappears (see FIG. 6).

ここで、シリカガラスの粘性と含有水分との相関関係について説明する。図7は、シリカガラスの粘性と含有水分との相関グラフであり、横軸に絶対温度の逆数(10/T[K])をとり、縦軸にシリカガラスの粘度(Logη[Poise])をとっている。また、図中「▲」、「×」、「●」、「○」のマークは、それぞれシリカガラス中の水分(HO)濃度を示しており、「▲」は0.0003wt%、「×」は0.027wt%、「●」は0.04wt%、「○」は0.12wt%を示している。同図から分かるように、ガラスは、水分濃度が高いほど、また、温度が高いほど粘度が低下する傾向にある。これは、シリカガラス中の(−Si−O−Si−)の網目構造が水分子(HO)により切断されることによるものである。つまり、絶縁膜中の水分濃度を高めることにより、かかる網目構造の切断を促進することができ、絶縁膜の粘度を低下させることができる。 Here, the correlation between the viscosity of silica glass and the moisture content will be described. FIG. 7 is a correlation graph between the viscosity of silica glass and the moisture content, with the horizontal axis representing the reciprocal of absolute temperature (10 4 / T [K]) and the vertical axis representing the viscosity of silica glass (Log η [Poise]). Have taken. In the figure, the marks “▲”, “×”, “●”, and “◯” indicate the water (H 2 O) concentration in the silica glass, respectively, and “▲” indicates 0.0003 wt%, “ “X” indicates 0.027 wt%, “●” indicates 0.04 wt%, and “◯” indicates 0.12 wt%. As can be seen from the figure, the viscosity of the glass tends to decrease as the moisture concentration increases and the temperature increases. This is because the network structure of (—Si—O—Si—) in silica glass is cut by water molecules (H 2 O). That is, by increasing the moisture concentration in the insulating film, cutting of the network structure can be promoted, and the viscosity of the insulating film can be reduced.

一方、大気圧を保った水蒸気雰囲気で加熱した場合、理想気体の法則(ボイルシャルルの法則)により雰囲気中の水蒸気濃度が低下し十分なガラス中の水分導入が望めない。(水分濃度∝PV/RTより、温度Tを上げると水分濃度が減少する)。図8は、1μm厚のSiO膜を水蒸気雰囲気中で700℃の温度で1時間処理した場合の水分子濃度分布を示すものであり、横軸に絶縁膜表面からの深さ(μm)をとり、縦軸に絶縁膜中の水分子濃度(個/cm)をとっている。また、図中「▲」、「×」、「●」、「△」、「■」のマークは、それぞれ処理条件を示しており、「▲」は700℃・2.0MPa、「×」は700℃・1.0MPa、「●」は700℃・0.5MPa、「△」は700℃・0.3MPa、「■」は700℃・0.1MPaを示している。同図に示すように、深さ1μmでの水分濃度を見ると、大気圧(0.1MPa)の水蒸気処理では7.33×1018個/cmであるのに対し、2.0MPaの水蒸気処理では1.47×1020個/cmであることから、大気圧(0.1MPa)の水蒸気処理と2.0MPaの水蒸気処理とを比較した場合、2.0MPaの方が約20倍水分濃度が高くなるという結果が得られる。 On the other hand, when heating is performed in a water vapor atmosphere maintained at atmospheric pressure, the water vapor concentration in the atmosphere decreases due to the ideal gas law (Boicharle's law), and sufficient water introduction into the glass cannot be expected. (From the water concentration ∝PV / RT, when the temperature T is increased, the water concentration decreases). FIG. 8 shows the water molecule concentration distribution when a 1 μm thick SiO 2 film is treated at a temperature of 700 ° C. for 1 hour in a water vapor atmosphere. The horizontal axis indicates the depth (μm) from the surface of the insulating film. The vertical axis represents the concentration of water molecules (pieces / cm 3 ) in the insulating film. In the figure, “▲”, “×”, “●”, “△”, “■” marks indicate treatment conditions, respectively, “▲” indicates 700 ° C./2.0 MPa, and “×” indicates 700 ° C. and 1.0 MPa, “●” indicates 700 ° C. and 0.5 MPa, “Δ” indicates 700 ° C. and 0.3 MPa, and “■” indicates 700 ° C. and 0.1 MPa. As shown in the figure, the water concentration at a depth of 1 μm is 7.33 × 10 18 pieces / cm 3 in the steam treatment at atmospheric pressure (0.1 MPa), whereas the water vapor at 2.0 MPa. Since the treatment is 1.47 × 10 20 pieces / cm 3 , when comparing the atmospheric pressure (0.1 MPa) water vapor treatment with the 2.0 MPa water vapor treatment, 2.0 MPa is about 20 times moisture content. The result is a higher concentration.

そこで、図4の絶縁膜の平坦化工程(S2)において、より多くの水分を絶縁膜2中に導入させる方法として半導体基板11を水蒸気を含む1MPa以上の雰囲気中で熱処理し、雰囲気中の水分濃度を高い状態とし、絶縁膜2へより多くの水分を導入する方法を採用した。これにより、加圧水蒸気による絶縁膜2中の水分濃度の上昇及び加熱の作用により、絶縁膜2の粘度を従来方法と比較し低下させることが可能で、従来と同じ平坦性を得るための処理時間を短縮することができる。また、従来と同程度の処理時間で処理する場合には、同じ粘度を得るための処理温度を700℃以下にすることができるため、処理温度の低温化が可能となる。また、上述した従来技術のような再塗布等によらずに平坦化を行うことが可能である。また、上述したように、絶縁膜2の粘度の低下により絶縁間中のボイド3も消滅させることができる。   Therefore, in the planarization step (S2) of the insulating film in FIG. 4, as a method for introducing more moisture into the insulating film 2, the semiconductor substrate 11 is heat-treated in an atmosphere of 1 MPa or more containing water vapor, and the moisture in the atmosphere A method was adopted in which the concentration was high and more moisture was introduced into the insulating film 2. As a result, the viscosity of the insulating film 2 can be reduced as compared with the conventional method by increasing the moisture concentration in the insulating film 2 due to the pressurized steam and heating, and the processing time for obtaining the same flatness as the conventional method. Can be shortened. In addition, when processing is performed for the same processing time as in the prior art, the processing temperature for obtaining the same viscosity can be set to 700 ° C. or lower, so that the processing temperature can be lowered. Further, it is possible to perform flattening without using recoating or the like as in the prior art described above. Further, as described above, the void 3 in the insulation can be eliminated by the decrease in the viscosity of the insulating film 2.

平坦化処理(S2)後の絶縁膜2に水分が残った場合、時間経過と共に半導体装置11内に水分が拡散し、半導体装置11が劣化するため、安定性が問題となる。このため、処理後の絶縁膜2中には、水分が残らないようにする必要がある。   When moisture remains in the insulating film 2 after the planarization process (S2), moisture diffuses into the semiconductor device 11 over time, and the semiconductor device 11 deteriorates, so that stability becomes a problem. For this reason, it is necessary to prevent moisture from remaining in the processed insulating film 2.

図9は1μm厚のSiO膜を2.0MPaの水蒸気雰囲気中において700℃の温度で1時間熱処理した後、0.1MPaの不活性ガス雰囲気において1時間加熱処理した場合の絶縁膜中の水分子濃度分布を示すものである。同図において、横軸に絶縁膜表面からの深さ(μm)をとり、縦軸に絶縁膜中の水分子濃度(個/cm)をとっている。また、図中「○」、「●」、「×」、「□」、「■」、「▲」のマークは、それぞれ処理条件を示しており、「○」は200℃・0.1MPa、「●」は350℃・0.1MPa、「×」は400℃・0.1MPa、「□」は450℃・0.1MPa、「■」は500℃・0.1MPa、「▲」は700℃・0.1MPaを示している。同図に示すように、深さ1μmでの水分濃度を見ると、700℃の熱処理では7.33×1018個/cmであるのに対し、350℃の熱処理では1.09×1020個/cmであることから、700℃と350℃とを比較した場合、700℃の熱処理のほうが350℃の熱処理に比べ約1/15となり、より低い雰囲気圧力で処理した場合、膜中の水分濃度はより低くなるという結果が得られた。このことから、処理雰囲気圧力および水蒸気分圧が低く、処理温度が高い方がより水分除去率が高いという傾向があることが分かる。 FIG. 9 shows the water in the insulating film when a 1 μm thick SiO 2 film is heat treated in a 2.0 MPa water vapor atmosphere at a temperature of 700 ° C. for 1 hour and then heat treated in an inert gas atmosphere of 0.1 MPa for 1 hour. It shows molecular concentration distribution. In the figure, the horizontal axis represents the depth (μm) from the surface of the insulating film, and the vertical axis represents the concentration of water molecules (pieces / cm 3 ) in the insulating film. In the figure, the marks “◯”, “●”, “×”, “□”, “■”, “▲” indicate processing conditions, respectively, “○” indicates 200 ° C./0.1 MPa, “●” is 350 ° C./0.1 MPa, “×” is 400 ° C./0.1 MPa, “□” is 450 ° C./0.1 MPa, “■” is 500 ° C./0.1 MPa, “▲” is 700 ° C. -0.1 MPa is shown. As shown in the figure, the moisture concentration at a depth of 1 μm is 7.33 × 10 18 pieces / cm 3 in the heat treatment at 700 ° C., whereas it is 1.09 × 10 20 in the heat treatment at 350 ° C. because it is pieces / cm 3, when comparing the 700 ° C. and 350 ° C., if better heat treatment of 700 ° C. and treated with about 1/15, and the lower atmospheric pressure than the heat treatment at 350 ° C., in the film The result was that the moisture concentration was lower. This shows that there is a tendency that the moisture removal rate tends to be higher when the processing atmosphere pressure and the water vapor partial pressure are lower and the processing temperature is higher.

そこで、処理雰囲気圧力および水蒸気分圧が低く、処理温度が高い方がより水分除去率が高いという傾向を利用するため、図4に示すように、平坦化処理(S2)後、処理温度を維持したまま雰囲気圧力を所定の圧力(0.1MPa)まで減圧すると共に、処理雰囲気を不活性ガスに置換し(S3)、絶縁膜2中の水分を除去する水分除去工程(S4)を実施する。不活性ガスは、窒素ガス、アルゴンガス、ヘリウムガス等が使用される。このとき、雰囲気圧力は、より低いほうが好ましい。したがって、本実施形態では不活性ガス雰囲気圧力は大気圧(0.1MPa)であるが、負圧(0.1MPa未満)であってもよい。また、本実施形態では水分除去工程(S4)における処理雰囲気の温度は700℃であるが、図9によれば、400℃以上であれば十分な水分除去効果が得られることが分かるため、処理温度は400℃以上とすることが好ましい。   Therefore, in order to use the tendency that the moisture removal rate is higher when the processing atmosphere pressure and the water vapor partial pressure are lower and the processing temperature is higher, the processing temperature is maintained after the flattening processing (S2) as shown in FIG. While reducing the atmospheric pressure to a predetermined pressure (0.1 MPa), the processing atmosphere is replaced with an inert gas (S3), and a moisture removing step (S4) for removing moisture in the insulating film 2 is performed. As the inert gas, nitrogen gas, argon gas, helium gas or the like is used. At this time, it is preferable that the atmospheric pressure is lower. Accordingly, in this embodiment, the inert gas atmosphere pressure is atmospheric pressure (0.1 MPa), but may be negative pressure (less than 0.1 MPa). In this embodiment, the temperature of the treatment atmosphere in the moisture removal step (S4) is 700 ° C. However, according to FIG. 9, it can be seen that a sufficient moisture removal effect can be obtained at 400 ° C. or higher. The temperature is preferably 400 ° C. or higher.

この水分除去工程(S4)により、平坦化処理後の絶縁膜2中の水分を短時間で効果的に除去することができ、半導体装置11内への水分の拡散による劣化を防止することができる。   By this moisture removal step (S4), moisture in the insulating film 2 after the planarization treatment can be effectively removed in a short time, and deterioration due to diffusion of moisture into the semiconductor device 11 can be prevented. .

水分除去工程(S4)の後、処理温度を下げると共に雰囲気圧力を減圧して処理が終了する(S5)。処理後、ドライエッチング法等によるエッチバッグを行い、素子上の絶縁膜の膜圧を適切に調整しても構わない。   After the moisture removing step (S4), the processing temperature is lowered and the atmospheric pressure is reduced, and the processing ends (S5). After the treatment, an etch bag by a dry etching method or the like may be performed to appropriately adjust the film pressure of the insulating film on the element.

以上説明したように、本発明によれば、以下の効果が得られる。
(1)雰囲気中の水分濃度を高い状態に維持できる1MPa以上の高圧水蒸気雰囲気中で熱処理を行うため、水蒸気が絶縁膜中に拡散して絶縁膜中の水分濃度が増加して絶縁膜の粘度を従来方法と比し低下させることができる。しがたって、従来と同じ平坦性を得るための処理時間を短縮することができる。また、従来と同程度の処理時間で処理する場合、同じ粘度を得るための処理温度が低くできるため、処理温度を800℃以下に低温化(例えば700℃)することができる。また、絶縁膜の粘度の低下により絶縁膜中のボイド(気泡)も消滅させることができる。
(2)低圧力(大気圧又は負圧)の不活性ガス雰囲気中において高温(400℃以上)で熱処理することにより、低圧力の雰囲気中では水蒸気分圧が低くなるため、絶縁膜中の水分を短時間で効果的に除去することができる。したがって、平坦化処理後の絶縁膜に水分が残留することがなく、半導体装置内への水分の拡散による劣化を防止することができる。
As described above, according to the present invention, the following effects can be obtained.
(1) Since the heat treatment is performed in a high-pressure steam atmosphere of 1 MPa or more that can maintain the moisture concentration in the atmosphere at a high level, the moisture concentration in the insulating film increases due to the diffusion of water vapor into the insulating film, and the viscosity of the insulating film Can be reduced as compared with the conventional method. Therefore, the processing time for obtaining the same flatness as the conventional one can be shortened. In addition, when processing is performed at a processing time comparable to that of the prior art, the processing temperature for obtaining the same viscosity can be lowered, so that the processing temperature can be lowered to 800 ° C. or lower (eg, 700 ° C.). In addition, voids (bubbles) in the insulating film can be eliminated by lowering the viscosity of the insulating film.
(2) Heat treatment at a high temperature (400 ° C. or higher) in an inert gas atmosphere at a low pressure (atmospheric pressure or negative pressure) reduces the water vapor partial pressure in a low-pressure atmosphere, so moisture in the insulating film Can be effectively removed in a short time. Therefore, no moisture remains in the insulating film after the planarization treatment, and deterioration due to diffusion of moisture into the semiconductor device can be prevented.

なお、本発明は上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々変更を加え得ることは勿論である。   In addition, this invention is not limited to embodiment mentioned above, Of course, a various change can be added in the range which does not deviate from the summary of this invention.

本発明の実施に用いる高圧水蒸気アニール装置の概略構成図である。It is a schematic block diagram of the high pressure steam annealing apparatus used for implementation of this invention. 本発明の実施形態における半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device in embodiment of this invention. 本発明の実施形態における半導体装置の別の構造を示す断面図である。It is sectional drawing which shows another structure of the semiconductor device in embodiment of this invention. (a)は本発明の各工程における温度プロフィールを示す図であり、(b)は各工程の圧力プロフィールを示す図である。(A) is a figure which shows the temperature profile in each process of this invention, (b) is a figure which shows the pressure profile of each process. 本発明による凹凸(トレンチ)の平坦化を示す図であり、(a)は処理前、(b)は処理後である。It is a figure which shows the planarization of the unevenness | corrugation (trench) by this invention, (a) is before a process, (b) is after a process. 本発明によるボイド(気泡)の消滅を示す図であり、(a)は処理前、(b)は処理後である。It is a figure which shows disappearance of the void (bubble) by this invention, (a) is before a process, (b) is after a process. シリカガラスの粘性と含有水分との相関関係を示す図である。It is a figure which shows the correlation of the viscosity of a silica glass, and a containing water | moisture content. 水蒸気加圧中の絶縁膜中の水分子濃度分布を示す図である。It is a figure which shows water molecule concentration distribution in the insulating film during water vapor | steam pressurization. 水分除去時の絶縁膜中の水分子濃度分布を示す図である。It is a figure which shows the water molecule concentration distribution in the insulating film at the time of moisture removal.

符号の説明Explanation of symbols

1 凹凸(トレンチ)
2 絶縁膜
3 ボイド
4 シリコン窒化膜
7 配線構造物
10 高圧水蒸気アニール装置
11 半導体装置
12 ウエハ搭載ボート
13 処理容器
14 加熱ヒータ
15 圧力容器
16 純水ボイラ
17 純水供給ライン
18 水蒸気ライン
19 不活性ガス供給ライン
20 処理容器排気ライン
21 圧力容器給排気ライン
1 Unevenness (trench)
2 Insulating film 3 Void 4 Silicon nitride film 7 Wiring structure 10 High-pressure steam annealing device 11 Semiconductor device 12 Wafer mounting boat 13 Processing vessel 14 Heater 15 Pressure vessel 16 Pure water boiler 17 Pure water supply line 18 Water vapor line 19 Inert gas Supply line 20 Processing vessel exhaust line 21 Pressure vessel supply / exhaust line

Claims (7)

半導体基板の上に絶縁膜を備えた半導体装置の製造方法であって、
前記半導体基板上に絶縁膜を形成する成膜工程と、
前記半導体基板を水蒸気を含む1MPa以上の雰囲気中で熱処理することにより前記絶縁膜を平坦化させる平坦化工程と、
該平坦化工程後に、該平坦化工程の雰囲気圧力より低圧力の不活性ガス雰囲気中で熱処理することにより前記絶縁膜中の水分を除去する水分除去工程とを含む、ことを特徴とする半導体装置の製造方法。
A method of manufacturing a semiconductor device having an insulating film on a semiconductor substrate,
A film forming step of forming an insulating film on the semiconductor substrate;
A planarization step of planarizing the insulating film by heat-treating the semiconductor substrate in an atmosphere of 1 MPa or more containing water vapor;
And a moisture removal step of removing moisture in the insulating film by performing heat treatment in an inert gas atmosphere at a pressure lower than the atmospheric pressure of the planarization step after the planarization step. Manufacturing method.
前記成膜工程において、化学的気相成長法又は塗布法により絶縁膜を形成する、ことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein in the film forming step, an insulating film is formed by a chemical vapor deposition method or a coating method. 前記水分除去工程における熱処理温度は400℃以上である、ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein a heat treatment temperature in the moisture removing step is 400 ° C. or higher. 前記水分除去工程における雰囲気圧力は大気圧又は負圧である、ことを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein the atmospheric pressure in the moisture removing step is atmospheric pressure or negative pressure. 被絶縁物と前記絶縁膜との間にシリコン窒化膜を形成する工程を含む、ことを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a silicon nitride film between an object to be insulated and the insulating film. 前記絶縁膜はシリコン酸化膜で構成されており、該シリコン酸化膜はリン、ヒ素、ボロン及びハロゲン化物のうち少なくとも一種類を含有する、ことを特徴とする請求項1乃至5のいずれかに記載の半導体装置の製造方法。   6. The insulating film according to claim 1, wherein the insulating film is made of a silicon oxide film, and the silicon oxide film contains at least one of phosphorus, arsenic, boron, and halide. Semiconductor device manufacturing method. 前記絶縁膜は層間絶縁膜である、ことを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the insulating film is an interlayer insulating film.
JP2004038092A 2004-02-16 2004-02-16 Method of manufacturing semiconductor device Pending JP2005229028A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004038092A JP2005229028A (en) 2004-02-16 2004-02-16 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004038092A JP2005229028A (en) 2004-02-16 2004-02-16 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005229028A true JP2005229028A (en) 2005-08-25

Family

ID=35003475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038092A Pending JP2005229028A (en) 2004-02-16 2004-02-16 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2005229028A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011104904A1 (en) * 2010-02-23 2011-09-01 株式会社ユーテック Pressurizing-type lamp annealing device, method for producing thin film, and method for using pressurizing-type lamp annealing device
CN109923660A (en) * 2016-11-01 2019-06-21 应用材料公司 High pressure annealing and reduction wet etching speed
WO2020145084A1 (en) * 2019-01-11 2020-07-16 株式会社Kokusai Electric Substrate-processing device, program, and method for manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011104904A1 (en) * 2010-02-23 2011-09-01 株式会社ユーテック Pressurizing-type lamp annealing device, method for producing thin film, and method for using pressurizing-type lamp annealing device
JP2011176028A (en) * 2010-02-23 2011-09-08 Utec:Kk Pressurizing-type lamp annealing device, method for manufacturing thin film, and method for using pressurizing-type lamp annealing device
US20130026152A1 (en) * 2010-02-23 2013-01-31 Mitsuhiro Suzuki Pressurizing-type lamp annealing device, method for producing thin film, and method for using pressurizing-type lamp annealing device
US9966283B2 (en) * 2010-02-23 2018-05-08 Youtec Co., Ltd. Pressurizing-type lamp annealing device, method for producing thin film, and method for using pressurizing-type lamp annealing device
CN109923660A (en) * 2016-11-01 2019-06-21 应用材料公司 High pressure annealing and reduction wet etching speed
JP2019534566A (en) * 2016-11-01 2019-11-28 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated High pressure annealing and reduced wet etch rate
JP7048596B2 (en) 2016-11-01 2022-04-05 アプライド マテリアルズ インコーポレイテッド High pressure annealing and reduced wet etching rate
WO2020145084A1 (en) * 2019-01-11 2020-07-16 株式会社Kokusai Electric Substrate-processing device, program, and method for manufacturing semiconductor device
CN113169069A (en) * 2019-01-11 2021-07-23 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing apparatus, and program
JPWO2020145084A1 (en) * 2019-01-11 2021-10-07 株式会社Kokusai Electric Semiconductor device manufacturing method, board processing method, board processing device and program
JP7170750B2 (en) 2019-01-11 2022-11-14 株式会社Kokusai Electric Substrate processing method, semiconductor device manufacturing method, substrate processing apparatus, and program
CN113169069B (en) * 2019-01-11 2024-03-22 株式会社国际电气 Method for manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium

Similar Documents

Publication Publication Date Title
US6194304B1 (en) Semiconductor device and method of fabricating the same
US7781352B2 (en) Method for forming inorganic silazane-based dielectric film
US7718553B2 (en) Method for forming insulation film having high density
JP2000164716A (en) Semiconductor device and manufacture thereof
KR100489456B1 (en) Semiconductor device and its manufacturing method
JP4624207B2 (en) Film forming method and film forming apparatus
JP2000188332A (en) Semiconductor device and its manufacture
JP4901221B2 (en) Manufacturing method of semiconductor device
KR100477810B1 (en) Fabricating method of semiconductor device adopting nf3 high density plasma oxide layer
KR100214073B1 (en) Bpsg film forming method
JP2005229028A (en) Method of manufacturing semiconductor device
JP2008199015A (en) Method for heat treating psz film, and method for forming element isolation film of semiconductor element to which its method is applied
JP2004111747A (en) Method of processing semiconductor substrate, and semiconductor device
US6624094B2 (en) Method of manufacturing an interlayer dielectric film using vacuum ultraviolet CVD with Xe2 excimer lamp and silicon atoms
US6720660B1 (en) Semiconductor device and method for manufacturing the same
KR100203134B1 (en) Method of planariztion interlayer insolating film of semiconductor device
JP3004129B2 (en) Method for manufacturing semiconductor device
JP4619949B2 (en) Method for improving the surface roughness of a wafer
JP4694372B2 (en) Method for improving the surface roughness of a wafer
TW200419704A (en) Method of manufacturing semiconductor device
KR100616187B1 (en) Method of forming a dielectric layer in a semiconductor device
KR20040040911A (en) method of forming a porous material layer in a semiconductor device
JPH08203890A (en) Formation of interlayer insulation film in semiconductor device
KR100623595B1 (en) Method for planarize dielectric layer in semiconductor device
KR100604586B1 (en) Method of manufacturing a semiconductor device