JP2005228820A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005228820A
JP2005228820A JP2004033876A JP2004033876A JP2005228820A JP 2005228820 A JP2005228820 A JP 2005228820A JP 2004033876 A JP2004033876 A JP 2004033876A JP 2004033876 A JP2004033876 A JP 2004033876A JP 2005228820 A JP2005228820 A JP 2005228820A
Authority
JP
Japan
Prior art keywords
electrode pad
sensor element
semiconductor substrate
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004033876A
Other languages
Japanese (ja)
Inventor
Toshihiro Iwasaki
俊寛 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004033876A priority Critical patent/JP2005228820A/en
Publication of JP2005228820A publication Critical patent/JP2005228820A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that can easily measure the status of a semiconductor area in an area under an electrode pad, and to provide its manufacturing method. <P>SOLUTION: Six diffused resistors 15a, 15b, 15c, 15d, 15e, and 15f are provided and connected between a power supply electrode V<SB>DD</SB>and an earthed electrode GND. The six diffused resistors are divided into three paired sets, wherein two diffused resistors are connected with each other in series respectively, and the sets are respectively provided in the vertical, horizontal and inclined directions. In the semiconductor device, one wiring for output is connected between the serially connected two diffused resistors so as to measure one voltage of the two resistors. Three diffused resistors of the six diffused resistors are respectively provided in an area under three opening areas 35a, 35b and 35c for three electrode pads. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ベアチップに設けられた電極パッドと電極パッドに接続されるボンディング部材とを有する半導体装置およびその製造方法に関するものである。なお、ベアチップとは、半導体基板の上に導電層および絶縁層のそれぞれが積層され、最上層に電極パッドが形成されているが、未だ樹脂封止が行なわれていない状態のチップ構造物を意味する。   The present invention relates to a semiconductor device having an electrode pad provided on a bare chip and a bonding member connected to the electrode pad, and a manufacturing method thereof. The bare chip means a chip structure in which a conductive layer and an insulating layer are laminated on a semiconductor substrate and an electrode pad is formed on the uppermost layer, but the resin is not sealed yet. To do.

従来より、電極パッドに導電性部材がボンディングされた半導体装置が用いられている。従来の半導体装置においては、ボンディングによる悪影響を考慮して、動作信号の入出力用の電極パッドの下側の領域には、機能素子が形成されていない。しかしながら、半導体装置の小型化が進むにつれて、電極パッドの下側の領域に配線層および機能素子を形成する必要性が高まっている。そのため、ワイヤボンディングによって電極パッドの下側の配線層および機能素子にどのような悪影響が与えられたかを把握することが必要である。つまり、電極パッドと他のワイヤとがボンディングされた後の半導体基板の状態を把握することが必要である。したがって、ワイヤが電極パッドにボンディングされた後の電極パッドの下側の領域の状態の定量的な評価を行なう必要がある。   Conventionally, a semiconductor device in which a conductive member is bonded to an electrode pad has been used. In the conventional semiconductor device, a functional element is not formed in a region below the electrode pad for input / output of an operation signal in consideration of an adverse effect due to bonding. However, as miniaturization of semiconductor devices progresses, the need to form wiring layers and functional elements in the region below the electrode pads is increasing. Therefore, it is necessary to grasp what adverse effect is exerted on the wiring layer and the functional element below the electrode pad by the wire bonding. That is, it is necessary to grasp the state of the semiconductor substrate after the electrode pad and another wire are bonded. Therefore, it is necessary to quantitatively evaluate the state of the lower region of the electrode pad after the wire is bonded to the electrode pad.

そのための手法としては、半導体基板の歪みを測定する手法がある。この手法においては、半導体基板内に不純物拡散領域からなる拡散抵抗が形成される。この拡散抵抗の抵抗値のボンディング中の変化を測定することによって、拡散抵抗のボンディングによる歪みが測定される。この拡散抵抗を用いる手法においては、拡散抵抗の歪みに対応して拡散抵抗の抵抗値が変化するというピエゾ効果が利用されている。   As a technique for that purpose, there is a technique for measuring the strain of the semiconductor substrate. In this method, a diffusion resistor composed of an impurity diffusion region is formed in a semiconductor substrate. By measuring a change in the resistance value of the diffused resistor during bonding, distortion due to bonding of the diffused resistor is measured. In the method using the diffused resistor, a piezo effect in which the resistance value of the diffused resistor changes corresponding to the strain of the diffused resistor is used.

この方法によれば、拡散抵抗の抵抗値を測定することによって、ボンディングに起因して半導体基板に生じる歪みの度合を定量的に把握することが可能である。
特開２００３−２３０４８号公報 According to this method, it is possible to quantitatively grasp the degree of distortion generated in the semiconductor substrate due to bonding by measuring the resistance value of the diffusion resistor.
JP 2003-23048 A

しかしながら、拡散抵抗の抵抗値の変化量は、数パーセントという非常に小さいな値であるとともに、半導体基板の温度の変化に大きく依存する。そのため、従来の方法では、拡散抵抗の抵抗値の測定の精度を向上させるために、高い精度で拡散抵抗の温度の変化を測定する必要がある。   However, the amount of change in the resistance value of the diffusion resistor is a very small value of several percent and greatly depends on the change in the temperature of the semiconductor substrate. Therefore, in the conventional method, in order to improve the accuracy of measurement of the resistance value of the diffused resistor, it is necessary to measure the temperature change of the diffused resistor with high accuracy.

また、従来の方法では、高い精度で抵抗値を測定するためには、４つの端子を用いて抵抗の測定（４端子抵抗測定法）を行なう必要がある。その結果、多数の信号を同時に把握しなければならないため、半導体装置に設けられる測定用の端子が多数必要になる。その結果、従来の方法によれば、拡散抵抗の抵抗値の測定に手間がかかるとともに、測定用の端子を別途ベアチップに設けることが必要になる。   Further, in the conventional method, in order to measure the resistance value with high accuracy, it is necessary to perform resistance measurement (four-terminal resistance measurement method) using four terminals. As a result, since a large number of signals must be grasped simultaneously, a large number of measurement terminals provided in the semiconductor device are required. As a result, according to the conventional method, it takes time to measure the resistance value of the diffused resistor, and it is necessary to separately provide a measurement terminal on the bare chip.

したがって、従来の方法では、ボンディング中の電極パッドの下側の半導体基板の状態を容易に把握することはできない。   Therefore, the conventional method cannot easily grasp the state of the semiconductor substrate below the electrode pad during bonding.

本発明は、上述のような問題に鑑みてなされたものであり、その目的は、ボンディング工程での電極パッドの下側の半導体基板の状態を容易に把握することが可能な半導体装置および製造方法を提供することである。   The present invention has been made in view of the above-described problems, and a purpose thereof is a semiconductor device and a manufacturing method capable of easily grasping the state of a semiconductor substrate below an electrode pad in a bonding process. Is to provide.

本発明の一の局面の半導体装置は、次のような構成である。   The semiconductor device according to one aspect of the present invention has the following configuration.

半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。センサ素子に抵抗素子が直列に接続されている。センサ素子および抵抗素子のうちの一方に接地電極が電気的に接続されている。センサ素子および抵抗素子のうちの他方には、電源電極が電気的に接続されている。センサ素子が検出した情報を外部端子へ出力する配線が設けられている。その配線は、一方端がセンサ素子と抵抗素子との間に接続され、かつ、他方端が積層膜および半導体基板の外部の出力端子に接続されている。   An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad. A resistive element is connected in series with the sensor element. A ground electrode is electrically connected to one of the sensor element and the resistance element. A power supply electrode is electrically connected to the other of the sensor element and the resistance element. Wiring for outputting information detected by the sensor element to an external terminal is provided. The wiring has one end connected between the sensor element and the resistance element, and the other end connected to the laminated film and an output terminal outside the semiconductor substrate.

上記の構成によれば、センサ素子に印加される電圧の情報を外部に送信することができる。また、センサ素子が検出した情報を出力するために用いられる外部端子は、１つだけである。そのため、センサ素子が検出した情報を送信するための配線の数を最小限にすることができる。   According to said structure, the information of the voltage applied to a sensor element can be transmitted outside. Further, there is only one external terminal used for outputting information detected by the sensor element. Therefore, the number of wires for transmitting information detected by the sensor element can be minimized.

前述のセンサ素子は、第１拡散抵抗であり、かつ、抵抗素子は、半導体基板内であって第１拡散抵抗の近傍に設けられた第２拡散抵抗であることが望ましい。これによれば、半導体装置の製造プロセスにおける熱処理工程において、第１拡散抵抗に与えられる影響と第２拡散抵抗に与えられる影響とがほぼ等しくなる。そのため、熱処理工程に起因して生じる、センサ素子が検出した情報のばらつきが低減される。   The aforementioned sensor element is preferably a first diffused resistor, and the resistive element is preferably a second diffused resistor provided in the vicinity of the first diffused resistor in the semiconductor substrate. According to this, in the heat treatment step in the manufacturing process of the semiconductor device, the influence given to the first diffusion resistance is almost equal to the influence given to the second diffusion resistance. Therefore, variation in information detected by the sensor element caused by the heat treatment process is reduced.

また、前述のセンサ素子は、複数のセンサ配線部を含んでいてもよい。また、複数のセンサ配線部のそれぞれは、一方端が一の結線部に接続され、他方端が他の結線部に接続されていてもよい。一の結線部が、接地電極に電気的に接続され、かつ、他の結線部が、電源電極に電気的に接続されていてもよい。   The sensor element described above may include a plurality of sensor wiring portions. In addition, each of the plurality of sensor wiring portions may have one end connected to one connection portion and the other end connected to another connection portion. One connection part may be electrically connected to the ground electrode, and the other connection part may be electrically connected to the power supply electrode.

上記の構成によれば、複数のセンサ素子と接地電極および電源電極のそれぞれとを接続するための配線数を極力低減することができる。   According to said structure, the number of wiring for connecting a some sensor element and each of a ground electrode and a power supply electrode can be reduced as much as possible.

本発明の他の局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。センサ素子が検出した情報が電極パッドを介して外部へ出力される。   A semiconductor device according to another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad. Information detected by the sensor element is output to the outside through the electrode pad.

上記の構成において、電極パッド、接地電極および電源電極のいずれもが、半導体装置にとって必須の構成要素である。そのため、上記の構成によれば、何らさらなる電極を付加することなく、センサ素子が検出した情報を外部に出力することが可能になる。   In the above configuration, the electrode pad, the ground electrode, and the power supply electrode are all essential components for the semiconductor device. Therefore, according to the above configuration, it is possible to output information detected by the sensor element to the outside without adding any further electrodes.

本発明のさらに他の局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。センサ素子は、電極パッドの下側の領域を横切っている。接地電極および電源電極のそれぞれとセンサ素子とは、電極パッドの下側の領域の外側の領域で電気的に接続されている。   A semiconductor device according to still another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad. The sensor element crosses the area below the electrode pad. Each of the ground electrode and the power supply electrode and the sensor element are electrically connected in a region outside the region below the electrode pad.

上記の構成によれば、接地電極および電源電極のそれぞれとセンサ素子との結線部のそれぞれは、電極パッドの下側の領域の外側の領域に存在するため、電極パッドの下側の領域に存在する場合に比較して、ボンディング時の悪影響を受け難い。そのため、ボンディング時の悪影響によってセンサ素子の精度が低下するおそれが低減される。   According to the above configuration, each of the connection portions between the ground electrode and the power supply electrode and the sensor element exists in the region outside the region below the electrode pad, and therefore exists in the region below the electrode pad. Compared to the case, it is less susceptible to adverse effects during bonding. Therefore, the possibility that the accuracy of the sensor element is lowered due to an adverse effect during bonding is reduced.

本発明の別の局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。   A semiconductor device according to another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad.

センサ素子は、第１方向に延びるように設けられた第１センサ素子と、第１方向とは異なる第２方向に延びるように設けられた第２センサ素子と、第１および第２方向のいずれとも異なる第３方向に延びるように設けられた第３センサ素子とを有している。   The sensor element includes a first sensor element provided to extend in the first direction, a second sensor element provided to extend in a second direction different from the first direction, and any of the first and second directions. And a third sensor element provided to extend in a different third direction.

上記の構成によれば、半導体基板の３方向におけるボンディングによる悪影響が測定される。そのため、ボンディングによる悪影響が方向によってどのように異なるかを分析することができる。   According to said structure, the bad influence by bonding in three directions of a semiconductor substrate is measured. Therefore, it is possible to analyze how the adverse effect of bonding varies depending on the direction.

本発明のさらに別の局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、第１センサ素子が形成されている。電極パッドの下側の領域の半導体基板内には、出力値が温度に依存する第２センサ素子が形成されている。   A semiconductor device according to still another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A first sensor element is formed in the semiconductor substrate in the region below the electrode pad. A second sensor element whose output value depends on temperature is formed in the semiconductor substrate in the region below the electrode pad.

上記の構成によれば、第１センサ素子へ与えられる熱による悪影響を第２センサ素子を用いて測定することができる。そのため、第１センサ素子が検出した情報から熱による悪影響の成分を除外して、ボンディング時に半導体基板に与えられる悪影響を把握することができる。   According to said structure, the bad influence by the heat given to a 1st sensor element can be measured using a 2nd sensor element. Therefore, it is possible to grasp the adverse effect given to the semiconductor substrate during bonding by excluding the adverse component due to heat from the information detected by the first sensor element.

本発明のまたさらなる局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。電極パッドの下側の領域の半導体基板内には、機能素子が形成されている。これによれば、機能素子に与えられるボンディング時の悪影響をセンサ素子を用いて測定することができる。   A semiconductor device according to still another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad. Functional elements are formed in the semiconductor substrate in the region below the electrode pads. According to this, the bad influence at the time of bonding given to a functional element can be measured using a sensor element.

本発明のまたさらに別の局面の半導体装置は、次のような構成である。半導体基板の上方に電極パッドが形成されている。電極パッドの下側の領域の半導体基板内には、センサ素子が形成されている。そのセンサ素子を用いて得られたデータであって、電極パッドの上に接続用導体が接続される工程が実行されたか否かを示すデータがメモリ部に記憶されている。   A semiconductor device according to still another aspect of the present invention has the following configuration. An electrode pad is formed above the semiconductor substrate. A sensor element is formed in the semiconductor substrate in the region below the electrode pad. Data obtained by using the sensor element and indicating whether or not the process of connecting the connection conductor on the electrode pad has been performed is stored in the memory unit.

上記の構成によれば、ボンディング時に半導体基板に与えられる悪影響のデータをメモリ部に記憶させることにより、電極パッドに接続用導体がボンディングされた経歴があるか否かを判別することができる。その結果、電極パッドにボンディングされていた接続用導体が剥がれたような不都合が生じたのか、それとも、当初からボンディングされずに使用されるべき電極パッドにボンディングが行なわれていない正常な状態であるのかを、メモリ部に記憶されているデータにより判別することができる。   According to the above configuration, it is possible to determine whether or not there is a history of bonding of the connection conductor to the electrode pad by storing in the memory unit the data of adverse effects given to the semiconductor substrate during bonding. As a result, inconvenience that the connecting conductor bonded to the electrode pad was peeled off, or the electrode pad to be used without being bonded from the beginning is in a normal state. Can be determined from the data stored in the memory unit.

前述の複数の局面の半導体装置のそれぞれは、電極パッドにワイヤがボンディングされたものであってもよい。また、前述の複数の局面の半導体装置のそれぞれは、電極パッド上にバンプが設けられ、バンプを介して他のベアチップが電気的に接続されたものであってもよい。さらに、前述の複数の局面の半導体装置のそれぞれは、電極パッドの上にバンプが設けられ、バンプを介して有機基板が電気的に接続されたものであってもよい。   Each of the semiconductor devices of the plurality of aspects described above may be formed by bonding a wire to an electrode pad. In addition, each of the semiconductor devices according to the plurality of aspects described above may be one in which bumps are provided on the electrode pads and other bare chips are electrically connected via the bumps. Furthermore, each of the semiconductor devices according to the plurality of aspects described above may be configured such that bumps are provided on the electrode pads and the organic substrate is electrically connected via the bumps.

本発明の上記とは異なる局面の半導体装置は、第１半導体基板の上方に第１電極パッドが形成された第１ベアチップを備えている。また、その半導体装置は、半導体基板の上方に第２電極パッドが形成された第２ベアチップとを備えている。第１ベアチップと第２ベアチップとは、接続用導体によって接続されている。さらに、第１電極パッドの下側の領域の第１半導体基板内および第２電極パッドの下側の領域の第２半導体基板内のうち少なくともいずれか一方にセンサ素子が形成されている。   According to another aspect of the present invention, there is provided a semiconductor device including a first bare chip having a first electrode pad formed above a first semiconductor substrate. The semiconductor device includes a second bare chip having a second electrode pad formed above the semiconductor substrate. The first bare chip and the second bare chip are connected by a connecting conductor. Further, a sensor element is formed in at least one of the first semiconductor substrate in the region below the first electrode pad and the second semiconductor substrate in the region below the second electrode pad.

上記の構成によれば、第１半導体基板および第２半導体基板のうち少なくともいずれか一方に与えられたボンディングによる悪影響を把握することができる。   According to said structure, the bad influence by the bonding given to at least any one among a 1st semiconductor substrate and a 2nd semiconductor substrate can be grasped | ascertained.

本発明の半導体装置の製造方法においては、次のような構成のベアチップが用いられる。   In the semiconductor device manufacturing method of the present invention, a bare chip having the following configuration is used.

半導体基板の上方に第１電極パッド、第２電極パッドおよび第３電極パッドが形成されている。第１電極パッドの下側の領域の半導体基板内には、第１センサ素子が形成されている。第２電極パッドの下側の領域の半導体基板内には、第２センサ素子が形成されている。第３電極パッドの下側の領域の半導体基板内には、第３センサ素子が形成されている。   A first electrode pad, a second electrode pad, and a third electrode pad are formed above the semiconductor substrate. A first sensor element is formed in the semiconductor substrate in the region below the first electrode pad. A second sensor element is formed in the semiconductor substrate in the region below the second electrode pad. A third sensor element is formed in the semiconductor substrate in the region below the third electrode pad.

また、本発明の半導体装置の製造方法においては、第１接続用導体、第２接続用導体、および第３接続用導体を有する他の装置がベアチップに電気的に接続されるステップが実行される。このステップにおいては、第１電極パッドに第１接続用導体が接続され、第２電極パッドに第２接続用導体が接続され、かつ第３電極パッドに第３接続用導体が接続される。また、前述のステップにおいては、第１センサ素子、第２センサ素子、および第３センサ素子のそれぞれの出力値が監視される。   In the method for manufacturing a semiconductor device of the present invention, the step of electrically connecting the other device having the first connection conductor, the second connection conductor, and the third connection conductor to the bare chip is executed. . In this step, the first connection conductor is connected to the first electrode pad, the second connection conductor is connected to the second electrode pad, and the third connection conductor is connected to the third electrode pad. In the above-described steps, the output values of the first sensor element, the second sensor element, and the third sensor element are monitored.

上記の構成によれば、ボンディング時の半導体基板内の３つの位置に生じる応力のそれぞれを監視することができる。その結果、ボンディング時に３つの接続用導体を含む平面に対してどの程度傾いてベアチップが他の装置に押し付けられているかを把握しながら、ボンディングを行なうことができる。   According to said structure, each of the stress which arises in three positions in the semiconductor substrate at the time of bonding can be monitored. As a result, it is possible to perform bonding while grasping how much the bare chip is pressed against another device at the time of bonding with respect to the plane including the three connection conductors.

また、第１センサ素子、第２センサ素子、および第３センサ素子のうちのいずれか２つの出力値の差が所定値以上になった場合には、ベアチップと他の装置との間の電気的な接続のための動作が停止されることが望ましい。   In addition, when the difference between the output values of any one of the first sensor element, the second sensor element, and the third sensor element is equal to or greater than a predetermined value, electrical connection between the bare chip and another device is performed. It is desirable to stop the operation for a secure connection.

これによれば、ボンディング時に３つの接続用導体を含む平面に対して大きく傾いた状態でベアチップが他の装置に押し付けられることに起因したベアチップの損傷が防止される。   According to this, damage to the bare chip due to the bare chip being pressed against another device while being largely inclined with respect to the plane including the three connection conductors during bonding is prevented.

以下図を用いて本発明の実施の形態の半導体装置を説明する。   Hereinafter, semiconductor devices according to embodiments of the present invention will be described with reference to the drawings.

まず、図１を用いて、本実施の形態の半導体装置の構造を具体的に説明する。本実施の形態のベアチップ１０００の半導体基板１０には、その主表面の近傍に拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが設けられている。拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれは、半導体基板１０内において不純物が拡散することによって形成された領域である。したがって、ボンディング時の悪影響によって半導体基板１０が歪んだ場合には、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれも歪む。   First, the structure of the semiconductor device of this embodiment will be specifically described with reference to FIG. The semiconductor substrate 10 of the bare chip 1000 of the present embodiment is provided with diffusion resistors 15a, 15b and 15c in the vicinity of the main surface thereof. Each of the diffusion resistors 15 a, 15 b and 15 c is a region formed by diffusing impurities in the semiconductor substrate 10. Therefore, when the semiconductor substrate 10 is distorted due to an adverse effect during bonding, each of the diffused resistors 15a, 15b and 15c is also distorted.

そのため、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加される電圧の変化を測定することによって、拡散抵抗１５ａ，１５ｂおよび１５ｃが設けられている３つの位置のそれぞれの半導体基板１０の歪みを測定することが可能である。   Therefore, by measuring the change in the voltage applied to each of the diffusion resistors 15a, 15b and 15c, the distortion of each semiconductor substrate 10 at the three positions where the diffusion resistors 15a, 15b and 15c are provided is measured. It is possible.

また、半導体基板１０の主表面の上には積層膜２０が形成されている。積層膜２０は、半導体装置の製造プロセスにおいて積層された膜であって、素子および素子同士の間を電気的に接続する配線層のそれぞれを構成する複数の導電部、および、その素子および配線層のそれぞれを互いに絶縁する複数の層間絶縁膜により構成されている。積層膜２０の上には、電極パッド２５ａ，２５ｂおよび２５ｃが形成されている。積層膜２０の上であって電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれを取囲むように保護膜３０が形成されている。   A laminated film 20 is formed on the main surface of the semiconductor substrate 10. The laminated film 20 is a film laminated in the manufacturing process of the semiconductor device, and includes a plurality of conductive portions constituting each of the elements and the wiring layers that electrically connect the elements, and the elements and the wiring layers. Each of these is constituted by a plurality of interlayer insulating films that insulate each other. On the laminated film 20, electrode pads 25a, 25b and 25c are formed. A protective film 30 is formed on the laminated film 20 so as to surround each of the electrode pads 25a, 25b and 25c.

上記の構成において、拡散抵抗１５ａは電極パッド２５ａの下側の領域に形成されている。また、拡散抵抗１５ｂは電極パッド２５ｂの下側の領域に形成されている。また、拡散抵抗１５ｃは、電極パッド２５ｃの下側の領域に形成されている。   In the above configuration, the diffused resistor 15a is formed in the lower region of the electrode pad 25a. The diffused resistor 15b is formed in the lower region of the electrode pad 25b. The diffused resistor 15c is formed in the lower region of the electrode pad 25c.

また、電極パッド２５ａ，２５ｂおよび２５ｃには、他のベアチップ２０００のバンプ９０ａ，９０ｂおよび９０ｃが、この順番でかつ１対１の対応で、接続されている。他のベアチップ２０００においては、半導体基板６０の主表面の近傍に拡散抵抗６５ａ，６５ｂおよび６５ｃが形成されている。半導体基板６０の主表面に接するように積層膜７０が形成されている。積層膜７０は、積層膜２０と同様に、半導体装置の製造プロセスにおいて積層された、複数の層間絶縁膜および複数の導電性部である。   Further, bumps 90a, 90b and 90c of other bare chips 2000 are connected to the electrode pads 25a, 25b and 25c in this order and in a one-to-one correspondence. In other bare chip 2000, diffusion resistors 65a, 65b and 65c are formed in the vicinity of the main surface of semiconductor substrate 60. A laminated film 70 is formed in contact with the main surface of the semiconductor substrate 60. Similar to the stacked film 20, the stacked film 70 is a plurality of interlayer insulating films and a plurality of conductive portions stacked in the semiconductor device manufacturing process.

また、積層膜７０の表面に接するように電極パッド７５ａ，７５ｂおよび７５ｃが形成されている。電極パッド７５ａ，７５ｂおよび７５ｃには、バンプ９０ａ，９０ｂおよび９０ｃが、この順番でかつ１対１の関係で、接続されている。電極パッド７５ａ，７５ｂおよび７５ｃのそれぞれは、保護膜８０に囲まれている。なお、拡散抵抗１５ｄ，１５ｅおよび１５ｆと拡散抵抗１５ａ，１５ｂおよび１５ｃとは、半導体基板の歪みを測定するための電気回路としての構成および機能は同一である。したがって、以下においては、拡散抵抗１５ａ，１５ｂおよび１５ｃについてのみその構成および機能の説明がなされる。   Electrode pads 75a, 75b and 75c are formed so as to be in contact with the surface of the laminated film 70. Bumps 90a, 90b and 90c are connected to electrode pads 75a, 75b and 75c in this order and in a one-to-one relationship. Each of the electrode pads 75a, 75b, and 75c is surrounded by a protective film 80. The diffusion resistors 15d, 15e and 15f and the diffusion resistors 15a, 15b and 15c have the same configuration and function as an electric circuit for measuring the distortion of the semiconductor substrate. Therefore, in the following, only the configuration and function of diffusion resistors 15a, 15b and 15c will be described.

上記のような半導体装置は、チップオンチップＦＣＢ（Flip Chip Bonding）構造である。なお、図１においては、ベアチップ１０００および２０００の双方に拡散抵抗が設けられている。そのため、ベアチップ１０００および２０００の双方の拡散抵抗を用いれば、半導体基板１０および６０のそれぞれに生じたボンディングによる悪影響の度合いを把握することができる。しかしながら、ベアチップ１０００および２０００の双方に拡散抵抗が設けれていることは必須の事項はない。ベアチップ１０００および２０００のいずれか一方に拡散抵抗が設けられていれば、少なくとも、拡散抵抗が設けられているベアチップの半導体基板に与えられるボンディングによる悪影響を把握することは可能である。   The semiconductor device as described above has a chip-on-chip FCB (Flip Chip Bonding) structure. In FIG. 1, diffusion resistors are provided on both bare chips 1000 and 2000. Therefore, if the diffusion resistances of both bare chips 1000 and 2000 are used, it is possible to grasp the degree of adverse effects caused by bonding occurring in each of semiconductor substrates 10 and 60. However, it is not essential that diffusion resistors are provided in both bare chips 1000 and 2000. If any one of the bare chips 1000 and 2000 is provided with a diffusion resistor, it is possible to grasp at least an adverse effect caused by bonding applied to the semiconductor substrate of the bare chip provided with the diffusion resistor.

上記の半導体装置の構造において、拡散抵抗１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅおよび１５ｆについて、回路図を描くと、図２のようになる。図２に示すように、入力電位１の電極は接地電極ＧＮＤであり、入力電位２の電極は接地電極ＧＮＤよりも高い電位である電源電極ＶDDである。３つの拡散抵抗１５ａ，１５ｂおよび１５ｃは、電極パッド２５ａ，２５ｂおよび２５ｃが形成されている３つの領域の下側に、この順番でかつ１対１の関係で、形成されている。 In the structure of the semiconductor device described above, a circuit diagram of the diffused resistors 15a, 15b, 15c, 15d, 15e, and 15f is drawn as shown in FIG. As shown in FIG. 2, the electrode having the input potential 1 is the ground electrode GND, and the electrode having the input potential 2 is the power supply electrode V DD having a higher potential than the ground electrode GND. The three diffusion resistors 15a, 15b and 15c are formed in this order and in a one-to-one relationship below the three regions where the electrode pads 25a, 25b and 25c are formed.

また、拡散抵抗１５ａ，１５ｂおよび１５ｃに対し、この順番で、１対１の関係で、かつ、直列に、拡散抵抗１５ｄ，１５ｅおよび１５ｆが接続されている。すなわち、拡散抵抗１５ａと拡散抵抗１５ｄとが直列に接続されている。また、拡散抵抗１５ｂと拡散抵抗１５ｅとが直列に接続されている。さらに、拡散抵抗１５ｃと拡散抵抗１５ｆとが直列に接続されている。拡散抵抗１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅおよび１５ｆのそれぞれは、一方端が電源電極ＶDDに電気的に接続されており、他方端が接地電極ＧＮＤに電気的に接続されている。接地電極ＧＮＤおよび電源電極ＶDDは、半導体装置が完成した後に半導体装置の動作信号の入出力のために用いられる接地電極および電源電極である。 Further, diffusion resistors 15d, 15e, and 15f are connected in series with the diffusion resistors 15a, 15b, and 15c in a one-to-one relationship. That is, the diffused resistor 15a and the diffused resistor 15d are connected in series. Further, the diffusion resistor 15b and the diffusion resistor 15e are connected in series. Further, the diffusion resistor 15c and the diffusion resistor 15f are connected in series. Each of diffusion resistors 15a, 15b, 15c, 15d, 15e, and 15f has one end electrically connected to power supply electrode V DD and the other end electrically connected to ground electrode GND. The ground electrode GND and the power supply electrode V DD are a ground electrode and a power supply electrode used for input / output of operation signals of the semiconductor device after the semiconductor device is completed.

また、拡散抵抗１５ａは、拡散抵抗１５ａ1，１５ａ2，１５ａ3，１５ａ4，１５ａ5および１５ａ6からなる６つの拡散抵抗領域によって形成されている。拡散抵抗１５ａ1，１５ａ2，１５ａ3，１５ａ4，１５ａ5および１５ａ6は、拡散抵抗１５ｄを構成する６つの拡散抵抗領域１５ｄ1，１５ｄ2，１５ｄ3，１５ｄ4，１５ｄ5および１５ｄ6に、この順番でかつ１対１の対応で、接続されている。また、拡散抵抗１５ａ1，１５ａ2，１５ａ3，１５ａ4，１５ａ5および１５ａ6のそれぞれは、電源電極ＶDDに電気的に接続されている１つの配線部に接続されている。 The diffusion resistor 15a is formed by six diffused resistance region consisting of the diffusion resistor 15a 1, 15a 2, 15a 3, 15a 4, 15a 5 and 15a 6. The diffused resistors 15a 1 , 15a 2 , 15a 3 , 15a 4 , 15a 5 and 15a 6 are connected to the six diffused resistor regions 15d 1 , 15d 2 , 15d 3 , 15d 4 , 15d 5 and 15d 6 constituting the diffused resistor 15d. Are connected in this order and in a one-to-one correspondence. Each of diffused resistors 15a 1 , 15a 2 , 15a 3 , 15a 4 , 15a 5 and 15a 6 is connected to one wiring part electrically connected to power supply electrode V DD .

また、拡散抵抗１５ｄを構成する６つの拡散抵抗領域１５ｄ1，１５ｄ2，１５ｄ3，１５ｄ4，１５ｄ5および１５ｄ6は、１つにまとめられて、接地電極ＧＮＤに電気的に接続されている配線部に接続されている。さらに、６つの拡散抵抗領域からなる拡散抵抗１５ａと６つの拡散抵抗領域からなる拡散抵抗１５ｄとの間の６つの結線部は、６つの出力端子１３〜１８に、１対１の関係で接続れている。出力端子１３〜１８のそれぞれは、ベアチップ１０００の外部に設けられている。 The six diffusion resistance regions 15d 1 , 15d 2 , 15d 3 , 15d 4 , 15d 5 and 15d 6 constituting the diffusion resistance 15d are combined into one and electrically connected to the ground electrode GND. Connected to the wiring section. Further, the six connection portions between the diffused resistor 15a composed of six diffused resistor regions and the diffused resistor 15d composed of six diffused resistor regions are connected to the six output terminals 13 to 18 in a one-to-one relationship. ing. Each of the output terminals 13 to 18 is provided outside the bare chip 1000.

また、図２に示すように、拡散抵抗１５ｂ、拡散抵抗１５ｅ、および出力端子７〜１２の電気回路としての構成、および、拡散抵抗１５ｃ、拡散抵抗１５ｆ、および出力端子１〜６の電気回路としての構成は、拡散抵抗１５ａ、拡散抵抗１５ｄ、および出力端子１３〜１８の電気回路としての構成と同様である。   Further, as shown in FIG. 2, the configuration of the diffusion resistor 15b, the diffusion resistor 15e, and the output terminals 7-12 as an electric circuit, and the electric circuit of the diffusion resistor 15c, the diffusion resistor 15f, and the output terminals 1-6 The configuration of is the same as the configuration of the diffusion resistor 15a, the diffusion resistor 15d, and the output terminals 13 to 18 as an electric circuit.

ただし、拡散抵抗１５ａおよび拡散抵抗１５ｄのそれぞれは、図２において斜め方向に延びるように設けられている。また、拡散抵抗１５ｂおよび拡散抵抗１５ｅのそれぞれは、図２において上下方向に延びるように設けられている。さらに、拡散抵抗１５ｃおよび拡散抵抗１５ｆは、図２において左右方向に延びるように設けられる。すなわち、上下、左右、および斜めの方向のそれぞれの方向において２つずつ拡散抵抗が形成されている。   However, each of the diffused resistor 15a and the diffused resistor 15d is provided so as to extend in an oblique direction in FIG. Further, each of the diffusion resistor 15b and the diffusion resistor 15e is provided so as to extend in the vertical direction in FIG. Furthermore, the diffusion resistor 15c and the diffusion resistor 15f are provided so as to extend in the left-right direction in FIG. That is, two diffusion resistors are formed in each of the upper, lower, left, and right directions.

図１および図２においては、拡散抵抗１５ａ，１５ｂおよび１５ｃを構成する１８個の拡散抵抗領域と拡散抵抗１５ｄ，１５ｅおよび１５ｆを構成する１８個の拡散抵抗領域との間の１８個の結線部には、１８個の出力端子１〜１８が、１対１の関係で、接続されている。出力端子１〜１８のそれぞれの電位を測定すると、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加されている電圧が算出される。   In FIG. 1 and FIG. 2, 18 connection portions between 18 diffusion resistance regions constituting diffusion resistors 15a, 15b and 15c and 18 diffusion resistance regions constituting diffusion resistors 15d, 15e and 15f. Are connected to each other in a one-to-one relationship. When the potentials of the output terminals 1 to 18 are measured, the voltages applied to the diffusion resistors 15a, 15b and 15c are calculated.

上述のように、半導体基板１０に歪みが発生していない場合の抵抗値が既知の拡散抵抗１５ｄ，１５ｅおよび１５ｆを、拡散抵抗１５ａ，１５ｂおよび１５ｃに、この順番で、１対１の関係で、かつ、直列に接続する場合を考える。この場合において、拡散抵抗１５ｄ，１５ｅおよび１５ｆのそれぞれは、それ自身に対して直列に接続された拡散抵抗の近傍の半導体基板１０内に形成されていることが望ましい。すなわち、拡散抵抗１５ｄは拡散抵抗１５ａの近傍に設けられていることが望ましい。拡散抵抗１５ｅは拡散抵抗１５ｂの近傍に設けられていることが望ましい。拡散抵抗１５ｆは拡散抵抗１５ｃの近傍に設けられていることが望ましい。   As described above, the diffused resistors 15d, 15e, and 15f whose resistance values are known when no distortion occurs in the semiconductor substrate 10 are connected to the diffused resistors 15a, 15b, and 15c in this order in a one-to-one relationship. Consider the case of connecting in series. In this case, each of the diffusion resistors 15d, 15e, and 15f is preferably formed in the semiconductor substrate 10 in the vicinity of the diffusion resistor connected in series with itself. That is, it is desirable that the diffused resistor 15d is provided in the vicinity of the diffused resistor 15a. The diffused resistor 15e is desirably provided in the vicinity of the diffused resistor 15b. The diffused resistor 15f is preferably provided in the vicinity of the diffused resistor 15c.

一般に、シリコンからなる半導体基板１０は熱伝導率が高い。そのため、たとえば、前述の構成によれば、半導体基板１０の温度の変化に起因した拡散抵抗１５ａの抵抗値の変化と、半導体基板１０の温度の変化に起因した拡散抵抗１５ｄの抵抗値の変化とはほぼ等しくなる。このことは、拡散抵抗ｂと拡散抵抗ｅとの関係、および、拡散抵抗ｃと拡散抵抗ｆとの関係のそれぞれにおいても同様である。つまり、拡散抵抗１５ａ（１５ｂまたは１５ｃ）と拡散抵抗１５ｄ（１５ｂまたは１５ｃ）とが、それぞれの機能を果たす範囲内で、互いに接近して設けられていれば、拡散抵抗１５ａ（１５ｂまたは１５ｃ）と拡散抵抗１５ｄ（１５ｅまたは１５ｆ）とは、半導体基板１０において温度に分布が生じることに起因した互いの抵抗値の変化量の差が小さくなる。   In general, the semiconductor substrate 10 made of silicon has high thermal conductivity. Therefore, for example, according to the above-described configuration, the change in the resistance value of the diffusion resistor 15a due to the change in the temperature of the semiconductor substrate 10 and the change in the resistance value of the diffusion resistor 15d due to the change in the temperature of the semiconductor substrate 10 Are almost equal. The same applies to the relationship between the diffusion resistance b and the diffusion resistance e and the relationship between the diffusion resistance c and the diffusion resistance f. That is, if the diffused resistor 15a (15b or 15c) and the diffused resistor 15d (15b or 15c) are provided close to each other within the range of performing the respective functions, the diffused resistor 15a (15b or 15c) and The diffusion resistance 15d (15e or 15f) has a small difference in the amount of change in resistance value caused by the distribution of temperature in the semiconductor substrate 10.

したがって、電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれにワイヤ等をボンディングすることにのみ起因した、拡散抵抗１５ａ，１５ｂ，１５ｃのそれぞれの抵抗値の変化の度合いを取得し易くなる。その結果、本実施の形態の歪みの測定方法によれば、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれの抵抗値のみを測定する場合に比較して、半導体基板１０において温度に分布が生じることに起因した拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれの抵抗値の変化量のばらつきが補正される。つまり、拡散抵抗の抵抗値の変化量の全体から熱に起因した抵抗値の変化量が減算される。その結果、半導体基板１０の歪みにのみ起因した拡散抵抗の抵抗値の変化量のみを抽出する状態により近い状態が実現される。   Therefore, it becomes easy to obtain the degree of change in the resistance value of each of the diffused resistors 15a, 15b, and 15c caused only by bonding a wire or the like to each of the electrode pads 25a, 25b, and 25c. As a result, according to the strain measurement method of the present embodiment, the temperature distribution is generated in the semiconductor substrate 10 as compared with the case where only the resistance values of the diffusion resistors 15a, 15b, and 15c are measured. Variations in the amount of change in the resistance values of the diffused resistors 15a, 15b and 15c are corrected. That is, the change amount of the resistance value caused by heat is subtracted from the entire change amount of the resistance value of the diffusion resistor. As a result, a state closer to a state in which only the amount of change in the resistance value of the diffused resistor due to the distortion of the semiconductor substrate 10 is extracted is realized.

また、本実施の形態の歪みの測定方法によれば、入力電位１および入力電位２の双方が、拡散抵抗１５ａ，１５ｄ、拡散抵抗１５ｂ，１５ｅ、および拡散抵抗１５ｃ，１５ｆからなる３つの組合わせに対して、共通に用いられるため、出力端子数（出力用パッド）が削減されている。その結果、本実施の形態の歪みの測定方法によれば、拡散抵抗の抵抗値を出力する端子の数が一定値以下に制限される場合、多数のバンプが多数の電極パッドへボンディングされるときの半導体基板への悪影響を把握する必要がある場合、および、１つの電極パッドの下側の領域の半導体基板の歪みの分布を把握する必要がある場合に有利である。たとえば、図２に示すように、拡散抵抗１５ａ，１５ｂおよび１５ｃが、３つの方向のそれぞれに沿って延びるように形成されていれば、３つの方向の拡散抵抗の抵抗値の変化のそれぞれを同時に把握することができる。そのため、半導体基板１０の歪みの成分を３方向に分解して把握することができる。   Further, according to the distortion measuring method of the present embodiment, both of the input potential 1 and the input potential 2 are three combinations of the diffusion resistors 15a and 15d, the diffusion resistors 15b and 15e, and the diffusion resistors 15c and 15f. On the other hand, since it is used in common, the number of output terminals (output pads) is reduced. As a result, according to the strain measurement method of the present embodiment, when the number of terminals that output the resistance value of the diffused resistor is limited to a certain value or less, a large number of bumps are bonded to a large number of electrode pads. This is advantageous when it is necessary to grasp the adverse effects of the semiconductor substrate on the semiconductor substrate and when it is necessary to grasp the strain distribution of the semiconductor substrate in the region below one electrode pad. For example, as shown in FIG. 2, if diffusion resistors 15a, 15b, and 15c are formed so as to extend along each of the three directions, each of the resistance values of the diffusion resistors in the three directions can be changed simultaneously. I can grasp it. Therefore, the distortion component of the semiconductor substrate 10 can be grasped by decomposing in three directions.

さらに、本実施の形態の歪みの測定方法によれば、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれの抵抗値が極めて小さくても、出力端子に出力される値が電位の値であるため、容易にその出力値を増幅させることができるという利点もある。   Furthermore, according to the strain measurement method of the present embodiment, even if the resistance values of diffusion resistors 15a, 15b, and 15c are very small, the value output to the output terminal is the value of the potential, so that There is also an advantage that the output value can be amplified.

また、上述の拡散抵抗１５ａ（１５ｂまたは１５ｃ）は、図３に示すように、電極パッド２５ａ（２５ｂまたは２５ｃ）を包んでいる保護膜３０の開口領域３５ａ（３５ｂまたは３５ｃ）よりも外側の領域において配線層５および４１５のそれぞれに接続されている。超音波振動によってワイヤボンディングを行なう場合および超音波フリップチップ接合においては、拡散抵抗１５ａ（１５ｂまたは１５ｃ）と配線層５および４１５のそれぞれとの間の結線部１８および１９に悪影響が及ぼされるおそれがある。そのため、拡散抵抗１５ａ（１５ｂまたは１５ｃ）の抵抗値が変化するおそれがある。したがって、開口領域３５ａ，３５ｂおよび３５のそれぞれの下側であって、開口領域３５ａ，３５ｂおよび３５のそれぞれの外側の領域に、結線部１８および１９が設けられている。   Further, as shown in FIG. 3, the diffusion resistor 15a (15b or 15c) described above is a region outside the opening region 35a (35b or 35c) of the protective film 30 that encloses the electrode pad 25a (25b or 25c). Are connected to wiring layers 5 and 415, respectively. When wire bonding is performed by ultrasonic vibration and in ultrasonic flip chip bonding, there is a possibility that the connection portions 18 and 19 between the diffusion resistance 15a (15b or 15c) and the wiring layers 5 and 415 may be adversely affected. is there. Therefore, the resistance value of the diffusion resistor 15a (15b or 15c) may change. Therefore, connection portions 18 and 19 are provided in regions below the opening regions 35a, 35b, and 35 and outside the opening regions 35a, 35b, and 35, respectively.

また、図１には、チップオンチップ構造の半導体装置が示されているが、図４に示すように、電極パッド２５の上にワイヤ２００がボンディングされた半導体装置であっても、前述の効果と同様の効果を得ることができる。   1 shows a semiconductor device having a chip-on-chip structure. However, even if the semiconductor device has a wire 200 bonded to the electrode pad 25 as shown in FIG. The same effect can be obtained.

さらに、図５に示すように、電極パッド７５の下側にバンプ９０ａを介して基板ランド６００が設けられた有機基板５００が接続されても前述の効果と同様の効果を得ることができる。   Furthermore, as shown in FIG. 5, even if the organic substrate 500 provided with the substrate land 600 is connected to the lower side of the electrode pad 75 via the bump 90a, the same effect as described above can be obtained.

このように、本実施の形態の半導体装置においては、１つのセンサ素子としての１つの拡散抵抗に対して１つの出力端子としての電極パッドが設けられている。そのため、接続用導体としてのバンプ等に接続された１つの電極パッドを介して１つの拡散抵抗に印加された１つの電圧値をベアチップの外部へ出力することができる。すなわち、拡散抵抗と電極パッドとが１対１の関係であれば、拡散抵抗の上側の領域に設けられた電極パッドを出力端子１〜１８のいずれかとして用いるだけで、拡散抵抗の歪みの度合いを検出することができる。したがって、半導体装置が完成した後に信号の入出力用の端子として使用される電極パッド以外に、歪みの測定の結果を出力するための専用の出力端子としての電極パッドを設ける必要がない。   Thus, in the semiconductor device of the present embodiment, one electrode pad as one output terminal is provided for one diffused resistor as one sensor element. Therefore, one voltage value applied to one diffusion resistor can be output to the outside of the bare chip via one electrode pad connected to a bump or the like as a connection conductor. That is, if the diffusion resistance and the electrode pad have a one-to-one relationship, the degree of distortion of the diffusion resistance can be achieved simply by using the electrode pad provided in the region above the diffusion resistance as one of the output terminals 1 to 18. Can be detected. Therefore, it is not necessary to provide an electrode pad as a dedicated output terminal for outputting the result of distortion measurement other than the electrode pad used as a signal input / output terminal after the semiconductor device is completed.

また、図６に示すように、拡散抵抗１５が、配線層５を介して接地電極ＧＮＤに接続されるとともに、配線層４１５を介してメモリ部１４０に接続され、かつ、配線層４１５が配線層２１５を介して電極パッド２５に接続される構造の半導体装置であっても、上記の半導体装置と同様の効果得ることができる。図６に示す半導体装置においては、半導体基板１０の歪みに起因した拡散抵抗１５の抵抗値の変化のデータが配線層４１５を介してメモリ部１４０に記憶される。この拡散抵抗１５の抵抗値の変化のデータは、電極パッド２５にワイヤ２００が押し付けられたか否かによって、その値が異なる。そのため、ボンディング工程のときのみならず、ボンディング工程の後においても、メモリ部１４０に記憶された拡散抵抗１５の抵抗値の変化のデータを用いて、電極パッド２５にワイヤ２００を接続するための接続用導体が押し付けられる工程が実行されたか否かを判別することが可能である。なお、メモリ部４００に記憶されているデータは、配線層２１５、電極パッド２５およびワイヤ２００を介して外部の出力端子へ出力される。   In addition, as shown in FIG. 6, the diffusion resistor 15 is connected to the ground electrode GND through the wiring layer 5, is connected to the memory unit 140 through the wiring layer 415, and the wiring layer 415 is connected to the wiring layer. Even a semiconductor device having a structure connected to the electrode pad 25 via 215 can obtain the same effects as those of the semiconductor device described above. In the semiconductor device shown in FIG. 6, change data of the resistance value of the diffused resistor 15 due to the distortion of the semiconductor substrate 10 is stored in the memory unit 140 via the wiring layer 415. The data of the change in the resistance value of the diffusion resistor 15 varies depending on whether or not the wire 200 is pressed against the electrode pad 25. Therefore, not only during the bonding process, but also after the bonding process, the connection for connecting the wire 200 to the electrode pad 25 using the data of the change in resistance value of the diffused resistor 15 stored in the memory unit 140. It is possible to determine whether or not the process of pressing the conductor is performed. Note that data stored in the memory unit 400 is output to an external output terminal via the wiring layer 215, the electrode pad 25, and the wire 200.

さらに、図７に示すように、拡散抵抗６５ｂが、配線層５を介して接地電極ＧＮＤに接続されるとともに、配線層４７５を介してメモリ部４００に接続され、かつ、配線層４７５が配線層７１５を介してパッド電極７５ａに接続されているような構造の半導体装置であっても、上記の半導体装置と同様の効果を得ることができる。なお、図７においては、有機基板５００の上には、基板ランド６００ａおよび６００ｂが設けられており、基板ランド６００ａおよび６００ｂを介して、有機基板５００とベアチップ２０００とが電気的に接続されている。   Further, as shown in FIG. 7, the diffusion resistor 65 b is connected to the ground electrode GND through the wiring layer 5, connected to the memory unit 400 through the wiring layer 475, and the wiring layer 475 is connected to the wiring layer. Even in the case of a semiconductor device having a structure connected to the pad electrode 75a via 715, the same effect as that of the above semiconductor device can be obtained. In FIG. 7, substrate lands 600a and 600b are provided on the organic substrate 500, and the organic substrate 500 and the bare chip 2000 are electrically connected through the substrate lands 600a and 600b. .

図７に示す半導体装置においては、半導体基板６０の歪みに起因した拡散抵抗６５ｂの抵抗値の変化のデータが配線層４７５を介してメモリ部４００に送信される。この拡散抵抗６５ｃの抵抗値の変化のデータは、電極パッド７５ｂにバンプ９０ｂが押し付けられたか否かによって、その値が異なる。そのため、ボンディング工程のときのみならず、ボンディング工程の後においても、メモリ部４００に記憶された拡散抵抗６５ｂの抵抗値の変化のデータを用いて、電極パッド７５ｂにバンプ９０ｂが押し付けられる工程が実行されたか否かを判別することが可能である。なお、メモリ部４００に記憶されているデータは、電極パッド７５ａを介して外部へ出力される。   In the semiconductor device illustrated in FIG. 7, data on change in resistance value of the diffusion resistor 65 b due to distortion of the semiconductor substrate 60 is transmitted to the memory unit 400 through the wiring layer 475. The change data of the resistance value of the diffusion resistor 65c varies depending on whether or not the bump 90b is pressed against the electrode pad 75b. Therefore, not only during the bonding process but also after the bonding process, a process is performed in which the bump 90b is pressed against the electrode pad 75b using the data of the change in the resistance value of the diffused resistor 65b stored in the memory unit 400. It is possible to determine whether or not it has been done. Note that the data stored in the memory unit 400 is output to the outside through the electrode pad 75a.

上記図６および図７に示すように、メモリ部４００に拡散抵抗１５によるセンシング情報を記憶させておけば、バンプ等の形成工程の後に、対象とする電極パッドの下側の半導体基板にバンプ等の接続用導体の形成による悪影響があったか否かを判別することができる。その結果、電極パッドに接続用導体が形成されていない場合に、当初から接続用導体が形成される必要がなかったのか、それとも、何らかの原因でバンプが剥がれてしまったのかを判別することができる。つまり、電極パッドに接続用導体が押し付けられたことを示すデータがメモリ部に記憶されている場合であって、接続用導体が電極パッドに接合されていない状態であれば、接続用導体が剥がれるという不都合が生じていると判別される。また、電極パッドに接続用導体が押し付けられたことを示すデータがメモリ部に記憶されていない場合であって、接続用導体が電極パッドに接合されていない状態であれば、当初から接続用導体が形成される必要がなかった電極パッドであると判別される。   As shown in FIGS. 6 and 7, if the sensing information by the diffusion resistor 15 is stored in the memory unit 400, bumps or the like are formed on the semiconductor substrate below the target electrode pad after the bump formation process. It can be determined whether or not there is an adverse effect due to the formation of the connecting conductor. As a result, when the connecting conductor is not formed on the electrode pad, it can be determined whether the connecting conductor does not need to be formed from the beginning or whether the bump has been peeled off for some reason. . That is, if the data indicating that the connection conductor is pressed against the electrode pad is stored in the memory unit and the connection conductor is not bonded to the electrode pad, the connection conductor is peeled off. It is determined that the inconvenience occurs. Further, if data indicating that the connection conductor is pressed against the electrode pad is not stored in the memory unit and the connection conductor is not joined to the electrode pad, the connection conductor from the beginning. Is determined to be an electrode pad that did not need to be formed.

また、ある電極パッドに接続用導体が接続されているか否かでその機能を変更することができるチップを用いる場合がある。この場合には、電極パッドに接続用導体が接続されているかどうかの情報を得る必要がある。上記の構造によれば、チップのメモリ部に記憶されているデータを参照することによって電極パッドに接続用導体が接続されているか否かの情報を得ることができる。この情報の取得方法によれば、電極パッドに接続用導体が接続されているか否かの情報を電極パッドに電気信号を流すことによって得る手法よりも、高速でその情報を得ることが可能になる。   In some cases, a chip whose function can be changed depending on whether or not a connection conductor is connected to a certain electrode pad may be used. In this case, it is necessary to obtain information on whether or not the connection conductor is connected to the electrode pad. According to the above structure, it is possible to obtain information on whether or not the connection conductor is connected to the electrode pad by referring to the data stored in the memory portion of the chip. According to this information acquisition method, it is possible to obtain the information at a higher speed than a method of obtaining information on whether or not the connection conductor is connected to the electrode pad by flowing an electric signal through the electrode pad. .

さらに、図８に示すように、拡散抵抗１５およびトランジスタ等の機能素子１００の双方が電極パッド２５の下側の領域の半導体基板１０内に設けられているような構造の半導体装置であってもよい。また、機能素子１００の一例としてのトランジスタにおいては、出力電圧が温度に依存するため、電極パッドの下側の領域のトランジスタの出力電圧の変化を測定することにより、電極パッドの下側の領域の半導体基板の温度の変化を監視することができる。その結果、電極パッドの下側の領域の半導体基板の温度が管理された状態で、電極パッドに導電性材料のボンディングを行なうことができる。したがって、トランジスタの近傍に設けられ、かつ温度依存性を有する、材料の硬度等の物性値がほぼ一定な状態に維持された状態で、電極に接続用導体をボンディングすることが可能となる。   Further, as shown in FIG. 8, even a semiconductor device having a structure in which both the diffused resistor 15 and the functional element 100 such as a transistor are provided in the semiconductor substrate 10 in the region below the electrode pad 25. Good. In the transistor as an example of the functional element 100, the output voltage depends on the temperature. Therefore, by measuring the change in the output voltage of the transistor in the region below the electrode pad, the region in the region below the electrode pad is measured. A change in the temperature of the semiconductor substrate can be monitored. As a result, the conductive material can be bonded to the electrode pad while the temperature of the semiconductor substrate in the region below the electrode pad is controlled. Therefore, the connection conductor can be bonded to the electrode in a state where the physical property value such as the hardness of the material, which is provided in the vicinity of the transistor and has temperature dependency, is maintained in a substantially constant state.

上記本実施の形態の半導体装置の特徴およびその特徴により得られる効果をまとめると次のようになる。   The characteristics of the semiconductor device of the present embodiment and the effects obtained by the characteristics are summarized as follows.

本実施の形態の半導体装置は、次のような構成である。   The semiconductor device of this embodiment has the following configuration.

図１に示すように、半導体基板１０の上に積層膜２０が形成されている。積層膜２０の上には、電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれが形成されている。電極パッド２５ａ，２５ｂおよび２５ｃの下側の領域の半導体基板１０内には、この順番でかつ１対１の関係で、センサ素子としての拡散抵抗１５ａ，１５ｂおよび１５ｃが形成されている。   As shown in FIG. 1, a laminated film 20 is formed on the semiconductor substrate 10. On the laminated film 20, electrode pads 25a, 25b and 25c are formed. In the semiconductor substrate 10 in the lower region of the electrode pads 25a, 25b and 25c, diffusion resistors 15a, 15b and 15c as sensor elements are formed in this order and in a one-to-one relationship.

また、図２に示すように、拡散抵抗１５ａ，１５ｂおよび１５ｃに、この順番で、１対１の関係で、かつ、直列に、拡散抵抗１５ｄ，１５ｅ，および１５ｆが接続されている。拡散抵抗１５ｄ，１５ｅおよび１５ｆのそれぞれには、接地電極ＧＮＤが電気的に接続されている。拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれには、電源電極ＶDDが電気的に接続されている。 Further, as shown in FIG. 2, diffusion resistors 15d, 15e, and 15f are connected to diffusion resistors 15a, 15b, and 15c in this order in a one-to-one relationship and in series. A ground electrode GND is electrically connected to each of the diffusion resistors 15d, 15e, and 15f. A power supply electrode V DD is electrically connected to each of the diffusion resistors 15a, 15b and 15c.

図２に示すように、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが検出した情報として、拡散抵抗１５ａ，１５ｂおよび１５ｃと拡散抵抗１５ｄ，１５ｅおよび１５ｆとの間の１８個所の結線部の電位の値は、１対１の関係で、外部端子としての出力端子１〜１８へ出力される。出力端子１〜１８と結線部との間には、１対１の関係で、１８本の配線が設けられている。その１８本の配線は、一方端が拡散抵抗１５ａ，１５ｂおよび１５ｃを構成する１８個の拡散抵抗領域と拡散抵抗１５ｄ，１５ｅおよび１５ｆを構成する１８個の拡散抵抗領域との間の１８個の結線部に、１対１の関係で、接続されている。また、１８本の配線は、３つのグループに分けられ、その３つのグループは、他方端が積層膜２０および半導体基板１０の外部に存在する、出力端子１〜６としての電極パッド２５ａ、出力端子７〜１２としての電極パッド２５ｂ、および出力端子１３〜１８としての電極パッド２５ｃに、この順番でかつ１対１の関係で、接続されている。   As shown in FIG. 2, as information detected by each of the diffusion resistors 15a, 15b and 15c, values of potentials at 18 connection portions between the diffusion resistors 15a, 15b and 15c and the diffusion resistors 15d, 15e and 15f are obtained. Are output to output terminals 1 to 18 as external terminals in a one-to-one relationship. Eighteen wires are provided between the output terminals 1 to 18 and the connection portion in a one-to-one relationship. The 18 wires have 18 ends between 18 diffused resistor regions constituting diffused resistors 15a, 15b and 15c and 18 diffused resistor regions constituting diffused resistors 15d, 15e and 15f. It is connected to the connection part in a one-to-one relationship. Further, the 18 wirings are divided into three groups, and the other end of each of the three groups is present outside the laminated film 20 and the semiconductor substrate 10, the electrode pads 25 a as the output terminals 1 to 6, and the output terminals The electrode pads 25b as 7 to 12 and the electrode pads 25c as the output terminals 13 to 18 are connected in this order and in a one-to-one relationship.

上記の構成によれば、１８本の配線を用いて、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加される電圧の情報を外部に送信することができる。また、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが検出した情報を出力するために用いられる出力端子としての電極パッドは、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに対して１つずつでよい。そのため、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが検出した情報を送信するための電極パッドの数を最小限にすることができる。   According to said structure, the information of the voltage applied to each of diffused resistance 15a, 15b, and 15c can be transmitted outside using 18 wiring. Further, one electrode pad as an output terminal used for outputting information detected by each of the diffusion resistors 15a, 15b and 15c may be provided for each of the diffusion resistors 15a, 15b and 15c. Therefore, the number of electrode pads for transmitting information detected by each of diffusion resistors 15a, 15b, and 15c can be minimized.

また、拡散抵抗１５ｄは、拡散抵抗１５ａの近傍に設けられている。そのため、半導体装置の製造プロセスにおける熱処理工程において、拡散抵抗１５ａに与えられる影響と拡散抵抗１５ｄに与えられる影響とがほぼ等しくなる。その結果、熱処理工程に起因して生じる、拡散抵抗１５ａが検出した情報のばらつきが低減される。拡散抵抗１５ｅは、拡散抵抗１５ｂの近傍に設けられている。そのため、半導体装置の製造プロセスにおける熱処理工程において、拡散抵抗１５ｂに与えられる影響と拡散抵抗１５ｅに与えられる影響とがほぼ等しくなる。その結果、熱処理工程に起因して生じる、拡散抵抗１５ｂが検出した情報のばらつきが低減される。拡散抵抗１５ｃは、拡散抵抗１５ｆの近傍に設けられている。そのため、半導体装置の製造プロセスにおける熱処理工程において、拡散抵抗１５ｃに与えられる影響と拡散抵抗１５ｆに与えられる影響とがほぼ等しくなる。その結果、熱処理工程に起因して生じる、拡散抵抗１５ａが検出した情報のばらつきが低減される。   The diffused resistor 15d is provided in the vicinity of the diffused resistor 15a. Therefore, in the heat treatment step in the semiconductor device manufacturing process, the influence given to the diffusion resistance 15a and the influence given to the diffusion resistance 15d are almost equal. As a result, variation in information detected by the diffusion resistor 15a caused by the heat treatment process is reduced. The diffused resistor 15e is provided in the vicinity of the diffused resistor 15b. Therefore, in the heat treatment step in the semiconductor device manufacturing process, the influence given to the diffusion resistance 15b and the influence given to the diffusion resistance 15e are almost equal. As a result, variation in information detected by the diffusion resistor 15b caused by the heat treatment process is reduced. The diffused resistor 15c is provided in the vicinity of the diffused resistor 15f. Therefore, in the heat treatment step in the semiconductor device manufacturing process, the influence given to the diffusion resistance 15c and the influence given to the diffusion resistance 15f are almost equal. As a result, variation in information detected by the diffusion resistor 15a caused by the heat treatment process is reduced.

また、拡散抵抗１５ａは、複数のセンサ配線部としての拡散抵抗１５ａ1，１５ａ2，１５ａ3，１５ａ4，１５ａ5および１５ａ6を含んでいる。拡散抵抗１５ｂは、複数のセンサ配線部としての拡散抵抗１５ｂ1，１５ｂ2，１５ｂ3，１５ｂ4，１５ｂ5および１５ｂ6を含んでいる。また、拡散抵抗１５ｃは、拡散抵抗１５ｃ1，１５ｃ2，１５ｃ3，１５ｃ4，１５ｃ5および１５ｃ6を含んでいる。 The diffused resistor 15a includes diffused resistors 15a 1 , 15a 2 , 15a 3 , 15a 4 , 15a 5 and 15a 6 as a plurality of sensor wiring portions. The diffused resistor 15b includes diffused resistors 15b 1 , 15b 2 , 15b 3 , 15b 4 , 15b 5 and 15b 6 as a plurality of sensor wiring portions. The diffused resistor 15c includes diffused resistors 15c 1 , 15c 2 , 15c 3 , 15c 4 , 15c 5 and 15c 6 .

また、複数のセンサ配線部のそれぞれは、一方端が一の結線部に接続され、他方端が他の結線部に接続されていていることが望ましい。また、一の結線部が、接地電極に電気的に接続され、かつ、他の結線部が、電源電極に電気的に接続されていることが望ましい。たとえば、図３においては、複数のセンサ配線部としての拡散抵抗１５ａ1，１５ａ2，１５ａ3，１５ａ4，１５ａ5および１５ａ6のそれぞれは、一方端が接地電極ＧＮＤに接続された配線層５の結線部１８に接続され、その他方端が電源電極ＶDDに接続された配線層４１５の結線部１９に接続されている。拡散抵抗１５ｂ1，１５ｂ2，１５ｂ3，１５ｂ4，１５ｂ5および１５ｂ6、ならびに、拡散抵抗１５ｃ1，１５ｃ2，１５ｃ3，１５ｃ4，１５ｃ5および１５ｃ6のそれぞれの周辺の構造は、図３に示す拡散抵抗１５ａ1，１５ａ2，１５ａａ3，１５ａ4，１５ａ5および１５ａ6の構造とほぼ同様の構造である。 In addition, each of the plurality of sensor wiring portions is desirably connected at one end to one connection portion and connected at the other end to another connection portion. In addition, it is desirable that one connection portion is electrically connected to the ground electrode, and the other connection portion is electrically connected to the power supply electrode. For example, in FIG. 3, each of diffused resistors 15a 1 , 15a 2 , 15a 3 , 15a 4 , 15a 5 and 15a 6 as a plurality of sensor wiring portions has a wiring layer 5 having one end connected to ground electrode GND. The other end of the wiring layer 415 is connected to the connection portion 19 of the wiring layer 415 connected to the power supply electrode V DD . The structures around the diffusion resistors 15b 1 , 15b 2 , 15b 3 , 15b 4 , 15b 5 and 15b 6 and the diffusion resistors 15c 1 , 15c 2 , 15c 3 , 15c 4 , 15c 5 and 15c 6 are shown in FIG. The diffusion resistors 15a 1 , 15a 2 , 15aa 3 , 15a 4 , 15a 5 and 15a 6 shown in FIG.

上記の構成によれば、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれと接地電極ＧＮＤならびに電源電極ＶDDのそれぞれとを接続するための配線部の数を極力低減することができる。 According to said structure, the number of the wiring parts for connecting each of diffused resistance 15a, 15b and 15c, and each of the ground electrode GND and the power supply electrode VDD can be reduced as much as possible.

また、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが検出した１８個の情報、すなわち電位を示す１８個の信号は、電極パッド２５ａ，２５ｂおよび２５ｃを介して外部へ出力されることが望ましい。これによれば、電極パッド２５ａ，２５ｂおよび２５ｃ、接地電極ＧＮＤならびに電源電極ＶDDが、半導体装置を動作させるために必要な部位であるため、何らさらなる電極をベアチップ１０００に付加することなく、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれが検出した情報を外部に出力することが可能になる。 It is desirable that 18 pieces of information detected by the diffusion resistors 15a, 15b and 15c, that is, 18 signals indicating potentials, are output to the outside via the electrode pads 25a, 25b and 25c. According to this, since the electrode pads 25a, 25b and 25c, the ground electrode GND, and the power supply electrode V DD are portions necessary for operating the semiconductor device, the diffusion can be performed without adding any further electrodes to the bare chip 1000. Information detected by each of the resistors 15a, 15b and 15c can be output to the outside.

また、拡散抵抗１５ａは、電極パッド２５ａの下側の領域を横切っている。拡散抵抗１５ｂは、電極パッド２５ｂの下側の領域を横切っている。拡散抵抗１５ｃは、電極パッド２５ｃの下側の領域を横切っている。接地電極ＧＮＤおよび電源電極ＶDDの双方と拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれとは、電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれの下側の領域の外側の領域で電気的に接続されている。 The diffused resistor 15a crosses the lower region of the electrode pad 25a. The diffused resistor 15b crosses the lower region of the electrode pad 25b. The diffused resistor 15c crosses the lower region of the electrode pad 25c. Both ground electrode GND and power supply electrode V DD and diffusion resistors 15a, 15b, and 15c are electrically connected in regions outside the regions below electrode pads 25a, 25b, and 25c, respectively.

上記の構成によれば、たとえば、図３に示すように、結線部１８および１９のそれぞれは、電極パッド２５ｂの下側の領域の外側の領域に存在するため、ボンディング時の悪影響を受け難い。そのため、ボンディング時の悪影響によって拡散抵抗１５ｂの精度が低下することが防止される。   According to the above configuration, for example, as shown in FIG. 3, each of the connection portions 18 and 19 is present in a region outside the region below the electrode pad 25 b, so that it is difficult to be adversely affected during bonding. Therefore, it is possible to prevent the accuracy of the diffused resistor 15b from being lowered due to an adverse effect during bonding.

センサ素子としての拡散抵抗１５ａ，１５ｂおよび１５ｃは、図２に示すように、紙面において縦方向に延びるように設けられた拡散抵抗１５ａと、紙面において横方向に延びるように設けられた拡散抵抗１５ｂと、紙面において斜め方向に延びるように設けられた拡散抵抗１５ｃとを有していることが望ましい。   As shown in FIG. 2, the diffused resistors 15a, 15b and 15c as sensor elements include a diffused resistor 15a provided to extend in the vertical direction on the paper surface and a diffused resistor 15b provided to extend in the horizontal direction on the paper surface. And a diffusion resistor 15c provided so as to extend in an oblique direction on the paper surface.

上記の構成によれば、半導体基板１０および６０のそれぞれに関して、縦、横および斜めの３方向のそれぞれのボンディングによる悪影響が測定される。そのため、ボンディングが半導体基板に与える悪影響が方向によってどのように異なるかを分析することができる。   According to said structure, the bad influence by bonding of each of the vertical, horizontal, and diagonal three directions is measured regarding each of the semiconductor substrates 10 and 60. Therefore, it is possible to analyze how the adverse effect of bonding on the semiconductor substrate varies depending on the direction.

また、図８に示すように、電極パッド２５の下側の領域の半導体基板１０内に、拡散抵抗１５とともに、出力値が温度に依存するトランジスタ等の機能素子１００が形成されていることが望ましい。これによれば、拡散抵抗１５に与えられる熱による悪影響を機能素子１００としてのトランジスタを用いて測定することができる。そのため、拡散抵抗１５が検出した情報から熱による悪影響の成分を除外して、ボンディング時に半導体基板１０に与えられる悪影響を把握することができる。また、逆に、機能素子１００としてのトランジスタに与えられるボンディング時の悪影響を拡散抵抗１５を用いて測定することもできる。   Further, as shown in FIG. 8, it is desirable that a functional element 100 such as a transistor whose output value depends on temperature is formed together with the diffused resistor 15 in the semiconductor substrate 10 in the lower region of the electrode pad 25. . According to this, an adverse effect due to heat applied to the diffusion resistor 15 can be measured using the transistor as the functional element 100. Therefore, it is possible to grasp the adverse effect given to the semiconductor substrate 10 during bonding by excluding the adverse component due to heat from the information detected by the diffusion resistor 15. Conversely, the adverse effect during bonding given to the transistor as the functional element 100 can be measured using the diffused resistor 15.

上記のような半導体装置においては、ボンディング工程の後において、電極パッドからバンプまたはワイヤが剥がれてしまうという不都合が生じることがある。しかしながら、半導体装置によっては、バンプまたはワイヤを接続しない電極パッドが残存する状態を正常な状態として使用されるものもある。したがって、ボンディング工程の後において、電極パッドからバンプまたはワイヤが剥がれてしまうという不都合が生じたのか、それとも、バンプまたはワイヤを接続しない電極パッドが残存する状態が正常な状態であるのかの判別ができないという問題が生じる。   In the semiconductor device as described above, there may be a disadvantage that the bump or the wire is peeled off from the electrode pad after the bonding process. However, some semiconductor devices may be used as a normal state in which electrode pads that do not connect bumps or wires remain. Therefore, after the bonding process, it is impossible to determine whether the inconvenience that the bumps or wires are peeled off from the electrode pads or whether the state in which the electrode pads not connected to the bumps or wires remain is normal is not possible. The problem arises.

そのため、図６に示すように、拡散抵抗１５による歪みの測定のデータであって、電極パッド２５の上にワイヤ２００が形成される工程が行なわれたか否かの履歴を示すデータを記憶するメモリ部１４０を有していることが望ましい。   Therefore, as shown in FIG. 6, a memory for storing distortion measurement data by the diffusion resistor 15 and data indicating a history of whether or not the process of forming the wire 200 on the electrode pad 25 has been performed. It is desirable to have the portion 140.

上記の構成によれば、ボンディング時に半導体基板１０に与えられる悪影響のデータをメモリ部１４０に記憶させることができる。それにより、そのデータを確認すれば、電極パッド２５に接続用導体としてのワイヤ２００がボンディングされる工程が実行された否かを判別することができる。その結果、ボンディング工程後において、電極パッド２５にボンディングされていた接続用導体としてのワイヤ２００が剥がれたような不都合が生じたのか、それとも、当初からボンディングされずに使用されるべき電極パッド２５にボンディングが行なわれていない正常な状態であるのかを判別することができる。   According to the above configuration, data of adverse effects given to the semiconductor substrate 10 during bonding can be stored in the memory unit 140. Accordingly, if the data is confirmed, it can be determined whether or not the process of bonding the wire 200 as the connection conductor to the electrode pad 25 has been executed. As a result, after the bonding process, there is a problem that the wire 200 as the connecting conductor bonded to the electrode pad 25 has been peeled off, or the electrode pad 25 to be used without being bonded from the beginning. It is possible to determine whether or not the bonding is normal.

また、図７に示すように、拡散抵抗６５ｂによる歪みの測定のデータであって、電極パッド７５ｂの上にバンプ９０ｂが形成される工程が行なわれたか否かの履歴を示すデータを記憶するメモリ部４００を有していることが望ましい。   Further, as shown in FIG. 7, a memory for storing distortion measurement data by the diffusion resistor 65b and data indicating a history of whether or not the process of forming the bump 90b on the electrode pad 75b has been performed. It is desirable to have the part 400.

上記の構成によれば、ボンディング時に半導体基板６０に与えられる悪影響のデータをメモリ部４００に記憶させることができる。それにより、そのデータを確認すれば、電極パッド７５ｂに対するボンディングの有無を判別することができる。その結果、ボンディング工程後において、電極パッド７５ｂにボンディングされていた接続用導体としてのバンプ９０ｂが剥がれたような不都合が生じたのか、それとも、当初からボンディングされずに使用されるべき電極パッド７５ｂにボンディングが行なわれていない正常な状態であるのかを、判別することができる。   According to the above configuration, data of adverse effects given to the semiconductor substrate 60 during bonding can be stored in the memory unit 400. Accordingly, if the data is confirmed, it is possible to determine whether or not there is bonding to the electrode pad 75b. As a result, after the bonding process, there is a problem that the bump 90b as the connecting conductor bonded to the electrode pad 75b is peeled off, or the electrode pad 75b to be used without being bonded from the beginning. It is possible to determine whether or not the bonding is in a normal state.

また、ベアチップ２０００においては、図１に示すように、電極パッド２５ａ，２５ｂおよび２５ｃの上に、この順番でかつ１対１の対応で、バンプ９０ａ，９０ｂおよび９０ｃが設けられ、バンプ９０ａ，９０ｂおよび９０ｃのそれぞれを介してベアチップ１０００とベアチップ２０００とが電気的に接続されている。   In the bare chip 2000, as shown in FIG. 1, bumps 90a, 90b and 90c are provided on the electrode pads 25a, 25b and 25c in this order and in a one-to-one correspondence. Bare chip 1000 and bare chip 2000 are electrically connected to each other through each of 90 and 90c.

また、ベアチップ２０００は、図５に示すように、電極パッド７５の下にバンプ９０ａが設けられ、バンプ９０ａを介して有機基板５００が電気的に接続されたものであってもよい。   Further, as shown in FIG. 5, the bare chip 2000 may be one in which bumps 90a are provided under the electrode pads 75 and the organic substrate 500 is electrically connected via the bumps 90a.

また、図１に示すように、本実施の形態の半導体装置は、ベアチップ１０００の半導体基板１０内およびベアチップ２０００の半導体基板６０内のそれぞれに拡散抵抗が形成されている。そのため、半導体基板１０および半導体基板６０のそれぞれに与えられたボンディングによる悪影響を把握することができる。ただし、ベアチップ１０００および２０００のいずれか一方のみに拡散抵抗が形成されている半導体装置であってもよい。   As shown in FIG. 1, in the semiconductor device of the present embodiment, diffusion resistors are formed in the semiconductor substrate 10 of the bare chip 1000 and in the semiconductor substrate 60 of the bare chip 2000, respectively. Therefore, it is possible to grasp an adverse effect caused by bonding given to each of the semiconductor substrate 10 and the semiconductor substrate 60. However, it may be a semiconductor device in which a diffusion resistor is formed only in one of bare chips 1000 and 2000.

また、本実施の形態においては、ベアチップ２０００は、図１に示すように、第１接続用導体としてのバンプ９０ａ、第２接続用導体としてのパンプ９０ｂ、および第３接続用導体としてのバンプ９０ｃを有する。このベアチップ２０００が、ベアチップ１０００に電気的に接続される。このとき、電極パッド２５ａにバンプ９０ａが接続され、電極パッド２５ｂにバンプ９０ｂが接続され、かつ電極パッド２５ｃにバンプ９０ｃが接続される。   In this embodiment, as shown in FIG. 1, the bare chip 2000 includes a bump 90a as a first connection conductor, a bump 90b as a second connection conductor, and a bump 90c as a third connection conductor. Have This bare chip 2000 is electrically connected to the bare chip 1000. At this time, the bump 90a is connected to the electrode pad 25a, the bump 90b is connected to the electrode pad 25b, and the bump 90c is connected to the electrode pad 25c.

本実施の形態の半導体装置の製造方法においては、前述の工程において、図２に示す出力端子１〜１８のそれぞれに出力される電位の値を用いて、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加されている電圧の変化が監視される。   In the method of manufacturing the semiconductor device according to the present embodiment, in the above-described steps, each of the diffusion resistors 15a, 15b, and 15c is used by using the potential value output to each of the output terminals 1 to 18 shown in FIG. Changes in the applied voltage are monitored.

図１に示す半導体装置においては、通常、ベアチップ１０００の電極パッド２５ａ，２５ｂおよび２５ｃに対してベアチップ２０００のバンプ９０ａ，９０ｂおよび９０ｃを、この順番で、かつ、１対１の関係で、強く押し付けることによって、ベアチップ１０００とベアチップ２０００とが接続される。このとき、ベアチップ１０００の主表面に対して、ベアチップ２０００の主表面が平行な状態で、ベアチップ１０００にベアチップ２０００が押し付けられれば、電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれは、バンプ９０ａ，９０ｂおよび９０ｃのそれぞれからほぼ同一の押圧力を受ける。したがって、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれにほぼ同一の応力が加えられる。その結果、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれはほぼ同じ量だけ歪むため、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加される電圧の変化の度合同士は、ほぼ同一になる。   In the semiconductor device shown in FIG. 1, normally, bumps 90a, 90b and 90c of bare chip 2000 are strongly pressed against electrode pads 25a, 25b and 25c of bare chip 1000 in this order and in a one-to-one relationship. As a result, the bare chip 1000 and the bare chip 2000 are connected. At this time, if the bare chip 2000 is pressed against the bare chip 1000 with the bare chip 2000 parallel to the bare chip 1000 main surface, the electrode pads 25a, 25b, and 25c are bumps 90a, 90b, and 90c, respectively. It receives almost the same pressing force from each of the above. Therefore, substantially the same stress is applied to each of the diffusion resistors 15a, 15b and 15c. As a result, each of the diffusion resistors 15a, 15b and 15c is distorted by substantially the same amount, so that the degree of change in the voltage applied to each of the diffusion resistors 15a, 15b and 15c is substantially the same.

しかしながら、ベアチップ２０００の主表面が、ベアチップ１０００の主表面に対して、平行ではなく、すなわち傾いた状態で、バンプ９０ａ，９０ｂおよび９０ｃが、電極パッド２５ａ，２５ｂおよび２５ｃに押し付けられれば、バンプ９０ａ，９０ｂおよび９０ｃのそれぞれが電極パッド２５ａ，２５ｂおよび２５ｃのそれぞれへ加える力同士は、互いに異なる。そのため、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれの歪み量同士は互いに異なる値になる。その結果、拡散抵抗１５ａ，１５ｂおよび１５ｃのそれぞれに印加される電圧の変化の度合同士は互いに異なる。   However, if the bumps 90a, 90b and 90c are pressed against the electrode pads 25a, 25b and 25c in a state where the main surface of the bare chip 2000 is not parallel to the main surface of the bare chip 1000, that is, is inclined, the bump 90a , 90b and 90c have different forces applied to the electrode pads 25a, 25b and 25c, respectively. Therefore, the respective strain amounts of the diffusion resistors 15a, 15b and 15c have different values. As a result, the degree of change in the voltage applied to each of the diffusion resistors 15a, 15b and 15c is different from each other.

この場合、局所的に大きな応力が電極パッド２５ａ，２５ｂおよび２５ｃのいずれかに生じるおそれがある。そのため、ベアチップ１０００および２０００のうち少なくともいずれか一方が損傷するおそれがある。   In this case, a large local stress may be generated in any of the electrode pads 25a, 25b, and 25c. Therefore, at least one of the bare chips 1000 and 2000 may be damaged.

しかしながら、上記の本実施の形態の半導体装置の製造方法によれば、ボンディング時の半導体基板１０内の３つの位置に生じる応力のそれぞれを監視することができる。その結果、ボンディング時に３つのバンプ９０ａ，９０ｂおよび９０ｃが形成されている３つの位置を含む平面に対してベアチップ２０００がどの程度傾いて押し付けられているかを把握しながら、ボンディングを行なうことができる。   However, according to the semiconductor device manufacturing method of the present embodiment described above, each of the stresses generated at the three positions in the semiconductor substrate 10 during bonding can be monitored. As a result, bonding can be performed while grasping how much the bare chip 2000 is pressed against a plane including three positions where the three bumps 90a, 90b and 90c are formed during bonding.

したがって、拡散抵抗１５ａ，１５ｂおよび１５ｃのうちのいずれか２つの拡散抵抗に印加されている電圧同士を比較し、それらの電圧同士の差が所定値以上になった場合に、ベアチップ１０００とベアチップ２０００との間の電気的な接続のための動作、すなわち、ベアチップ１０００にベアチップ２０００を押し付ける動作を停止することが可能になる。このようにするのは、次のような理由のためである。   Therefore, when the voltages applied to any two of the diffusion resistors 15a, 15b, and 15c are compared, and the difference between the voltages becomes a predetermined value or more, the bare chip 1000 and the bare chip 2000 are compared. It is possible to stop the operation for electrical connection between the two, that is, the operation of pressing the bare chip 2000 against the bare chip 1000. This is done for the following reason.

２つの拡散抵抗に印加される電圧同士の差が大きくなるということは、２つの拡散抵抗に生じている歪み同士の差が大きくことなること、つまり、２つの拡散抵抗に生じている応力同士の差が大きくことなることを意味する。このような事態が生じるのは、たとえば、電極パッド２５ａと電極パッド２５ｂとを比較した場合に、電極パッド２５ａがバンプ９０ａから受ける力の大きさと電極パッド２５ｂがバンプ９０ｂから受ける力の大きさとが大きく相違しているためである。この場合、ベアチップ１０００の主表面とベアチップ２０００の主表面とは、平行ではなく、大きく傾いている、すなわち、大きな交差角を有する状態で交差していることが原因である。このとき、ベアチップ１０００がボンディング時に３つの接続用導体を含む平面に対して大きく傾いた状態でベアチップ２０００に押し付けられることに起因して、局所的に大きな力がベアチップ１０００に加えられるとによって、ベアチップ１０００の損傷するおそれがある。   The difference between the voltages applied to the two diffusion resistors becomes large, which means that the difference between the strains generated in the two diffusion resistors is large, that is, between the stresses generated in the two diffusion resistors. It means that the difference will be big. Such a situation occurs because, for example, when the electrode pad 25a and the electrode pad 25b are compared, the magnitude of the force that the electrode pad 25a receives from the bump 90a and the magnitude of the force that the electrode pad 25b receives from the bump 90b. This is because they are greatly different. In this case, the main surface of the bare chip 1000 and the main surface of the bare chip 2000 are not parallel, but are largely inclined, that is, intersected with a large crossing angle. At this time, when the bare chip 1000 is pressed against the bare chip 2000 in a state of being largely inclined with respect to the plane including the three connection conductors during bonding, a large force is locally applied to the bare chip 1000. There is a risk of 1000 damage.

本実施の形態の半導体装置の製造方法によれば、ベアチップ１０００に局所的に力が働いているかどうかが、３つの拡散抵抗のそれぞれの抵抗値の変化を監視することによって、間接的に監視される。したがって、ベアチップ１０００に局所的に大きな力が働いた場合には、ベアチップ１０００とベアチップ２０００とを接合するための動作を停止することが可能となる。すなわち、半導体基板１０に局所的に大きな力がかけられる前に、半導体基板１０のいずれかの位置に所定値以上の応力がかけられた場合に、ベアチップ１０００に対してベアチップ２０００を押し付けるための動作を停止することができる。その結果、ベチップ１０００とベアチップ２０００との接合時にベチップ１０００が損傷することが防止される。   According to the method of manufacturing a semiconductor device of the present embodiment, whether or not a force is acting locally on the bare chip 1000 is indirectly monitored by monitoring changes in the resistance values of the three diffusion resistors. The Therefore, when a large force is applied locally to the bare chip 1000, the operation for joining the bare chip 1000 and the bare chip 2000 can be stopped. That is, an operation for pressing the bare chip 2000 against the bare chip 1000 when a stress greater than a predetermined value is applied to any position of the semiconductor substrate 10 before a large force is locally applied to the semiconductor substrate 10. Can be stopped. As a result, the base chip 1000 is prevented from being damaged when the base chip 1000 and the bare chip 2000 are joined.

なお、本実施の形態においては、電極パッド２５ａ，２５ｂおよび２５ｃからなる３つの電極パッドのそれぞれの下側の領域に形成された３つの拡散抵抗の電圧の変化を監視しながら、ベアチップ１０００とベアチップ２０００とを接続用導体としてのバンプ９０ａ，９０ｂおよび９０ｃを介して接続する方法を示した。しかしながら、測定される拡散抵抗の数が３つであることは、半導体基板１０が平行であることを確認するための最低限の条件であり、半導体基板の平行度をより精確に把握するには、半導体基板の４隅のそれぞれの近傍に、拡散抵抗が少なくとも１つずつ設けられていることが望ましい。また、半導体基板の歪みの分布を確認するためには、半導体基板の主表面に拡散抵抗が点在するように設けられていることが望ましい。   In the present embodiment, the bare chip 1000 and the bare chip are monitored while monitoring the change in voltage of the three diffusion resistors formed in the lower region of each of the three electrode pads including the electrode pads 25a, 25b, and 25c. A method of connecting 2000 with bumps 90a, 90b and 90c as connecting conductors has been shown. However, the number of diffused resistors to be measured is three, which is a minimum condition for confirming that the semiconductor substrate 10 is parallel. In order to grasp the parallelism of the semiconductor substrate more accurately. It is desirable that at least one diffusion resistor is provided in the vicinity of each of the four corners of the semiconductor substrate. Further, in order to confirm the strain distribution of the semiconductor substrate, it is desirable that the diffusion resistance is provided on the main surface of the semiconductor substrate.

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれていることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

実施の形態のチップオンチップの半導体装置の断面図である。It is sectional drawing of the semiconductor device of the chip-on-chip of embodiment. 拡散抵抗と接地電極、電源電極および出力端子のそれぞれとの間の接続関係を説明するための回路図である。It is a circuit diagram for demonstrating the connection relationship between a diffused resistor and each of a ground electrode, a power supply electrode, and an output terminal. １つの拡散抵抗の拡大図である。It is an enlarged view of one diffusion resistance. 電極パッドにワイヤが接続された状態を説明するための図である。It is a figure for demonstrating the state by which the wire was connected to the electrode pad. ベアチップと有機基板とがバンプを介して接続された状態を説明するための図である。It is a figure for demonstrating the state by which the bare chip and the organic substrate were connected via the bump. 拡散抵抗の出力を記憶するメモリ部が設けられたベアチップを説明するための図である。It is a figure for demonstrating the bare chip provided with the memory part which memorize | stores the output of a diffused resistor. 拡散抵抗の出力を記憶するメモリ部が設けられたベアチップの他の例を説明するための図である。It is a figure for demonstrating the other example of the bare chip provided with the memory part which memorize | stores the output of a diffused resistor. バンプ電極の下側の領域内に拡散抵抗と機能素子とが設けられた状態を説明するための図である。It is a figure for demonstrating the state by which the diffused resistor and the functional element were provided in the area | region below a bump electrode.

符号の説明Explanation of symbols

５，２１５，４１５，４７５，７１５ 配線層、１０，６０ 半導体基板、２０，７０ 積層膜、３０，８０ 保護膜、１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ 拡散抵抗、２５ａ，２５ｂ，２５ｃ，７５ａ，７５ｂ，７５ｃ 電極パッド、９０ａ，９０ｂ，９０ｃ バンプ、１００ 機能素子、２００ ワイヤ、１４０，４００ メモリ部、５００ 有機基板、６００ａ，６００ｂ 基板ランド、１０００，２０００ ベアチップ。   5, 215, 415, 475, 715 Wiring layer, 10, 60 Semiconductor substrate, 20, 70 Laminated film, 30, 80 Protective film, 15a, 15b, 15c, 15d, 15e, 15f Diffusion resistance, 25a, 25b, 25c, 75a, 75b, 75c Electrode pads, 90a, 90b, 90c Bumps, 100 functional elements, 200 wires, 140, 400 memory units, 500 organic substrates, 600a, 600b substrate lands, 1000, 2000 bare chips.

Claims (15)

半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子と、
前記センサ素子に直列に接続された抵抗素子と、
前記センサ素子および前記抵抗素子のうちの一方に電気的に接続された接地電極と、
前記センサ素子および前記抵抗素子のうちの他方に電気的に接続され電源電極と、
一方端が前記センサ素子と前記抵抗素子との間に接続され、かつ、他方端が前記積層膜および前記半導体基板の外部の出力端子に接続され、該外部端子に前記センサ素子が検出した情報を出力する配線とを備えた、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region under the electrode pad;
A resistance element connected in series to the sensor element;
A ground electrode electrically connected to one of the sensor element and the resistance element;
A power supply electrode electrically connected to the other of the sensor element and the resistance element;
One end is connected between the sensor element and the resistance element, and the other end is connected to the output terminal outside the laminated film and the semiconductor substrate, and the information detected by the sensor element is connected to the external terminal. A semiconductor device comprising wiring for outputting. 前記センサ素子は、第１拡散抵抗であり、
前記抵抗素子は、前記半導体基板内であって前記第１拡散抵抗の近傍に設けられた第２拡散抵抗である、請求項１に記載の半導体装置。 The sensor element is a first diffusion resistor;
2. The semiconductor device according to claim 1, wherein the resistance element is a second diffusion resistor provided in the vicinity of the first diffusion resistor in the semiconductor substrate. 前記センサ素子は、複数のセンサ配線部を含み、
前記複数のセンサ配線部のそれぞれは、一方端が一の結線部に接続され、他方端が他の結線部に接続され、
前記一の結線部が、前記接地電極に電気的に接続され、
前記他の結線部が、前記電源電極に電気的に接続された、請求項１に記載の半導体装置。 The sensor element includes a plurality of sensor wiring portions,
Each of the plurality of sensor wiring portions has one end connected to one connection portion and the other end connected to another connection portion.
The one connection portion is electrically connected to the ground electrode;
The semiconductor device according to claim 1, wherein the other connection portion is electrically connected to the power supply electrode. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子とを備え、
前記センサ素子が検出した情報が前記電極パッドを介して外部へ出力される、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region below the electrode pad,
A semiconductor device in which information detected by the sensor element is output to the outside through the electrode pad. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子とを備え、
前記センサ素子は、前記電極パッドの下側の領域を横切っており、
前記接地電極および前記電源電極のそれぞれと前記センサ素子とは、前記電極パッドの下側の領域の外側の領域で電気的に接続されている、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region below the electrode pad,
The sensor element crosses a lower region of the electrode pad;
Each of the ground electrode and the power supply electrode and the sensor element are electrically connected in a region outside a region below the electrode pad. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子とを備え、
前記センサ素子は、
第１方向に延びるように設けられた第１センサ素子と、
前記第１方向とは異なる第２方向に延びるように設けられた第２センサ素子と、
前記第１および第２方向のいずれとも異なる第３方向に延びるように設けられた第３センサ素子とを有している、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region below the electrode pad,
The sensor element is
A first sensor element provided to extend in a first direction;
A second sensor element provided to extend in a second direction different from the first direction;
And a third sensor element provided to extend in a third direction different from both the first and second directions. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成された第１センサ素子と、
前記電極パッドの下側の領域の前記半導体基板内に形成され、出力値が温度に依存する第２センサ素子とを備えた、半導体装置。 An electrode pad formed above the semiconductor substrate;
A first sensor element formed in the semiconductor substrate in a region below the electrode pad;
A semiconductor device comprising: a second sensor element formed in the semiconductor substrate in a lower region of the electrode pad, the output value of which depends on temperature. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子と、
前記電極パッドの下側の領域の前記半導体基板内に形成された機能素子とを備えた、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region under the electrode pad;
And a functional device formed in the semiconductor substrate in a region below the electrode pad. 半導体基板の上方に形成された電極パッドと、
前記電極パッドの下側の領域の前記半導体基板内に形成されたセンサ素子と、
前記センサ素子を用いて得られたデータであって、前記電極パッドの上に接続用導体が接続される工程が実行されたか否かの履歴を示すデータが記憶されたメモリ部とを備えた、半導体装置。 An electrode pad formed above the semiconductor substrate;
A sensor element formed in the semiconductor substrate in a region under the electrode pad;
Data obtained using the sensor element, comprising a memory unit storing data indicating a history of whether or not a process of connecting a connection conductor on the electrode pad was performed, Semiconductor device. 前記電極パッドにワイヤがボンディングされた、請求項１〜９のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein a wire is bonded to the electrode pad. 前記電極パッド上にバンプが設けられ、前記バンプを介して他のベアチップが電気的に接続された、請求項１〜９のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein a bump is provided on the electrode pad, and another bare chip is electrically connected through the bump. 前記電極パッドの上にバンプが設けられ、
前記バンプを介して有機基板が電気的に接続された、請求項１〜９のいずれかに記載の半導体装置。 Bumps are provided on the electrode pads,
The semiconductor device according to claim 1, wherein an organic substrate is electrically connected through the bumps. 第１半導体基板の上方に形成された第１電極パッドを有する第１ベアチップと、
第２半導体基板の上方に形成された第２電極パッドを有する第２ベアチップと、
前記第１ベアチップと前記第２ベアチップとを接続する接続用導体と、
前記第１電極パッドの下側の領域の前記第１半導体基板内および前記第２電極パッドの下側の領域の前記第２半導体基板内のうち少なくともいずれか一方に形成されたセンサ素子とを備えた、半導体装置。 A first bare chip having a first electrode pad formed above the first semiconductor substrate;
A second bare chip having a second electrode pad formed above the second semiconductor substrate;
A connection conductor connecting the first bare chip and the second bare chip;
A sensor element formed in at least one of the first semiconductor substrate in the lower region of the first electrode pad and the second semiconductor substrate in the lower region of the second electrode pad. Semiconductor devices. 半導体基板の上方に形成された第１電極パッド、第２電極パッド、および第３電極パッドと、
前記第１電極パッドの下側の領域の前記半導体基板内に形成された第１センサ素子と、
前記第２電極パッドの下側の領域の前記半導体基板内に形成された第２センサ素子と、
前記第３電極パッドの下側の領域の前記半導体基板内に形成された第３センサ素子と、
を備えたベアチップを用いる半導体装置の製造方法であって、
第１接続用導体、第２接続用導体、および第３接続用導体を有する他の装置を前記ベアチップに電気的に接続する接続ステップを含み、
前記接続ステップにおいては、前記第１電極パッドに第１接続用導体が接続され、前記第２電極パッドに第２接続用導体が接続され、かつ前記第３電極パッドに第３接続用導体が接続されるときに、前記第１センサ素子、前記第２センサ素子、および前記第３センサ素子のそれぞれの出力値が監視される、半導体装置の製造方法。 A first electrode pad, a second electrode pad, and a third electrode pad formed above the semiconductor substrate;
A first sensor element formed in the semiconductor substrate in a region below the first electrode pad;
A second sensor element formed in the semiconductor substrate in a region below the second electrode pad;
A third sensor element formed in the semiconductor substrate in a region below the third electrode pad;
A method for manufacturing a semiconductor device using a bare chip comprising:
A connection step of electrically connecting another device having a first connection conductor, a second connection conductor, and a third connection conductor to the bare chip;
In the connection step, a first connection conductor is connected to the first electrode pad, a second connection conductor is connected to the second electrode pad, and a third connection conductor is connected to the third electrode pad. When this is done, the output values of the first sensor element, the second sensor element, and the third sensor element are monitored. 前記第１センサ素子、前記第２センサ素子、および前記第３センサ素子のうちのいずれか２つの出力値の差が所定値以上になった場合には、前記ベアチップと前記他の装置との間の電気的な接続のための動作が停止される、請求項１４に記載の半導体装置の製造方法。   When the difference between the output values of any one of the first sensor element, the second sensor element, and the third sensor element is greater than or equal to a predetermined value, the difference between the bare chip and the other device The method for manufacturing a semiconductor device according to claim 14, wherein the operation for electrical connection is stopped.
JP2004033876A 2004-02-10 2004-02-10 Semiconductor device and its manufacturing method Withdrawn JP2005228820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004033876A JP2005228820A (en) 2004-02-10 2004-02-10 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004033876A JP2005228820A (en) 2004-02-10 2004-02-10 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005228820A true JP2005228820A (en) 2005-08-25

Family

ID=35003310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004033876A Withdrawn JP2005228820A (en) 2004-02-10 2004-02-10 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005228820A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176341A1 (en) * 2021-02-17 2022-08-25 パナソニックＩｐマネジメント株式会社 Device, device manufacturing apparatus, and device manufacturing method
JP7462270B2 (en) 2020-05-28 2024-04-05 パナソニックＩｐマネジメント株式会社 Inspection method for device manufacturing equipment and device manufacturing equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7462270B2 (en) 2020-05-28 2024-04-05 パナソニックＩｐマネジメント株式会社 Inspection method for device manufacturing equipment and device manufacturing equipment
WO2022176341A1 (en) * 2021-02-17 2022-08-25 パナソニックＩｐマネジメント株式会社 Device, device manufacturing apparatus, and device manufacturing method

Similar Documents

Publication Publication Date Title
US7934429B2 (en) Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same
TWI443349B (en) Semiconductor device having chip crack detection structure
TWI299791B (en) Semiconductor integrated circuit and method for testing connection state between semiconductor integrated circuits
US7847626B2 (en) Structure and method for coupling signals to and/or from stacked semiconductor dies
CN110160681B (en) Load sensing device, package and system
GB2353401A (en) An integrated circuit package incorporating a capacitive sensor probe
JP6793025B2 (en) Semiconductor device
JP4635901B2 (en) Module package
JP6231279B2 (en) Semiconductor device
US8717059B2 (en) Die having wire bond alignment sensing structures
JP2005228820A (en) Semiconductor device and its manufacturing method
JP2008028274A (en) Manufacturing method for semiconductor device
JP2021182589A (en) Semiconductor device and manufacturing method for semiconductor device
TWI305273B (en) A test assembly for testing a ball grid array package device
JP3837898B2 (en) Semiconductor device
JP2001284394A (en) Semiconductor element
JP2006108231A (en) Semiconductor device
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
US10859638B2 (en) Passive bridge circuit with oxide windows as leakage sink
JP3573113B2 (en) Bonding damage measuring device and measuring method
KR100871386B1 (en) Semicodnuctor package and method of manufacturing the same
US10153229B2 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
JP5604992B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing the semiconductor device
JP5252027B2 (en) Manufacturing method of semiconductor device
JP2009111290A (en) Resistance measuring element and method of measuring contact resistance, and semiconductor device chip and evaluation method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501