JP2005215924A - 制御装置の通信方法および制御装置 - Google Patents
制御装置の通信方法および制御装置 Download PDFInfo
- Publication number
- JP2005215924A JP2005215924A JP2004020867A JP2004020867A JP2005215924A JP 2005215924 A JP2005215924 A JP 2005215924A JP 2004020867 A JP2004020867 A JP 2004020867A JP 2004020867 A JP2004020867 A JP 2004020867A JP 2005215924 A JP2005215924 A JP 2005215924A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- communication
- eeprom
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【課題】複数のマイコンとEEPROMを有した制御装置において、設計上の都合によりマイコンの通信ポートの数に制限がある場合でも、マイコンの再選定を行う必要のない制御装置の通信方法および制御装置を提供すること。
【解決手段】主として制御を行うマスターマイコンと他のマイコンおよびEEPROMを接続するデータバスを共有させて、一対のデータバスにより他のマイクロコンピュータとEEPROM双方のデータが伝送されるようにした。よって、マスターマイコンは一つの通信ポートだけで他のマイコンと不揮発性メモリどちらとも通信が可能となる。
【選択図】図1
【解決手段】主として制御を行うマスターマイコンと他のマイコンおよびEEPROMを接続するデータバスを共有させて、一対のデータバスにより他のマイクロコンピュータとEEPROM双方のデータが伝送されるようにした。よって、マスターマイコンは一つの通信ポートだけで他のマイコンと不揮発性メモリどちらとも通信が可能となる。
【選択図】図1
Description
本発明は、マイクロコンピュータと不揮発性のメモリを有する制御装置の通信方法および制御装置に関するものである。
従来、機器の動作制御は、マイクロコンピュータ(以下、マイコン)を備えた制御装置によるものが一般的である。マイコンは内部にRAMやROMと言った記憶素子を有していて、ここに格納されたデータやプログラムによって入出力ポートに接続されたセンサやデバイスの動作を制御している。
さらにこの種の制御装置は、マイコンの外部に記憶素子として電気的にデータの書換が可能な不揮発性のメモリであるEEPROMを備えている。マイコンとEEPROMは通信ポートにより接続されており、通信ポートを介してマイコンからEEPROMへのデータの書き込みや、データの読み出しが行われている。
また、近年においては機器の持つ機能が多様化しており、これに伴って各種センサや制御しなければいけないデバイスの数は増加している。そのため、センサやデバイスに接続する入出力ポートの数を確保するため、複数のマイコンを用いて制御を行う必要がある。
そこで図2の構成図のように、主に制御を行うマスターマイコン51と、マスターマイコン51により動作が制御されるスレイブマイコン52の2つのマイコンを設けた制御装置が用いられている。この制御装置では、マスターマイコン51はスレイブマイコン52とデータ通信を行うために第1の通信ポート53を介して接続され、また、EEPROM54とはデータの書き込みや読込をするために第2の通信ポート55を介して接続されている。
特開平9−62638号公報
特開2001−290755号公報
つまり、図2に示すような制御装置においては、マスターマイコンはスレイブマイコンとEEPROMに接続するため、最低2つの通信ポートを備えていなければならない。ところが、対ノイズ性を優先させるなどの設計の都合により、選定できるマイコンが制約されてしまい、通信ポートを1つしか持たないマイコンにより設計しなければならないこともある。このような場合は、仕様の変更にて対応するか、若しくはマイコンを再選定しなくてはならないといった手間が生じてしまっていた。
本発明は上記課題を解決するためのもので、複数のマイコンとEEPROMを有した制御装置において、設計上の都合により選択できるマイコンが制限された場合でも、マイコンの再選定を行う必要のない制御装置の通信方法および制御装置を提供することを目的とする。
本発明は、マイクロコンピュータ間のデータ通信と、マイクロコンピュータと不揮発性メモリ間のデータ通信を同じデータバスを用いて行うことを特徴とする制御装置の通信方法である。
また、互いにデータ通信を行う複数のマイクロコンピュータと、データを格納するとともに前記マイクロコンピュータによりデータが書き込まれる不揮発性メモリと、データを伝送するデータバスを有する制御装置において、マイクロコンピュータと不揮発性メモリ間のデータを伝送するデータバスはマイクロコンピュータ間のデータを伝送するデータバスと共有であることを特徴とする制御装置である。
また、前記マイクロコンピュータが前記不揮発性メモリにデータ書き込みを行う際は、他のマイクロコンピュータに対してデータの受信を行わないように指示を出すことを特徴とする請求項2記載の制御装置である。
本発明は上述のように構成したから、通信ポートを1つしか有していないマイコンをマスターマイコンとして用いることができるため、マイコンの通信ポートの数に制限があった場合にも、マイコンの再選定を行う手間をなくして制御装置の設計を容易に行うことができる。
好適と考える本発明の実施形態を、本発明の作用を示して簡単に説明する。
マイコン間およびマイコンと不揮発性メモリ(EEPROM)のデータ通信は互いの通信ポートに接続したデータバスを介して行われる。そこで本発明は、主として制御を行うマスターマイコンと他のマイコンおよびEEPROMを接続するデータバスを共有させて、一対のデータバスにより他のマイクロコンピュータとEEPROM双方のデータが伝送されるようにした。よって、マスターマイコンは一つの通信ポートだけで他のマイコンと不揮発性メモリどちらとも通信が可能となる。
本発明の具体的な実施例について図面に基づいて説明する。
図1は本実施例の制御装置1の概略を示す構成図であって、マスターマイコン2およびスレイブマイコン3により機器の制御が実行されるように構成されている。そして、これらマイコンの他に不揮発性メモリであるEEPROM4が設けられている。
マスターマイコン2は、機器の主要な制御を実行するものであり、各種制御プログラムやデータ等が記憶されたROM21と、ROM21に記憶されたプログラムやデータに従って演算処理を実行するCPU22と、CPU22による演算処理の実行中に処理されるデータや演算過程で一時的に生じるデータなどを記憶するRAM23と、各種センサやデバイスとのデータ入出力を制御するための入出力ポート24と、スレイブマイコン3及びEEPROM4とのデータ通信を行うための通信ポート25とを備えている。
通信ポート25は、シリアル通信方式のインターフェースにより構成され、データ送受信のタイミングを合わせるためのクロック信号を出力するシリアルクロック出力端子(Sclk1)、データを送信するデータ送信端子(Sout1)、データを受信するデータ受信端子(Sin1)を有している。
スレイブマイコン3は、マスターマイコン2からの指示により動作が制御されるようになっており、マスターマイコン2と同様に各種制御プログラムやデータ等が記憶されたROM31と、ROM31に記憶されたプログラムやデータに従って演算処理を実行するCPU32と、CPU32による演算処理の実行中に処理されるデータや演算過程で一時的に生じるデータなどを記憶するRAM33と、各種センサやデバイスとのデータ入出力を制御するための入出力ポート34と、マスターマイコン2とのデータ通信を行うための通信ポート35とを備えている。
また、スレイブマイコン3の通信ポート35は、マスターマイコン2からのクロック信号が入力されるシリアルクロック入力端子(Sclk2)、マスターマイコン2へデータを送信するデータ送信端子(Sout2)、マスターマイコン2からのデータを受信するデータ受信端子(Sin2)を有している。
EEPROM4は電気的にデータの書換が可能な不揮発性のメモリであって、電源を切ってもデータが消去されないことから、機器の動作状態を監視したり個体差によるバラツキを補正するために必要なデータ(例えば、温度や時間)等が随時格納されるようになっている。そして、マスターマイコン2とは通信ポート41を介して接続され、マスターマイコン2から前述のデータが書き込まれたり、マスターマイコン2が動作中に必要とするデータを読み込んだりする。
EEPROM4の通信ポート41は、マスターマイコン2からのクロック信号が入力されるシリアルクロック入力端子(SK)、マスターマイコン2からのデータが入力されるデータ入力端子(DI)、マスターマイコン2へデータを出力するデータ出力端子(DO)を有している。
マスターマイコン2とスレイブマイコン3は、シリアルクロック出力端子(Sclk1)とシリアルクロック入力端子(Sclk2)、データ送信端子(Sout1)27とデータ受信端子(Sin2)、データ受信端子(Sin1)とデータ送信端子(Sout2)がそれぞれデータバス5a、5b、5cにより接続されている。
そして、マスターマイコン2とEEPROM4は、シリアルクロック出力端子(Sclk1)とシリアルクロック入力端子(SK)、データ送信端子(Sout1)とデータ入力端子(DI)、データ受信端子(Sin1)とデータ出力端子(DO)がそれぞれデータバス5a、5b、5cにより接続されている。
つまり、マスターマイコン2とスレイブマイコン3間のデータ通信はマスターマイコン2とEEPROM4間のデータ通信とデータバス5a、5b、5cを共有して行われている。
次に、本実施例における動作を説明する。
マスターマイコン2とスレイブマイコン3を有する制御装置においては、機器の動作はマスターマイコン2からの指令により制御されている。マスターマイコン2ではROM21に記憶されたプログラムやデータ、さらに入出力ポートに接続される各種センサからのデータに基づきCPU22が演算処理を行い、CPU22の演算結果により入出力ポート24に接続されているデバイスの動作が制御される。
そして、スレイブマイコン3の動作はマスターマイコン2の指示により制御されるようになっているため、スレイブマイコン3の入出力ポート34に接続されているセンサのデータを読み込んだりデバイスの動作を行わせる際は、データバス5aによりマスターマイコン2のシリアルクロック出力端子(Sclk1)からスレイブマイコン3のシリアルクロック入力端子(Sclk2)へデータの送受信を行う合図となる信号を送信したのち、データバス5b、5cを通してデータの通信が行われる。
通常、データバス5a、5b、5cにはマスターマイコン2とスレイブマイコン3間でのデータが伝送されていて、マスターマイコン2とスレイブマイコン3の通信により機器の動作が制御されている。
ここでマスターマイコン2からEEPROM4へのデータの書き込みが生じたとき、次のようにデータの送信が行われる。
まず、マスターマイコン2は、データバス5aによりシリアルクロック出力端子(Sclk1)からスレイブマイコン3のシリアルクロック入力端子(Sclk2)へデータの送受信を行う合図となる信号を送信する。そして、以後送信するデータの受信を行わないようデータバス5bを通してデータ送信端子(Sout1)からスレイブマイコン3のデータ受信端子(Sin2)へ指示を送る。
また、マスターマイコン2はEEPROM4に対しては、シリアルクロック出力端子(Sclk1)からデータバス5aを通してEEPROM4のシリアルクロック入力端子(SK)へデータの送受信を行う合図となる信号を送信する。そして、以後のデータを受信するようにデータバス5bを通してデータ送信端子(Sout1)からデータ入力端子(DI)へ指示を送り、その後、データバス5bを通して書き込みデータを送信することで、EEPROM4へデータの書き込みが行われる。
このように、マスターマイコン2とスレイブマイコン3およびEEPROM4とのデータ通信は同じデータバス5a、5b、5cを共有して行われるため、EEPROM4へデータの書き込みを行うときは、予めスレイブマイコン3に対しデータの受信を行わないよう指令をするとともに、EEPROM4へデータを受信するように指令をする。このように制御することで、同じデータバスを用いていても、誤ったデータの送受信が行われることはなく、確実にEEPROM4へのデータの書き込みが行われる。
よって、通信ポートを1つしか有していないマイコンをマスターマイコン2として用いることができるため、マイコンの通信ポートの数に制限があった場合にも対応することが可能である。そして、通信ポートを1つしか有していないマイコンは安価であり、接続の際に必要となるデータバスにかかる部品も1ポート分不要となるので、制御装置全体のコストを抑えることができるとともに、データバスを共有とすることで、基板パターンの面積を小さくすることもできるためさらなるコストダウンも可能となるのである。
2 マスターマイコン
3 スレイブマイコン
4 不揮発性メモリ(EEPROM)
5a,5b,5c データバス
3 スレイブマイコン
4 不揮発性メモリ(EEPROM)
5a,5b,5c データバス
Claims (3)
- マイクロコンピュータ間のデータ通信と、マイクロコンピュータと不揮発性メモリ間のデータ通信を同じデータバスを用いて行うことを特徴とする制御装置の通信方法。
- 互いにデータ通信を行う複数のマイクロコンピュータと、データを格納するとともに前記マイクロコンピュータによりデータが書き込まれる不揮発性メモリと、データを伝送するデータバスを有する制御装置において、マイクロコンピュータと不揮発性メモリ間のデータを伝送するデータバスはマイクロコンピュータ間のデータを伝送するデータバスと共有であることを特徴とする制御装置。
- 前記マイクロコンピュータが前記不揮発性メモリにデータ書き込みを行う際は、他のマイクロコンピュータに対してデータの受信を行わないように指示を出すことを特徴とする請求項2記載の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020867A JP2005215924A (ja) | 2004-01-29 | 2004-01-29 | 制御装置の通信方法および制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020867A JP2005215924A (ja) | 2004-01-29 | 2004-01-29 | 制御装置の通信方法および制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005215924A true JP2005215924A (ja) | 2005-08-11 |
Family
ID=34904670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020867A Pending JP2005215924A (ja) | 2004-01-29 | 2004-01-29 | 制御装置の通信方法および制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005215924A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017537392A (ja) * | 2014-12-02 | 2017-12-14 | クアルコム テクノロジーズ インターナショナル,リミテッド | デュアルプロセッサシステムによるメモリアクセス |
-
2004
- 2004-01-29 JP JP2004020867A patent/JP2005215924A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017537392A (ja) * | 2014-12-02 | 2017-12-14 | クアルコム テクノロジーズ インターナショナル,リミテッド | デュアルプロセッサシステムによるメモリアクセス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10384625B2 (en) | Communication device and non-transitory recording medium | |
US20170091130A1 (en) | Bus system | |
US10045095B2 (en) | Communication processing device, communication method, and communication system | |
US7685351B2 (en) | External device access apparatus | |
EP3432190B1 (en) | Processing system and related integrated circuit for handling password management | |
EP1255375B1 (en) | Plural station memory data sharing system | |
WO2017036101A1 (zh) | 一种更新寄存器的方法及装置 | |
JP2005215924A (ja) | 制御装置の通信方法および制御装置 | |
CN110278716B (zh) | Plc、网络单元、cpu单元、以及数据传送方法 | |
JP5344868B2 (ja) | 中間装置を介して制御装置と周辺要素との間でメッセージを伝達するための方法 | |
JP6112412B2 (ja) | 入出力制御回路及び入出力制御回路における同期制御方法 | |
US10956342B1 (en) | Variable channel multi-controller memory system | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
JP2004040649A (ja) | 車載通信装置 | |
JP2008102686A (ja) | フィールド制御装置 | |
JP4810488B2 (ja) | 二重化制御装置、及びそのトラッキング方法 | |
JP2018055318A (ja) | 電子装置およびプログラム | |
US7600041B2 (en) | Industrial or domestic local network | |
JP4765003B2 (ja) | マルチプロセッサシステム | |
JP2008257415A (ja) | プログラム書き込み機能を有するコントローラ | |
KR101900729B1 (ko) | Plc 운영체제 구동 방법 | |
JP4048442B2 (ja) | 冗長化cpu装置 | |
JP2008033657A (ja) | メモリ制御装置および情報処理装置並びにメモリ制御方法 | |
JP2006048234A (ja) | 電子制御装置 | |
JP2015219838A (ja) | 情報処理装置 |