JP2005210773A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 良好な信頼性を有する小型かつ高効率な絶縁型のＤＣ−ＤＣコンバータを得る。
【解決手段】 直流電圧源からの直流電圧を、これと直列に接続されたハイサイドスイッチ及びローサイドスイッチとしてのＦＥＴにより、所定のスイッチング周波数でそれぞれ等期間ずつ交互にオン／オフした後にトランスの１次側に供給する。そして、このトランスの２次側に誘起された交流電圧を整流・平滑することにより１次側から絶縁された直流電圧を得る。また、ハイサイドスイッチ及びローサイドスイッチとしてのＦＥＴのオン／オフ切換タイミングでは、これらＦＥＴが共にオフとなるデッドタイムを設け、このデッドタイム中にＦＥＴのドレイン・ソース間の電圧がゼロを横切るようにして、スイッチング損失が発生しないゼロ電圧スイッチングを行なう。
【選択図】 図１

Description

本発明は、小型で高効率な絶縁型のＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータは、直流電圧・電流を一旦交流に変換して、その後にトランス、整流回路、及び平滑回路を経て、所望する直流電圧・電流を得るものであり、例えばレーダ装置やコンピュータ等の産業用電子機器の内部において、これら機器に供給される直流電源の電圧とは異なる直流電圧が必要とされる場合等に活用されている。

近年の各種電子機器等の小型軽量化に伴い、このようなＤＣ−ＤＣコンバータにも小型化が求められている。このため、ＤＣ−ＤＣコンバータを構成する各種素子の小型化はもとより、発熱を抑えるために無効な電力消費を減らした高効率な変換方式が採用される。

例えば、入力される直流電圧・電流を一旦交流に変換する際、その波形としてパルス波形を用いる方式もあり、あるいは回路要素の中のインダクタンス成分とキャパシタンス成分との共振作用を利用した共振波形を用いる方式もある。この共振波形を用いた共振型ＤＣ−ＤＣコンバータでは、スイッチング損失及びスイッチングノイズが低減され、スイッチング周波数の高周波化によってその小型軽量化を実現している。特に、ＤＣ−ＤＣコンバータ内において、スイッチング素子の両端の電圧がゼロの時にスイッチ切換動作をさせるゼロ電圧スイッチングを利用することにより、スイッチング損失を極めて少なくしている。

このようなゼロ電圧スイッチングを用いた共振型ＤＣ−ＤＣコンバータの事例が開示されている（例えば、非特許文献１参照。）。この非特許文献１のＤＣ−ＤＣコンバータは、１２個のスイッチング素子を備え、これら各スイッチング素子を固定デューティのパルス信号により駆動している。また、回路中のインダクタンス分とキャパシタンス分の共振波形を利用して、ゼロ電圧スイッチングを実現している。
W.A.Reass et.al 「OPERATIONAL RESULTS OF THE SPALLATION NEUTRON SOURCE (SNS) POLYPHASE CONVERTER-MODULATOR FOR THE 140KV KLYSTRON RF SYSTEM」 Proceeding of the 2001 Particle Accelerator Conference, Chicago P.1029 − 1031

ところで、大電流による駆動を必要とする機器や、あるいは異なった複数の電圧を必要とする機器にＤＣ−ＤＣコンバータを適用する場合には、複数のＤＣ−ＤＣコンバータユニットを多段に接続した構成として、多出力化する。この場合においても、各段のＤＣ−ＤＣコンバータユニットに対しては、小型軽量であることはもちろん、高効率かつ高信頼性が要求される。

しかしながら、従来の多出力化されたＤＣ−ＤＣコンバータにおいては、多出力化が容易な、例えばフライバックコンバータ等の回路方式で電圧を変換した後、さらにシリーズレギュレータやマグアンプ等で各出力を安定化しているため、効率が悪く大型化していた。また、２０アンペアを超えるような、大電流の多出力ＤＣ−ＤＣコンバータでは、例えば補助電源回路や制御回路を新たに設け、これらにより効率を改善した単出力のＤＣ−ＤＣコンバータユニットを用いて構成されていた。この場合にも、新たに設けた回路部分により小型化が困難となり、また部品点数が増加して必ずしも良好な信頼性を得ることができなかった。

さらに、ＤＣ−ＤＣコンバータユニットを多段に接続して構成する場合には、例えば、初段に設けられた絶縁型のＤＣ−ＤＣコンバータユニットにより多出力化された各電圧を、それぞれ後段に設けられた非絶縁型のＤＣ−ＤＣコンバータユニットでさらに変換・安定化する方式もある。この場合には、後段に設けられた非絶縁型のＤＣ−ＤＣコンバータでは、例えば同期整流方式等により、簡素で高効率かつ高信頼性を確保した回路構成とすることはできるが、初段に設けられた絶縁型のＤＣ−ＤＣコンバータでは、その実現が困難であった。

本発明は、上述の事情を考慮してなされたものであり、良好な信頼性を有する小型かつ高効率な絶縁型のＤＣ−ＤＣコンバータを提供することを目的とする。

上記目的を達成するために、本発明のＤＣ−ＤＣコンバータは、直流電圧源の供給電圧を電圧変換するＤＣ−ＤＣコンバータであって、前記直流電圧源の正極と負極との間に直列に接続されたハイサイドスイッチ及びローサイドスイッチと、前記直流電圧源の正極と負極との間に直列に接続された第１のコンデンサ及び第２のコンデンサと、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に１次巻線の一方端が接続された第１のトランスと、前記第１のコンデンサと前記第２のコンデンサとの接続点に１次巻線の一方端が接続された第２のトランスと、前記第１のトランスの１次巻線の他方端と前記第２のトランスの１次巻線の他方端との間に接続されたコイルと、前記第１のトランスの２次巻線の一方端と前記第２のトランスの２次巻線の一方端とに入力側の一方端が共通に接続された平滑回路と、前記第１のトランスの２次巻線の他方端と前記平滑回路の入力側の他方端との間に接続された第１の整流器と、前記第２のトランスの２次巻線の他方端と前記平滑回路の入力側の他方端との間に接続された第２の整流器とを有し、前記ハイサイドスイッチと前記ローサイドスイッチを、これらスイッチが共にオフとなるデッドタイムを設けながら所定のスイッチング周波数でそれぞれ等期間ずつ交互にオン／オフすることを特徴とする。

本発明によれば、良好な信頼性を有する小型かつ高効率な絶縁型のＤＣ−ＤＣコンバータを得ることができる。

以下に、本発明に係るＤＣ−ＤＣコンバータを実施するための最良の形態について、図１乃至図３を参照して説明する。

図１は、本発明に係るＤＣ−ＤＣコンバータの一実施例を示す回路図である。このＤＣ−ＤＣコンバータ１は、ハイサイドスイッチとしてのＦＥＴ１１、ローサイドスイッチとしてのＦＥＴ１２、第１のコンデンサとしてのコンデンサ１３、第２のコンデンサとしてのコンデンサ１４、第１のトランスとしてのトランス１５、第２のトランスとしてのトランス１６、コイル１７、平滑回路としてのコンデンサ１８、第１の整流器としてのダイオード１９、及び第２の整流器としてのダイオード２０から構成されている。

また、ＦＥＴ１１をスイッチ駆動するための駆動信号が供給されるハイサイドスイッチ駆動信号供給端子２１、ＦＥＴ１２をスイッチ駆動するための駆動信号が供給されるローサイドスイッチ駆動信号供給端子２２、直流電圧源２７からの直流電圧が供給される入力側正極端子２３及び入力側負極端子２４、ならびに変換後の電圧が出力される出力側正極端子２５及び出力側負極端子２６を備えている。

本実施例においては、ハイサイドスイッチ及びローサイドスイッチは共にＦＥＴで構成されており、これら２つのＦＥＴ１１及びＦＥＴ１２は、直流電圧が供給される入力側正極端子２３と入力側負極端子２４との間に直列に接続されている。すなわち、ＦＥＴ１１のドレイン電極は入力側正極端子２３に、ソース電極はＦＥＴ１２のドレイン電極に、ＦＥＴ１２のソース電極は入力側負極端子２４にそれぞれ接続されている。また、ＦＥＴ１１のソース電極及びＦＥＴ１２のドレイン電極は、共にトランス１５の１次巻線の一方端にそれぞれ接続されている。

コンデンサ１３及びコンデンサ１４も、直流電圧が供給される入力側正極端子２３と入力側負極端子２４との間に直列に接続されている。すなわち、コンデンサ１３の一方端は入力側正極端子２３に、他方端はコンデンサ１４の一方端に接続され、コンデンサ１４の他方端は入力側負極端子２４に接続されている。本実施例においては、コンデンサ１３とコンデンサ１４の容量は、互いに等しくしている。また、これら２つのコンデンサ１３及び１４の接続点は、トランス１６の１次巻線の一方端に接続されている。

コイル１７は、トランス１５の１次巻線の他方端とトランス１６の１次巻線の他方端との間に接続されている。

一方、トランス１５の２次巻線の一方端とトランス１６の２次巻線の一方端は、共にコンデンサ１８の一方端に接続され、さらに出力側負極端子２６に接続されている。また、トランス１５の２次巻線の他方端、及びトランス１６の２次巻線の他方端は、それぞれダイオード１９及びダイオード２０のアノード側に接続されている。これらダイオード１９及び２０のカソード側は、共にコンデンサ１８の他方端に接続され、さらに出力側正極端子２５に接続されている。

入力側正極端子２３と入力側負極端子２４との間には、直流電圧源２７が接続され、このＤＣ−ＤＣコンバータ１に直流電圧が供給される。また、ハイサイドスイッチ駆動信号供給端子２１はＦＥＴ１１のゲート電極に接続され、ローサイドスイッチ駆動信号供給端子２２はＦＥＴ１２のゲート電極に接続される。そして、これらの端子を経由して、ＦＥＴ１１及び１２が共にオフとなるデッドタイムを設けながら、所定のスイッチング周波数でＦＥＴ１１及び１２を等期間ずつ交互にオン／オフするための信号が供給される。

次に、上述のように構成した本発明に係るＤＣ−ＤＣコンバータの動作について、前述の図１、ならびに図２の波形図及び図３の等価回路を参照して説明する。なお、以降の説明では簡略化のため、ＦＥＴ１１及びＦＥＴ１２のオン抵抗はゼロ、オフ抵抗は無限大、ダイオード１９及びダイオード２０は、順方向電圧降下及び逆方向漏れ電流のない理想ダイオードとし、トランス１５及びトランス１６の結合は、いずれも１とする。また、配線による電圧降下は、ないものとする。

まず、ハイサイドスイッチ駆動信号供給端子２１経由でＦＥＴ１１のゲート電極に供給される駆動信号ＤｒｖＨ、及びローサイドスイッチ駆動信号供給端子２２経由でＦＥＴ１２のゲート電極に供給される駆動信号ＤｒｖＬの波形の一例を、それぞれ図２（ａ）及び図２（ｂ）に示す。これらの駆動信号は、対応して接続されたＦＥＴ１１または１２を、いずれもＨレベルでオンに、またＬレベルでオフにする。

図２（ａ）は、駆動信号ＤｒｖＨの波形を例示したものであり、所定の周波数を有するデューティ５０％のオン／オフ繰り返し波形に対して、オンからオフへの切換タイミングを早めてデッドタイムを設けている。一方、図２（ｂ）は、駆動信号ＤｒｖＬの波形を例示したものであり、ＦＥＴ１２をＦＥＴ１１と相補的にオン／オフさせるとともに、駆動信号ＤｒｖＨの場合と同様に、オンからオフへの切換タイミングを早めてデッドタイムを設けている。これら２つの駆動信号のあいだには、互いに位相が１８０°異なっているという関係がある。

このような２つの駆動信号によりＦＥＴ１１及びＦＥＴ１２が駆動されると、ＦＥＴ１１とＦＥＴ１２のオン／オフ状態により、次の４つの状態をとり得る。すなわち、ＦＥＴ１１がオンかつＦＥＴ１２が継続してオフの状態（以下、状態Ａという）、ＦＥＴ１１がオンからオフに切り換わった直後のオフかつＦＥＴ１２が継続してオフの状態（以下、状態Ｂという）、ＦＥＴ１１が継続してオフかつＦＥＴ１２がオンの状態（以下、状態Ｃという）、及び、ＦＥＴ１１が継続してオフかつＦＥＴ１２がオンからオフに切り換わった直後のオフの状態（以下、状態Ｄという）の４つの状態をとり得る。ここで、状態Ｂ及び状態Ｄがデッドタイムとなっている。そして、状態Ａ→状態Ｂ→状態Ｃ→状態Ｄの遷移を１サイクルとして、この遷移を所定の周波数で繰り返す。

次に上記した４つの状態における動作を、図２の波形図及び図３の等価回路を参照して詳細に説明する。なお、トランス１５及びトランス１６の１次側対２次側の巻数比は、ともにｎ：１とし、入力電圧、すなわち入力側正極端子２３と入力側負極端子２４との間の電圧をＶｉｎ、出力電圧及び出力電流、すなわち出力側正極端子２５と出力側負極端子２６との間の電圧及び電流をそれぞれＶｏ、及びＩｏとする。

状態Ａにおける等価回路を図３（ａ）に示す。このときは、トランス１５の２次側が出力電流Ｉｏを供給し、その１次側には巻数比ｎと出力電圧Ｖｏを乗じたｎ＊Ｖｏの電圧が印加される（図２（ｃ））。また、トランス１６には入力電圧Ｖｉｎの半分の電圧とｎ＊Ｖｏとの差の電圧が印加される（図２（ｄ））。さらに、トランス１５の１次側の電流には、ＦＥＴ１１及びコンデンサ１４を経由して、Ｉｏ／２ｎの電流が流れ（図２（ｆ））、ＦＥＴ１１のドレインにも同じ電流が流れる（図２（ｇ））。そして、トランス１５の２次側には、図２（ｉ）に実線で示したような電流があらわれる。

状態Ｂにおける等価回路を図３（ｂ）に示す。このときは、トランス１５及びトランス１６の１次側の電圧はいずれもｎ＊Ｖｏで、極性は互いに逆となって打ち消し合い、コイル１７の両端の電圧は、−Ｖｉｎ／２となる（図２（ｅ））。このため、１次側の電流は、Ｖｉｎ／２をコイル１７の持つインダクタンス値で除した傾きで減少していく（図２（ｆ））。

これに伴って、ＦＥＴ１１のドレイン・ソース間の電圧は上昇していき、ＦＥＴ１２のドレイン・ソース間電圧は減少する。ここで、ローサイドスイッチであるＦＥＴ１２のドレイン・ソース間電圧がゼロになった時点でＦＥＴ１２をオンすることによって、スイッチング損失が発生しないゼロ電圧スイッチングを行なっている。

状態Ｃにおける等価回路を図３（ｃ）に示す。このときは、トランス１６の２次側が出力電流Ｉｏを供給し、その１次側には巻数比ｎと出力電圧Ｖｏを乗じたｎ＊Ｖｏの電圧が印加される（図２（ｄ））。また、トランス１５には入力電圧Ｖｉｎの半分の電圧とｎ＊Ｖｏとの差の電圧が印加される（図２（ｃ））。さらに、トランス１６の１次側の電流には、ＦＥＴ１２及びコンデンサ１３を経由して、Ｉｏ／２ｎの電流が流れ、ＦＥＴ１２のドレインにも同じ電流が流れる（図２（ｈ））。そして、トランス１６の２次側には、図２（ｉ）に破線で示したような電流があらわれる。

状態Ｄにおける等価回路を図３（ｄ）に示す。このときは、トランス１５及びトランス１６の１次側の電圧はいずれもｎ＊Ｖｏで、極性は互いに逆となって打ち消し合い、コイル１７の両端の電圧は、Ｖｉｎ／２となる（図２（ｅ））。このため、１次側の電流は、Ｖｉｎ／２をコイル１７の持つインダクタンス値で除した傾きで上昇していく（図２（ｆ））。

これに伴って、ＦＥＴ１２のドレイン・ソース間の電圧は上昇していき、ＦＥＴ１１のドレイン・ソース間電圧は減少する。ここで、ハイサイドスイッチであるＦＥＴ１１のドレイン・ソース間電圧がゼロになった時点でＦＥＴ１１をオンすることによって、スイッチング損失が発生しないゼロ電圧スイッチングを行なっている。

以上説明したように、本実施例においては、直流電圧源からの直流電圧を、これと直列に接続されたハイサイドスイッチ及びローサイドスイッチとしてのＦＥＴにより、所定のスイッチング周波数でそれぞれ等期間ずつ交互にオン／オフした後にトランスの１次側に供給している。そして、このトランスの２次側に誘起された交流電圧を整流・平滑することにより１次側から絶縁された直流電圧を得ている。

また、ハイサイドスイッチ及びローサイドスイッチとしてのＦＥＴのオン／オフ切換タイミングでは、これらＦＥＴが共にオフとなるデッドタイムを設け、このデッドタイム中にＦＥＴのドレイン・ソース間の電圧がゼロを横切るようにして、スイッチング損失が発生しないゼロ電圧スイッチングを行なっている。これにより、入出力間が絶縁された効率の良いＤＣ−ＤＣコンバータを得ることができる。

また、このＤＣ−ＤＣコンバータは、２つのトランスと、その１次側には２つのＦＥＴ、２つの入力コンデンサ及び１つのコイル、また２次側には２つのダイオード及び１つの平滑用コンデンサから構成され、回路素子数や回路規模の増加の少ない簡素な回路構成としている。これにより、信頼性を損なうことなく小型化したＤＣ−ＤＣコンバータを得ることができる。

本発明に係るＤＣ−ＤＣコンバータの一実施例を示す回路図。 図１のＤＣ−ＤＣコンバータの各部の波形をモデル化して示す波形図。 図１のＤＣ−ＤＣコンバータの４つの状態における動作を説明するための等価回路。

符号の説明

１ ＤＣ−ＤＣコンバータ
１１、１２ ＦＥＴ
１３、１４、１８ コンデンサ
１５、１６ トランス
１７ コイル
１９、２０ ダイオード

Claims (3)

1. 直流電圧源の供給電圧を電圧変換するＤＣ−ＤＣコンバータであって、
   前記直流電圧源の正極と負極との間に直列に接続されたハイサイドスイッチ及びローサイドスイッチと、
   前記直流電圧源の正極と負極との間に直列に接続された第１のコンデンサ及び第２のコンデンサと、
   前記ハイサイドスイッチと前記ローサイドスイッチとの接続点に１次巻線の一方端が接続された第１のトランスと、
   前記第１のコンデンサと前記第２のコンデンサとの接続点に１次巻線の一方端が接続された第２のトランスと、
   前記第１のトランスの１次巻線の他方端と前記第２のトランスの１次巻線の他方端との間に接続されたコイルと、
   前記第１のトランスの２次巻線の一方端と前記第２のトランスの２次巻線の一方端とに入力側の一方端が共通に接続された平滑回路と、
   前記第１のトランスの２次巻線の他方端と前記平滑回路の入力側の他方端との間に接続された第１の整流器と、
   前記第２のトランスの２次巻線の他方端と前記平滑回路の入力側の他方端との間に接続された第２の整流器とを有し、
   前記ハイサイドスイッチと前記ローサイドスイッチを、これらスイッチが共にオフとなるデッドタイムを設けながら所定のスイッチング周波数でそれぞれ等期間ずつ交互にオン／オフすることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記第１のコンデンサの容量と前記第２のコンデンサの容量を互いに等しくしたことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記ハイサイドスイッチ及び前記ローサイドスイッチをＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）により構成したことを特徴とする請求項１または請求項２に記載のＤＣ−ＤＣコンバータ。

Images