JP2005208902A - データ保証制御装置 - Google Patents
データ保証制御装置 Download PDFInfo
- Publication number
- JP2005208902A JP2005208902A JP2004014405A JP2004014405A JP2005208902A JP 2005208902 A JP2005208902 A JP 2005208902A JP 2004014405 A JP2004014405 A JP 2004014405A JP 2004014405 A JP2004014405 A JP 2004014405A JP 2005208902 A JP2005208902 A JP 2005208902A
- Authority
- JP
- Japan
- Prior art keywords
- data
- guarantee
- code
- guarantee control
- dedicated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 送信装置2では、送信モジュールごとに割り当てられた専用データ格納領域の指定情報を付与してデータの送信を行う。データ保証制御装置1では、受信制御手段10はデータを受信すると、データとともに受信した専用データ格納領域の指定情報に基づいて、データ格納手段12の指定された専用データ格納領域に受信したデータを格納するとともに受信したデータをチェック手段11へ転送する。チェック手段11は、入力するデータを用いて所定の保証制御コードを算出する演算を行い、所定の送信モジュールが送信したデータについての保証制御コード算出演算が終了したら、算出された保証制御コードと受信したデータに含まれる保証制御コードを照合し、受信したデータの検証を行う。
【選択図】 図1
Description
情報の蓄積、活用に欠かすことのできないストレージシステムでは、情報のリードやライト要求を行うホストコンピュータ(以下、ホストとする)とストレージシステムとの間において、データ保護のため、ホストがデータから生成した保証制御コードがデータとともに転送される。従来のストレージシステムにおけるデータライト動作を説明する。
上記の説明のように、従来のデータ保証制御装置では、PCIバス上のデータの連続性を保つことができないため、データをすべてメモリ904に格納するバッファリングを行ってからデータチェックを開始していた。具体的には、データAのPCIバス転送は、あるバースト転送長ごとに分割されて転送される。分割されたデータ転送は、他の転送モジュールによるデータBの転送と並列に転送が実施されるため、データAの転送の間にデータBの転送が割り込まれる。このように、PCIバス上ではデータの連続性が保たれないのに対して、データ保証制御コードは連続したデータから生成する必要がある。従って、データ転送中にリアルタイムにデータチェックを行うことができない。このため、従来は、データを一旦メモリ904に格納し、格納が終了した後にデータチェック部905を起動してデータを読み出してチェックを行うBuffer−to−Buffer―Operationを実施している。しかしながら、Buffer−to−Buffer―Operationでは、メモリ904への書き込み時間に加えて、データチェックのためのデータ読み出し時間が余分にかかることになり、ホストからディスク装置への書き込みスループットが低下するという問題が生じる。
本発明にかかるデータ保証制御装置1は、独立してデータの送信が可能な複数の送信モジュール(図1の例では、送信モジュール1(20a)、送信モジュール2(20b)、送信モジュール3(20c)、送信モジュール4(20d))から構成される送信制御手段20を有する送信装置2とインタフェースバスによって接続されている。送信制御手段20の各送信モジュールのデータを格納するデータ保証制御装置1のデータ格納手段12には、予め送信モジュールごとに専用の専用データ格納領域が割り当てられており、各送信モジュールは、保証制御コードを含むデータとともに、割り当てられた専用データ格納領域の指定情報を送信する。
図1は、本発明の実施の形態に適用される発明の概念図である。
送信装置2は、たとえば、ホストから転送されるフレーム単位やコマンド単位等、所定の処理単位のデータの送信を制御する送信モジュール1(20a)、送信モジュール2(20b)、送信モジュール3(20c)および送信モジュール4(20d)を有する送信制御手段20を具備する。送信制御手段20の送信モジュール1(20a)、送信モジュール2(20b)、送信モジュール3(20c)および送信モジュール4(20d)は、それぞれ独立して動作可能である。たとえば、ホストから2種類のデータ、データA、データBが入力されると、送信モジュール1(20a)がデータA、送信モジュール2(20b)がデータBの送信処理を並列して実行する。また、データ保証制御装置1のデータ格納手段12には、各送信モジュールに対応する専用データ格納領域が設けられており、各送信モジュールは、データ送信時、割り当てられた専用データ格納領域を指定する指定情報をデータとともに送信する。また、専用データ格納領域がさらに数種類の保証制御に応じた保証制御領域に分割されている場合、送信データに含まれる保証制御コードを算出する保証制御に合致した保証制御領域を指定する。
図2は、本発明が適用されるストレージシステムの概略構成図である。
ここで、ホスト200は、データから第1の保証制御方式による保証コードAを算出する保証コードA生成部201と、第2の保証制御方式による保証コードBを算出する保証コードB生成部202、およびデータ転送を実行するインタフェース203を具備し、データ転送時には、データごとに選択された保証制御に応じて保証コードA生成部201あるいは保証コードB生成部202を起動し、生成された保証コードをデータとともにアダプタ110に送信する。なお、ホスト200とアダプタ110間は、高速伝送を可能とするファイバチャンネルやOCLINK等でパラレル接続されている。
メモリ113は、メモリコントローラ112に入力したデータを一時格納するデータ格納手段である。
このようなハードウェア構成により、本発明の実施の形態の処理機能が実現される。
ここで、メモリ113の構造とアドレステーブルについて説明する。図5は、本発明の実施の形態のメモリの構造とアドレステーブルを示した図である。図の例では、システムでは、データ転送時にコードA、コードB、あるいはコードCの3種類の保証コードを使用するとしている。
[ステップS11] ホストIFがホストから送信されたデータ転送リクエストを受信する。
[ステップS14] 専有メモリ領域に空きがある場合、ホストへ転送を許可するという応答を返し、ホストより転送されたデータを受信する。
[ステップS17] 全データの転送が終了したかどうかを判定する。転送終了であれば、処理を終了する。
以上の処理手順が実行されることにより、ホストから受信したデータは、バースト長に分割され、数回に分けて任意のマスタモジュールからメモリコントローラに対して送信される。このとき、データに含まれる保証制御コードに対応するデータ格納領域の指定情報がデータとともに送信される。
[ステップS23] 受信したバースト長データをメモリの指定されたアドレスに格納するとともに、受信したデータを用いて保証コードAを算出する。算出処理の詳細については後述する。
[ステップS25] 保証コードの算出が終了したら、算出された保証コードとデータ中の保証コードを照合し、データが保証できるかどうかの判定を行い、処理を終了する。
[ステップS27] 受信したバースト長データをメモリの指定されたアドレスに格納するとともに、受信したデータを用いて保証コードBを算出し、処理をステップS24へ進める。算出処理の詳細については後述する。
以上の処理手順が実行されることにより、各ターゲットモジュールは、分割されたバースト長データを受信するごとに、データ格納領域の指定情報に従ってデータをメモリに書き込むとともに、格納アドレスに基づいて保証コード種別を判別し、受信データを用いて種別に応じた保証コードを算出する。
保証コードAの算出処理手順も保証コードBの算出処理手順も保証コードの演算式を除いて同じであるので、以下、まとめて説明する。図10に示した受信処理手順において、保証コード算出処理において、チェック回路が起動されて処理が開始される。
前記送信モジュールごとに割り当てた専用データ格納領域を有し、前記送信モジュールより受信した前記データを前記専用データ格納領域に一時格納するデータ格納手段と、
前記データとともに送信元の前記送信モジュールに対応する前記専用データ格納領域の指定情報を受信し、前記指定情報に基づいて受信した前記データを前記データ格納手段に格納するとともに前記データをチェック手段へ転送する受信制御手段と、
前記指定情報に応じて前記送信モジュールを判別し、前記送信モジュールごとに前記受信制御手段より入力する前記データを用いて所定の保証制御コードを算出し、算出された算出保証制御コードと前記データに含まれる前記保証制御コードを照合して前記データが保証できるかどうかをチェックするチェック手段と、
を具備することを特徴とするデータ保証制御装置。
前記受信制御手段は、前記指定情報として前記データに含まれる前記保証制御コードに応じた前記保証制御領域の指定を取得し、前記指定情報に基づいて送信元の前記送信モジュールの前記専用データ格納領域の前記保証制御領域に前記データを格納し、
前記チェック手段は、前記保証制御に応じた保証制御演算を行う1または複数の検証モジュールを具備し、前記指定情報に基づいて前記データに含まれる前記保証制御コードに応じた前記保証制御を判別し、対応する前記検証モジュールによって前記保証制御演算を行う、
ことを特徴とする付記1記載のデータ保証制御装置。
前記受信制御手段は、前記指定情報に基づいて前記アドレステーブルより対応する前記保証制御を検索し、検索された前記保証制御に対応する前記検証モジュールを起動させることを特徴とする付記2記載のデータ保証制御装置。
前記送信モジュールごとに、前記指定情報に基づいて規定される受信された前記データの格納アドレスが前回受信した前記データの格納アドレスと連続している場合には、前記保証制御コード格納手段に格納された前記算出保証制御コードを用いて保証制御演算を行い、前記格納アドレスが連続していない場合には、前記保証制御コード格納手段に格納された前記算出保証制御コードを初期化してから前記保証制御演算を行い、演算結果を前記保証制御コード格納手段に格納することを特徴とする付記1記載のデータ保証制御装置。
(付記6) 前記データ保証制御装置は、ストレージシステムにおいてホストコンピュータとディスク装置とを接続するアダプタを構成し、前記ホストコンピュータとのインタフェース処理を行うホストインタフェースと前記ホストインタフェースとインタフェースバスによって接続され、前記ホストインタフェースの送信したデータを受信してデータ保証を行うメモリコントローラであり、前記ホストコンピュータから書き込み要求された前記データの保証制御を行うことを特徴とする付記1記載のデータ保証制御装置。
前記送信モジュールごとに割り当てられた専用データ格納領域を指定する指定情報を前記データに付与して送信する送信制御手段を具備する送信装置と、
前記送信モジュールごとに割り当てた前記専用データ格納領域を有し、前記送信モジュールより受信した前記データを前記専用データ格納領域に一時格納するデータ格納手段と、前記データとともに前記指定情報を受信し、前記指定情報に基づいて受信した前記データを前記データ格納手段に格納するとともに前記データをチェック手段へ転送する受信制御手段と、前記指定情報に応じて前記送信モジュールを判別し、前記送信モジュールごとに前記受信制御手段より入力する前記データを用いて所定の保証制御コードを算出し、算出された算出保証制御コードと前記データに含まれる前記保証制御コードを照合して前記データが保証できるかどうかをチェックするチェック手段と、を具備するデータ保証制御装置と、
を有することを特徴とするデータ保証制御システム。
前記送信装置が、送信制御手段で前記送信モジュールごとに割り当てられた専用データ格納領域を指定する指定情報を前記データに付与して送信し、
前記データ保証制御装置が、受信制御手段で前記データとともに前記指定情報を受信し、前記指定情報に基づいて受信した前記データをデータ格納手段に格納するとともに受信した前記データをチェック手段に転送し、前記チェック手段で前記指定情報に応じて前記送信モジュールを判別し、前記送信モジュールごとに前記受信制御手段より入力する前記データを用いて所定の保証制御コードを算出し、算出された算出保証制御コードと前記データに含まれる前記保証制御コードを照合して前記データが保証できるかどうか判定する、
ことを特徴とするデータ保証制御方法。
2 送信装置
10 受信制御手段
10a 受信モジュール1
10b 受信モジュール2
10c 受信モジュール3
10d 受信モジュール4
11 チェック手段
12 データ格納手段
12a 専用データ格納領域1
12b 専用データ格納領域2
12c 専用データ格納領域3
12d 専用データ格納領域4
13 アドレステーブル記憶手段
14 リモート送信制御部
20 送信制御手段
20a 送信モジュール1
20b 送信モジュール2
20c 送信モジュール3
20d 送信モジュール4
Claims (3)
- 保証制御コードを含む所定の単位のデータ送信を独立して処理する送信モジュールを有する送信装置と接続し、前記データを受信して検証を行うデータ保証制御装置において、
前記送信モジュールごとに割り当てた専用データ格納領域を有し、前記送信モジュールより受信した前記データを前記専用データ格納領域に一時格納するデータ格納手段と、
前記データとともに送信元の前記送信モジュールに対応する前記専用データ格納領域の指定情報を受信し、前記指定情報に基づいて受信した前記データを前記データ格納手段に格納するとともに前記データをチェック手段へ転送する受信制御手段と、
前記指定情報に応じて前記送信モジュールを判別し、前記送信モジュールごとに前記受信制御手段より入力する前記データを用いて所定の保証制御コードを算出し、算出された算出保証制御コードと前記データに含まれる前記保証制御コードを照合して前記データが保証できるかどうかをチェックするチェック手段と、
を具備することを特徴とするデータ保証制御装置。 - 前記データ格納手段は、前記送信モジュールごとの前記専用データ格納手段が、前記保証制御コードを算出する所定の保証制御ごとに割り当てた保証制御領域に分割され、
前記受信制御手段は、前記指定情報として前記データに含まれる前記保証制御コードに応じた前記保証制御領域の指定を取得し、前記指定情報に基づいて送信元の前記送信モジュールの前記専用データ格納領域の前記保証制御領域に前記データを格納し、
前記チェック手段は、前記保証制御に応じた保証制御演算を行う1または複数の検証モジュールを具備し、前記指定情報に基づいて前記データに含まれる前記保証制御コードに応じた前記保証制御を判別し、対応する前記検証モジュールによって前記保証制御演算を行う、
ことを特徴とする請求項1記載のデータ保証制御装置。 - 前記チェック手段は、前記送信モジュールごとに前記算出保証制御コードを一時格納する保証制御コード格納手段を具備し、
前記送信モジュールごとに、前記指定情報に基づいて規定される受信された前記データの格納アドレスが前回受信した前記データの格納アドレスと連続している場合には、前記保証制御コード格納手段に格納された前記算出保証制御コードを用いて保証制御演算を行い、前記格納アドレスが連続していない場合には、前記保証制御コード格納手段に格納された前記算出保証制御コードを初期化してから前記保証制御演算を行い、演算結果を前記保証制御コード格納手段に格納することを特徴とする請求項1記載のデータ保証制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014405A JP4497940B2 (ja) | 2004-01-22 | 2004-01-22 | データ保証制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004014405A JP4497940B2 (ja) | 2004-01-22 | 2004-01-22 | データ保証制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005208902A true JP2005208902A (ja) | 2005-08-04 |
JP4497940B2 JP4497940B2 (ja) | 2010-07-07 |
Family
ID=34900205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004014405A Expired - Fee Related JP4497940B2 (ja) | 2004-01-22 | 2004-01-22 | データ保証制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4497940B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60230732A (ja) * | 1984-04-28 | 1985-11-16 | Nec Corp | 回線多重化crc符号生成装置 |
JPH0629952A (ja) * | 1992-07-09 | 1994-02-04 | Nec Corp | 時分割多重回線のcrcチェック方式 |
JPH06311140A (ja) * | 1993-04-21 | 1994-11-04 | Nec Corp | 誤り検出装置 |
JPH07177136A (ja) * | 1993-12-21 | 1995-07-14 | Nec Corp | データ信号多重伝送装置用フレーム同期方式 |
JPH10312340A (ja) * | 1997-05-12 | 1998-11-24 | Kofu Nippon Denki Kk | 半導体記憶装置におけるエラー検出,訂正方式 |
JP2002185438A (ja) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Crc演算装置 |
-
2004
- 2004-01-22 JP JP2004014405A patent/JP4497940B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60230732A (ja) * | 1984-04-28 | 1985-11-16 | Nec Corp | 回線多重化crc符号生成装置 |
JPH0629952A (ja) * | 1992-07-09 | 1994-02-04 | Nec Corp | 時分割多重回線のcrcチェック方式 |
JPH06311140A (ja) * | 1993-04-21 | 1994-11-04 | Nec Corp | 誤り検出装置 |
JPH07177136A (ja) * | 1993-12-21 | 1995-07-14 | Nec Corp | データ信号多重伝送装置用フレーム同期方式 |
JPH10312340A (ja) * | 1997-05-12 | 1998-11-24 | Kofu Nippon Denki Kk | 半導体記憶装置におけるエラー検出,訂正方式 |
JP2002185438A (ja) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Crc演算装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4497940B2 (ja) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5867736A (en) | Methods for simplified integration of host based storage array control functions using read and write operations on a storage array control port | |
US7069373B2 (en) | USB endpoint controller flexible memory management | |
US6128690A (en) | System for remote memory allocation in a computer having a verification table contains information identifying remote computers which are authorized to allocate memory in said computer | |
US20160085463A1 (en) | Storage system having a channel control function using a plurality of processors | |
KR19980063551A (ko) | 신호 처리 장치 및 소프트웨어 | |
US20130121183A1 (en) | Data buffering | |
JP2007122476A (ja) | データストレージシステム、データストレージ制御装置及びそのディスクのライト抜け診断方法 | |
US20130173997A1 (en) | Memory controller, memory system, and memory write method | |
US20180253391A1 (en) | Multiple channel memory controller using virtual channel | |
US7460531B2 (en) | Method, system, and program for constructing a packet | |
US20030188058A1 (en) | Method and apparatus for verifying data in a storage system | |
US20130275630A1 (en) | Data transfer method and storage system adopting data transfer method | |
WO2018198325A1 (ja) | ストレージシステム | |
US7152129B2 (en) | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus | |
US20050102482A1 (en) | Method and system for configuring RAID subsystems with block I/O commands and block I/O path | |
JP2007524932A (ja) | パリティデータを生成するための方法、システム、及びプログラム | |
JP4394533B2 (ja) | ディスクアレイシステム | |
JP4497940B2 (ja) | データ保証制御装置 | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
JP4368587B2 (ja) | バスブリッジ回路、バス接続システム、及びバスブリッジ回路のデータエラー通知方法 | |
US20060277326A1 (en) | Data transfer system and method | |
US7234101B1 (en) | Method and system for providing data integrity in storage systems | |
CN109445686B (zh) | 一种存储磁盘以及存取数据的方法 | |
JP5347408B2 (ja) | 処理方法及び記憶システム | |
JP2007011659A (ja) | インターフェース装置、ディスクドライブ及びインターフェース制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4497940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |