JP2005204139A - Oscillation circuit - Google Patents
Oscillation circuit Download PDFInfo
- Publication number
- JP2005204139A JP2005204139A JP2004009239A JP2004009239A JP2005204139A JP 2005204139 A JP2005204139 A JP 2005204139A JP 2004009239 A JP2004009239 A JP 2004009239A JP 2004009239 A JP2004009239 A JP 2004009239A JP 2005204139 A JP2005204139 A JP 2005204139A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- current
- transistors
- buffer amplifier
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、高周波部品の発振回路に関するものである。 The present invention relates to an oscillation circuit for a high-frequency component.
従来の技術について図を用いて説明する。 Conventional techniques will be described with reference to the drawings.
図6は従来の高周波用バッファアンプの回路図、図7は発振周波数対バリキャップ電圧制御図であり、図6において、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、20はバッファ定電流トランジスタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34は電圧印加端子である。また、図7において、101,102はMOSトランジスタ容量切り替え周波数である。
6 is a circuit diagram of a conventional high-frequency buffer amplifier, FIG. 7 is a control diagram of oscillation frequency versus varicap voltage, and in FIG. 6, 1 is an oscillation circuit core section, 2 is a buffer amplifier section, and 3 and 4 are oscillation transistors. 5, 6 are oscillation feedback capacitors, 7, 8, 14, 15, 25, 26, 27, 28 are bias resistors, 9 is an oscillation circuit emitter resistor, 10, 11 are varicap coupling capacitors, and 12, 13 are varicaps. 16, 17 are MOS transistor capacitors, 18, 19 are resonant inductors, 20 is a buffer constant current transistor, 21 and 22 are oscillation circuit-buffer amplifier coupling capacitors, 23 and 24 are buffer amplifier transistors, 29 and 30 are output terminals,
発振回路コア部1には、発振トランジスタ3,4、発振帰還容量5,6、バリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、共振インダクタ18,19より構成される共振回路が含まれている。バッファアンプ部2と共振回路コア部1とはバッファ定電流トランジスタ20により接続されている。
The oscillation
そして、発振回路コア部1により発振信号が生成され、発振回路-バッファアンプ結合容量21,22と介してバッファアンプトランジスタ23,24に信号が入力され、出力端子29,30より高周波発振信号が得られる。
An oscillation signal is generated by the oscillation
また、発振周波数は、図7のライン101,102に示すように、バリキャップ12,13の制御電圧印加端子32の制御電圧を連続に変化させることにより発振周波数は連続的に変化する。
Further, as shown by
更に、MOSトランジスタ容量16,17を電圧印加端子33の電圧をHIGHまたは、LOWに切り替えることにより、発振周波数はライン101とライン102のどちらかの周波数バンドに切り替えることができる。
上記のような構成では、バッファアンプ部と発振回路コア部の間にバッファ定電流トランジスタを挿入することにより、バッファアンプ部と発振回路コア部に流れる電流値を一定とし、温度変動によるバッファアンプ部、及び発振回路コア部を流れる電流値が変化し、発振トランジスタのコレクタ電位が変動することによりMOSトランジスタ容量の両端における差電圧が変動し周波数変動が発生することを抑圧することはできる。しかし、C/Nが極端に劣化するという課題を有していた。 In the configuration as described above, by inserting a buffer constant current transistor between the buffer amplifier unit and the oscillation circuit core unit, the current value flowing through the buffer amplifier unit and the oscillation circuit core unit is made constant, and the buffer amplifier unit due to temperature fluctuations In addition, the value of the current flowing through the oscillation circuit core portion changes and the collector potential of the oscillation transistor varies, so that the difference voltage at both ends of the MOS transistor capacitance varies and the frequency variation can be suppressed. However, it has a problem that C / N is extremely deteriorated.
本発明は、バッファアンプ部と発振回路部の電流を共通にした発振回路において、C/Nの劣化を抑え、かつ温度変動による周波数変動を抑えることを実現した発振回路を提供することを目的とする。 An object of the present invention is to provide an oscillation circuit that realizes suppression of C / N deterioration and suppression of frequency fluctuation due to temperature fluctuation in an oscillation circuit in which the current of the buffer amplifier section and the oscillation circuit section is shared. To do.
前記目的を達成するため、本発明は、バッファアンプ部と発振回路コア部間の接続を抵抗接続とし、これと並列に対グランドに温度変動制御回路により制御された可変抵抗を接続したものであり、このように構成することにより、C/Nが劣化しない、温度変動による周波数変動を抑えた発振回路を得ることができる。 In order to achieve the above object, the present invention is such that a connection between the buffer amplifier unit and the oscillation circuit core unit is a resistance connection, and a variable resistor controlled by a temperature variation control circuit is connected to the ground in parallel with the connection. With this configuration, it is possible to obtain an oscillation circuit in which C / N is not deteriorated and frequency fluctuation due to temperature fluctuation is suppressed.
本発明によれば、バッファアンプのエミッタ抵抗に並列に対グランドに可変抵抗を接続し、温度変動により電流値が変化した場合においてもバッファアンプの電流を制御することにより、発振トランジスタのコレクタ電位を一定に保ち、C/Nの劣化が無く、かつ温度変動による周波数変動の無い、高周波発振回路を得ることができる。 According to the present invention, a variable resistor is connected to the ground in parallel with the emitter resistor of the buffer amplifier, and the collector potential of the oscillation transistor is controlled by controlling the buffer amplifier current even when the current value changes due to temperature fluctuation. It is possible to obtain a high-frequency oscillation circuit that is kept constant, has no C / N degradation, and has no frequency fluctuation due to temperature fluctuation.
以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1)
図1は本発明の第1の実施形態における高周波用発振回路の回路図であり、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34は電圧印加端子、50はバッファアンプエミッタ抵抗、52は電流補償用抵抗、53は電流補償用MOSトランジスタである。
(Embodiment 1)
FIG. 1 is a circuit diagram of a high-frequency oscillation circuit according to a first embodiment of the present invention, in which 1 is an oscillation circuit core section, 2 is a buffer amplifier section, 3 and 4 are oscillation transistors, 5 and 6 are oscillation feedback capacitors, 7, 8, 14, 15, 25, 26, 27, 28 are bias resistors, 9 is an oscillation circuit emitter resistor, 10, 11 are varicap coupling capacitors, 12, 13 are varicaps, 16, 17 are MOS transistor capacitors, 18 and 19 are resonant inductors, 21 and 22 are oscillation circuit-buffer amplifier coupling capacitors, 23 and 24 are buffer amplifier transistors, 29 and 30 are output terminals, 31, 32, 33 and 34 are voltage application terminals, and 50 is a buffer amplifier. The emitter resistor, 52 is a current compensation resistor, and 53 is a current compensation MOS transistor.
発振トランジスタ3,4のエミッタは互いに接続されており、エミッタ抵抗9を介してグランドに接続される。発振トランジスタ3,4のベースはバイアス抵抗7,8を介して電圧印加端子31に接続される。発振信号は発振トランジスタ3,4のコレクタから発振帰還容量5,6を介して対の発振トランジスタ3,4のベースに帰還される。
The emitters of the
共振回路は、発振トランジスタ3,4のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、及びインダクタンス性素子としての共振インダクタ18,19によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
The resonance circuit is formed between the collectors of the
周波数を連続的に変化させるバリキャップ12,13は発振トランジスタ3,4のコレクタよりバリキャップ結合容量10,11を介してバリキャップ12,13に接続されている。バリキャップ12,13のバイアスはバイアス抵抗14,15を介して電圧印加端子32より印加される。電圧印加端子32より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
The
MOSトランジスタ容量16,17は、一端が発振トランジスタ3,4のコレクタに他端が電圧印加端子33に接続されており、電圧印加端子33より電圧をHIGHまたはLOWとすることにより周波数をディスクリートに切り替えることが可能である。
The
発振回路コア部1より発振した信号は、発振回路-バッファアンプ結合容量21,22を介してバッファアンプトランジスタ23,24に入力され、出力端子29,30より出力される。
A signal oscillated from the oscillation
バッファアンプ部2からの電流は、バッファアンプエミッタ抵抗50を介して発振回路コア部1に注入される。また、バッファアンプ部2のエミッタ電流の一部は電流補償用抵抗52及び電流補償用MOSトランジスタ53を介してグランドに流される。温度変動によりバッファアンプの電流値が変動した場合、バッファアンプトランジスタ23,24のエミッタ電位が上昇するため、電流補償用抵抗52及び電流補償用MOSトランジスタ53により電位が上昇した分の電流がグランドに流れ、発振トランジスタ3,4のコレクタの電位が一定となるように補償される。
The current from the
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもC/Nの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。 According to the above configuration, it is possible to obtain a high-frequency oscillation circuit that has no C / N degradation even in the case of a circuit configuration in which the current of the buffer amplifier and the oscillation circuit core is common, and that does not vary in oscillation frequency even when the temperature varies. It is.
尚、素子10,11,12,13はトータルとして容量性であれば良い。
The
(実施の形態2)
図2は本発明の第2の実施形態における高周波用発振回路の回路図であり、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34は電圧印加端子、50はバッファアンプエミッタ抵抗、52,54は電流補償用抵抗、53,55は電流補償用MOSトランジスタである。
(Embodiment 2)
FIG. 2 is a circuit diagram of a high-frequency oscillation circuit according to the second embodiment of the present invention, in which 1 is an oscillation circuit core unit, 2 is a buffer amplifier unit, 3 and 4 are oscillation transistors, 5 and 6 are oscillation feedback capacitors, 7, 8, 14, 15, 25, 26, 27, 28 are bias resistors, 9 is an oscillation circuit emitter resistor, 10, 11 are varicap coupling capacitors, 12, 13 are varicaps, 16, 17 are MOS transistor capacitors, 18 and 19 are resonant inductors, 21 and 22 are oscillation circuit-buffer amplifier coupling capacitors, 23 and 24 are buffer amplifier transistors, 29 and 30 are output terminals, 31, 32, 33 and 34 are voltage application terminals, and 50 is a buffer amplifier.
発振トランジスタ3,4のエミッタは互いに接続されており、エミッタ抵抗9を介してグランドに接続される、発振トランジスタ3,4のベースはバイアス抵抗7,8を介して電圧印加端子31に接続される。発振信号は発振トランジスタ3,4のコレクタから発振帰還容量5,6を介して対の発振トランジスタ3,4のベースに帰還される。
The emitters of the
共振回路は、発振トランジスタ3,4のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、及びインダクタンス性素子としての共振インダクタ18,19によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
The resonance circuit is formed between the collectors of the
周波数を連続的に変化させるバリキャップ12,13は発振トランジスタ3,4のコレクタよりバリキャップ結合容量10,11を介してバリキャップ12,13に接続されている。バリキャップ12,13のバイアスはバイアス抵抗14,15を介して電圧印加端子32より印加される。電圧印加端子32より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
The
MOSトランジスタ容量16,17は、一端が発振トランジスタ3,4のコレクタに他端を電圧印加端子33に接続されており、電圧印加端子33より電圧をHIGHまたはLOWとすることにより周波数をディスクリートに切り替えることが可能である。
The
発振回路コア部1より発振した信号は発振回路-バッファアンプ結合容量21,22を介してバッファアンプトランジスタ23,24に入力され、出力端子29,30より出力される。
A signal oscillated from the oscillation
バッファアンプ部2からの電流は、バッファアンプエミッタ抵抗50を介して発振回路コア部1に注入される。また、バッファアンプトランジスタ23,24のベース電流の一部は電流補償用抵抗52,54、及び電流補償用MOSトランジスタ53,55を介してグランドに流される。温度変動によりバッファアンプトランジスタ23,24のベース電位が上昇し、電流値が変動した場合、電流補償用抵抗52,54、及び電流補償用MOSトランジスタ53,55により電位が上昇した分のベース電流がグランドに流れ、バッファアンプトランジスタ23,24のエミッタ電流が制御され、発振トランジスタ3,4のコレクタの電位が一定となるように補償される。
The current from the
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもC/Nの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。 According to the above configuration, it is possible to obtain a high-frequency oscillation circuit that has no C / N degradation even in the case of a circuit configuration in which the current of the buffer amplifier and the oscillation circuit core is common, and that does not vary in oscillation frequency even when the temperature varies. It is.
尚、素子10,11,12,13はトータルとして容量性であれば良い。
The
(実施の形態3)
図1は本発明の第3の実施形態における高周波用発振回路の回路図であり、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34は電圧印加端子、50はバッファアンプエミッタ抵抗、51は電流補償用可変抵抗、60は可変抵抗制御回路、70は温度補償用データメモリである。
(Embodiment 3)
FIG. 1 is a circuit diagram of a high-frequency oscillation circuit according to a third embodiment of the present invention, in which 1 is an oscillation circuit core section, 2 is a buffer amplifier section, 3 and 4 are oscillation transistors, 5 and 6 are oscillation feedback capacitors, 7, 8, 14, 15, 25, 26, 27, 28 are bias resistors, 9 is an oscillation circuit emitter resistor, 10, 11 are varicap coupling capacitors, 12, 13 are varicaps, 16, 17 are MOS transistor capacitors, 18 and 19 are resonant inductors, 21 and 22 are oscillation circuit-buffer amplifier coupling capacitors, 23 and 24 are buffer amplifier transistors, 29 and 30 are output terminals, 31, 32, 33 and 34 are voltage application terminals, and 50 is a buffer amplifier. An emitter resistor, 51 is a variable resistor for current compensation, 60 is a variable resistor control circuit, and 70 is a data memory for temperature compensation.
発振トランジスタ3,4のエミッタは互いに接続されており、エミッタ抵抗9を介してグランドに接続される、発振トランジスタ3,4のベースはバイアス抵抗7,8を介して電圧印加端子31に接続される。発振信号は発振トランジスタ3,4のコレクタから発振帰還容量5,6を介して対の発振トランジスタ3,4のベースに帰還される。
The emitters of the
共振回路は、発振トランジスタ3,4のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、及びインダクタンス性素子としての共振インダクタ18,19によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
The resonance circuit is formed between the collectors of the
周波数を連続的に変化させるバリキャップ12,13は発振トランジスタ3,4のコレクタよりバリキャップ結合容量10,11を介してバリキャップ12,13に接続されている。バリキャップ12,13のバイアスはバイアス抵抗14,15を介して電圧印加端子32より印加される。電圧印加端子32より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
The
MOSトランジスタ容量16,17は、一端を発振トランジスタ3,4のコレクタに他端を電圧印加端子33に接続されており、電圧印加端子33より電圧をHIGHまたはLOWとすることにより周波数をディスクリートに切り替えることが可能である。
The
発振回路コア部1より発振した信号は、発振回路-バッファアンプ結合容量21,22を介してバッファアンプトランジスタ23,24に入力され、出力端子29,30より出力される。
A signal oscillated from the oscillation
バッファアンプ部2からの電流は、バッファアンプエミッタ抵抗50を介して発振回路コア部1に注入される。また、バッファアンプトランジスタ23,24のエミッタ電流の一部は電流補償用可変抵抗51を介してグランドに流される。温度変動によりバッファアンプトランジスタ23,24の電流値が変動した場合、温度補償用データメモリ70を参照し、可変抵抗制御回路60により電流補償用可変抵抗51が変化し、バッファアンプトランジスタ23,24のエミッタ電位が上昇した分の電流がグランドに流れ、発振トランジスタ3,4のコレクタの電位が一定となるように補償される。
The current from the
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもC/Nの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。 According to the above configuration, it is possible to obtain a high-frequency oscillation circuit that has no C / N degradation even in the case of a circuit configuration in which the current of the buffer amplifier and the oscillation circuit core is common, and that does not vary in oscillation frequency even when the temperature varies. It is.
(実施の形態4)
図4は本発明の第4の実施形態における高周波用発振回路の回路図であり、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34,64は電圧印加端子、50はバッファアンプエミッタ抵抗、52は電流補償用抵抗、53は電流補償用MOSトランジスタ、61はオペアンプ回路、62はオペアンプ帰還抵抗、63はオペアンプ帰還容量である。
(Embodiment 4)
FIG. 4 is a circuit diagram of a high-frequency oscillation circuit according to the fourth embodiment of the present invention. 7, 8, 14, 15, 25, 26, 27, 28 are bias resistors, 9 is an oscillation circuit emitter resistor, 10, 11 are varicap coupling capacitors, 12, 13 are varicaps, 16, 17 are MOS transistor capacitors, 18 and 19 are resonant inductors, 21 and 22 are oscillation circuit-buffer amplifier coupling capacitors, 23 and 24 are buffer amplifier transistors, 29 and 30 are output terminals, 31, 32, 33, 34 and 64 are voltage application terminals, and 50 is Buffer amplifier emitter resistor, 52 is a current compensation resistor, 53 is a current compensation MOS transistor, 61 is an operational amplifier circuit, 62 is an operational amplifier feedback resistor, and 63 is an operational amplifier. Amplifier feedback capacity.
発振トランジスタ3,4のエミッタは互いに接続されており、エミッタ抵抗9を介してグランドに接続される、発振トランジスタ3,4のベースはバイアス抵抗7,8を介して電圧印加端子31に接続される。発振信号は発振トランジスタ3,4のコレクタから発振帰還容量5,6を介して対の発振トランジスタ3,4のベースに帰還される。
The emitters of the
共振回路は、発振トランジスタ3,4のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、及びインダクタンス性素子としての共振インダクタ18,19によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
The resonance circuit is formed between the collectors of the
周波数を連続的に変化させるバリキャップ12,13は発振トランジスタ3,4のコレクタよりバリキャップ結合容量10,11を介してバリキャップ12,13に接続されている。バリキャップ12,13のバイアスはバイアス抵抗14,15を介して電圧印加端子32より印加される。電圧印加端子32より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
The
MOSトランジスタ容量16,17は、一端を発振トランジスタ3,4のコレクタに他端を電圧印加端子33に接続されており、電圧印加端子33より電圧をHIGHまたはLOWとすることにより周波数をディスクリートに切り替えることが可能である。
The
発振回路コア部1より発振した信号は、発振回路-バッファアンプ結合容量21,22を介してバッファアンプトランジスタ23,24に入力され、出力端子29,30より出力される。
A signal oscillated from the oscillation
バッファアンプ部2からの電流は、バッファアンプエミッタ抵抗50を介して発振回路コア部1に注入される。また、バッファアンプトランジスタ23,24のエミッタ電流の一部は電流補償用抵抗52及び電流補償用MOSトランジスタ53を介してグランドに流される。温度変動により発振回路エミッタ抵抗9の電流値が変動した場合、発振トランジスタ3,4のエミッタ電位が上昇する。エミッタ電位はオペアンプ回路61に入力され、オペアンプ帰還抵抗62、オペアンプ帰還容量63により電流補償用MOSトランジスタ53が制御されバッファアンプトランジスタ23,24のエミッタ電流の一部がグランドに流れ、発振トランジスタ3,4のコレクタの電位が一定となるように補償される。
The current from the
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもC/Nの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。 According to the above configuration, it is possible to obtain a high-frequency oscillation circuit that has no C / N degradation even in the case of a circuit configuration in which the current of the buffer amplifier and the oscillation circuit core is common, and that does not vary in oscillation frequency even when the temperature varies. It is.
尚、素子10,11,12,13はトータルとして容量性であれば良い。
The
尚、温度変動のみならず電圧変動等による周波数変動も補償できる。 Note that not only temperature fluctuations but also frequency fluctuations due to voltage fluctuations can be compensated.
(実施の形態5)
図5は本発明の第5の実施形態における高周波用発振回路の回路図であり、1は発振回路コア部、2はバッファアンプ部、3,4は発振トランジスタ、5,6は発振帰還容量、7,8,14,15,25,26,27,28はバイアス抵抗、9は発振回路エミッタ抵抗、10,11はバリキャップ結合容量、12,13はバリキャップ、16,17はMOSトランジスタ容量、18,19は共振インダクタ、21,22は発振回路-バッファアンプ結合容量、23,24はバッファアンプトランジスタ、29,30は出力端子、31,32,33,34,64は電圧印加端子、50はバッファアンプエミッタ抵抗、52,54は電流補償用抵抗、53,55は電流補償用MOSトランジスタ、61はオペアンプ回路、62はオペアンプ帰還抵抗、63はオペアンプ帰還容量である。
(Embodiment 5)
FIG. 5 is a circuit diagram of a high-frequency oscillation circuit according to the fifth embodiment of the present invention.
発振トランジスタ3,4のエミッタは互いに接続されており、エミッタ抵抗9を介してグランドに接続される、発振トランジスタ3,4のベースはバイアス抵抗7,8を介して電圧印加端子31に接続される。発振信号は発振トランジスタ3,4のコレクタから発振帰還容量5,6を介して対の発振トランジスタ3,4のベースに帰還される。
The emitters of the
共振回路は、発振トランジスタ3,4のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量10,11、バリキャップ12,13、MOSトランジスタ容量16,17、及びインダクタンス性素子としての共振インダクタ18,19によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
The resonance circuit is formed between the collectors of the
周波数を連続的に変化させるバリキャップ12,13は発振トランジスタ3,4のコレクタよりバリキャップ結合容量10,11を介してバリキャップ12,13に接続されている。バリキャップ12,13のバイアスはバイアス抵抗14,15を介して電圧印加端子32より印加される。電圧印加端子32より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
The
MOSトランジスタ容量16,17は、一端を発振トランジスタ3,4のコレクタに他端を電圧印加端子33に接続されており、電圧印加端子33より電圧をHIGHまたはLOWとすることにより周波数をディスクリートに切り替えることが可能である。
The
発振回路コア部1より発振した信号は、発振回路-バッファアンプ結合容量21,22を介してバッファアンプトランジスタ23,24に入力され、出力端子29,30より出力される。
A signal oscillated from the oscillation
バッファアンプ部2からの電流はバッファアンプエミッタ抵抗50を介して発振回路コア部1に注入される。また、バッファアンプトランジスタ23,24のベース電流の一部は電流補償用抵抗52,54及び電流補償用MOSトランジスタ53,55を介してグランドに流される。温度変動により発振回路エミッタ抵抗9の電流値が変動した場合、発振トランジスタ3,4のエミッタ電位が上昇する。エミッタ電位はオペアンプ回路61に入力され、オペアンプ帰還抵抗62、オペアンプ帰還容量63により電流補償用MOSトランジスタ53,55が制御されバッファアンプトランジスタ23,24のベース電流の一部がグランドに流れ、バッファアンプトランジスタ23,24のエミッタ電流が制御され、発振トランジスタ3,4のコレクタの電位が一定となるように補償される。
The current from the
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもC/Nの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。 According to the above configuration, it is possible to obtain a high-frequency oscillation circuit that has no C / N degradation even in the case of a circuit configuration in which the current of the buffer amplifier and the oscillation circuit core is common, and that does not vary in oscillation frequency even when the temperature varies. It is.
尚、素子10,11,12,13はトータルとして容量性であれば良い。
The
尚、温度変動のみならず電圧変動等による周波数変動も補償できる。 Note that not only temperature fluctuations but also frequency fluctuations due to voltage fluctuations can be compensated.
以上説明したように本発明は温度変動に対する周波数ドリフトが小さく、C/Nの劣化の無い温度補償発振回路を構成するのに有効である。 As described above, the present invention is effective in constructing a temperature compensated oscillation circuit having a small frequency drift with respect to temperature fluctuations and no C / N deterioration.
1 発振回路コア部
2 バッファアンプ部
3,4 発振トランジスタ
5,6 発振帰還容量
7,8,14,15,25,26,27,28 バイアス抵抗
9 発振回路エミッタ抵抗
10,11 バリキャップ結合容量
12,13 バリキャップ
16,17 MOSトランジスタ容量
18,19 共振インダクタ
21,22 発振回路-バッファアンプ結合容量
23,24 バッファアンプトランジスタ
29,30 出力端子
31,32,33,34,64 電圧印加端子
50 バッファアンプエミッタ抵抗
52 電流補償用抵抗
53 電流補償用MOSトランジスタ
61 オペアンプ回路
62 オペアンプ帰還抵抗
63 オペアンプ帰還容量
DESCRIPTION OF
Claims (5)
電流を共通にする第1,第2のインダクタンスと、発振用の第3,第4のトランジスタと、第1,第2のMOSバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
この発振回路の印加電圧を保つために前記差動アンプの電流の一部をグランドに流す可変抵抗とから構成されることを特徴とする発振回路。 A differential amplifier composed of first and second transistors;
It is composed of first and second inductances that share a current, third and fourth transistors for oscillation, and first and second MOS varactors, and oscillates by inputting current from the differential amplifier. An oscillation circuit;
An oscillation circuit comprising: a variable resistor that causes a part of the current of the differential amplifier to flow to ground in order to maintain the voltage applied to the oscillation circuit.
電流を共通にする第1,第2のインダクタンスと、発振用の第3,第4のトランジスタと、第1,第2のMOSバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
前記差動アンプの電流の一部をグランドに流す可変抵抗と、
前記発振回路の印加電圧を保つために前記可変抵抗をコントロールする可変抵抗制御回路から構成されることを特徴とする発振回路。 A differential amplifier composed of first and second transistors;
It is composed of first and second inductances that share a current, third and fourth transistors for oscillation, and first and second MOS varactors, and oscillates by inputting current from the differential amplifier. An oscillation circuit;
A variable resistor that allows a part of the current of the differential amplifier to flow to ground,
An oscillation circuit comprising a variable resistance control circuit that controls the variable resistance in order to maintain an applied voltage of the oscillation circuit.
電流を共通にする第1,第2のインダクタンスと、発振用の第3,第4のトランジスタと、第1,第2のMOSバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
前記差動アンプの電流の一部をグランドに流す可変抵抗と、
温度補正係数がメモリされたメモリ回路と、
前記発振回路の印加電圧を保つために前記メモリ回路のデータをリファレンスとして前記可変抵抗をコントロールする可変抵抗制御回路と、
から構成されることを特徴とする発振回路。 A differential amplifier composed of first and second transistors;
It is composed of first and second inductances that share a current, third and fourth transistors for oscillation, and first and second MOS varactors, and oscillates by inputting current from the differential amplifier. An oscillation circuit;
A variable resistor that allows a part of the current of the differential amplifier to flow to ground,
A memory circuit in which the temperature correction coefficient is stored;
A variable resistance control circuit for controlling the variable resistance with reference to data of the memory circuit in order to maintain an applied voltage of the oscillation circuit;
An oscillation circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004009239A JP2005204139A (en) | 2004-01-16 | 2004-01-16 | Oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004009239A JP2005204139A (en) | 2004-01-16 | 2004-01-16 | Oscillation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005204139A true JP2005204139A (en) | 2005-07-28 |
Family
ID=34822339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004009239A Pending JP2005204139A (en) | 2004-01-16 | 2004-01-16 | Oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005204139A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110880916A (en) * | 2018-09-06 | 2020-03-13 | 精工爱普生株式会社 | Circuit device, oscillator, electronic apparatus, and moving object |
-
2004
- 2004-01-16 JP JP2004009239A patent/JP2005204139A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110880916A (en) * | 2018-09-06 | 2020-03-13 | 精工爱普生株式会社 | Circuit device, oscillator, electronic apparatus, and moving object |
CN110880916B (en) * | 2018-09-06 | 2023-06-13 | 精工爱普生株式会社 | Circuit device, oscillator, electronic apparatus, and moving object |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986194B2 (en) | Oscillator | |
US20080012654A1 (en) | Linearized variable-capacitance module and lc resonance circuit using the same | |
JP5129394B2 (en) | Oscillator | |
US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
JP2009284329A (en) | Semiconductor integrated circuit device | |
KR100900351B1 (en) | Transformer-based LC tank with differential-turned structure and differential-tuned voltage controlled oscillator using the LC tank | |
JP2000236218A (en) | Oscillator and voltage-controlled oscillator | |
JP3760100B2 (en) | Voltage controlled oscillator | |
US8212627B2 (en) | Wideband digitally-controlled oscillator (DCO) and digital broadcasting receiver having the same | |
JP2016144163A (en) | Voltage controlled oscillation circuit | |
KR20060042200A (en) | Regulator circuit | |
JP2005204139A (en) | Oscillation circuit | |
US9673753B1 (en) | Voltage-controlled oscillator with improved tuning curve linearization | |
JP5839936B2 (en) | Crystal oscillator | |
JP2006033238A (en) | Voltage-controlled oscillator | |
JP2005217773A (en) | Voltage-controlled piezoelectric oscillator | |
JP5115178B2 (en) | Oscillator | |
US20070069830A1 (en) | Voltage-controlled oscillators (vco) | |
JP4539161B2 (en) | Voltage controlled oscillator | |
US20190020330A1 (en) | Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit | |
JP5046371B2 (en) | Oscillator | |
JP2008004977A (en) | Oscillating circuit | |
JP5098979B2 (en) | Piezoelectric oscillator | |
KR100988170B1 (en) | Voltage controlled oscillator having low noise current source and voltage source | |
JP2002026660A (en) | Voltage controlled quartz oscillator |