JP2005203684A - 電気光学装置、電気光学装置の製造方法、及び電子機器 - Google Patents

電気光学装置、電気光学装置の製造方法、及び電子機器 Download PDF

Info

Publication number
JP2005203684A
JP2005203684A JP2004010516A JP2004010516A JP2005203684A JP 2005203684 A JP2005203684 A JP 2005203684A JP 2004010516 A JP2004010516 A JP 2004010516A JP 2004010516 A JP2004010516 A JP 2004010516A JP 2005203684 A JP2005203684 A JP 2005203684A
Authority
JP
Japan
Prior art keywords
shielding film
light shielding
electro
optical device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004010516A
Other languages
English (en)
Other versions
JP4352906B2 (ja
Inventor
Yuichi Shimizu
雄一 清水
Katsumi Asada
勝己 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004010516A priority Critical patent/JP4352906B2/ja
Publication of JP2005203684A publication Critical patent/JP2005203684A/ja
Application granted granted Critical
Publication of JP4352906B2 publication Critical patent/JP4352906B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】遮光膜の遮光性を低下させることなく、アニール処理の際に遮光膜に発生する熱歪みを低減して、遮光膜を起点とする絶縁膜や半導体層に対するクラックの発生を防止する。
【解決手段】CVDにより基板100上に遮光膜120を成膜するに際し、供給するガスの流量を変化させることで、Si濃度を変化させる。遮光膜120中のSi濃度を変化させたので、アニール処理の際に熱歪みによる応力が、Si濃度の低い部位で吸収されるため、発生し難くなり、遮光膜120を起点とする絶縁膜や半導体層に対するクラックの発生を防止することができる。
【選択図】図7

Description

本発明は、CVD(Chemical Vapor Deposition)法により遮光膜を成膜する基板を備える電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、TFT駆動、TFD駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線(ゲート線)及びデータ線(ソース線)の各交点に対応して、画素電極及びスイッチング素子を基板(アクティブマトリクス基板)上に設けて構成される。
TFT素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極(透明電極(ITO))に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体層、絶縁性膜(層間絶縁膜)又は導電性膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、TFT基板等が形成される。
ところで、TFT素子は光の影響によってトランジスタ特性が変化する。特に、液晶装置を投射型表示装置のライトバルブとして採用する場合は、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そのため、TFT素子部のチャネル領域やその周辺領域に対向する位置に遮光膜を形成し、TFT素子部のチャネル領域やその周辺領域へ光が照射されないようにしている。
遮光膜の材料としては、不透明な高融点金属或いは高融点金属化合物である金属シリサイドが多く採用されている。
製造工程においては、例えば特開2000−98407号公報に開示されているように、先ず、TFT基板上に、常圧又は減圧CVD法等により導電性を有する遮光膜を基板全体に成膜する。次いで、フォトリソグラフィにより遮光膜をパターニングし、所定パターンの遮光膜を形成する。その後、遮光膜を覆うように層間絶縁膜を成膜したのち、アニール処理を施す。次いで、層間絶縁膜上にポリシリコン膜等により半導体層を形成する。アニール処理は、層間絶縁膜の平坦化及び半導体層の汚染防止のため、約1000℃程度の温度条件下で行われる。
特開2000−98407号公報
ところで、遮光膜の材料として多く採用されているWSi(タングステンシリサイド)を代表とする金属シリサイドを常圧又は減圧CVD法により成膜して遮光膜を形成する場合、成膜時はW(タングステン)とSi(シリコン)の金属単層或いはアモルファス層であり抵抗値が高いため、アニール処理によりシリサイド層とすることで抵抗値を下げるようにしている。
しかし、シリサイド反応により合金の結晶構造を構成する際に内部ストレスが次第に増加する。その結果、TFT基板上に遮光膜(WSi)と層間絶縁膜(NSG)とを積層し、或いはそれに加えて半導体層(ポリシリコン)を積層した状態で、更にアニール処理を行うと、処理後の常温へ戻す過程において、遮光膜の材料であるタングステンシリサイド(WSi)と、層間絶縁膜の材料であるNSGや半導体層の材料であるポリシリコンとの間に熱歪みによる応力が発生し、遮光膜を起点として層間絶縁膜(NSG)にクラックが生じ易くなる。
層間絶縁膜(NSG)にクラックが生じると、更に、このクラックを起点として、半導体層等の周辺領域にクラックが広がり、ショート又はオープン等の素子不良が生じ易くなり、製品の歩留まりが低下する。
この対策として、遮光膜のパターンを小さくしたり、細くすることで内部ストレスを低減することも考えられるが、TFT素子部のチャネル領域やその周辺領域へ光が漏れ易くなるため、実現性に乏しい。又、遮光膜の膜厚を薄くすることも考えられるが、充分な遮光性を得ることができなくなるばかりでなく、膜厚の変化により他の層との間で段差が生じ易くなるため、これも実現性に乏しい。
本発明はかかる問題点に鑑みてなされたものであって、遮光膜の遮光性を低下させることなく、しかも膜厚を変化させずに、アニール処理の際に発生する内部ストレスを緩和させることができて、製品の歩留まりを高めると共に信頼性を高めることのできる電気光学装置、電気光学装置の製造方法、及び電子機器を提供することを目的とする。
上記目的を達成するため本発明による電気光学装置は、基板上に形成される遮光膜が、シリコン濃度を変化させた多層構造を有していることを特徴とする。
このような構成では、遮光膜をシリコン濃度を変化させた多層構造としたので、アニール処理の際の熱歪みによって発生する応力を、シリコン濃度の低い部位にて吸収することができる。
又、本発明による他の電気光学装置は、基板上に形成される遮光膜が、シリコン濃度の異なる複数のシリサイド薄膜を配設した多層構造を有することを特徴とする。
このような構成では、遮光膜をシリコン濃度の異なる複数のシリサイド薄膜を配設した多層構造としたので、アニール処理の際の熱歪みによって発生する応力を、シリコン濃度の低い側のシリサイド薄膜にて吸収することができる。
又、本発明による別の電気光学装置は、基板上に形成される遮光膜が、シリコン濃度の異なる2種類のシリサイド薄膜を交互に配設した多層構造を有することを特徴とする。
このような構成では、遮光膜をシリコン濃度の異なる2種類のシリサイド薄膜を用い、これを交互に配設した多層構造としたので、アニール処理の際の熱歪みによって発生する応力を、シリコン濃度の低い側のシリサイド薄膜にて吸収することができる。
又、本発明による更に他の電気光学装置は、基板上に形成する遮光膜が、シリコン濃度を連続的に変化させたシリサイド薄膜で形成されていることを特徴とする。
このような構成では、遮光膜のシリコン濃度を連続的に変化させたので、アニール処理の際の熱歪みによって発生する応力を、シリコン濃度の低い部位にて吸収することができる。
又、この場合、上記遮光膜の最下層の上記シリコン濃度が高く設定されていることを特徴とする。
このような構成では、遮光膜の最下層のシリコン濃度を高く設定することで基板に対する密着性が良くなる。
更に、上記遮光膜の最上層の上記シリコン濃度が低く設定されていることを特徴とする。
このような構成では、遮光膜の最上層のシリコン濃度を低くすることで導電性が良くなり、他の配線との接続が容易になる。
又、上記遮光膜が高融点金属と高融点金属化合物との一方を含む金属シリサイド薄膜で形成されていることを特徴とする。
このような構成では、遮光膜が高融点金属と高融点金属化合物との一方を含む金属シリサイド薄膜で形成した場合であっても、シリコン濃度を変化させ、アニール処理の際の熱歪みによって発生する応力を、シリコン濃度の低い部位にて吸収することができる。
更に、上記遮光膜上に絶縁膜を介して半導体層が積層されていることを特徴とする。
このような構成では、アニール処理の際に発生する熱歪みが抑制されるので、遮光膜と、この遮光膜に絶縁膜を介して積層する半導体層との間に応力が発生せず、クラックの発生を回避することができる。
又、上記基板上に薄膜トランジスタが形成されており、上記遮光膜は該薄膜トランジスタの上方であって、少なくとも該薄膜トランジスタを覆うように形成されていることを特徴とする。
このような構成では、アニール処理の際に発生する熱歪みが抑制されるので、薄膜トランジスタと、この薄膜トランジスタを覆う遮光膜との間に応力が発生せず、クラックの発生を回避することができる。
本発明による電気光学装置の製造方法は、炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を変化させて上記遮光膜内のシリコン濃度を変化させる工程を備えることを特徴とする。
このような構成では、CVDにより遮光膜を成膜するに際し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとの一方の流量を変化させてシリコン濃度を変化させるようにしたので、1回のCVDでシリコン濃度の変化した遮光膜を形成することができる。
又、本発明による他の電気光学装置の製造方法は、炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を段階的に変化させて多層構造の上記遮光膜を成膜する工程を備えることを特徴とする。
このような構成では、CVDにより遮光膜を成膜するに際し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとの一方の流量を段階的に変化させてシリコン濃度を変化させるようにしたので、1回のCVDでシリコン濃度の変化した多層構造の遮光膜を形成することができる。
又、本発明による別の電気光学装置の製造方法は、炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を連続的に減少させて、最下層のシリコン濃度が高く、最上層の該シリコン濃度が低い上記遮光膜を成膜する工程を備えることを特徴とする。
このような構成では、CVDにより遮光膜を成膜するに際し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとの一方の流量を連続的に減少させて、最下層のシリコン濃度が高く、最上層の該シリコン濃度が低い上記遮光膜を成膜するようにしたので、1回のCVDでシリコン濃度が連続的に変化する遮光膜を形成することができる。
又、上述した電気光学装置の製造方法にて成膜された上記遮光膜をパターニングした後、該遮光膜上に絶縁膜を形成し、その後アニール処理を施すことを特徴とする。
このような構成では、遮光膜のシリコン濃度が変化されているため、アニール処理の際に発生する熱歪みを吸収することができ、従って、遮光膜を起点として絶縁膜にクラックが発生することを未然に防止することができる。
又、本発明による電子機器は、上述した電気光学装置が搭載されていることを特徴とする。
このような構成では、電子機器に搭載されている電気光学装置は、この電気光学装置に設けられている基板に形成した絶縁膜に対してアニール処理を施した場合に、遮光膜を起点として絶縁膜にクラックが発生することがなく、従って、この電気光学装置を搭載する電子機器は高い信頼性を得ることができる。
以下、図面に基づいて本発明の一形態を説明する。図1は液晶装置用基板を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図、図2は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図、図3は電気光学装置の電気的な構成を示すブロック図、図4は図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図、図5は図1及び図2の液晶装置用基板の要部断面図、図6は液晶装置用基板の他の要部断面図、図7は遮光膜の拡大断面図、図8はスイッチ回路部の要部断面図、図9はCVD装置の概略構成図、図10(a)はSiH6Cl2ガスの供給制御タイミングを示すタイムチャート、(b)は成膜時のSi濃度の変化を示すタイムチャート、図11は液晶装置用基板の製造方法を断面図によって工程順に示す工程図である。
図1〜図4を参照して液晶装置の全体構成について説明する。電気光学装置の一例である液晶装置は、例えば、石英基板、ガラス基板からなるTFT基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20との間に液晶50を封入して構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。又、対向基板20上には全面に対向電極(ITO)21が設けられる。TFT基板10の画素電極9a上には、ラビング処理が施された配向膜16が設けられている。一方、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜22が設けられている。各配向膜16.22は、例えば、ポリイミド膜等の透明な有機膜からなる。
図3は液晶装置の電気的構成を示している。液晶装置は、走査線駆動回路401と、データ線駆動回路500とを有している。走査線駆動回路401は、いわゆるYシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスDYをクロック信号CLYにしたがって転送し、走査線11aの各々に走査信号G1,G2,G3,…,Gmとして順次供給する。
又、データ線駆動回路500は、ある水平走査期間において駆動データ信号Dsをデータ線6aの本数に相当するn個順次ラッチした後、ラッチしたデータと交流化信号FRとの関係から決定される電圧レベルを、次の水平走査期間において、それぞれ対応するデータ線6aにデータ信号S1,S2,S3,…,Snとして一斉に供給する。
図4は画素を構成するTFT基板10上の素子の等価回路を示している。画素領域においては、複数本の走査線11aと複数本のデータ線6aとが交差するように配線され、走査線11aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線11aとデータ線6aの各交差部分に対応して画素スイッチング用薄膜トランジスタ(以下、「TFT」と称する)30が設けられ、このTFT30に画素電極9aが接続される。
TFT30は走査線11aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。
又、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
図5は一つの画素に着目した液晶装置の模式的断面図、図6は他の位置の模式的断面図である。TFT基板10上には、TFT30や画素電極9aの他、これらを含む各種の構成が積層構造をなして備えられており、下から順に、走査線11aを含む第1層、TFT30等を含む第2層が設けられている。更に、図示しないが、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層等を含む第5層、画素電極9a及び配向膜16等を含む第6層が設けられている。
又、第1層と第2層との間には絶縁膜である下地絶縁膜12が、第2層と第3層との間には層間絶縁膜41が各々設けられている。尚、図示しないが、第3層〜第6層の各層の間にも層間絶縁膜が設けらている。各絶縁膜12,41…はNSG膜からなり、各絶縁膜12,41…により、各層に配設されている各要素間の短絡が防止される。更に、これら各種の絶縁膜12、41…には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等が設けられている
又、第1層の、各TFT30に対応する位置には、遮光膜120が設けられている。遮光膜120は、TFT基板10側からの戻り光等がTFT30のチャネル領域やチャネル隣接領域に入射するのを防ぐものである。
又、第2層には、ゲート電極3aを含むTFT30が設けられている。図5に示すように、TFT30は、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、上述したゲート電極3a、例えばポリシリコン膜からなりゲート電極3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。尚、符号1fは蓄積容量電極である。
又、遮光膜120が、TFT30に対応して配設されている場合、図6に示すように遮光膜120同士が互いに近接した状態で配設される場合もある。
図7に示すように、各遮光膜120は多層薄膜構造(本形態では五層薄膜構造)を有している。各薄膜121a〜125aはWSi(タングステンシリサイド)を代表とする金属シリサイドで形成されていると共に、Si(シリコン)濃度が過多の薄膜と過小の薄膜とを交互に成膜して形成されている。すなわち、TFT基板10側の第1薄膜121aと第3薄膜123aと第5薄膜125aとのSi濃度が高く、その間に成膜された第2薄膜122aと第4薄膜124aとのSi濃度が低く設定されている。尚、この場合、第1薄膜121aのSi濃度をより高く設定することで、TFT基板10側との密着性が良くなり、アニール処理等において剥離し難くなる。
又、各薄膜121a〜125aの総膜厚は、従来の遮光膜と同一の厚さ(例えば100nm)となるように設定されている。金属シリサイドの材料としては、不透明な高融点金属であるW(タングステン)、Ta(タンタル)、Mo(モリブデン)、更には、Ti(チタン)、Cr(クロム)、Ni(ニッケル)、Co(コバルト)のうち少なくとも一つを含む高融点金属或いは高融点金属化合物が採用される。
又、遮光膜120は金属シリサイドの原料となるW(タングステン)やSi(シリコン)等を生成する第1及び第2の反応ガスをそれぞれ供給して、常圧又は減圧CVD法、或いはプラズマCVD法により成膜される。そして、成膜の際に、Si(シリコン)やW(タングステン)等を生成する第2の反応ガスの供給量を制御し、相対的にSi濃度を変化させて、多層薄膜構造の遮光膜120を形成する。
具体的には、遮光膜120を五層薄膜構造とし、TFT基板10側の第1薄膜121aのSi濃度を高くし、又、第3薄膜123aと第4薄膜124aのSi濃度を低くしている。すなわち、遮光膜120をアニール処理したときの熱歪みにより発生する応力は、Si濃度に関係していると考えられ、Si濃度を低くすることで応力の発生を抑制することができる。しかし、Si濃度を低くすると、TFT基板10等、隣接する面に対する密着性が低下する
従って、TFT基板10等に密着する第1薄膜121aのSi濃度を高くすると共に、第3薄膜123aと第5薄膜125aとのSi濃度を従来とほぼ同じ濃度とし、隣接する面に対する密着性を高める。更に、第1、第3薄膜121a,123a間に挟まれた第2薄膜122a、及び第3、第5薄膜123a,125a間に挟まれた第4薄膜124aのSi濃度を低くすることで、アニール処理の際の熱歪みによって発生する応力を、この両薄膜122a,124aで吸収するようにした。
尚、遮光膜120を構成する各薄膜121a〜125aは、1回のCVDで連続的に成膜されるため、各薄膜121a,123a,125aと、その間に成膜される薄膜122a,124aとの界面は明確に区画される訳ではなく、界面付近ではSi濃度が漸次的に変化される(図10(b)参照)。
又、本形態では、TFT30に対応する位置に配設されている遮光膜120以外に、他の部位に配設されている遮光膜120も五層薄膜構造としている。例えば、図8には、データ線毎に設けられているサンプリングスイッチ151が示されている。サンプリングスイッチ151の機能について簡単に説明する。サンプリングスイッチ151は、画像信号線を介して配線に供給される画像信号を、データ線駆動回路から供給されるサンプリング信号に従ってサンプリングして対応するデータ線に供給するトランジスタスイッチであり、下地絶縁膜12上に設けられている。又、サンプリングスイッチ151は、複数の画像信号線から供給される画像信号が複数のデータ線に同時に供給されるように、データ線駆動回路からサンプリング信号を供給する配線を複数のサンプリングスイッチ151のゲート電極に接続している。
そして、画像信号が供給される配線は、サンプリングスイッチ151の半導体層のソース領域に接続され、データ線はサンプリングスイッチ151の半導体層のドレイン領域に接続される。TFT基板10上の、サンプリングスイッチ151に対応する第1層に遮光膜120が設けられている。尚、図8には、サンプリングスイッチ151のエッジ部分に、遮光膜120のエッジ部分が対応した状態が示されている。遮光膜120はサンプリングスイッチ151毎に島状に形成されているため、遮光膜の内部ストレスによるクラックの発生をより低減することができる。尚、この遮光膜120は、1つのサンプリングスイッチ151毎に限らず、複数のサンプリングスイッチ151の領域に重なる島状の遮光膜であっても良い。
次に、図9を参照して、遮光膜120を成膜するCVD法を実施するためのCVD装置の構成について簡単に説明する。同図にはCVD装置の一例として縦型減圧CVD装置が示されている。
炉本体80は、石英製のチューブ81を有している。チューブ81は、アウターチューブ81aとインナーチューブ81bとで構成されている。アウターチューブ81a内は、その外周に配設されたヒータ82で所定の温度(例えば1000℃)に保持され、インナーチューブ81b内に設置される、TFT基板10を切り出す前の大型基板100に対し、外部から供給される第2の反応ガスによって成膜処理を行う。尚、成膜処理時は炉本体80内が真空引きされる。
又、チューブ81の下端の開口83は、大型基板100の挿入/排出口となっている。チューブ81の下端開口83を開閉するボートベース84には、複数の大型基板100を載置する石英製のボート101が立設されている。又、ボート101はボートベース84の昇降動作により、インナーチューブ81bの内外へ導かれる(ロード/アンロード)。そして、ボートベース84の上昇端において、チューブ81の開口83が密閉される。
又、チューブ81には、第2の反応ガス及びキャリアガス等を供給するガス管86a,86b,86cが連通されていると共に、排気口87が開口され、この排気口87の下流側に減圧ポンプ(図示せず)が連通されている。
ガス管86cは、下流側でガス管86d,86eに分岐されている。各ガス管86d,86eには流量コントローラ88a,88bが介装されており、この流量コントローラ88a,88bによって、各ガス管86d,86eを経て炉本体80に供給する第1の反応ガスと第2の反応ガスとの流量が調整される。
尚、本形態においては、第1の反応ガスとしてSiH6Cl2ガス、第2の反応ガスとしてWF6(六フッ化タングステン)ガスをそれぞれ用い、キャリアガスとして不活性ガスの代表であるN2(窒素)ガスを用いて、大型基板100上にW−Six構造を有する遮光膜120を成膜する場合について説明する。尚、キャリアガスはAr(アルゴン)ガスであっても良い。
CVD成膜条件は、炉内温度:300〜500℃、WF6ガス流量:150sccmとし、SiH6Cl2ガス流量を100〜300sccmの範囲で変化させるように設定されている。尚、図10(a)に、SiH6Cl2ガスの流量を制御する流量コントローラ88aの流量制御タイミングを示し、同図(b)に実際に成膜された遮光膜120中のSi濃度の変化を示す。
同図に示すように、本形態では、第1薄膜121を成膜するに際しては、流量コントローラ88aを大きく開いて、SiH6Cl2ガスを多めに供給して、第1薄膜121のSi濃度を高くし、大型基板100に対する密着性を高める。又、第3薄膜123と第5薄膜125とを成膜するに際しては、流量コントローラ88aを絞り、SiH6Cl2ガスの流量を少なくしてSi濃度を低くする。一方、第2薄膜122と第4薄膜124とを成膜するに際しては、流量コントローラ88aをやや開き、SiH6Cl2ガスの流量をやや増加させてSi濃度をやや高くする。
一方、WF6ガスの流量を調整する流量コントローラ88bはWF6ガスが炉本体80に対して常に一定量で供給させるように制御している。従って、本形態では、遮光膜120のSi濃度はSiH6Cl2ガスの流量で制御される。
(製造プロセス)
次に、図11を参照して遮光膜120の成形工程について説明する。先ず、TFT基板10を切り出す前の石英基板、ガラス基板等から成る大型基板100を用意する。ここで、好ましくはN(窒素)等の不活性ガス雰囲気で約900〜1300℃での高温でアニール処理し、後に実施される高温プロセスで大型基板100に生じる熱歪が少なくなるように前処理しておく。
次いで、遮光膜120の下地となる薄膜を大型基板100に所定に堆積した後、この大型基板100をボート101にチャージし、その後、上昇させてチューブ81に挿入し密閉する。次いで、減圧ポンプを作動させて炉本体80内を真空引きして設定圧力まで検圧し、更に、炉本体80内にキャリアガスであるN2ガスを供給し排気させて、炉本体80内をN2雰囲気にする。
その後、炉本体80に第2の反応ガスであるWF6ガスと第1の反応ガスであるSiH6Cl2ガスとを供給し、化学反応によりW−Six構造を有する遮光膜120の成膜を開始する。
工程(1):先ず、大型基板100上に第1薄膜121を成膜する。上述したように、第1薄膜121を成膜するに際しては、流量コントローラ88aを大きく開いて、SiH6Cl2ガスの流量を増加させて、Si濃度の高い第1薄膜121を成膜する。この場合、好ましくはW:Si=1:4とする。
工程(2):第1薄膜121上に第2薄膜122を成膜する。第2薄膜122を成膜するに際しては、流量コントローラ88aを絞り、SiH6Cl2ガスの流量を制限して、Si濃度の低い第2薄膜122を成膜する。この場合、好ましくはW:Si=1:2とする。
工程(3):第2薄膜122上に第3薄膜123を成膜する。第3薄膜123を成膜するに際しては、流量コントローラ88aをやや開き、SiH6Cl2ガスの流量を増加させて、Si濃度のやや高い第2薄膜122を成膜する。この場合、好ましくは、通常の成膜における混合比率と同等の、例えばW:Si=1:2.7とする。
工程(4):第3薄膜123上に第4薄膜124を成膜する。第4薄膜122を成膜するに際しては、流量コントローラ88aを絞り、SiH6Cl2ガスの流量を制限して、Si濃度の低い第2薄膜122を成膜する。この場合、好ましくはW:Si=1:2とする。
工程(5):第4薄膜124上に第5薄膜125を成膜する。第5薄膜125を成膜するに際しては、流量コントローラ88aを再びやや開き、SiH6Cl2ガスの流量をやや増加させて、Si濃度のやや高い第5薄膜122を成膜する。この場合、好ましくはW:Si=1:2.7、すなわち、第3薄膜123と同じSi濃度とする。
尚、CVDによって成膜された各薄膜121〜125は、その殆どが未だ、シリサイド化されておらずアモルファス状態にある。
そして、CVDによる遮光膜120の成膜が所定に終了した後、サイクルパージ処理により炉本体80内のガスを掃気する。次いで、炉本体80内を大気開放し、ボート101を下降させて、炉本体80内から大型基板100を取り出す。
工程(6):工程(5)で取り出した大型基板100を所定に冷却した後、第5薄膜125上に、フォトリソグラフィにより遮光膜120のパターンに対応するレジストマスクを形成し、このレジストマスクを介して、各薄膜121〜125をエッチングし、五層薄膜構造の遮光膜120を形成する。
工程(7):遮光膜120上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラエチルオルソシリケート)ガスを用いて、NSGとしてSiO2からなる下地絶縁膜12を形成する。
そして、NSG形成後、既に600〜900℃に加熱した炉内に大型基板100を投入してアニール処理を行う。その結果、各薄膜121〜125によりSi濃度の異なる五層薄膜構造のWSi(タングステンシリサイド)膜が形成される。各薄膜121〜125にはシリサイド化する際に、熱歪みによる応力が発生するが、遮光膜120には、Si濃度の低い第2薄膜122と第4薄膜124とが介装されているため、この両薄膜122,124により熱歪みにより発生する応力が吸収される。
従って、アニール処理後も、下地絶縁膜12にクラックが発生せず、製品の歩留まりが良くなる。尚、各薄膜121〜125の総膜厚は従来のものと同一であるため、遮光性が損なわれることがないばかりでなく、他の膜との間で段差が生じることがない。
工程(8):下地絶縁膜12の上に、約450〜550℃、好ましくは約500℃の比較的低温環境中でモノシランガス、ジシランガス等を用いた減圧CVDにより、アモルファスシリコン膜を成膜する。その後、窒素雰囲気中でアニール処理を施すことにより、ポリシリコン膜133を固相成長させる。
工程(9):ポリシリコン膜13に、フォトリソグラフィ工程、エッチング工程等により所定にパターンニングして半導体層1aを形成する。
その後、TFT30を構成する半導体層1aと共に蓄積容量電極1fを熱酸化することにより熱酸化シリコン膜を形成し、更に減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜を所定膜厚で堆積し、TFT30のゲート絶縁膜を含む絶縁膜2を形成する。
以上の結果、アニール処理後も下地絶縁膜12にクラックが発生せず、製品の歩留まりを高めることができる。尚、これ以降の製造工程は、従来と同様であるため説明を省略する。
このように、本形態では、遮光膜120を多層(五層)薄膜構造とし、第2薄膜122と第4薄膜124とのSi濃度を低くすることで、アニール処理の際に各薄膜121〜125がシリサイド化されても、第2薄膜122と第4薄膜124とにより、第1、第3、第5の各薄膜121,123,125に生じる応力が吸収されるため、各絶縁膜、及び半導体層にクラックを発生させることが無く、製品の歩留まりを高めることができる。
尚、遮光膜120は最上層側のSi濃度を低くするようにしても良い。最上層側のSi濃度を低くすることで、抵抗値が低くなり、他の配線との接続が可能となる。
又、1回のCVD処理工程において、SiH6Cl2ガスの供給量を変化させることで、遮光膜120を多層構造としたので、成膜工程に要する工数が増加されず、製品コストの高騰を抑制することができる。
ところで、遮光膜120のSi濃度は、W濃度との相対比で決定されるため、SiH6Cl2ガスの流量を一定とし、WF6ガスの供給量を変化させることでも、Si濃度を変化させることが可能である。すなわち、例えばSiH6Cl2ガス流量を一定(150sccm)とし、WF6ガス流量を100〜300sccmの範囲で変化させるようにしても同様の効果を得ることができる。
更に、遮光膜120はSiH6Cl2ガス流量、或いはWF6ガス流量を変化させることで、多層構造としているので、他の材料を添加した場合に比し特性が殆ど変化せず、良好な性能を得ることができる。
又、反応ガスの供給量を連続変化させることで、六層以上の多層構造も簡単に成膜することができる。その結果、より緻密な層構造を形成して、熱歪みによって発生する応力を効率よく吸収させることができる。勿論、遮光膜120をSi濃度の異なる2種類のSi薄膜を交互に配設した多層構造としても良い。
更に、遮光膜120はSiH6Cl2ガス流量、或いはWF6ガス流量を連続的に減少(増加)させて、遮光膜120のSi濃度をTFT基板10側で高く(低く)、表面側へ向かうに従いSi濃度を次第に低く(高く)する等の対応も可能である。
尚、上述した形態における遮光膜120は、最下層の薄膜121aと最上層の薄膜125aとがコンタクトホールを介して電気的に接続されていても良い。
又、本形態では、遮光膜120の上方に半導体層1aが形成されている場合について、例示したが、本発明は、これに限定されるものではなく、例えばTFT30の上方で、且つ、少なくともTFT30を覆う遮光膜を多層薄膜構造としても良い。
又、本発明の電気光学装置は、液晶装置に限らず、EL(Electronic Luminescent)装置や電気泳動装置などであっても良い。又、上述した電気光学装置を具備した、高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を用いると良い。
液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図1のH−H'線の位置で切断して示す断面図 液晶装置の電気的な構成を示すブロック図 図1及び図2の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図 図1及び図2の液晶装置用基板の要部断面図 液晶装置用基板の他の要部断面図 遮光膜の拡大断面図 スイッチ回路部の要部断面図 スパッタリング装置の概略構成図 (a)はSiH6Cl2ガスの供給制御タイミングを示すタイムチャート、(b)は成膜時のSi濃度の変化を示す説明図 液晶装置用基板の製造方法を断面図によって工程順に示す工程図
符号の説明
2 絶縁膜、10 TFT基板、12 下地絶縁膜、30 TFT、41 層間絶縁膜、80 炉本体、88a,88b 流量コントローラ、100 大型基板、120 遮光膜、121〜125,121a〜125a 薄膜

Claims (14)

  1. 基板上に形成される遮光膜が、シリコン濃度を変化させた多層構造を有していることを特徴とする電気光学装置。
  2. 基板上に形成される遮光膜が、シリコン濃度の異なる複数のシリサイド薄膜を配設した多層構造を有することを特徴とする電気光学装置。
  3. 基板上に形成される遮光膜が、シリコン濃度の異なる2種類のシリサイド薄膜を交互に配設した多層構造を有することを特徴とする電気光学装置。
  4. 基板上に形成される遮光膜が、シリコン濃度を連続的に変化させたシリサイド薄膜で形成されていることを特徴とする電気光学装置。
  5. 上記遮光膜の最下層の上記シリコン濃度が高く設定されていることを特徴とする請求項1〜4項の何れか1項に記載の電気光学装置。
  6. 上記遮光膜の最上層の上記シリコン濃度が低く設定されていることを特徴とする請求項1〜5の何れか1項に記載の電気光学装置。
  7. 上記遮光膜が高融点金属と高融点金属化合物との一方を含む金属シリサイド薄膜で形成されていることを特徴とする請求項1〜6の何れか1項に記載の電気光学装置。
  8. 上記遮光膜上に絶縁膜を介して半導体層が積層されていることを特徴とする請求項1〜7の何れか1項に記載の電気光学装置。
  9. 上記基板上に薄膜トランジスタが形成されており、上記遮光膜は該薄膜トランジスタの上方であって、少なくとも該薄膜トランジスタを覆うように形成されていることを特徴とする請求項1〜8の何れか1項の記載の電気光学装置。
  10. 炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、
    上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を変化させて上記遮光膜内のシリコン濃度を変化させる工程を備えることを特徴とする電気光学装置の製造方法。
  11. 炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、
    上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を段階的に変化させて多層構造の上記遮光膜を成膜する工程を備えることを特徴とする電気光学装置の製造方法。
  12. 炉本体内にセットした基板に対し、少なくともシリコンを含有する第1の反応ガスと、少なくともタングステンを含有する第2の反応ガスとを供給してCVDにより遮光膜を成膜する電気光学装置の製造方法において、
    上記炉本体内に供給する上記第1の反応ガスと上記第2のガスとの一方の流量を連続的に減少させて、最下層のシリコン濃度が高く、最上層の該シリコン濃度が低い上記遮光膜を成膜する工程を備えることを特徴とする電気光学装置の製造方法。
  13. 請求項10〜12の何れか1項に記載の電気光学装置の製造方法にて成膜された上記遮光膜をパターニングした後、該遮光膜上に絶縁膜を形成し、その後アニール処理を施すことを特徴とする電気光学装置の製造方法。
  14. 請求項1〜9の何れか1項に記載の電気光学装置が搭載されていることを特徴とする電子機器。
JP2004010516A 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器 Expired - Fee Related JP4352906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004010516A JP4352906B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004010516A JP4352906B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器

Publications (2)

Publication Number Publication Date
JP2005203684A true JP2005203684A (ja) 2005-07-28
JP4352906B2 JP4352906B2 (ja) 2009-10-28

Family

ID=34823222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010516A Expired - Fee Related JP4352906B2 (ja) 2004-01-19 2004-01-19 電気光学装置、電気光学装置の製造方法、及び電子機器

Country Status (1)

Country Link
JP (1) JP4352906B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297981B2 (en) * 2004-01-19 2007-11-20 Seiko Epson Corporation Electro-optical device having a light-shielding film comprising alternating layers of silicide and nitrided silicide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297981B2 (en) * 2004-01-19 2007-11-20 Seiko Epson Corporation Electro-optical device having a light-shielding film comprising alternating layers of silicide and nitrided silicide

Also Published As

Publication number Publication date
JP4352906B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
US8017456B2 (en) Semiconductor device and manufacturing method thereof
US7538011B2 (en) Method of manufacturing a semiconductor device
US9318610B2 (en) Semiconductor device and method of manufacturing the same
JP4700160B2 (ja) 半導体装置
US6661096B1 (en) Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
KR100939931B1 (ko) 반도체 막, 반도체 장치, 및 그 제조 방법
US9660159B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US20050040400A1 (en) Semiconductor device and manufacturing method thereof
US6492681B2 (en) Semiconductor device
KR100669067B1 (ko) 전기 광학 장치, 전기 광학 장치의 제조 방법, 및 전자기기
JP4370810B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4352906B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JPH09265114A (ja) 液晶表示装置
JP2004327539A (ja) 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器
JP4485481B2 (ja) 半導体装置の作製方法
JP2008083731A (ja) 半導体装置
JP2005044936A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP5315305B2 (ja) 半導体装置
JP4704363B2 (ja) 半導体装置の作製方法
JP2006039451A (ja) 電気光学装置用基板とその製造方法、電気光学装置、及び電子機器
JP2006047918A (ja) 電気光学装置及びその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060410

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

R150 Certificate of patent or registration of utility model

Ref document number: 4352906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees