JP2005202288A - Substrate for electrooptical device, its manufacturing method, and electrooptical device - Google Patents

Substrate for electrooptical device, its manufacturing method, and electrooptical device Download PDF

Info

Publication number
JP2005202288A
JP2005202288A JP2004010513A JP2004010513A JP2005202288A JP 2005202288 A JP2005202288 A JP 2005202288A JP 2004010513 A JP2004010513 A JP 2004010513A JP 2004010513 A JP2004010513 A JP 2004010513A JP 2005202288 A JP2005202288 A JP 2005202288A
Authority
JP
Japan
Prior art keywords
substrate
film
electro
optical device
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004010513A
Other languages
Japanese (ja)
Inventor
Tomio Suzuki
富雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004010513A priority Critical patent/JP2005202288A/en
Publication of JP2005202288A publication Critical patent/JP2005202288A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve display performance by flattening the surface asperities produced when forming a light shading film to flatten electrodes and an alignment film. <P>SOLUTION: A substrate of an electrooptical device has: a substrate 20 facing a substrate 10 on which switching elements are mounted; a patterned light shading film 23 formed on the above substrate 20; a film 83 with a flattened surface formed on the above substrate 20 which includes the light shading film 23; and the electrodes 21 formed on the above planarized film 83. The film is flattened by polishing a predetermined material. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、入射光を画像信号に応じて変調する液晶パネル等に好適な電気光学装置用基板及びその製造方法並びに電気光学装置に関する。   The present invention relates to a substrate for an electro-optical device suitable for a liquid crystal panel or the like that modulates incident light according to an image signal, a manufacturing method thereof, and an electro-optical device.

液晶装置は、ガラス基板、石英基板等の2枚の基板間に液晶を封入して構成される。液晶装置では、一方の基板に、例えば薄膜トランジスタ(Thin Film Transistor、以下、TFTと称す)等の能動素子をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。   The liquid crystal device is configured by sealing liquid crystal between two substrates such as a glass substrate and a quartz substrate. In a liquid crystal device, active elements such as thin film transistors (hereinafter referred to as TFTs), for example, are arranged in a matrix on one substrate, and a counter electrode is arranged on the other substrate and sealed between the two substrates. An image can be displayed by changing the optical characteristics of the liquid crystal layer according to the image signal.

即ち、TFT素子によってマトリクス状に配列された画素電極(ITO)に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。   That is, an image signal is supplied to pixel electrodes (ITO) arranged in a matrix by TFT elements, and a voltage based on the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode to change the arrangement of liquid crystal molecules. Let As a result, the transmittance of the pixel is changed, and light passing through the pixel electrode and the liquid crystal layer is changed according to the image signal to perform image display.

なお、電圧無印加時の液晶分子の配列を規定するために、一方の基板(アクティブマトリクス基板(素子基板ともいう))及び他方の基板(対向基板)の液晶層に接する面上に配向膜を形成し、配向膜にラビング処理を施す。   In order to define the alignment of liquid crystal molecules when no voltage is applied, an alignment film is formed on the surface of one substrate (active matrix substrate (also referred to as element substrate)) and the other substrate (counter substrate) in contact with the liquid crystal layer. Then, the alignment film is rubbed.

また、対向基板側には、TFT素子部分に光が入射することによって起きる表示上の不具合や、TFT素子構造によって発生する非配向領域によるコントラストの低下、色材の混色防止のために、いわゆるブラックマトリクスと呼ばれる遮光膜が形成されている。
特開平6−27456号公報
Also, on the counter substrate side, so-called black is used to prevent display defects caused by light incident on the TFT element portion, decrease in contrast due to non-orientation regions generated by the TFT element structure, and color mixture of color materials. A light shielding film called a matrix is formed.
JP-A-6-27456

ところで、対向基板は、ガラス又は石英基板上に、上述した遮光膜が形成され、遮光膜上に対向電極が形成され、更に対向電極上に配向膜が形成されて構成される。遮光膜は素子基板側に形成する配線領域及びTFT素子形成領域等に対向して形成されて、これらの領域への光の入射を阻止する。このような遮光膜のパターニングによって、対向電極は遮光膜形成領域に沿って凹凸を有する。従って、対向基板側の配向膜にも遮光膜に沿った凹凸が生じる。このため、配向膜に対するラビング処理が不均一となり、配向不良が生じることがあるという問題点があった。   By the way, the counter substrate is configured by forming the above-described light shielding film on a glass or quartz substrate, forming a counter electrode on the light shielding film, and further forming an alignment film on the counter electrode. The light shielding film is formed so as to face the wiring region and the TFT element forming region formed on the element substrate side, and prevents light from entering these regions. Due to the patterning of the light shielding film, the counter electrode has irregularities along the light shielding film forming region. Accordingly, the alignment film on the counter substrate side also has irregularities along the light shielding film. For this reason, the rubbing process with respect to the alignment film becomes non-uniform, and there is a problem that alignment failure may occur.

また、対向基板側から入射する光は、石英基板、対向電極及び配向膜を通過して液晶層に入射する。ところが、石英基板の屈折率と対向電極を構成するITOとの屈折率との屈折率差が比較的大きいことから、石英基板と対向基板との界面において反射が生じてしまうという問題点もあった。なお、石英基板とITO電極との間に膜を形成したものとして、特許文献1の装置が開示されている。   Further, light incident from the counter substrate side passes through the quartz substrate, the counter electrode, and the alignment film and enters the liquid crystal layer. However, since the refractive index difference between the refractive index of the quartz substrate and the refractive index of ITO constituting the counter electrode is relatively large, there is a problem that reflection occurs at the interface between the quartz substrate and the counter substrate. . Note that the apparatus of Patent Document 1 is disclosed as a film formed between a quartz substrate and an ITO electrode.

本発明はかかる問題点に鑑みてなされたものであって、電極の平坦化を可能にすることにより表示性能を向上させることができる電気光学装置用基板及びその製造方法並びに電気光学装置を提供することを目的とする。   The present invention has been made in view of such problems, and provides a substrate for an electro-optical device, a method for manufacturing the same, and an electro-optical device that can improve display performance by enabling flattening of electrodes. For the purpose.

本発明に係る電気光学装置用基板は、スイッチング素子が形成された素子基板と対向する対向側の基板と、前記対向側の基板上に形成されるパターン化された遮光膜と、前記遮光膜を含む前記対向側の基板上に形成されて、表面が平坦化された平坦化膜と、前記平坦化膜上に形成される電極とを具備したことを特徴とする。   An electro-optical device substrate according to the present invention includes an opposing substrate facing an element substrate on which a switching element is formed, a patterned light shielding film formed on the opposing substrate, and the light shielding film. And a planarization film having a planarized surface formed on the opposing substrate, and an electrode formed on the planarization film.

このような構成によれば、対向側の基板上にはパターン化された遮光膜が形成されている。遮光膜を含む基板上には平坦化膜が形成されている。遮光膜を含む基板上は、パターン化された遮光膜によって凹凸を有する。しかし、遮光膜を含む基板上に形成された平坦化膜は表面が平坦化されていることから、電極の下地は平坦化されたものとなっている。これにより、平坦化膜上に形成される電極も平坦化される。従って、例えば、電極上に配向膜等を形成する場合には、配向膜を平坦化することができ、ラビングの均一化を図ることができ、表示性能の向上に寄与することができる。   According to such a configuration, the patterned light shielding film is formed on the opposite substrate. A planarizing film is formed on the substrate including the light shielding film. On the substrate including the light shielding film, the patterned light shielding film has irregularities. However, since the surface of the planarization film formed on the substrate including the light shielding film is planarized, the base of the electrode is planarized. Thereby, the electrode formed on the planarizing film is also planarized. Therefore, for example, when an alignment film or the like is formed on the electrode, the alignment film can be flattened, the rubbing can be made uniform, and the display performance can be improved.

また、前記電極は、透明電極であることを特徴とする。   The electrode is a transparent electrode.

このような構成によれば、電極が透明であるので、電極を介して光を通過させることができ、電気光学装置に用いることができる。   According to such a configuration, since the electrode is transparent, light can be passed through the electrode and can be used in an electro-optical device.

また、前記平坦化膜は、窒化シリコン膜であることを特徴とする。   The planarizing film is a silicon nitride film.

このような構成によれば、基板と電極相互間に窒化シリコン膜が介在することになり、基板から電極に入射する光の反射を抑制することができる。これにより、表示性能の向上に寄与することができる。   According to such a configuration, the silicon nitride film is interposed between the substrate and the electrode, and reflection of light incident on the electrode from the substrate can be suppressed. Thereby, it can contribute to the improvement of display performance.

また、前記平坦化膜は、酸化シリコン膜であることを特徴とする。   The planarizing film is a silicon oxide film.

このような構成によれば、電極の下地を平坦化することができる。   According to such a configuration, the base of the electrode can be flattened.

本発明に係る電気光学装置用基板の製造方法は、スイッチング素子が形成された素子基板と対向する対向側の基板上に遮光膜をパターン化して形成する工程と、前記遮光膜を含む前記基板上に所定材料の膜を形成する工程と、前記所定材料の膜を平坦化する工程と、前記平坦化された所定材料の膜上に電極を形成する工程とを具備したことを特徴とする。   The method for manufacturing a substrate for an electro-optical device according to the present invention includes a step of patterning and forming a light shielding film on a substrate opposite to an element substrate on which a switching element is formed, and on the substrate including the light shielding film. Forming a film of a predetermined material, flattening the film of the predetermined material, and forming an electrode on the flattened film of the predetermined material.

このような構成によれば、対向側の基板上にパターン化された遮光膜が形成される。遮光膜を含む基板上には平坦化された所定材料の膜が形成される。平坦化された所定材料の膜によって、基板上の遮光膜による凹凸が表面に現れなくなる。これにより、所定材料の膜上の電極も平坦化され、例えば、電極上に配向膜等を形成する場合には、配向膜を平坦化することができ、ラビングの均一化を図ることができる。   According to such a configuration, a patterned light shielding film is formed on the opposite substrate. A planarized film of a predetermined material is formed on the substrate including the light shielding film. The flattened film of the predetermined material prevents unevenness due to the light-shielding film on the substrate from appearing on the surface. Thereby, the electrode on the film of the predetermined material is also flattened. For example, when an alignment film or the like is formed on the electrode, the alignment film can be flattened and the rubbing can be made uniform.

また、前記平坦化する工程は、前記所定材料の膜を研磨処理することによって、前記所定材料の膜を平坦化することを特徴とする。   The step of planarizing is characterized in that the film of the predetermined material is flattened by polishing the film of the predetermined material.

このような構成によれば、遮光膜上の所定材料の膜が研磨されることによって、電極の下地が平坦化される。   According to such a configuration, the base of the electrode is flattened by polishing the film of the predetermined material on the light shielding film.

前記平坦化する工程は、前記研磨する処理として、化学機械研磨法が採用されることを特徴とする。   In the planarization step, a chemical mechanical polishing method is employed as the polishing process.

このような構成によれば、遮光膜上の所定材料の膜を簡単、確実に研磨することができる。   According to such a structure, the film | membrane of the predetermined material on a light shielding film can be grind | polished easily and reliably.

また、前記平坦化する工程は、前記遮光膜形成領域上の前記所定材料の膜を除去することによって平坦化を行うことを特徴とする。   In the planarization step, the planarization is performed by removing the film of the predetermined material on the light shielding film formation region.

このような構成によれば、遮光膜上及び遮光膜相互間に所定材料の膜が形成される。このうち、配向膜形成領域上においては所定材料の膜が除去される。遮光膜及び所定材料の膜によって、電極の下地が平坦となる。   According to such a configuration, a film of a predetermined material is formed on the light shielding film and between the light shielding films. Among these, a film of a predetermined material is removed on the alignment film formation region. The base of the electrode is flattened by the light shielding film and the film of the predetermined material.

また、前記平坦化する工程は、前記遮光膜を用いたセルフアライメント方式のフォトリソグラフィ工程及びエッチング処理によって前記遮光膜形成領域上の前記所定材料の膜を除去することを特徴とする。   In the planarization step, the film of the predetermined material on the light shielding film forming region is removed by a self-alignment photolithography process using the light shielding film and an etching process.

このような構成によれば、遮光膜上及び遮光膜相互間に所定材料の膜が形成される。このうち、配向膜形成領域上においては、遮光膜を利用したセルフアライメントによって所定材料の膜を除去する。これにより、所定材料の膜の除去を行うためのマスク及び遮光膜に対するそのアライメント作業が不要となる。   According to such a configuration, a film of a predetermined material is formed on the light shielding film and between the light shielding films. Among these, on the alignment film formation region, a film of a predetermined material is removed by self-alignment using a light shielding film. As a result, the alignment work for the mask and the light shielding film for removing the film of the predetermined material becomes unnecessary.

前記フォトリソグラフィ工程は、ネガレジストを用いることを特徴とする。   The photolithography process uses a negative resist.

このような構成によれば、ネガレジストを用いているので、セルフアライメント方式のフォトリソグラフィ工程及びエッチング処理によって、所定材料の膜の除去を行うことができる。   According to such a configuration, since a negative resist is used, the film of the predetermined material can be removed by a self-alignment photolithography process and an etching process.

本発明に係る電気光学装置は、上記電気光学装置用基板又は上記電気光学装置用基板の製造方法を用いて製造した電気光学装置用基板を用いて構成したことを特徴とする。   An electro-optical device according to the present invention is configured using the electro-optical device substrate manufactured using the electro-optical device substrate or the electro-optical device substrate manufacturing method.

このような構成によれば、電気光学装置用基板の電極が平坦化されているので、例えば、電極上に配向膜を形成した場合には、配向膜に対するラビングを均一化することができ、表示性能を向上させることができる。   According to such a configuration, since the electrode of the electro-optical device substrate is flattened, for example, when an alignment film is formed on the electrode, rubbing on the alignment film can be made uniform, and display Performance can be improved.

以下、図面を参照して本発明の実施の形態について詳細に説明する。図1は本発明の第1の実施の形態に係る電気光学装置用基板の断面を模式的に示す断面図である。本実施の形態は電気光学装置用基板を液晶装置の対向基板に適用したものである。図2はTFT基板等の素子基板をその上に形成された各構成要素と共に本実施の形態の対向基板側から見た平面図であり、図3は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H'線の位置で切断して示す断面図である。図4は本実施の形態の電気光学装置用基板を用いて構成した液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図5は図1の電気光学装置用基板の製造方法を工程順に示す工程図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a cross section of an electro-optical device substrate according to a first embodiment of the present invention. In this embodiment, an electro-optical device substrate is applied to a counter substrate of a liquid crystal device. FIG. 2 is a plan view of an element substrate such as a TFT substrate as viewed from the counter substrate side together with each component formed on the element substrate. FIG. 3 shows a liquid crystal by bonding the element substrate and the counter substrate together. FIG. 3 is a cross-sectional view of the liquid crystal device after the assembly process for sealing is cut along the line HH ′ in FIG. 2. FIG. 4 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels constituting a pixel region of a liquid crystal device configured using the electro-optical device substrate according to the present embodiment. FIG. 5 is a process diagram illustrating a method of manufacturing the electro-optical device substrate of FIG. In each of the above drawings, the scale is different for each layer and each member so that each layer and each member can be recognized in the drawing.

先ず、図2乃至図4を参照して本実施の形態の電気光学装置用基板である対向基板を用いて構成した液晶装置の全体構成について説明する。   First, an overall configuration of a liquid crystal device configured using a counter substrate which is a substrate for an electro-optical device according to the present embodiment will be described with reference to FIGS.

液晶装置は、図2及び図3に示すように、例えば、石英基板、ガラス基板、シリコン基板を用いた素子基板10と、これに対向配置される、例えばガラス基板や石英基板を用いた対向基板20との間に液晶50を封入して構成される。対向配置された素子基板10と対向基板20とは、シール材41によって貼り合わされている。   As shown in FIGS. 2 and 3, the liquid crystal device includes, for example, a quartz substrate, a glass substrate, an element substrate 10 using a silicon substrate, and a counter substrate using, for example, a glass substrate or a quartz substrate. The liquid crystal 50 is sealed between the two. The element substrate 10 and the counter substrate 20 that are arranged to face each other are bonded together by a sealing material 41.

素子基板10上には画素を構成する画素電極(ITO)9a等がマトリクス状に配置される。また、対向基板20上には全面に対向電極(ITO)21が設けられる。素子基板10の画素電極9a上には、配向処理が施された配向膜16が設けられている。一方、対向基板20上の全面に渡って形成された対向電極21上にも、配向処理が施された配向膜22が設けられている。   On the element substrate 10, pixel electrodes (ITO) 9a constituting pixels are arranged in a matrix. A counter electrode (ITO) 21 is provided on the entire surface of the counter substrate 20. On the pixel electrode 9a of the element substrate 10, an alignment film 16 subjected to an alignment process is provided. On the other hand, an alignment film 22 subjected to an alignment process is also provided on the counter electrode 21 formed over the entire surface of the counter substrate 20.

図4は画素を構成する素子基板10上の素子の等価回路を示している。図4に示すように、画素領域においては、複数本の走査線3aと複数本のデータ線6aとが交差するように配線され、走査線3aとデータ線6aとで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線3aとデータ線6aの各交差部分に対応してTFT30が設けられ、このTFT30に画素電極9aが接続される。   FIG. 4 shows an equivalent circuit of elements on the element substrate 10 constituting the pixel. As shown in FIG. 4, in the pixel region, a plurality of scanning lines 3a and a plurality of data lines 6a are wired so as to intersect with each other, and a pixel electrode is formed in a region partitioned by the scanning lines 3a and the data lines 6a. 9a are arranged in a matrix. A TFT 30 is provided corresponding to each intersection of the scanning line 3 a and the data line 6 a, and the pixel electrode 9 a is connected to the TFT 30.

TFT30は走査線3aのON信号によってオンとなり、これにより、データ線6aに供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。また、画素電極9aと並列に蓄積容量70が設けられており、蓄積容量70によって、画素電極9aの電圧はソース電圧が印加された時間よりも例えば3桁も長い時間の保持が可能となる。蓄積容量70によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。   The TFT 30 is turned on by the ON signal of the scanning line 3a, whereby the image signal supplied to the data line 6a is supplied to the pixel electrode 9a. A voltage between the pixel electrode 9 a and the counter electrode 21 provided on the counter substrate 20 is applied to the liquid crystal 50. In addition, a storage capacitor 70 is provided in parallel with the pixel electrode 9a, and the storage capacitor 70 makes it possible to hold the voltage of the pixel electrode 9a for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. The storage capacitor 70 improves the voltage holding characteristic and enables image display with a high contrast ratio.

画素電極9aは、素子基板10上にマトリクス状に複数設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。データ線6aは、アルミニウム膜等を含む積層構造からなり、走査線3aは、例えば導電性のポリシリコン膜等からなる。また、走査線3aは、図示しないチャネル領域に対向して形成されている。すなわち、走査線3aとデータ線6aとの交差する箇所にはそれぞれ、走査線3aに接続されたゲート電極とチャネル領域とが対向配置されて画素スイッチング用のTFT30が構成されている。   A plurality of pixel electrodes 9a are provided in a matrix on the element substrate 10, and data lines 6a and scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrodes 9a. The data line 6a has a laminated structure including an aluminum film and the scanning line 3a is made of, for example, a conductive polysilicon film. The scanning line 3a is formed to face a channel region (not shown). That is, the pixel switching TFT 30 is configured by disposing the gate electrode and the channel region connected to the scanning line 3a so as to face each other at the intersection of the scanning line 3a and the data line 6a.

図1において、対向基板20は、素子基板10のデータ線6a、走査線3a及びTFT30の形成領域に対向する領域、即ち各画素の非表示領域において所謂ブラックマトリクスを構成する第1遮光膜23が形成されている。この第1遮光膜23によって、対向基板20側からの入射光がTFT30のチャネル領域及び図示しないソース領域,ドレイン領域等に入射することが防止される。   In FIG. 1, the counter substrate 20 includes a first light-shielding film 23 that forms a so-called black matrix in a region facing the data line 6 a, the scanning line 3 a, and the TFT 30 formation region of the element substrate 10, that is, a non-display region of each pixel. Is formed. The first light shielding film 23 prevents incident light from the counter substrate 20 side from entering a channel region of the TFT 30 and a source region, drain region, etc. (not shown).

本実施の形態においては、対向基板20上及び第1遮光膜23上には、全面に平坦化膜としての窒化シリコン膜83が形成されている。窒化シリコン膜83によって第1遮光膜23が覆われ、窒化シリコン膜83の表面は平坦化されている。この窒化シリコン膜83上に、対向電極(ITO)21が基板20全面に亘って形成されている。   In the present embodiment, a silicon nitride film 83 as a planarizing film is formed on the entire surface of the counter substrate 20 and the first light shielding film 23. The first light shielding film 23 is covered with the silicon nitride film 83, and the surface of the silicon nitride film 83 is planarized. A counter electrode (ITO) 21 is formed on the entire surface of the substrate 20 on the silicon nitride film 83.

図3に示すように、対向電極21上にポリイミド系の高分子樹脂からなる配向膜22が積層され、所定方向にラビング処理されている。そして、素子基板10と対向基板20との間に液晶50が封入されている。   As shown in FIG. 3, an alignment film 22 made of a polyimide-based polymer resin is laminated on the counter electrode 21, and is rubbed in a predetermined direction. A liquid crystal 50 is sealed between the element substrate 10 and the counter substrate 20.

TFT30は所定のタイミングでデータ線6aから供給される画像信号を画素電極9aに書き込む。書き込まれた画素電極9aと対向電極21との電位差に応じて液晶50の分子集合の配向状態が変化して、光を変調し、階調表示を可能にする。   The TFT 30 writes an image signal supplied from the data line 6a to the pixel electrode 9a at a predetermined timing. The alignment state of the molecular assembly of the liquid crystal 50 changes according to the written potential difference between the pixel electrode 9a and the counter electrode 21 to modulate light and enable gradation display.

図2及び図3に示すように、対向基板20には表示領域を区画する額縁としての遮光膜42が設けられている。遮光膜42は例えば遮光膜23と同一又は異なる遮光性材料によって形成されている。   As shown in FIGS. 2 and 3, the counter substrate 20 is provided with a light shielding film 42 as a frame for partitioning the display area. The light shielding film 42 is formed of, for example, the same or different light shielding material as the light shielding film 23.

遮光膜42の外側の領域に液晶を封入するシール材41が、素子基板10と対向基板20間に形成されている。シール材41は対向基板20の輪郭形状に略一致するように配置され、素子基板10と対向基板20を相互に固着する。シール材41は、素子基板10の1辺の一部において欠落しており、液晶50を注入するための液晶注入口78が形成される。貼り合わされた素子基板10及び対向基板20相互の間隙には、液晶注入口78より液晶が注入される。液晶注入後に、液晶注入口78を封止材79で封止するようになっている。   A sealing material 41 that encloses liquid crystal in a region outside the light shielding film 42 is formed between the element substrate 10 and the counter substrate 20. The sealing material 41 is disposed so as to substantially match the contour shape of the counter substrate 20 and fixes the element substrate 10 and the counter substrate 20 to each other. The sealing material 41 is missing in a part of one side of the element substrate 10, and a liquid crystal injection port 78 for injecting the liquid crystal 50 is formed. Liquid crystal is injected from a liquid crystal injection port 78 into the gap between the element substrate 10 and the counter substrate 20 that are bonded together. After the liquid crystal injection, the liquid crystal injection port 78 is sealed with a sealing material 79.

素子基板10のシール材41の外側の領域には、データ線駆動回路61及び実装端子62が素子基板10の一辺に沿って設けられており、この一辺に隣接する2辺に沿って、走査線駆動回路63が設けられている。素子基板10の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路63間を接続するための複数の配線64が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間を電気的に導通させるための導通材65が設けられている。   A data line driving circuit 61 and a mounting terminal 62 are provided along one side of the element substrate 10 in a region outside the sealing material 41 of the element substrate 10, and scanning lines are provided along two sides adjacent to the one side. A drive circuit 63 is provided. On the remaining side of the element substrate 10, a plurality of wirings 64 are provided for connecting between the scanning line driving circuits 63 provided on both sides of the screen display area. In addition, a conductive material 65 for electrically connecting the element substrate 10 and the counter substrate 20 is provided in at least one corner of the counter substrate 20.

次に、パネル組立工程について説明する。素子基板10(TFT基板)と対向基板20とは、別々に製造される。ITOによる電極9a,21までが形成された素子基板10及び対向基板20に対して、配向膜16,22となるポリイミドを塗布する。次に、素子基板10表面の配向膜16及び対向基板20表面の配向膜22に対して、ラビング処理を施す。   Next, the panel assembly process will be described. The element substrate 10 (TFT substrate) and the counter substrate 20 are manufactured separately. Polyimide to be the alignment films 16 and 22 is applied to the element substrate 10 and the counter substrate 20 on which the electrodes 9a and 21 made of ITO are formed. Next, a rubbing process is performed on the alignment film 16 on the surface of the element substrate 10 and the alignment film 22 on the surface of the counter substrate 20.

次に、洗浄工程を行う。この洗浄工程は、ラビング処理によって生じた塵埃を除去するためのものである。洗浄工程が終了すると、素子基板10又は対向基板20上にシール材41、及び導通材65(図2参照)を形成する。シール材41を形成した後、次に、素子基板10と対向基板20とを貼り合わせ、アライメントを施しながら圧着し、シール材41を硬化させる。最後に、シール材41の一部に設けた切り欠き(液晶注入口78)から液晶を封入し、封止材79によって切り欠きを塞いで液晶を封止する。   Next, a cleaning process is performed. This cleaning process is for removing dust generated by the rubbing process. When the cleaning process is completed, the sealing material 41 and the conductive material 65 (see FIG. 2) are formed on the element substrate 10 or the counter substrate 20. After the sealing material 41 is formed, next, the element substrate 10 and the counter substrate 20 are bonded to each other, and the sealing material 41 is cured by performing pressure bonding while performing alignment. Finally, liquid crystal is sealed from a notch (liquid crystal injection port 78) provided in a part of the sealing material 41, and the notch is closed by the sealing material 79 to seal the liquid crystal.

このように構成された実施の形態においては、対向基板20は、基板20と対向電極21との間に、平坦化された窒化シリコン膜83が形成されている。平坦化された窒化シリコン膜83によって、窒化シリコン膜83上の対向電極21も平坦に形成される。更に、対向電極21上の配向膜22も平坦に形成される。従って、配向膜22に対するラビング処理において、基板20全面に亘って均一なラビングが行われることになり、配向不良の発生が防止される。   In the embodiment configured as described above, the counter substrate 20 has a planarized silicon nitride film 83 formed between the substrate 20 and the counter electrode 21. By the planarized silicon nitride film 83, the counter electrode 21 on the silicon nitride film 83 is also formed flat. Furthermore, the alignment film 22 on the counter electrode 21 is also formed flat. Therefore, in the rubbing process for the alignment film 22, uniform rubbing is performed over the entire surface of the substrate 20, and the occurrence of alignment failure is prevented.

また、窒化シリコン膜83の屈折率は、1.8〜2.0である。即ち、石英等で構成された基板20の屈折率とITOで構成された対向電極21の屈折率との中間の屈折率の材料が基板20と対向電極21との間に介在することになる。これにより、対向基板20側から入射した光が基板20と対向電極21との界面で、反射することが防止される。   The refractive index of the silicon nitride film 83 is 1.8 to 2.0. That is, a material having a refractive index intermediate between the refractive index of the substrate 20 made of quartz or the like and the refractive index of the counter electrode 21 made of ITO is interposed between the substrate 20 and the counter electrode 21. This prevents light incident from the counter substrate 20 side from being reflected at the interface between the substrate 20 and the counter electrode 21.

次に、このように構成された実施の形態の製造方法について図5の工程図を参照して説明する。図5は対向基板工程を示している。   Next, the manufacturing method of the embodiment configured as described above will be described with reference to the process diagram of FIG. FIG. 5 shows a counter substrate process.

用意したガラス又は石英による基板20上の全面に、遮光膜材料を形成する。次に、フォトリソグラフィ及びエッチングによって、遮光膜材料をパターン化する。図5(a)はパターン化された第1遮光膜23を示している。第1遮光膜23の膜厚は例えば100nmに設定する。   A light shielding film material is formed on the entire surface of the prepared glass or quartz substrate 20. Next, the light shielding film material is patterned by photolithography and etching. FIG. 5A shows the patterned first light shielding film 23. The film thickness of the first light shielding film 23 is set to 100 nm, for example.

次に、基板20及び遮光膜23上に、窒化シリコン材料83’を形成する。窒化シリコン材料83’は例えば150nmの膜厚で形成する。これにより、遮光膜23は確実に窒化シリコン材料83’によって覆われる(図5(b))。なお、窒化シリコン材料83’としては、例えば、屈折率が1.8〜2.0の材料を用いる。   Next, a silicon nitride material 83 ′ is formed on the substrate 20 and the light shielding film 23. The silicon nitride material 83 'is formed with a film thickness of 150 nm, for example. Thereby, the light shielding film 23 is reliably covered with the silicon nitride material 83 '(FIG. 5B). For example, a material having a refractive index of 1.8 to 2.0 is used as the silicon nitride material 83 '.

次に、窒化シリコン材料83’をCMP(Chemical Mechanical Polishing)処理等の研磨処理によって、平坦にする。図5(c)は平坦化された窒化シリコン膜83を示している。次に、窒化シリコン膜83上に、スパッタ処理等により、基板20の全域に亘ってITO膜等の透明導電性膜を、例えば約140nmの厚さに堆積して、対向電極21を形成する(図5(d))。   Next, the silicon nitride material 83 ′ is flattened by a polishing process such as a CMP (Chemical Mechanical Polishing) process. FIG. 5C shows the planarized silicon nitride film 83. Next, a transparent conductive film such as an ITO film is deposited on the silicon nitride film 83 over the entire area of the substrate 20 by sputtering or the like to a thickness of about 140 nm, for example, to form the counter electrode 21 ( FIG. 5 (d)).

このように、本実施の形態においては、基板及び遮光膜上に表面が平坦化された窒化シリコン膜を対向電極の下地として形成することで、対向電極を平坦化している。これにより、対向電極上に形成する配向膜を平坦化することができ、基板全面に亘って均一なラビングを可能にして配向不良の発生を防止することができる。   As described above, in this embodiment, the counter electrode is planarized by forming the planarized silicon nitride film on the substrate and the light shielding film as the base of the counter electrode. Thereby, the alignment film formed on the counter electrode can be flattened, and uniform rubbing can be performed over the entire surface of the substrate, thereby preventing the occurrence of alignment failure.

また、基板とITOによって構成される対向電極との間に、屈折率が1.8〜2.0の窒化シリコン膜を形成しているので、対向電極に入射される光の反射を防止することができるという効果もある。   Moreover, since a silicon nitride film having a refractive index of 1.8 to 2.0 is formed between the substrate and the counter electrode made of ITO, reflection of light incident on the counter electrode is prevented. There is also an effect that can be done.

なお、対向基板と対向電極との間に窒化シリコン膜を形成したが、配向不良の防止には対向電極の下地を平坦化すればよく、窒化シリコン膜以外の膜を形成してもよい。例えば、対向基板と対向電極との間に、平坦化した酸化シリコン膜を形成してもよい。この場合には、反射防止機能は得られないが、配向不良の防止機能が得られる。   Note that although a silicon nitride film is formed between the counter substrate and the counter electrode, the base of the counter electrode may be planarized in order to prevent alignment failure, and a film other than the silicon nitride film may be formed. For example, a planarized silicon oxide film may be formed between the counter substrate and the counter electrode. In this case, an antireflection function cannot be obtained, but an orientation failure prevention function can be obtained.

ところで、図5に示す製造方法においては、CMP等の研磨処理によって、窒化シリコン材料を平坦化した。これに対し、フォトリソグラフィ及びエッチング処理によって、窒化シリコン膜及び酸化シリコン膜等の平坦化膜を形成することも可能である。   Incidentally, in the manufacturing method shown in FIG. 5, the silicon nitride material is planarized by a polishing process such as CMP. On the other hand, planarization films such as a silicon nitride film and a silicon oxide film can be formed by photolithography and etching.

図6は本発明の第2の実施の形態に係る電気光学装置用基板の製造方法を示す工程図であり、フォトリソグラフィ及びエッチング処理によって平坦化を行う例を示している。図6において図5と同一の構成要素には同一符号を付して説明を省略する。   FIG. 6 is a process diagram showing a method for manufacturing a substrate for an electro-optical device according to the second embodiment of the invention, and shows an example in which planarization is performed by photolithography and etching. In FIG. 6, the same components as those in FIG.

用意したガラス又は石英による基板20上の全面に遮光膜材料を形成し、パターン化して図6(a)に示す第1遮光膜23を形成する。次に、基板20及び遮光膜23上に、窒化シリコン材料93’を形成する。なお、この場合には、窒化シリコン材料93’の膜厚は、遮光膜23の膜厚と略同様の膜厚に設定する(図6(b))。   A light shielding film material is formed on the entire surface of the prepared glass or quartz substrate 20 and patterned to form a first light shielding film 23 shown in FIG. Next, a silicon nitride material 93 ′ is formed on the substrate 20 and the light shielding film 23. In this case, the film thickness of the silicon nitride material 93 ′ is set to be approximately the same as the film thickness of the light shielding film 23 (FIG. 6B).

次に、図6(c)に示すように、窒化シリコン材料93’の全面にレジスト90を形成する。なお、レジスト90はポジレジストである。次に、第1遮光膜23形成領域に対応した開口を有するマスク91を用いてレジスト90を露光する。こうして、遮光膜23形成領域以外の領域に対応した部分にのみレジスト90を残存させる(図6(d))。   Next, as shown in FIG. 6C, a resist 90 is formed on the entire surface of the silicon nitride material 93 '. The resist 90 is a positive resist. Next, the resist 90 is exposed using a mask 91 having an opening corresponding to the first light shielding film 23 formation region. Thus, the resist 90 is left only in the portion corresponding to the region other than the region where the light shielding film 23 is formed (FIG. 6D).

次に、窒化シリコン材料93’をエッチングすることで、遮光膜23形成領域上の窒化シリコン材料93’を除去し、レジスト90を剥離する。こうして、図6(e)に示すように、遮光膜23形成領域以外の領域に、遮光膜23と略同一膜厚の平坦化膜としての窒化シリコン膜93が形成される。最後に、図6(f)に示すように、遮光膜23及び窒化シリコン膜93上に、対向電極21を形成する。   Next, the silicon nitride material 93 ′ is etched to remove the silicon nitride material 93 ′ on the light shielding film 23 formation region, and the resist 90 is peeled off. Thus, as shown in FIG. 6E, a silicon nitride film 93 as a planarizing film having a film thickness substantially the same as that of the light shielding film 23 is formed in a region other than the light shielding film 23 forming region. Finally, as shown in FIG. 6F, the counter electrode 21 is formed on the light shielding film 23 and the silicon nitride film 93.

このように、フォトリソグラフィ及びエッチング処理によっても、対向電極の下地を平坦化することが可能である。   As described above, the base of the counter electrode can be planarized also by photolithography and etching.

更に、フォトリソグラフィ及びエッチング処理を用いる場合において、遮光膜23を利用したセルフアライメントによるフォトリソグラフィ及びエッチング処理によっても、対向電極の下地を平坦化することが可能である。   Further, in the case of using photolithography and etching, the base of the counter electrode can be flattened by photolithography and etching by self-alignment using the light shielding film 23.

図7は本発明の第3の実施の形態に係る電気光学装置用基板の製造方法を示す工程図であり、セルフアライメントによって平坦化を行う例を示している。図7において図5と同一の構成要素には同一符号を付して説明を省略する。なお、図7は図5及び図6とは上下の向きを逆にして示している。   FIG. 7 is a process diagram illustrating a method for manufacturing an electro-optical device substrate according to a third embodiment of the present invention, and illustrates an example in which planarization is performed by self-alignment. In FIG. 7, the same components as those in FIG. Note that FIG. 7 shows the up and down directions opposite to those in FIGS. 5 and 6.

用意したガラス又は石英による基板20上の全面に遮光膜材料を形成し、パターン化して図7(a)に示す第1遮光膜23を形成する。次に、基板20及び遮光膜23上に、窒化シリコン材料93’を形成する。なお、この場合には、窒化シリコン材料93’の膜厚は、遮光膜23の膜厚と略同様の膜厚に設定する(図6(b))。   A light shielding film material is formed on the entire surface of the prepared glass or quartz substrate 20 and patterned to form a first light shielding film 23 shown in FIG. Next, a silicon nitride material 93 ′ is formed on the substrate 20 and the light shielding film 23. In this case, the film thickness of the silicon nitride material 93 ′ is set to be approximately the same as the film thickness of the light shielding film 23 (FIG. 6B).

次に、図7(c)に示すように、窒化シリコン材料93’の全面にレジスト95を形成する。なお、レジスト95はネガレジストである。次に、遮光膜23を用いたセルフアライメントによって、レジスト95を露光する。なお、図7の矢印は露光時の照射方向を示している。これにより、遮光膜23形成領域以外の領域に対応した部分にのみレジスト95を残存させる(図7(d))。   Next, as shown in FIG. 7C, a resist 95 is formed on the entire surface of the silicon nitride material 93 '. The resist 95 is a negative resist. Next, the resist 95 is exposed by self-alignment using the light shielding film 23. In addition, the arrow of FIG. 7 has shown the irradiation direction at the time of exposure. Thereby, the resist 95 is left only in the portion corresponding to the region other than the region where the light shielding film 23 is formed (FIG. 7D).

次に、窒化シリコン材料93’をエッチングして、レジスト90を剥離する。こうして、図7(e)に示すように、遮光膜23形成領域以外の領域に、遮光膜23と略同一膜厚の窒化シリコン膜93を残す。最後に、図7(f)に示すように、遮光膜23及び窒化シリコン膜93上に、対向電極21を形成する。   Next, the silicon nitride material 93 ′ is etched to remove the resist 90. In this way, as shown in FIG. 7E, a silicon nitride film 93 having substantially the same thickness as the light shielding film 23 is left in a region other than the region where the light shielding film 23 is formed. Finally, as shown in FIG. 7F, the counter electrode 21 is formed on the light shielding film 23 and the silicon nitride film 93.

このように、図7の例では、遮光膜23を用いたセルフアライメントによるフォトリソグラフィ及びエッチング処理を行っており、図6の例に比べてマスク形成工程を省略することが可能である。   As described above, in the example of FIG. 7, photolithography and etching processes are performed by self-alignment using the light-shielding film 23, and the mask formation step can be omitted compared to the example of FIG.

なお、図6及び図7の例においても、窒化シリコン膜に代えて酸化シリコン膜を採用しても良いことは明らかである。   6 and 7, it is apparent that a silicon oxide film may be employed instead of the silicon nitride film.

また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、アクティブマトリクス型の液晶パネル(例えば、TFT(薄膜トランジスタ)やTFD(薄膜ダイオード)をスイッチング素子として備えた液晶表示パネル)にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。   The electro-optical device of the present invention is not limited to a passive matrix type liquid crystal display panel but an active matrix type liquid crystal panel (for example, a liquid crystal display panel including a TFT (thin film transistor) or a TFD (thin film diode) as a switching element). It is possible to apply to the same. In addition to liquid crystal display panels, various devices such as electroluminescence devices, organic electroluminescence devices, plasma display devices, electrophoretic display devices, and devices using electron emission (Field Emission Display and Surface-Conduction Electron-Emitter Display, etc.) The present invention can be similarly applied to the electro-optical device.

本発明の第1の実施の形態に係る電気光学装置用基板の断面を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing a cross section of the electro-optical device substrate according to the first embodiment of the invention. TFT基板等の素子基板をその上に形成された各構成要素と共に本実施の形態の対向基板側から見た平面図。The top view which looked at element substrates, such as a TFT substrate, from the counter substrate side of this Embodiment with each component formed on it. 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図2のH−H'線の位置で切断して示す断面図。FIG. 3 is a cross-sectional view of the liquid crystal device after the assembly process in which the element substrate and the counter substrate are bonded to each other and the liquid crystal is sealed is cut along the line HH ′ in FIG. 2. 本実施の形態の電気光学装置用基板を用いて構成した液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels constituting a pixel region of a liquid crystal device configured using the electro-optical device substrate of the present embodiment. 図1の電気光学装置用基板の製造方法を工程順に示す工程図。Process drawing which shows the manufacturing method of the board | substrate for electro-optical devices of FIG. 1 in process order. 本発明の第2の実施の形態に係る電気光学装置用基板の製造方法を示す工程図。FIG. 9 is a process diagram showing a method for manufacturing a substrate for an electro-optical device according to a second embodiment of the invention. 本発明の第3の実施の形態に係る電気光学装置用基板の製造方法を示す工程図。FIG. 9 is a process diagram showing a method for manufacturing a substrate for an electro-optical device according to a third embodiment of the invention.

符号の説明Explanation of symbols

20…対向基板、21…対向電極、23…遮光膜、83…窒化シリコン膜。     20 ... counter substrate, 21 ... counter electrode, 23 ... light shielding film, 83 ... silicon nitride film.

Claims (11)

スイッチング素子が形成された素子基板と対向する対向側の基板と、
前記基板上に形成されるパターン化された遮光膜と、
前記遮光膜を含む前記基板上に形成されて、表面が平坦化された平坦化膜と、
前記平坦化膜上に形成される電極とを具備したことを特徴とする電気光学装置用基板。
An opposing substrate facing the element substrate on which the switching element is formed;
A patterned light-shielding film formed on the substrate;
A planarization film formed on the substrate including the light shielding film and having a planarized surface;
An electro-optical device substrate comprising an electrode formed on the planarizing film.
前記電極は、透明電極であることを特徴とする請求項1に記載の電気光学装置用基板。   The substrate for an electro-optical device according to claim 1, wherein the electrode is a transparent electrode. 前記平坦化膜は、窒化シリコン膜であることを特徴とする請求項1又は2のいずれか一方に記載の電気光学装置用基板。   3. The electro-optical device substrate according to claim 1, wherein the planarizing film is a silicon nitride film. 前記平坦化膜は、酸化シリコン膜であることを特徴とする請求項1又は2のいずれか一方に記載の電気光学装置用基板。   3. The electro-optical device substrate according to claim 1, wherein the planarizing film is a silicon oxide film. スイッチング素子が形成された素子基板と対向する対向側の基板上に遮光膜をパターン化して形成する工程と、
前記遮光膜を含む前記基板上に所定材料の膜を形成する工程と、
前記所定材料の膜を平坦化する工程と、
前記平坦化された所定材料の膜上に電極を形成する工程とを具備したことを特徴とする電気光学装置用基板の製造方法。
A step of patterning and forming a light shielding film on a substrate on the opposite side opposite to the element substrate on which the switching element is formed;
Forming a film of a predetermined material on the substrate including the light shielding film;
Planarizing the film of the predetermined material;
And a step of forming an electrode on the flattened film of the predetermined material.
前記平坦化する工程は、前記所定材料の膜を研磨処理することによって、前記所定材料の膜を平坦化することを特徴とする請求項5に記載の電気光学装置用基板の製造方法。   6. The method for manufacturing a substrate for an electro-optical device according to claim 5, wherein in the planarizing step, the film of the predetermined material is planarized by polishing the film of the predetermined material. 前記平坦化する工程は、前記研磨する処理として、化学機械研磨法が採用されることを特徴とする請求項6に記載の電気光学装置用基板の製造方法。   The method for manufacturing a substrate for an electro-optical device according to claim 6, wherein the planarizing step employs a chemical mechanical polishing method as the polishing process. 前記平坦化する工程は、前記遮光膜形成領域上の前記所定材料の膜を除去することによって平坦化を行うことを特徴とする請求項5に記載の電気光学装置用基板の製造方法。   6. The method of manufacturing a substrate for an electro-optical device according to claim 5, wherein the planarizing step performs planarization by removing the film of the predetermined material on the light shielding film forming region. 前記平坦化する工程は、前記遮光膜を用いたセルフアライメント方式のフォトリソグラフィ工程及びエッチング処理によって前記遮光膜形成領域上の前記所定材料の膜を除去することを特徴とする請求項8に記載の電気光学装置用基板の製造方法。   9. The flattening step includes removing the film of the predetermined material on the light shielding film formation region by a self-alignment photolithography process using the light shielding film and an etching process. A method for manufacturing a substrate for an electro-optical device. 前記フォトリソグラフィ工程は、ネガレジストを用いることを特徴とする請求項9に記載の電気光学装置用基板の製造方法。   The method for manufacturing a substrate for an electro-optical device according to claim 9, wherein a negative resist is used in the photolithography process. 上記請求項1乃至4のいずれか1つに記載の電気光学装置用基板又は上記請求項5乃至10のいずれか1つに記載の電気光学装置用基板の製造方法を用いて製造した電気光学装置用基板を用いて構成したことを特徴とする電気光学装置。   An electro-optical device manufactured using the electro-optical device substrate according to any one of claims 1 to 4 or the electro-optical device substrate manufacturing method according to any one of claims 5 to 10. An electro-optical device comprising a substrate for use.
JP2004010513A 2004-01-19 2004-01-19 Substrate for electrooptical device, its manufacturing method, and electrooptical device Withdrawn JP2005202288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004010513A JP2005202288A (en) 2004-01-19 2004-01-19 Substrate for electrooptical device, its manufacturing method, and electrooptical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004010513A JP2005202288A (en) 2004-01-19 2004-01-19 Substrate for electrooptical device, its manufacturing method, and electrooptical device

Publications (1)

Publication Number Publication Date
JP2005202288A true JP2005202288A (en) 2005-07-28

Family

ID=34823220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004010513A Withdrawn JP2005202288A (en) 2004-01-19 2004-01-19 Substrate for electrooptical device, its manufacturing method, and electrooptical device

Country Status (1)

Country Link
JP (1) JP2005202288A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903219B2 (en) 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7903219B2 (en) 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP4925030B2 (en) Liquid crystal display device and manufacturing method thereof
US7456920B2 (en) Method of manufacturing electro-optical device, device for manufacturing the same, electro-optical device and electronic apparatus
JP2009265568A (en) Liquid crystal display device
TWI247252B (en) RFID tags which are physically activated and/or deactivated
JP2007052264A (en) Liquid crystal display panel
JP4036081B2 (en) Electro-optical panel and manufacturing method thereof
JP4956903B2 (en) Microlens substrate and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
JP2008089685A (en) Liquid crystal display device and electronic apparatus
US20080211981A1 (en) Display device
JP2008003151A (en) Liquid crystal display device and method for manufacturing the same
JP6229295B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
JP2005202288A (en) Substrate for electrooptical device, its manufacturing method, and electrooptical device
JP2010191408A (en) Electro-optical device and electronic apparatus
JP4121357B2 (en) Liquid crystal display
JP2009294348A (en) Liquid crystal display device and electric equipment
JP2007183678A (en) Substrate for liquid crystal display, liquid crystal display having the same and method of manufacturing the same
JP2004219529A (en) Liquid crystal display device and method for manufacturing the same
JP2005084231A (en) Liquid crystal display and its manufacturing method
JP2008157997A (en) Liquid crystal device and electronic equipment
JP2010066393A (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
KR20040012309A (en) liquid crystal panel including patterned spacer
JP2005202289A (en) Substrate for electrooptical device, its manufacturing method, and electrooptical device
JP3065486B2 (en) Manufacturing method of liquid crystal display device
KR102022526B1 (en) Thin Film Transistor Substrate For Flat Panel Display Having Ultra-High Brightness Back Light Unit
JP2004077703A (en) Liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403