JP2005197382A

JP2005197382A - Semiconductor deice and its manufacturing method, circuit substrate and electronic device

Info

Publication number: JP2005197382A
Application number: JP2004000799A
Authority: JP
Inventors: Terunao Hanaoka; 輝直花岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-01-06
Filing date: 2004-01-06
Publication date: 2005-07-21

Abstract

<P>PROBLEM TO BE SOLVED: To improve the reliability of a semiconductor device by reducing a stress applied to an external terminal. <P>SOLUTION: The manufacturing method for a semiconductor device includes a step (a) to form an insulating layer 18 in a semiconductor substrate 10 with an integrated circuit 12 so that a second area is made lower than a first area, a step (b) to form a resin layer 20 in a manner to arrange a peripheral end part in the second area on the first and second areas, a step (c) to form a wiring layer 30 so that it may reach the resin layer 20, and a step (d) to form an external terminal 38 to be electrically connected with the wiring layer 30. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。 The present invention relates to a semiconductor device, a manufacturing method thereof, a circuit board, and an electronic device.

半導体装置の一形態であるＷ−ＣＳＰ（Wafer Level CSP）では、半導体基板上に樹脂層を形成し、樹脂層上に配線層を形成し、配線層上に外部端子を形成する。樹脂層によって、配線層及び外部端子に加えられる応力を緩和することができる。樹脂層は、所定形状にパターニングした後、硬化させて成形する。 In W-CSP (Wafer Level CSP) which is one form of a semiconductor device, a resin layer is formed on a semiconductor substrate, a wiring layer is formed on the resin layer, and an external terminal is formed on the wiring layer. The resin layer can relieve stress applied to the wiring layer and the external terminal. The resin layer is patterned into a predetermined shape and then cured and molded.

従来、硬化後の樹脂層は、その中央部から外周端部の方向にかけて隆起する場合があった。これによって、樹脂層の外周端部付近に設けられる外部端子が、半導体基板の面から傾斜して設けられ、マザーボードなどへの実装時に外部端子に応力が集中することがあった。また、樹脂層の隆起によって、樹脂層上に形成される配線層が損傷することがあった。 Conventionally, the cured resin layer sometimes bulges from the center to the outer peripheral end. As a result, the external terminals provided in the vicinity of the outer peripheral edge of the resin layer are provided inclined from the surface of the semiconductor substrate, and stress may be concentrated on the external terminals when mounted on a mother board or the like. Further, the wiring layer formed on the resin layer may be damaged by the protrusion of the resin layer.

本発明の目的は、外部端子に加えられる応力を緩和することによって、半導体装置の信頼性の向上を図ることにある。
国際公開第ＷＯ９８／２５２９７号パンフレット An object of the present invention is to improve the reliability of a semiconductor device by relaxing a stress applied to an external terminal.
International Publication No. WO 98/25297 Pamphlet

（１）本発明に係る半導体装置の製造方法は、
（ａ）集積回路が形成された半導体基板に、第１の領域よりも第２の領域が低くなるように絶縁層を形成すること、
（ｂ）樹脂層を、前記第１及び第２の領域上において、前記第２の領域に外周端部が配置されるように形成すること、
（ｃ）前記樹脂層に至るように配線層を形成すること、
（ｄ）前記配線層に電気的に接続する外部端子を形成すること、
を含む。本発明によれば、樹脂層の外周端部を、絶縁層によって低く形成された第２の領域に配置する。これによって、樹脂層の外周端部が隆起するのを防止することができ、樹脂層上に形成される配線層の損傷などをなくすことができる。また、樹脂層の上面をほぼ平坦にすることができるので、外部端子を半導体基板の面にほぼ垂直に設けることができ、例えば回路基板への実装時に外部端子に応力が集中するのを防止することができる。したがって、半導体装置の信頼性の向上を図ることができる。
（２）この半導体装置の製造方法において、
前記半導体基板には、前記集積回路を覆うパッシベーション膜が形成され、
前記（ａ）工程で、前記絶縁層を前記パッシベーション膜上に形成してもよい。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、前記絶縁層を樹脂から形成してもよい。
（４）この半導体装置の製造方法において、
前記（ａ）工程で、前記第２の領域が前記第１の領域の周囲に配置されるように、前記絶縁層を形成してもよい。
（５）この半導体装置の製造方法において、
前記（ｂ）工程で、前記樹脂層を、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付されるように形成し、かつ、前記上面の外周端部が前記第２の領域の上方に配置されるように形成してもよい。
（６）この半導体装置の製造方法において、
前記絶縁層及び前記樹脂層を同一材料から形成してもよい。
（７）本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
第１の領域よりも第２の領域が低くなるように前記半導体基板に形成された絶縁層と、
前記第１及び第２の領域上において、前記第２の領域に外周端部が配置されるように形成された樹脂層と、
前記樹脂層に至るように形成された配線層と、
前記配線層に電気的に接続して形成された外部端子と、
を含む。本発明によれば、樹脂層の外周端部が、絶縁層によって低く形成された第２の領域に配置されている。これによって、樹脂層の外周端部が隆起するのが防止され、樹脂層上に形成される配線層の損傷などをなくすことができる。また、樹脂層の上面をほぼ平坦にすることができるので、外部端子を半導体基板の面にほぼ垂直に設けることができ、例えば回路基板への実装時に外部端子に応力が集中するのを防止することができる。したがって、半導体装置の信頼性の向上を図ることができる。
（８）この半導体装置において、
前記半導体基板に形成され、前記集積回路を覆うパッシベーション膜をさらに含み、
前記絶縁層は、前記パッシベーション膜上に形成されていてもよい。
（９）この半導体装置において、
前記絶縁層は、樹脂から形成されていてもよい。
（１０）この半導体装置において、
前記第２の領域は、前記第１の領域の周囲に配置されていてもよい。
（１１）この半導体装置において、
前記樹脂層は、前記半導体基板側の下面が上面よりも広がる方向のテーパが側面に付して形成され、
前記樹脂層の上面の外周端部は、前記第２の領域の上方に配置されていてもよい。
（１２）この半導体装置において、
前記絶縁層及び前記樹脂層は同一材料から形成されていてもよい。
（１３）本発明に係る回路基板は、上記半導体装置が実装されている。
（１４）本発明に係る電子機器は、上記半導体装置を有する。 (1) A method of manufacturing a semiconductor device according to the present invention includes:
(A) forming an insulating layer on the semiconductor substrate on which the integrated circuit is formed so that the second region is lower than the first region;
(B) forming a resin layer on the first and second regions such that an outer peripheral end portion is disposed in the second region;
(C) forming a wiring layer to reach the resin layer;
(D) forming an external terminal electrically connected to the wiring layer;
including. According to the present invention, the outer peripheral end portion of the resin layer is arranged in the second region formed low by the insulating layer. As a result, it is possible to prevent the outer peripheral end of the resin layer from being raised, and it is possible to eliminate damage to the wiring layer formed on the resin layer. Further, since the upper surface of the resin layer can be made substantially flat, the external terminals can be provided substantially perpendicular to the surface of the semiconductor substrate, and for example, stress can be prevented from concentrating on the external terminals when mounted on the circuit board. be able to. Therefore, the reliability of the semiconductor device can be improved.
(2) In this method of manufacturing a semiconductor device,
A passivation film that covers the integrated circuit is formed on the semiconductor substrate,
In the step (a), the insulating layer may be formed on the passivation film.
(3) In this method of manufacturing a semiconductor device,
In the step (a), the insulating layer may be formed from a resin.
(4) In this method of manufacturing a semiconductor device,
In the step (a), the insulating layer may be formed so that the second region is disposed around the first region.
(5) In this method of manufacturing a semiconductor device,
In the step (b), the resin layer is formed such that the side surface is tapered such that the lower surface on the semiconductor substrate side is wider than the upper surface, and the outer peripheral end portion of the upper surface is the second end. You may form so that it may be arrange | positioned above an area | region.
(6) In this method of manufacturing a semiconductor device,
The insulating layer and the resin layer may be formed from the same material.
(7) A semiconductor device according to the present invention includes:
A semiconductor substrate on which an integrated circuit is formed;
An insulating layer formed on the semiconductor substrate such that the second region is lower than the first region;
On the first and second regions, a resin layer formed so that an outer peripheral end portion is disposed in the second region;
A wiring layer formed to reach the resin layer;
An external terminal formed by being electrically connected to the wiring layer;
including. According to the present invention, the outer peripheral end portion of the resin layer is disposed in the second region formed low by the insulating layer. As a result, it is possible to prevent the outer peripheral end of the resin layer from being raised, and it is possible to eliminate damage to the wiring layer formed on the resin layer. Further, since the upper surface of the resin layer can be made substantially flat, the external terminals can be provided substantially perpendicular to the surface of the semiconductor substrate, and for example, stress can be prevented from concentrating on the external terminals when mounted on the circuit board. be able to. Therefore, the reliability of the semiconductor device can be improved.
(8) In this semiconductor device,
A passivation film formed on the semiconductor substrate and covering the integrated circuit;
The insulating layer may be formed on the passivation film.
(9) In this semiconductor device,
The insulating layer may be formed from a resin.
(10) In this semiconductor device,
The second area may be arranged around the first area.
(11) In this semiconductor device,
The resin layer is formed such that a taper in a direction in which a lower surface on the semiconductor substrate side is wider than an upper surface is attached to a side surface,
An outer peripheral end of the upper surface of the resin layer may be disposed above the second region.
(12) In this semiconductor device,
The insulating layer and the resin layer may be formed from the same material.
(13) The circuit board according to the present invention is mounted with the semiconductor device.
(14) An electronic apparatus according to the present invention includes the semiconductor device.

以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１〜図８は、本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。図１は半導体基板の平面図であり、図２は図１のII−II線断面図である。図１では構成要素の一部が省略されている。半導体装置の製造方法は、半導体パッケージングプロセスであり、いわゆるＷ−ＣＳＰ（Wafer Level CSP）の形成工程であってもよい。 1 to 8 are diagrams illustrating a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention. FIG. 1 is a plan view of a semiconductor substrate, and FIG. 2 is a cross-sectional view taken along line II-II in FIG. In FIG. 1, some of the components are omitted. The semiconductor device manufacturing method is a semiconductor packaging process, and may be a so-called W-CSP (Wafer Level CSP) formation process.

図２に示すように、半導体基板１０（例えば半導体ウエハ）には、集積回路１２が形成されている。半導体基板１０を複数の半導体チップに切り出す場合、個々の半導体チップが個々の集積回路１２を有することになる。 As shown in FIG. 2, an integrated circuit 12 is formed on a semiconductor substrate 10 (for example, a semiconductor wafer). When the semiconductor substrate 10 is cut out into a plurality of semiconductor chips, each semiconductor chip has an individual integrated circuit 12.

半導体基板１０の表面（集積回路１２側の面）には、パッシベーション膜１４が形成されていてもよい。パッシベーション膜１４は集積回路１２を覆うように形成されている。例えば、ＳｉＯ_２又はＳｉＮ等の無機材料で、パッシベーション膜１４を形成してもよい。パッシベーション膜１４を複数層で形成してもよい。その場合、少なくとも１層（例えば表面層）を有機材料（例えば樹脂）で形成してもよい。半導体基板１０には、パッド（例えばアルミパッド）１６が形成されている。パッド１６は、集積回路１２に電気的に接続されている。複数のパッド１６は、集積回路１２の領域の周囲（例えば対向する２列又は４列）に配列されていてもよい。パッシベーション膜１４は、パッド１６の少なくとも中央部を避けて形成されている。パッド１６は、半導体基板１０の表面から露出している。 A passivation film 14 may be formed on the surface of the semiconductor substrate 10 (the surface on the integrated circuit 12 side). The passivation film 14 is formed so as to cover the integrated circuit 12. For example, the passivation film 14 may be formed of an inorganic material such as SiO ₂ or SiN. The passivation film 14 may be formed of a plurality of layers. In that case, at least one layer (for example, surface layer) may be formed of an organic material (for example, resin). A pad (for example, an aluminum pad) 16 is formed on the semiconductor substrate 10. The pad 16 is electrically connected to the integrated circuit 12. The plurality of pads 16 may be arranged around the area of the integrated circuit 12 (for example, two or four rows facing each other). The passivation film 14 is formed avoiding at least the central portion of the pad 16. The pad 16 is exposed from the surface of the semiconductor substrate 10.

半導体基板１０に絶縁層１８を形成する。絶縁層１８は、半導体基板１０上において、第１の領域６０よりも第２の領域６２が低くなるように形成する。第１の領域６０と第２の領域６２の高低差は、樹脂層２０の厚み（例えば中央部の厚み）の１０％程度（例えば２〜３μｍ）であってもよい。図１に示すように、第２の領域６２は第１の領域６０の周囲に（例えば全体を囲むように）配置してもよい。第１及び第２の領域６０，６２上には、樹脂層２０が形成される。第１及び第２の領域６０，６２は、複数のパッド１６で囲まれた領域（集積回路１２の領域）に配置してもよい。 An insulating layer 18 is formed on the semiconductor substrate 10. The insulating layer 18 is formed on the semiconductor substrate 10 so that the second region 62 is lower than the first region 60. The height difference between the first region 60 and the second region 62 may be about 10% (for example, 2 to 3 μm) of the thickness of the resin layer 20 (for example, the thickness of the central portion). As shown in FIG. 1, the second region 62 may be arranged around the first region 60 (for example, so as to surround the entire region). The resin layer 20 is formed on the first and second regions 60 and 62. The first and second regions 60 and 62 may be disposed in a region surrounded by the plurality of pads 16 (region of the integrated circuit 12).

図２に示すように、絶縁層１８をパッシベーション膜１４上に形成してもよい。ほぼ平坦な表面を有するパッシベーション膜１４上に、絶縁層１８を形成することによって第１の領域６０を形成してもよい。第２の領域６２には、絶縁層１８が形成されずにパッシベーション膜１４が露出していてもよいし、絶縁層１８が第１の領域６０よりも薄く形成されていてもよい。図１に示すように、絶縁層１８は、第１及び第２の領域６０，６２の周辺領域にも形成してもよい。その場合、絶縁層１８には、第２の領域６２にオーバーラップしてスリットが形成されている。絶縁層１８をパッド１６の周囲にも形成してもよい。その場合、絶縁層１８のパッド１６にオーバーラップする領域に開口部を形成する。 As shown in FIG. 2, the insulating layer 18 may be formed on the passivation film 14. The first region 60 may be formed by forming the insulating layer 18 on the passivation film 14 having a substantially flat surface. In the second region 62, the passivation film 14 may be exposed without forming the insulating layer 18, or the insulating layer 18 may be formed thinner than the first region 60. As shown in FIG. 1, the insulating layer 18 may also be formed in the peripheral region of the first and second regions 60 and 62. In that case, a slit is formed in the insulating layer 18 so as to overlap the second region 62. The insulating layer 18 may also be formed around the pad 16. In that case, an opening is formed in a region overlapping the pad 16 of the insulating layer 18.

絶縁層１８は樹脂から形成してもよい。樹脂前駆体をパターニングして設け、その樹脂前駆体を硬化させることによって、絶縁層１８を形成してもよい。絶縁層１８のパターニングにはフォトリソグラフィ技術を適用してもよい。絶縁層１８は、樹脂層２０と同じ材料から形成してもよい。変形例として、絶縁層１８は無機系の材料から形成してもよい。 The insulating layer 18 may be formed from a resin. The insulating layer 18 may be formed by patterning a resin precursor and curing the resin precursor. Photolithographic technology may be applied to the patterning of the insulating layer 18. The insulating layer 18 may be formed from the same material as the resin layer 20. As a modification, the insulating layer 18 may be formed of an inorganic material.

変形例として、絶縁層１８はパッシベーション膜を含んでもよい。パッシベーション膜を、半導体基板１０上において、第１の領域６０よりも第２の領域６２が低くなるように形成してもよい。 As a modification, the insulating layer 18 may include a passivation film. The passivation film may be formed on the semiconductor substrate 10 so that the second region 62 is lower than the first region 60.

図３に示すように、半導体基板１０に樹脂層２０を形成する。詳しくは、半導体基板１０（パッシベーション膜１４又は絶縁層１８）上に樹脂前駆体をパターニングして設け、その樹脂前駆体を硬化させることによって、樹脂層２０を形成する。樹脂前駆体のパターニングには、フォトリソグラフィ技術を適用してもよいし、あるいはインクジェット方式を適用してもよい。樹脂層２０は、１層で形成してもよいし、複数層で形成してもよい。樹脂層２０は、応力緩和層であってもよい。樹脂層２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等で形成することができる。 As shown in FIG. 3, the resin layer 20 is formed on the semiconductor substrate 10. Specifically, the resin precursor is patterned on the semiconductor substrate 10 (passivation film 14 or insulating layer 18), and the resin precursor is cured to form the resin layer 20. For patterning the resin precursor, a photolithography technique may be applied, or an ink jet method may be applied. The resin layer 20 may be formed of one layer or a plurality of layers. The resin layer 20 may be a stress relaxation layer. The resin layer 20 can be formed of polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like.

樹脂層２０は、第１及び第２の領域６０，６２上に形成し、かつ、第２の領域６２に外周端部（アウトライン及びそれよりもわずかに内側の部分）が配置されるように形成する。図１に示すように、第１の領域６０に樹脂層２０の中央部を配置し、第２の領域６２に樹脂層２０の外周端部を配置してもよい。本実施の形態では、第２の領域６２は第１の領域６０よりも低くなっている。そのため、硬化前の樹脂前駆体の状態では、中央部よりも外周端部が低くなるように設けられる。樹脂前駆体を硬化すると、樹脂の硬化収縮によって、図３の２点鎖線に示すように、樹脂層は中央部から外周端部の方向にかけて隆起する場合がある。本実施の形態では、樹脂層の外周端部が隆起した場合であっても、もともと外周端部が中央部よりも低くなっているので、樹脂層２０の上面をほぼ平坦にすることができる。すなわち、樹脂層２０の隆起部を小さくすることができる。あるいは、樹脂層２０に隆起部を形成することがない。 The resin layer 20 is formed on the first and second regions 60 and 62, and is formed so that the outer peripheral end portion (outline and a portion slightly inside thereof) is disposed in the second region 62. To do. As shown in FIG. 1, the central portion of the resin layer 20 may be disposed in the first region 60, and the outer peripheral end portion of the resin layer 20 may be disposed in the second region 62. In the present embodiment, the second region 62 is lower than the first region 60. For this reason, in the state of the resin precursor before curing, the outer peripheral end portion is provided lower than the center portion. When the resin precursor is cured, the resin layer may protrude from the central portion toward the outer peripheral end as shown by the two-dot chain line in FIG. 3 due to the curing shrinkage of the resin. In the present embodiment, even when the outer peripheral end portion of the resin layer is raised, the outer peripheral end portion is originally lower than the central portion, so that the upper surface of the resin layer 20 can be made substantially flat. That is, the raised portion of the resin layer 20 can be reduced. Alternatively, no raised portion is formed in the resin layer 20.

図３に示すように、樹脂層２０を、半導体基板１０側の下面が上面よりも広がる方向に側面にテーパが付されるように形成してもよい。すなわち、樹脂層２０の断面形状は、根元部分が次第に広がっていてもよい。その場合、樹脂層２０は、その上面の外周端部が第２の領域６２の上方に配置されるように形成する。樹脂層２０の下面の外周端部も第２の領域６２上に配置される。 As shown in FIG. 3, the resin layer 20 may be formed such that the side surface is tapered in the direction in which the lower surface on the semiconductor substrate 10 side is wider than the upper surface. That is, as for the cross-sectional shape of the resin layer 20, the root part may spread gradually. In that case, the resin layer 20 is formed such that the outer peripheral end portion of the upper surface thereof is disposed above the second region 62. The outer peripheral end of the lower surface of the resin layer 20 is also disposed on the second region 62.

樹脂層２０は、第１及び第２の領域６０，６２以外にも形成してもよい。例えば、樹脂層２０をパッド１６の周辺領域に形成してもよい。その場合、樹脂層２０はパッド１６上を避けるように形成する。樹脂層２０は、半導体基板１０の切断用領域（ダイシングライン）を避けるように形成してもよい。半導体基板１０の複数領域（複数の集積回路１２が形成された領域）のそれぞれに、樹脂層２０を形成してもよい。その場合、隣同士の樹脂層２０の間にはスペースがある。 The resin layer 20 may be formed other than the first and second regions 60 and 62. For example, the resin layer 20 may be formed in the peripheral region of the pad 16. In that case, the resin layer 20 is formed so as to avoid the pad 16. The resin layer 20 may be formed so as to avoid a cutting region (dicing line) of the semiconductor substrate 10. The resin layer 20 may be formed in each of a plurality of regions of the semiconductor substrate 10 (regions where a plurality of integrated circuits 12 are formed). In that case, there is a space between the adjacent resin layers 20.

図４に示すように、樹脂層２０上に至るように配線層３０を形成する。配線層３０は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングでＴｉＷ層及びＣｕ層を積層し、その上にメッキによってＣｕ層を形成してもよい。その形成方法には、公知の技術を適用することができる。配線層３０は、パッド１６上を通るように（パッド１６と電気的に接続されるように）形成する。配線層３０は、パッド１６上から樹脂層２０上に形成する。配線層３０は、電気的接続部３２を有するように形成してもよい。電気的接続部３２は樹脂層２０上に形成され、外部端子３８が設けられる。電気的接続部３２は、ラインよりも幅の広いランドであってもよい。本実施の形態では、樹脂層２０の隆起部が小さい又は形成されないので、配線層３０の損傷（断線又はひび割れ）を防止することができる。 As shown in FIG. 4, the wiring layer 30 is formed so as to reach the resin layer 20. The wiring layer 30 may be formed of one layer or a plurality of layers. For example, a TiW layer and a Cu layer may be laminated by sputtering, and a Cu layer may be formed thereon by plating. A known technique can be applied to the formation method. The wiring layer 30 is formed so as to pass over the pad 16 (so as to be electrically connected to the pad 16). The wiring layer 30 is formed on the resin layer 20 from the pad 16. The wiring layer 30 may be formed to have the electrical connection portion 32. The electrical connection portion 32 is formed on the resin layer 20 and an external terminal 38 is provided. The electrical connection portion 32 may be a land wider than the line. In this embodiment, since the raised portion of the resin layer 20 is small or not formed, damage (disconnection or cracking) of the wiring layer 30 can be prevented.

図５に示すように、電気的接続部３２を避けて、被覆層（例えばソルダレジスト層）３４を形成する。被覆層３４は配線層３０を覆う。被覆層３４は、電気的接続部３２の上方に開口部３６を有するようにパターニングする。そのパターニングには、フォトリソグラフィ技術を適用してもよい。本実施の形態では、樹脂層２０の隆起部が小さい又は形成されないので、被覆層３４が隆起部付近で厚く形成されるのを防止することができる。したがって、被覆層３４の過剰な硬化収縮を防止することができ、配線層３０又は半導体基板１０の損傷を防止することができる。 As shown in FIG. 5, a coating layer (for example, a solder resist layer) 34 is formed avoiding the electrical connection portion 32. The covering layer 34 covers the wiring layer 30. The covering layer 34 is patterned so as to have an opening 36 above the electrical connection portion 32. For the patterning, a photolithography technique may be applied. In the present embodiment, since the raised portion of the resin layer 20 is small or not formed, the coating layer 34 can be prevented from being formed thick in the vicinity of the raised portion. Therefore, excessive curing shrinkage of the coating layer 34 can be prevented, and damage to the wiring layer 30 or the semiconductor substrate 10 can be prevented.

図６に示すように、外部端子３８を形成する。外部端子３８は、配線層３０に電気的に接続する。外部端子３８は、配線層３０の開口部３６からの露出部（電気的接続部３２）に形成する。外部端子３８は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。外部端子３８と半導体基板１０との間に樹脂層２０が介在する。なお、外部端子３８の少なくとも下端部（根元部）を覆うように、被覆層４０を形成してもよい。被覆層４０によって、外部端子３８に加えられる応力を緩和することができる。 As shown in FIG. 6, the external terminal 38 is formed. The external terminal 38 is electrically connected to the wiring layer 30. The external terminal 38 is formed in an exposed portion (electrical connection portion 32) from the opening 36 of the wiring layer 30. The external terminal 38 may be formed of either soft solder or hard solder. The resin layer 20 is interposed between the external terminal 38 and the semiconductor substrate 10. Note that the covering layer 40 may be formed so as to cover at least the lower end portion (root portion) of the external terminal 38. The coating layer 40 can relieve stress applied to the external terminals 38.

その後、図７に示すように、半導体基板１０をブレード４２などによって、切断（ダイシング）する。こうして、図８に示すように半導体装置を得ることができる。この半導体装置は、半導体チップ５０を有する。半導体チップ５０は、半導体基板１０から切り出されたものであってもよい。この半導体装置の詳細は、上述した内容を適用することができる。あるいは、本実施の形態に係る半導体装置は、半導体ウエハを有してもよい。 Thereafter, as shown in FIG. 7, the semiconductor substrate 10 is cut (diced) by a blade 42 or the like. In this way, a semiconductor device can be obtained as shown in FIG. This semiconductor device has a semiconductor chip 50. The semiconductor chip 50 may be cut out from the semiconductor substrate 10. The details described above can be applied to the details of this semiconductor device. Alternatively, the semiconductor device according to the present embodiment may have a semiconductor wafer.

図９には、本実施の形態で説明した半導体装置１が実装された回路基板（例えばマザーボード）１０００が示されている。この半導体装置を有する電子機器として、図１０にはノート型パーソナルコンピュータ２０００が示され、図１１には携帯電話３０００が示されている。 FIG. 9 shows a circuit board (for example, a mother board) 1000 on which the semiconductor device 1 described in this embodiment is mounted. As an electronic apparatus having this semiconductor device, a notebook personal computer 2000 is shown in FIG. 10, and a mobile phone 3000 is shown in FIG.

本実施の形態によれば、樹脂層２０の外周端部を、絶縁層１８によって低く形成された第２の領域６２に配置する。これによって、樹脂層２０の外周端部が隆起するのを防止することができ、樹脂層２０上に形成される配線層３０の損傷などをなくすことができる。また、樹脂層２０の上面をほぼ平坦にすることができるので、外部端子３８を半導体基板１０の面にほぼ垂直に設けることができ、回路基板１０００への実装時に外部端子３８に応力が集中するのを防止することができる。したがって、半導体装置の信頼性の向上を図ることができる。 According to the present embodiment, the outer peripheral end portion of the resin layer 20 is arranged in the second region 62 formed low by the insulating layer 18. Thereby, it is possible to prevent the outer peripheral end portion of the resin layer 20 from being raised, and it is possible to eliminate damage to the wiring layer 30 formed on the resin layer 20. Further, since the upper surface of the resin layer 20 can be made substantially flat, the external terminals 38 can be provided substantially perpendicular to the surface of the semiconductor substrate 10, and stress is concentrated on the external terminals 38 when mounted on the circuit board 1000. Can be prevented. Therefore, the reliability of the semiconductor device can be improved.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図１は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 1 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. 図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 2 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図３は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 3 is a diagram for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 5 illustrates a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. 図７は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 7 illustrates a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図８は、本発明の実施の形態に係る半導体装置及びその製造方法を説明する図である。FIG. 8 is a diagram for explaining the semiconductor device and the manufacturing method thereof according to the embodiment of the present invention. 図９は、本発明の実施の形態に係る回路基板を示す図である。FIG. 9 is a diagram showing a circuit board according to the embodiment of the present invention. 図１０は、本発明の実施の形態に係る電子機器を示す図である。FIG. 10 is a diagram illustrating an electronic apparatus according to an embodiment of the present invention. 図１１は、本発明の実施の形態に係る電子機器を示す図である。FIG. 11 is a diagram illustrating an electronic apparatus according to an embodiment of the present invention.

Explanation of symbols

１０…半導体基板１２…集積回路１４…パッシベーション膜１６…パッド
１８…絶縁層２０…樹脂層２２…突起部２４…レジスト層
２６…エッチングガス３０…配線層３２…電気的接続部３４…被覆層
３６…開口部３８…外部端子４０…被覆層６０…第１の領域６２…第２の領域 DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate 12 ... Integrated circuit 14 ... Passivation film 16 ... Pad 18 ... Insulating layer 20 ... Resin layer 22 ... Protrusion part 24 ... Resist layer 26 ... Etching gas 30 ... Wiring layer 32 ... Electrical connection part 34 ... Covering layer 36 ... Opening part 38 ... External terminal 40 ... Coating layer 60 ... First area 62 ... Second area

Claims

(A) forming an insulating layer on the semiconductor substrate on which the integrated circuit is formed so that the second region is lower than the first region;
(B) forming a resin layer on the first and second regions such that an outer peripheral end portion is disposed in the second region;
(C) forming a wiring layer to reach the resin layer;
(D) forming an external terminal electrically connected to the wiring layer;
A method of manufacturing a semiconductor device including:

In the manufacturing method of the semiconductor device according to claim 1,
A passivation film that covers the integrated circuit is formed on the semiconductor substrate,
A method of manufacturing a semiconductor device, wherein the insulating layer is formed on the passivation film in the step (a).

In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
A method for manufacturing a semiconductor device, wherein the insulating layer is formed of a resin in the step (a).

In the manufacturing method of the semiconductor device in any one of Claims 1-3,
A method of manufacturing a semiconductor device, wherein the insulating layer is formed so that the second region is arranged around the first region in the step (a).

In the manufacturing method of the semiconductor device in any one of Claims 1-4,
In the step (b), the resin layer is formed such that the side surface is tapered such that the lower surface on the semiconductor substrate side is wider than the upper surface, and the outer peripheral end portion of the upper surface is the second end. A method for manufacturing a semiconductor device, which is formed so as to be disposed above a region.

In the manufacturing method of the semiconductor device in any one of Claims 1-5,
A method of manufacturing a semiconductor device, wherein the insulating layer and the resin layer are formed of the same material.

A semiconductor substrate on which an integrated circuit is formed;
An insulating layer formed on the semiconductor substrate such that the second region is lower than the first region;
On the first and second regions, a resin layer formed so that an outer peripheral end portion is disposed in the second region;
A wiring layer formed to reach the resin layer;
An external terminal formed by being electrically connected to the wiring layer;
A semiconductor device including:

The semiconductor device according to claim 7.
A passivation film formed on the semiconductor substrate and covering the integrated circuit;
The semiconductor device, wherein the insulating layer is formed on the passivation film.

The semiconductor device according to claim 7 or 8,
The insulating layer is a semiconductor device formed from a resin.

The semiconductor device according to any one of claims 7 to 9,
The second region is a semiconductor device arranged around the first region.

The semiconductor device according to any one of claims 7 to 10,
The resin layer is formed such that a taper in a direction in which a lower surface on the semiconductor substrate side is wider than an upper surface is attached to a side surface,
A semiconductor device in which an outer peripheral end portion of the upper surface of the resin layer is disposed above the second region.

The semiconductor device according to any one of claims 7 to 11,
A semiconductor device in which the insulating layer and the resin layer are formed of the same material.

A circuit board on which the semiconductor device according to claim 7 is mounted.

An electronic apparatus comprising the semiconductor device according to claim 7.