JP4595694B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4595694B2 JP4595694B2 JP2005176751A JP2005176751A JP4595694B2 JP 4595694 B2 JP4595694 B2 JP 4595694B2 JP 2005176751 A JP2005176751 A JP 2005176751A JP 2005176751 A JP2005176751 A JP 2005176751A JP 4595694 B2 JP4595694 B2 JP 4595694B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- layer
- resin layer
- semiconductor device
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
電気的接続信頼性の向上を図るため、樹脂突起上に導電層が形成された樹脂コアバンプを外部端子とする半導体装置が開発されている。これによれば、半導体基板に樹脂突起が形成された後に、電極パッドから樹脂突起上に至る導電層が形成される。一般的に、導電層を形成する工程では、電極パッド上の酸化層を除去するため、Ar逆スパッタが行われる。しかし、Ar逆スパッタを行うと、それにより樹脂突起の表面の炭化が進行し、その結果、樹脂の絶縁抵抗が低下し、マイグレーションが引き起こされる可能性がある。また、上述した構造の場合、導電層は立体的形状をなす樹脂突起上を通るように形成されるので、導電層の剥離又は断線の防止を図ることが要求される。
本発明の目的は、導電性の密着性の向上及びマイグレーションの防止を図ることにある。 An object of the present invention is to improve conductive adhesion and prevent migration.
(1)本発明に係る半導体装置の製造方法は、
(a)電極パッド及びパッシベーション膜を有する半導体基板の上方に、複数回のパターニング工程を行うことにより、少なくとも電極パッド側が階段状をなす樹脂層を形成する工程と、
(b)前記樹脂層をキュアすることにより、樹脂突起を形成する工程と、
(c)前記電極パッドと電気的に接続し、かつ前記樹脂突起の上方を通る導電層を形成する工程と、
を含む。
(1) A method of manufacturing a semiconductor device according to the present invention includes:
(A) forming a resin layer having a stepped shape at least on the electrode pad side by performing a plurality of patterning steps above a semiconductor substrate having an electrode pad and a passivation film;
(B) a step of forming a resin protrusion by curing the resin layer;
(C) forming a conductive layer electrically connected to the electrode pad and passing above the resin protrusion;
including.
本発明によれば、樹脂層を階段状に形成するので、キュア後の樹脂突起の立ち上がりを緩やかにすることができる。これにより、導電層の剥離及び断線の防止を図り、その密着性の向上を図ることができる。 According to the present invention, since the resin layer is formed stepwise, the rising of the resin protrusion after curing can be made gentle. Thereby, peeling of a conductive layer and prevention of a disconnection can be aimed at, and the improvement of the adhesiveness can be aimed at.
なお、本発明において、特定のAの上方にBが設けられているとは、A上に直接Bが設けられている場合と、A上に他を介してBが設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。 In the present invention, B is provided above a specific A when B is provided directly on A, and when B is provided on A via the other, Shall be included. The same applies to the following inventions.
(2)この半導体装置の製造方法において、
前記(a)工程において、
前記樹脂層を前記電極パッド側と反対側が階段状をなすように形成してもよい。
(2) In this method of manufacturing a semiconductor device,
In the step (a),
The resin layer may be formed such that the side opposite to the electrode pad side is stepped.
(3)この半導体装置の製造方法において、
前記(a)工程において、
前記半導体基板の上方に第1の樹脂部をパターニングして形成し、
前記第1の樹脂部の上方に、全周に該第1の樹脂部の上面が露出するように、第2の樹脂部をパターニングして形成してもよい。
(3) In this method of manufacturing a semiconductor device,
In the step (a),
Patterning a first resin portion above the semiconductor substrate;
The second resin portion may be patterned and formed above the first resin portion so that the upper surface of the first resin portion is exposed all around.
(4)この半導体装置の製造方法において、
前記第1の樹脂部の樹脂材料は、前記第2の樹脂部の樹脂材料よりも前記パッシベーション膜に対する濡れ性が高くてもよい。
(4) In this method of manufacturing a semiconductor device,
The resin material of the first resin portion may have higher wettability with respect to the passivation film than the resin material of the second resin portion.
これによれば、下層の第1の樹脂部の濡れ性が高いので、樹脂突起の立ち上がりが緩やかに形成しやすくなる。 According to this, since the wettability of the first resin portion in the lower layer is high, it is easy to form the rising of the resin protrusion gently.
(5)この半導体装置の製造方法において、
前記(c)工程において、
前記導電層を形成する前に、Arガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去してもよい。
(5) In this method of manufacturing a semiconductor device,
In the step (c),
Before forming the conductive layer, with the Ar gas, the oxide film is removed from the surface of the electrode pad, and carbonization of the surface of the resin protrusion is advanced,
After forming the conductive layer, the resin protrusion may be partially removed using the conductive layer as a mask.
これによれば、Arガスにより樹脂突起の炭化が進行し、炭化層(又はプラズマ重合層)が形成されたとしても、樹脂突起の立ち上がりが緩やかに形成されているので、これにより樹脂突起を炭化層等を残すことなく容易に除去することができる。特に、炭化層等は、樹脂突起の根元部に残存しやすいが、本発明によれば樹脂突起の根元部に残存する炭化層等を容易に除去することができる。 According to this, even if the carbonization of the resin protrusion proceeds by Ar gas and the carbonized layer (or plasma polymerization layer) is formed, the rising of the resin protrusion is gently formed, so that the resin protrusion is carbonized. It can be easily removed without leaving a layer or the like. In particular, the carbonized layer or the like tends to remain at the base portion of the resin protrusion, but according to the present invention, the carbonized layer or the like remaining at the base portion of the resin protrusion can be easily removed.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(半導体装置の製造方法)
図1〜図13は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
(Method for manufacturing semiconductor device)
1 to 13 are views for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
(1)まず、図1及び図2に示すように、半導体基板10を用意する。半導体基板10は、例えば半導体ウエハである(図1参照)。その場合、半導体基板10は、半導体チップとなる複数のチップ領域12を有し、それぞれのチップ領域12の内部に集積回路14が形成されている。すなわち、半導体基板10を複数の半導体チップに分割する場合、個々の半導体チップが個々の集積回路14を有することになる。集積回路14は、少なくともトランジスタ等の能動素子を含む。チップ領域12は、例えば平面視が矩形形状(例えば長方形)をなしている。それぞれのチップ領域12には、複数の電極パッド(例えばアルミパッド)16が形成されている。複数の電極パッド16は、チップ領域12の対向する2辺(例えば長辺側の2辺)又は4辺に沿って配列されていてもよい。その場合、各辺に1列又は複数列の電極パッド16が配列されている。電極パッド16がチップ領域12の端部に配列している場合、集積回路14は、複数の電極パッド16により囲まれた中央部に形成されていてもよい。あるいは、電極パッド16は、集積回路14と平面視において重なる領域に形成されていてもよい。電極パッド16は、内部配線(図示しない)により集積回路14と電気的に接続されている。
(1) First, as shown in FIGS. 1 and 2, a
半導体基板10の表面(集積回路14の形成面)には、パッシベーション膜(保護膜)18が形成されている。パッシベーション膜18は、無機系又は有機系のいずれから形成してもよく、例えばシリコン酸化膜、シリコン窒化膜の少なくとも1層により形成することができる。パッシベーション膜18には、電極パッド16を開口する開口部19が形成されている。開口部19により、電極パッド16の少なくとも一部(例えば中央部のみ)が露出している。なお、電極パッド16上には、多くの場合、酸化層17が形成されている。酸化層17は、例えば自然酸化によるものであり、電極パッド16の表面を被覆している。
A passivation film (protective film) 18 is formed on the surface of the semiconductor substrate 10 (formation surface of the integrated circuit 14). The
(2)次に、図3〜図8に示すように、複数回のパターニング工程を行うことにより樹脂層40を形成する。本実施の形態に示す例では、第1及び第2の樹脂部20,30を含む樹脂層40を形成する。
(2) Next, as shown in FIGS. 3 to 8, the
まず、図3〜図5に示すように、半導体基板10上(詳しくはパッシベーション膜18上)に第1の樹脂部20を形成する。第1の樹脂部20は、平面視において電極パッド16と異なる領域に形成することができる。第1の樹脂部20の平面形状は限定されるものではないが、例えば所定の幅を有する直線状に形成することができる。その場合、半導体基板10のチップ領域12の境界(例えば長辺方向)に沿って(例えば平行に)延出するように形成することができる。
First, as shown in FIGS. 3 to 5, the
具体的には、まず、図3に示すように、感光性の第1の樹脂材料20aを例えばスピンコート法により半導体基板10上に塗布する。その後、図4に示すように、開口部24を有するマスク22を半導体基板10上に配置し、光エネルギー26を照射して露光を行う。第1の樹脂材料20aとして、光エネルギー26の照射部分において現像液の溶解性が減少するネガ型を使用した場合には、マスク22の開口部24から露出する領域のみに樹脂を残すことができる。あるいは、逆に、第1の樹脂材料20aとして、光エネルギー26の照射部分において現像液の溶解性が増加するポジ型を使用した場合には、マスク22により覆われた領域のみに樹脂を残すことができる。その後、現像工程を行うことにより、図5に示すように、第1の樹脂部20を所定形状にパターニングすることができる。
Specifically, first, as shown in FIG. 3, a photosensitive
ここで、第1の樹脂部20の樹脂材料の一例としては、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性樹脂材料が挙げられる。また、第1の樹脂部20は、例えばベンゼン環及びそれが縮合した環をもつ有機化合物の芳香族化合物であるポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン又はエポキシ等であることができる。
Here, examples of the resin material of the
次に、図6〜図8に示すように、第2の樹脂部30を形成する。具体的には、まず、図6に示すように、感光性の第2の樹脂材料30aを例えばスピンコート法により半導体基板10上に塗布する。その後、図7に示すように、開口部24を有するマスク22を半導体基板10上に配置し、光エネルギー36を照射して露光を行う。第2の樹脂材料30aとして、光エネルギー36の照射部分において現像液の溶解性が減少するネガ型を使用した場合には、マスク22の開口部24から露出する領域のみに樹脂を残すことができる。あるいは、逆に、第2の樹脂材料30aとして、光エネルギー36の照射部分において現像液の溶解性が増加するポジ型を使用した場合には、マスク22により覆われた領域のみに樹脂を残すことができる。その後、現像工程を行うことにより、図8に示すように、第2の樹脂部30を所定形状にパターニングすることができる。
Next, as shown in FIGS. 6-8, the
第2の樹脂部30は、第1の樹脂部20と接触させて形成することができる。図8に示す例では、第2の樹脂部30を第1の樹脂部20上に形成する。その場合、第2の樹脂部30をその全周に第1の樹脂部20の上面が露出するように形成してもよい。これにより、樹脂層40の全周を階段状に形成することができる。また、第1及び第2の樹脂部20,30の厚さ(パターニング前の塗布する樹脂材料の厚さ)は略同一であってもよいし、下層の第1の樹脂部20のほうが厚くてもよいし、逆に、上層の第2の樹脂部30のほうが厚くてもよい。それぞれの樹脂部の厚さは、キュア後の樹脂突起41の形状に応じて適宜調整することができる。
The
ここで、第2の樹脂部30の樹脂材料としては、上述した第1の樹脂部20において説明した内容を適用することができる。例えば、第1及び第2の樹脂部20,30は、キュア後のものが同一樹脂となるものであってもよい。また、パッシベーション膜18に接触する下層の第1の樹脂部20の樹脂材料は、第2の樹脂部30の樹脂材料よりもパッシベーション膜18に対する濡れ性が高い(粘性が低い)ものであってもよい。これにより、キュア後の樹脂突起41の立ち上がりが緩やかに形成しやすくなる。なお、樹脂材料の濡れ性は、含有の添加剤等を調整することにより適宜調整することができる。
Here, as the resin material of the
変形例として、上述した第1及び第2の樹脂部20,30を液滴吐出法(例えばインクジェット法)により形成してもよい。これによれば、樹脂材料を必要な領域のみに直接吐出することができる。特に、インクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク(樹脂材料)を無駄なく経済的に設けることができる。
As a modification, the first and
こうして形成された樹脂層40は、第1及び第2の樹脂部20,30により、少なくとも電極パッド16側が(半導体基板10側の底部が広い)階段状に形成されている。階段状とは、複数の面が角部をもって接続されているもののみならず、複数の面が滑らかな曲面をもって接続されているものを含む。また、図8に示す例では、樹脂層40は、電極パッド16側のみならず、それとは反対側も階段状をなしている。なお、樹脂層40は、半導体基板10に垂直な断面視において階段状に形成されている。
The
(3)次に、図9に示すように、樹脂層40をキュアすることにより樹脂突起41を形成する。詳しくは、樹脂層40を加熱することにより、樹脂を溶融させ、その後に硬化収縮させる。キュア工程により、表面が曲面となる樹脂突起41を形成することができる。樹脂突起41の断面は、例えば略半円形状をなしており、キュア前に階段状をなす部分は立ち上がりが緩やかな傾斜面をもって形成されている。樹脂突起41の立ち上がり角度(立ち上がり近傍の傾斜面の接線とパッシベーション膜18の表面のなす角度)θは、少なくともθ<90°(最適にはθ≒0°)である。また、樹脂突起41の立ち上がりは、外方向(斜め上方向)に凹状をなすように湾曲して形成されている。上述したように、樹脂層40の全周が階段状をなす場合には、樹脂突起41の全周において立ち上がりを緩やかな傾斜面をもって形成することができる。これにより、後述の導電層50を高い密着性をもってあらゆる方向から樹脂突起41上に延出させることができる。
(3) Next, as shown in FIG. 9, the
(4)次に、図10〜図12に示すように、電極パッド16と電気的に接続し、かつ樹脂突起41上を通る導電層50を形成する。なお、図10は導電層の形成工程後の部分平面図であり、図11は図10のXI−XI線断面図であり、図12は図10のXII−XII線断面図である。
(4) Next, as shown in FIGS. 10 to 12, a
まず、導電層50を形成する前に、電極パッド16上の酸化層17を除去する。酸化層17は、例えば、自然酸化により成長したものや、上述した樹脂のキュア工程により成長したものである。酸化層17の除去方法として、例えばArガスの逆スパッタを適用することができる。Arガスの逆スパッタを半導体基板10の全面に行うと、これにより、樹脂突起41の表面の炭化が進行する。すなわち、樹脂突起41の表面に、炭化層又は炭化層に至る前の層(例えばプラズマ重合層)が形成される。なお、本実施の形態は、このように炭化層等が形成されてしまう場合に特に有益である。
First, before forming the
導電層50は、スパッタ法又は蒸着法により導電箔を成膜し、その後、導電箔をパターニングすることにより形成することができる。導電層50は、例えば、下地となる第1の層(例えばTiW層)52と、その上の第2の層(例えばAu層)54とからなる複数層により形成することができる。その場合、導電箔を第1及び第2の層52,54により形成し、レジストをマスクとしてエッチング(例えばウエットエッチング)により第2の層54をパターニングし、パターニング後の第2の層54をマスクとして第1の層52をパターニングしてもよい。下地となる第1の層52は、金属拡散防止、密着性向上又はメッキ層として利用することができる。変形例として、下地となる第1の層52をスパッタ法又は蒸着法により形成し、その上の第2の層54を無電解メッキ又は電気メッキにより形成することもできる。これにより、第2の層54を容易に厚く形成することができる。あるいは、導電層50は、単一層(例えばAu層)により形成することもできる。なお、導電層50の材質は上述に限られず、例えば、Cu,Ni,Pd,Al,Cr等を使用することができる。
The
導電層50は、電極パッド16と樹脂突起41の間を電気的に接続する配線層である。導電層50は、少なくとも、電極パッド16上、パッシベーション膜18上、及び樹脂突起41上を通るように形成する。本実施の形態では、樹脂突起41の立ち上がりが緩やかに形成されているので、導電層50の密着性の向上を図ることができる。そのため、導電層50の剥離及び断線の防止を図ることができる。図11に示す例では、導電層50を、樹脂突起41上を超えて、電極パッド16とは反対側のパッシベーション膜18上に至るように形成する。言い換えれば、導電層50を、樹脂突起41から複数方向(例えば電極パッド16側及びそれとは反対側)に分岐してパッシベーション膜18上に至るように形成する。これにより、導電層50の下地に対するさらなる密着性の向上を図ることができる。なお、導電層50は、樹脂突起41上に形成されている電気的接続部56を有する。
The
図12及び図13に示すように、導電層50を形成した後に、導電層50をマスクとして樹脂突起41を部分的に除去してもよい。これにより、例えば実装時における接着剤の排出性の向上を図ることができる。例えば、樹脂突起41が所定の幅を有する直線状に形成され、樹脂突起41の長さ方向に複数の電気的接続部56が所定間隔をあけて配列されている場合、隣接する電気的接続部56同士の間から露出する部分を異方性のエッチャント(例えばO2プラズマ)58によりエッチングして除去する。その場合、パッシベーション膜18の損傷を防止するため、隣接する電気的接続部56同士の間に樹脂の残渣44を設けるようにエッチングすることができる。本実施の形態によれば、樹脂突起41の立ち上がりが緩やかになっているため、樹脂突起41の根元部に異方性のエッチャントが進入しやすくなり、これにより、樹脂突起41の根元部に形成される炭化層等を従来に増して容易に除去することができる。したがって、炭化層等に起因するマイグレーションを防止し、信頼性の向上を図ることができる。
As shown in FIGS. 12 and 13, after forming the
こうして、複数の樹脂コアバンプ60を有する半導体装置100を製造することができる。樹脂コアバンプ60は、半導体基板10の一方の面(集積回路14の形成面)に形成され、樹脂突起42と、樹脂突起42上に形成された電気的接続部56と、を含む。これによれば、樹脂突起42がコアとなりそれ自体が弾力性を有するので、実装時における応力緩和機能や電気的接続信頼性の向上を図ることができる。なお、本実施の形態に係る半導体装置は、上述した半導体装置の製造方法の内容から導き出せる構成を有する。
In this way, the
(電子機器)
図14は、本発明の実施の形態に係る電子デバイスを示す図である。電子デバイス(例えば表示デバイス)1000は、半導体装置100を含む。図14に示す例では、電子デバイス1000は、半導体装置100と、樹脂フィルム等からなる第1の基板200と、ガラス等からなる第2の基板300と、を含む。半導体装置100は、例えば第1の基板200にフェースダウン実装され、詳しくは、第1の基板200に形成された配線パターンと、半導体装置100の樹脂コアバンプ60とが電気的に接続されている。半導体装置100と第1の基板200の間には、図示しない絶縁性接着剤(例えばNCF(Non Conductive Film)又はNCP(Non Conductive Paste))が設けられている。あるいは、第1の基板200を省略して、半導体装置100を第2の基板300にフェースダウン実装することもできる。電子デバイス1000の例としては、例えば、液晶ディスプレイ、プラズマディスプレイ、EL(Electrical Luminescence)ディスプレイなどが挙げられる。なお、図15には本発明の実施の形態に係る電子機器の一例としてノート型パーソナルコンピュータが示され、図16には携帯電話が示されている。
(Electronics)
FIG. 14 is a diagram showing an electronic device according to an embodiment of the present invention. The electronic device (for example, display device) 1000 includes the
(第1の変形例)
図17は、本発明の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。本変形例では、樹脂突起70の形態が上述と異なる。
(First modification)
FIG. 17 is a diagram illustrating a method for manufacturing a semiconductor device according to a modification of the embodiment of the present invention. In this modification, the form of the
キュア前の樹脂層の形成工程の詳細は上述した内容を適用することができる。ただし、本変形例では、導電層50の形成工程前において、それぞれの電極パッド16に対していずれかの樹脂突起70が対となるように、互いに離間させて複数の樹脂層を形成する。例えば、円柱状に複数の樹脂層をパターニングして形成した後、キュア工程により半球状に複数の樹脂突起70を形成することができる。キュア前の樹脂層は、その全周が階段状をなすように形成することができる。
The details described above can be applied to the details of the step of forming the resin layer before curing. However, in this modification, before the step of forming the
導電層50は、例えば、いずれか1つの電極パッド16といずれか1つの樹脂突起70の間を電気的に接続する。その場合、導電層50は、1つの樹脂突起70の一部のみを覆うように形成してもよいし、その全部を覆うように形成してもよい。前者の場合、樹脂突起70の一部が露出することにより、外力が開放されるので、実装時の電気的接続部56(導電層50)のクラックを防止することができる。
For example, the
なお、本変形例においては、樹脂突起70をあらかじめ個々に離間して形成するので、上述した例のように、導電層50を形成した後の樹脂突起の部分的な除去工程を省略することができる。
In this modified example, since the
(第2の変形例)
図18及び図19は、本発明の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。本変形例においても樹脂突起141の形態が上述と異なる。
(Second modification)
18 and 19 are diagrams illustrating a method for manufacturing a semiconductor device according to a modification of the embodiment of the present invention. Also in this modification, the form of the
図18に示す例では、樹脂層140を電極パッド16側のみに階段状をなすように形成する。その場合、樹脂層140における電極パッド16とは反対側は、階段状をなしておらず、例えば第1及び第2の樹脂部120,130により垂直に立ち上がる平面が形成されている。その後、図19に示すように、樹脂層140をキュアすることにより、電極パッド16側において立ち上がりが緩やかに形成された樹脂突起141を形成することができる。これによれば、導電層50は、少なくとも電極パッド16と樹脂突起141の間において剥離防止及び断線防止が図れるので、電気的接続不良の発生を防止することができる。
In the example shown in FIG. 18, the
(その他の変形例)
本実施の形態では、キュア前の樹脂層が少なくとも電極パッド16側において階段状をなしていればよく、第1及び第2の樹脂部等のパターニングの形態は上述に限定されるものではない。例えば、最初に薄い樹脂部を電極パッド16側においてパターニングして形成し、その後に該薄い樹脂部の隣に厚い樹脂部を並べてパターニングして形成することにより、階段状を形成することも可能である。
(Other variations)
In the present embodiment, it is only necessary that the resin layer before curing has a stepped shape at least on the
また、上述した例では、キュア前の樹脂層を2回のパターニング工程により階段状に形成する例を示したが、本実施の形態はこれに限定されず、3回以上のパターニング工程を行うこともできる。 In the above-described example, an example in which the resin layer before curing is formed stepwise by two patterning steps is described. However, the present embodiment is not limited to this, and the patterning step is performed three or more times. You can also.
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
10…半導体基板 16…電極パッド 18…パッシベーション膜
20…第1の樹脂部 30…第2の樹脂部 40…樹脂層
41,42…樹脂突起 50…導電層 60…樹脂コアバンプ
70…樹脂突起 100…半導体装置 140…樹脂層 141…樹脂突起
DESCRIPTION OF
Claims (4)
前記第1樹脂層及び第2樹脂層をキュアすることにより、表面が曲面となる樹脂突起を形成する樹脂突起形成工程と、
前記電極パッドと電気的に接続し、かつ前記樹脂突起の表面を通る導電層を形成する導電層形成工程と、
を有し、
前記第1樹脂層は第1樹脂材料からなり、前記第2樹脂層は第2樹脂材料からなり、
前記第1樹脂材料は、前記第2樹脂材料よりも前記パッシベーション膜に対する濡れ性が高い、
ことを特徴とする半導体装置の製造方法。 A resin layer that forms a first resin layer on the passivation film and a second resin layer on the first resin layer by performing a plurality of patterning steps on the surface of the semiconductor substrate having the electrode pad and the passivation film. Forming process ;
A resin protrusion forming step of forming a resin protrusion having a curved surface by curing the first resin layer and the second resin layer ;
A conductive layer forming step of forming a conductive layer electrically connected to the electrode pad and passing through the surface of the resin protrusion;
Have
The first resin layer is made of a first resin material, the second resin layer is made of a second resin material,
The first resin material has higher wettability with respect to the passivation film than the second resin material.
A method for manufacturing a semiconductor device.
ことを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the resin layer forming step, the resin layer is formed so that the electrode pad side has a stepped shape. 3.
前記第1樹脂層上に、全周に前記第1樹脂層の上面が露出するように、第2樹脂層を形成する
ことを特徴とする請求項1又は請求項2のいずれかに記載の半導体装置の製造方法。 In the resin layer forming step,
3. The semiconductor according to claim 1, wherein a second resin layer is formed on the first resin layer such that an upper surface of the first resin layer is exposed all around the first resin layer. 4. Device manufacturing method.
前記導電層を形成する前に、Arガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去する
ことを特徴とする請求項1から請求項3のいずれかに記載の半導体装置の製造方法。 In the resin layer forming step,
Before forming the conductive layer, with the Ar gas, the oxide film is removed from the surface of the electrode pad, and carbonization of the surface of the resin protrusion is advanced,
The method for manufacturing a semiconductor device according to claim 1, wherein after the formation of the conductive layer, the resin protrusion is partially removed using the conductive layer as a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176751A JP4595694B2 (en) | 2005-06-16 | 2005-06-16 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176751A JP4595694B2 (en) | 2005-06-16 | 2005-06-16 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351873A JP2006351873A (en) | 2006-12-28 |
JP4595694B2 true JP4595694B2 (en) | 2010-12-08 |
Family
ID=37647395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005176751A Expired - Fee Related JP4595694B2 (en) | 2005-06-16 | 2005-06-16 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4595694B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4853609B2 (en) * | 2005-07-05 | 2012-01-11 | セイコーエプソン株式会社 | Manufacturing method of semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102467A (en) * | 1994-09-30 | 1996-04-16 | Tanaka Kikinzoku Kogyo Kk | Conduction bump, conduction bump structure and their manufacture |
JPH0945771A (en) * | 1995-07-31 | 1997-02-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor integrated circuit |
JP2001189337A (en) * | 1999-12-28 | 2001-07-10 | Matsushita Electric Ind Co Ltd | Electrode bump, semiconductor element using the same, and semiconductor device |
JP2005101527A (en) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | Electronic component mounting structure, electrooptic device, electronic equipment, and method of mounting electronic component |
JP2005340255A (en) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | Semiconductor device, its manufacturing process and electronic apparatus |
-
2005
- 2005-06-16 JP JP2005176751A patent/JP4595694B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08102467A (en) * | 1994-09-30 | 1996-04-16 | Tanaka Kikinzoku Kogyo Kk | Conduction bump, conduction bump structure and their manufacture |
JPH0945771A (en) * | 1995-07-31 | 1997-02-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor integrated circuit |
JP2001189337A (en) * | 1999-12-28 | 2001-07-10 | Matsushita Electric Ind Co Ltd | Electrode bump, semiconductor element using the same, and semiconductor device |
JP2005101527A (en) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | Electronic component mounting structure, electrooptic device, electronic equipment, and method of mounting electronic component |
JP2005340255A (en) * | 2004-05-24 | 2005-12-08 | Fujikura Ltd | Semiconductor device, its manufacturing process and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2006351873A (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221606B2 (en) | Manufacturing method of semiconductor device | |
JP4235834B2 (en) | Manufacturing method of semiconductor device | |
US20110285008A1 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
JP2005175317A (en) | Semiconductor device and its manufacturing method | |
US7176572B2 (en) | Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
JP4232044B2 (en) | Manufacturing method of semiconductor device | |
TWI495022B (en) | Semiconductor device and method for manufacturing the same | |
JP3693056B2 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP2008047732A (en) | Semiconductor device and manufacturing method thereof | |
JP4145902B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004281898A (en) | Semiconductor device and its producing method, circuit board and electronic apparatus | |
JP4595694B2 (en) | Manufacturing method of semiconductor device | |
JP4853609B2 (en) | Manufacturing method of semiconductor device | |
JP2007048971A (en) | Method of manufacturing semiconductor device | |
JP2007042735A (en) | Method of manufacturing semiconductor device | |
JP4654820B2 (en) | Semiconductor device and electronic device | |
JP2004140116A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic equipment | |
JP2007027626A (en) | Method of manufacturing semiconductor device | |
JP2007042734A (en) | Semiconductor device and electronic device | |
JP2004172163A (en) | Semiconductor device and method of manufacturing the same | |
JP3726906B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP7566508B2 (en) | Semiconductor device and method for manufacturing the same | |
JP3885890B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP2004281897A (en) | Semiconductor device and its producing method, circuit board and electronic apparatus | |
JP2005302816A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080602 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |