JPH08102467A - Conduction bump, conduction bump structure and their manufacture - Google Patents

Conduction bump, conduction bump structure and their manufacture

Info

Publication number
JPH08102467A
JPH08102467A JP26111494A JP26111494A JPH08102467A JP H08102467 A JPH08102467 A JP H08102467A JP 26111494 A JP26111494 A JP 26111494A JP 26111494 A JP26111494 A JP 26111494A JP H08102467 A JPH08102467 A JP H08102467A
Authority
JP
Japan
Prior art keywords
conductive
bump
layer
polyimide
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26111494A
Other languages
Japanese (ja)
Inventor
Takashi Nishimori
尚 西森
Keiji Murayama
恵二 村山
Mitsusuke Nakamura
光佐 中村
Yasunori Gama
保典 蒲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Kikinzoku Kogyo KK
Original Assignee
Tanaka Kikinzoku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Kikinzoku Kogyo KK filed Critical Tanaka Kikinzoku Kogyo KK
Priority to JP26111494A priority Critical patent/JPH08102467A/en
Publication of JPH08102467A publication Critical patent/JPH08102467A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE: To prevent generation of cracks and fatigue break due to mechanical deformation and thermal deformation, by constituting a bump of a lengthwise polyimide core and a dry plating layer on the core which is formed on a pad of a board containing a conducting element. CONSTITUTION: Only the head part of a lengthwise polyimide core 14 is exposed. A metal layer 17 composed of Ti, Ni and Au in order by sputtering is formed on the head part of the lengthwise polyimide core 14. Resist is eliminated and conduction bumps 19 are formed. By using the conduction bumps 19, a semiconductor element 11 is soldered to a board 20 for mounting, with Sn solder 21. When height irregularity exists a little among many the bumps 19, the gaps are absorbed by the lengthwise polyimide cores 14, so that cracks are not generated in an Al pad 12. When thermal or mechanical strain is generated, the lengthwise polyimide core 14 absorbs and relieves the strain, so that the root of the bump 19 is not broken.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばLSIチップの
実装用フリップチップなどの半導体素子、半導体チッ
プ、実装用基板、導電テープ、コネクタ、各種センサ、
プローブ、液晶回路などの多数の導電要素を互いに一括
して電気的に導通するための導電用バンプ、導電用バン
プ構造及びそれらの製造方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a semiconductor element such as a flip chip for mounting an LSI chip, a semiconductor chip, a mounting substrate, a conductive tape, a connector, various sensors,
The present invention relates to a conductive bump, a conductive bump structure for electrically connecting a large number of conductive elements such as a probe and a liquid crystal circuit to each other all at once, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、例えば半導体素子を基板に実装接
続して電気的に導通するには、導電用バンプが用いられ
ることが多い。導電用バンプは第16図に示すように、ウ
ェハー1上の半導体素子2のパッド3(周縁が保護膜2
aで覆われている。)上にAu、Cu、はんだ等を湿式
めっきしたバンプ4を設けたものが一般的である。とこ
ろが、湿式めっきによる場合は、高さに不揃いが生じた
り、上面に偏りが生じたりする。たとえばバンプがAu
の場合、相手方の基板とはんだにて接合したとき、ある
程度不揃いの高さのギャップや上面の偏りを吸収しよう
として強く圧力をかけると、パッド3にクラックが入
り、半導体素子2の回路に悪影響を及ぼす。その上、半
導体素子2と相手基板との熱の膨脹差、収縮差による変
形に伴う歪によりバンプ4の付根が破断することがあ
る。
2. Description of the Related Art Conventionally, for example, a conductive bump is often used for mounting and connecting a semiconductor element to a substrate for electrical conduction. As shown in FIG. 16, the conductive bumps are the pads 3 of the semiconductor element 2 on the wafer 1 (the peripheral edge is the protective film 2).
a. In general, the bumps 4 which are wet-plated with Au, Cu, solder or the like are provided on the above. However, in the case of wet plating, the height may be uneven or the top surface may be uneven. For example, the bump is Au
In the case of, when a solder is bonded to the other substrate, if a strong pressure is applied to absorb the gaps of uneven height and the deviation of the upper surface to some extent, the pad 3 is cracked and the circuit of the semiconductor element 2 is adversely affected. Exert. In addition, the roots of the bumps 4 may be broken due to the strain caused by the deformation due to the difference in thermal expansion and contraction between the semiconductor element 2 and the mating substrate.

【0003】このような欠点の対策として特開平2−2
72737号公報では、第17図に示すように、パッド3
と隣接する位置にポリイミド等の有機高分子膜をコーテ
ィング形成し、然る後フォトエッチング等の手段によ
り、突起部5を保護膜2a上に形成し、さらにその上部
をAl、Cu、Au、Ni、ハンダ等を形成して突起電
極層6を設けることが記載されている。また、特開平3
−73535号公報では、第18図に示すように、半導体
素子2のパッド3上にポリイミド等からなる耐熱性樹脂
膜の突起部5を形成し、さらに無電解めっきにてCu膜
7とPb−Sn膜8からなる突起電極層6を設けること
が記載されている。
As a measure against such a defect, Japanese Patent Laid-Open No. 2-2
In Japanese Patent No. 72737, as shown in FIG.
An organic polymer film such as a polyimide film is formed on a position adjacent to the protective film 2a by means such as photo-etching, and the upper part thereof is covered with Al, Cu, Au, Ni. It is described that the projection electrode layer 6 is provided by forming solder, etc. In addition, JP-A-3
In Japanese Patent Laid-Open No. 73535/1989, as shown in FIG. 18, a protrusion 5 of a heat-resistant resin film made of polyimide or the like is formed on a pad 3 of a semiconductor element 2 and further Cu film 7 and Pb- are formed by electroless plating. It is described that the protruding electrode layer 6 made of the Sn film 8 is provided.

【0004】このようなポリイミドからなる突起部5を
形成することによって特開平2−272737号公報で
は、ボンディング時の熱的、機械的ストレスの高い突起
電極を提供できる旨述べられ、他方、特開平3−735
35号公報ではボンディング時の熱と圧力による応力を
緩和できるため保護膜2aに発生するクラックを低減で
きる旨述べられている。
By forming the protrusions 5 made of such polyimide, Japanese Patent Laid-Open No. 2-272737 describes that a protrusion electrode with high thermal and mechanical stress at the time of bonding can be provided. 3-735
JP-A No. 35-35 describes that the stress caused by heat and pressure at the time of bonding can be relaxed, so that the cracks generated in the protective film 2a can be reduced.

【0005】しかしながら、これらの引例はいずれも一
個一個のポリイミドを使用している例があるものの、ポ
リイミドからなる突起部5を多数形成した場合には、個
々の突起部5の相互間の高さの不揃いや突起部5の上面
の偏りの不揃いはそのまま残る。このような状態で相対
向する多数の導電要素同士を電気的に導通した場合は、
ボンディング時の個々のバンプに対する熱膨脹や熱収縮
による変形に伴う歪は吸収されるが、基板同士を接続し
た際に発生する機械的変形に伴う歪は吸収されないまま
接続されてしまう。そのため、実際に相対向する多数の
導電要素同士を電気的に導通した場合には、何個かのバ
ンプ4の付根で破断するものである。
However, in each of these references, there is an example in which one polyimide is used, but when a large number of protrusions 5 made of polyimide are formed, the height between the individual protrusions 5 is increased. And the unevenness of the unevenness of the upper surface of the protrusion 5 remain as they are. When a large number of electrically conductive elements facing each other in such a state are electrically conducted,
Strains due to deformation due to thermal expansion and thermal contraction of individual bumps at the time of bonding are absorbed, but strains due to mechanical deformation generated when connecting the substrates are connected without being absorbed. Therefore, when a large number of electrically conductive elements facing each other are electrically connected to each other, they are broken at the roots of some of the bumps 4.

【0006】[0006]

【発明が解決しようとする課題】そこで、本発明は熱変
形だけでなく機械的変形に対してもクラックや疲労破断
が生じないようにした導電用バンプ、そのバンプを利用
した導電用バンプ構造及びそれらの製造方法を提供しよ
うとするものである。
SUMMARY OF THE INVENTION Therefore, the present invention is directed to a conductive bump in which cracks and fatigue fractures do not occur not only against thermal deformation but also against mechanical deformation, and a conductive bump structure using the bump. It is intended to provide a manufacturing method for them.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
の本発明の導電用バンプは、相対向する多数の導電要素
同士を電気的に導通するためのバンプであって、そのバ
ンプは一方の導電要素を含む基板のパッド上に形成され
た縦長のポリイミドの芯体及びその芯体上の乾式めっき
層からなることを特徴とする導電用バンプである。とく
に、上記ポリイミドの芯体の露出外表面がAl乾式めっ
き膜で被われているものがよく、さらにこのAl乾式め
っき膜の上部がTi、Ni及びAuの順で乾式めっきさ
れた三層金属層、あるいはTi及びAu又はTi及びC
uの順で乾式めっきされた二層金属層のものがなおよ
い。また、特に上記ポリイミドの芯体が断面凸字形、即
ち階段形形状であるものがよい。
A conductive bump of the present invention for solving the above problem is a bump for electrically connecting a large number of conductive elements facing each other, and the bump is one of A conductive bump comprising a vertically elongated polyimide core body formed on a pad of a substrate including a conductive element and a dry plating layer on the core body. In particular, the exposed outer surface of the polyimide core is preferably covered with an Al dry plating film, and the upper portion of this Al dry plating film is dry-plated in the order of Ti, Ni, and Au to form a three-layer metal layer. , Or Ti and Au or Ti and C
Even better are those with a two-layer metal layer dry-plated in the order u. Further, it is particularly preferable that the polyimide core has a convex cross section, that is, a stepped shape.

【0008】なお、ポリイミドの芯体の縦長の割合(縦
方向の長さ/横方向の長さ)は 1.0以上あれば十分で、
1.3以上あれば機械的変形に伴う歪が完全に吸収されて
しまうので特によい。
It is sufficient that the ratio of the length of the polyimide core (length in the vertical direction / length in the horizontal direction) is 1.0 or more.
If it is 1.3 or more, the strain due to mechanical deformation is completely absorbed, which is particularly preferable.

【0009】また、上記課題を解決するための本発明の
導電用バンプ構造は、相対向する多数の導電要素同士が
電気的に導通されたバンプ構造であって、そのバンプ接
合構造は一方の導電要素を含む基板のパッド上に形成さ
れた縦長のポリイミドの芯体、その芯体上の乾式めっき
層及びその乾式めっき層上のはんだ層からなり、前記縦
長のポリイミドの芯体が相対向する基板から等しい距離
にあることを特徴とする導電用バンプ構造である。特
に、はんだ層の外形が縦断面鼓形状に形成されているも
のがよく、また乾式めっき層が縦長のポリイミドの芯体
側から順にAl層及びはんだに濡れる金属層から形成さ
れているものがよく、さらにはんだに濡れる金属層がA
u、Cu、Ni及びPdの内の少なくとも1種の層であ
ればよい。
Further, the conductive bump structure of the present invention for solving the above-mentioned problems is a bump structure in which a large number of conductive elements facing each other are electrically connected to each other, and the bump bonding structure has one conductive structure. A substrate composed of a vertically elongated polyimide core body formed on a pad of a substrate including elements, a dry plating layer on the core body and a solder layer on the dry plating layer, and the vertically elongated polyimide core body facing each other. Is a conductive bump structure characterized in that it is at an equal distance from. In particular, the outer shape of the solder layer is preferably formed in a vertical cross-section, and the dry plating layer is preferably formed of an Al layer and a metal layer wettable by solder in order from the core side of the vertically long polyimide, Furthermore, the metal layer that gets wet with solder is A
It may be at least one layer selected from u, Cu, Ni, and Pd.

【0010】また、上記課題を解決するための本発明の
導電用バンプの製造方法は、電気的に導通する相対向す
る多数の導電要素の一方に導電用バンプを製造する方法
において、感光性ポリイミドを塗布、乾燥及び露光した
後、再度塗布、乾燥及び露光を繰り返した後現像を行な
って導電要素のパッド上にポリイミドを残し、これを硬
化して縦長のポリイミドの芯体を形成することを特徴と
する導電用バンプの製造方法である。
Further, a method of manufacturing a conductive bump of the present invention for solving the above-mentioned problems is a method of manufacturing a conductive bump on one of a large number of electrically conductive elements facing each other which are electrically conductive. Is applied, dried and exposed, and then repeatedly coated, dried and exposed, and then developed to leave a polyimide on the pad of the conductive element, which is cured to form a vertically elongated polyimide core. And a method for manufacturing a conductive bump.

【0011】また、上記課題を解決するための本発明の
導電用バンプの製造方法は、電気的に導通する相対向す
る多数の導電要素の一方に感光性ポリイミドを塗布し、
乾燥、露光、現像を行なって導電要素のパッド上にポリ
イミドを残し、これを硬化して縦長のポリイミドの芯体
を形成し、この縦長のポリイミドの芯体の露出された最
外表面にはんだに濡れる乾式めっき金属層を形成し、他
方の導電要素の接合位置に前記はんだに濡れる乾式めっ
き金属層の表面積に見合った所要量のはんだプレート
(はんだ層)を設け、然る後一方の導電要素のはんだに
濡れる乾式めっき金属層を他方の導電要素のはんだプレ
ートに接触させ、はんだプレートを溶かしてはんだに濡
れる乾式めっき金属層を包みかつ縦断面鼓形状になして
相対向する導電要素を接合することを特徴とする導電用
バンプ構造の製造方法である。とくに、縦長のポリイミ
ド芯体の上にAl乾式めっき層を形成した後はんだに濡
れる乾式めっき金属層を形成するとよく、さらにこのは
んだに濡れる乾式めっき金属層がAu、Cu、Ni及び
Pdの内の少なくとも1種の金属層であればなおよいも
のである。
In order to solve the above-mentioned problems, the method of manufacturing a conductive bump according to the present invention applies a photosensitive polyimide to one of a large number of electrically conductive elements facing each other which are electrically conductive,
Dry, expose, and develop to leave the polyimide on the pad of the conductive element, cure it to form a vertically elongated polyimide core, and solder it to the exposed outermost surface of the vertically elongated polyimide core. A wet-plated metal layer is formed, and a required amount of solder plate (solder layer) corresponding to the surface area of the dry-plated metal layer that wets the solder is provided at the joining position of the other conductive element, and then one conductive element A dry-plated metal layer that wets the solder is brought into contact with the solder plate of the other conductive element, and the dry-plated metal layer that melts the solder plate and wets the solder is wrapped and formed in a vertical cross-section to join the opposite conductive elements. And a method for manufacturing a conductive bump structure. In particular, after forming an Al dry plating layer on a vertically long polyimide core, it is preferable to form a dry plating metal layer that is wet with solder, and the dry plating metal layer that is wet with solder is one of Au, Cu, Ni and Pd. Even better is at least one metal layer.

【0012】[0012]

【作用】上記のように、本発明の導電用バンプは縦長の
ポリイミドの芯体から構成されているので、基板同士を
接続した際に、多数のバンプの中で多少の高さの不揃い
があったり、上面の偏りが個々のバンプで多少異なって
いたとしても、クラック等が生じることはない。相対向
する多数の導電要素同士を電気的に導通した場合には、
多少の位置ずれ等の機械的変形に伴う歪が発生しても、
縦長のポリイミドの芯体の部分でその歪を吸収緩和する
ことができ、バンプの付根が破断することがない。ポリ
イミドの芯体を縦長にしたことに伴い、ポリイミドの芯
体の硬化が不十分な場合であってもその表面層を完全に
硬化させておく目的からその芯体上に乾式めっき層を設
けることとしたものである。湿式めっきの場合には、ポ
リイミドの芯体の表面が前処理による湿式エッチングさ
れる結果、硬化が不十分の場合には多数のバンプの高さ
の不揃いが大きくなってしまう。したがって、スパッタ
リングやイオンプレーティングのようなポリイミドの芯
体の表面温度を高める乾式めっき層が形成されているの
がよい。
As described above, since the conductive bump of the present invention is composed of the vertically elongated polyimide core, when the substrates are connected to each other, there is some unevenness in height among the many bumps. Or, even if the top surface is biased slightly different for each bump, no cracks or the like occur. When a large number of electrically conductive elements facing each other are electrically conducted,
Even if some distortion due to mechanical deformation such as displacement occurs,
The vertical polyimide core can absorb and relax the strain, and the root of the bump is not broken. Due to the vertically elongated polyimide core, even if the polyimide core is insufficiently cured, a dry plating layer should be provided on the core for the purpose of completely curing the surface layer. It is what In the case of wet plating, the surface of the polyimide core body is wet-etched by pretreatment, and as a result, when the curing is insufficient, the unevenness of the height of many bumps becomes large. Therefore, it is preferable that a dry plating layer for increasing the surface temperature of the polyimide core body such as sputtering or ion plating is formed.

【0013】なお、ポリイミドとの相性の点からAl乾
式めっき膜がよい。さらにAl乾式めっき膜の上部がT
i、Ni及びAuの順で乾式めっきされた三層金属層で
ある場合は相手方の導電要素の一般的なSn合金やSn
含有合金からなるはんだ(硬ろうも含む)等と接合する
と、最外層のAuが相手の基板の導電要素と接合される
が、TiとNiの二層でその拡散が防止される。最外層
にAu又はCuを用いた場合であって、相手方の導電要
素が拡散しにくい金属層、例えばAu端子又はCu端子
と熱圧着や超音波接合手段等により、Au−Au接合又
はCu−Cu接合を形成するときは、拡散防止層として
Tiだけの二層金属層でよい。なお、縦長のポリイミド
の芯体は凸字形階段形の形状であれば機械的強度が強い
ものとなり、好適である。
An Al dry plating film is preferable from the viewpoint of compatibility with polyimide. Furthermore, the upper part of the Al dry plating film is T
In the case of a three-layer metal layer in which i, Ni, and Au are dry-plated in this order, a general Sn alloy or Sn of the other conductive element is used.
When joined to solder (including hard solder) made of a contained alloy, Au of the outermost layer is joined to the conductive element of the other substrate, but its diffusion is prevented by the two layers of Ti and Ni. When Au or Cu is used for the outermost layer, Au-Au bonding or Cu-Cu bonding is performed by thermocompression bonding or ultrasonic bonding means with a metal layer in which the other conductive element is less likely to diffuse, for example, Au terminal or Cu terminal. When forming the junction, a double-layer metal layer of Ti alone may be used as the diffusion prevention layer. It is preferable that the vertically long polyimide core has a convex step shape because it has high mechanical strength.

【0014】また、上記のように構成された本発明の導
電用バンプ接合構造は、前述した縦長のポリイミドの芯
体の利点を利用するとともに、このポリイミドの芯体を
相対向する基板の中心に位置させることによって機械的
変形に伴う歪の影響が最少となるように緩和させるもの
である。はんだ(硬ろうも含む)を使用した場合は、は
んだが一旦固化した後は、その形状がそのまま保持され
てしまうからできるだけ熱及び機械的歪の影響を緩和さ
せることにしたものである。この際、はんだ層の外形が
縦断面鼓形状に形成されていれば、基板とポリイミド芯
体の端面との接合強度が高く、しかも中間の接合強度は
相対的に弱いため、ポリイミドバンプの芯の動きに追従
しうる。従って、導電要素同士の機械的変形によって特
定のバンプに歪が発生しても、その歪を導電用バンプで
吸収、緩和できて、導電用バンプの付根で疲労破断しに
くく、導電用バンプ構造の寿命が一層増大する。また、
導電用バンプの芯体は縦長のポリイミドよりなるので、
導電要素同士の接合時に多数のバンプの中で多少高さに
不揃いがあってもそのギャップをポリイミドの芯体で吸
収することができ、パッドには圧力がかからない。従っ
て、縦長のポリイミドの芯体の高さを低くしてもパッド
にはクラックは入らず、安定した品質の導電用バンプ構
造となる。
In addition, the conductive bump bonding structure of the present invention configured as described above utilizes the advantages of the above-described vertically elongated polyimide core body, and the polyimide core body is formed at the center of the opposing substrates. By positioning it, the effect of strain due to mechanical deformation is relaxed so as to be minimized. When solder (including hard solder) is used, the shape of the solder is maintained as it is after the solder is once solidified, so that the effects of heat and mechanical strain are alleviated as much as possible. At this time, if the outer shape of the solder layer is formed in a vertical cross-section, the bonding strength between the substrate and the end surface of the polyimide core is high, and the intermediate bonding strength is relatively weak. Can follow the movement. Therefore, even if distortion occurs in a specific bump due to mechanical deformation of the conductive elements, the distortion can be absorbed and relieved by the conductive bump, and fatigue fracture is less likely to occur at the root of the conductive bump. The life is further increased. Also,
Since the core of the conductive bump is made of vertically long polyimide,
When the conductive elements are joined to each other, even if the bumps have some unevenness in height, the gap can be absorbed by the polyimide core, and no pressure is applied to the pads. Therefore, even if the height of the vertically long polyimide core is lowered, the pad is not cracked, and the conductive bump structure of stable quality is obtained.

【0015】また、本発明の導電用バンプの製造方法に
よれば、上記の優れた導電用バンプを容易かつ精度よく
安定して製造することができる。なお、感光性ポリイミ
ドを塗布、乾燥及び露光した後再度塗布、乾燥及び露光
を繰り返した後、現像する方法においては、縦長のポリ
イミドの芯体の高さが高いものを容易に製造することが
でき、その縦断面形状を縦長にすれば芯体の強度も強い
ものが精度よく安定して製造することができる。
Further, according to the method for manufacturing a conductive bump of the present invention, the excellent conductive bump described above can be manufactured easily and accurately and stably. In the method of applying a photosensitive polyimide, drying and exposing it, and then repeating coating, drying, and exposing again, and then developing it, a vertically elongated polyimide core having a high height can be easily manufactured. By making the longitudinal cross-section longitudinally long, it is possible to accurately and stably manufacture a core having a strong strength.

【0016】また、本発明の導電用バンプ構造の製造方
法によれば、上記の優れたバンプ特性を備えた導電用バ
ンプ構造を容易かつ精度良く安定して製造することがで
きる。なお、縦長のポリイミドの芯体上にAl乾式めっ
き層を形成するのは上述した通りである。またはんだに
濡れる乾式めっき金属層がAu、Cu、Ni及びPdの
内の少なくとも1種の金属層から形成されれば、はんだ
を溶かして縦断面鼓形状にしやすいものである。なお、
ポリイミドの芯体の縦長の割合は実装するバンプの表面
密度、及び表面積、基板等の精度などにより適宜定めら
れる。
Further, according to the method of manufacturing the conductive bump structure of the present invention, the conductive bump structure having the above-mentioned excellent bump characteristics can be manufactured easily and accurately and stably. The Al dry plating layer is formed on the vertically long polyimide core as described above. If the dry-plated metal layer that is wet with solder is formed of at least one metal layer selected from Au, Cu, Ni, and Pd, it is easy to melt the solder to form a vertical cross-section. In addition,
The lengthwise length of the polyimide core is appropriately determined depending on the surface density of the bumps to be mounted, the surface area, the accuracy of the substrate, and the like.

【0017】[0017]

【実施例1】まず、導電用バンプの製造方法について説
明する。図1に示すように、Siウェハー10上の半導体
素子11のAlパッド12(周縁が保護膜11aで覆われてい
る。)上に、図2に示すように、ネガ型の感光性ポリイ
ミド13を塗布し、乾燥し、膜厚40μmとした。次に、一
辺 100μmの方形のAlパッド12に対し、図3に示すよ
うに直径40μmの円形の大きさで露光した。その後現像
し、キュアして直径30μm×高さ30μmの縦長のポリイ
ミドの芯体14を形成した。次いでSiウェハー10を40P
a、酸素プラズマ 500W×1分間でアッシングした後、
スパッタリング(Arガス、0.67Pa、1kw)により図
4に示すように厚さ1μmのAl膜15をウェハー10の全
面に形成した。次に、図5に示すように感光性レジスト
16を塗布し、乾燥し、図6に示すようにAlパッド12上
のレジストが残るように露光、現像し、次いで図7に示
すように縦長のポリイミドの芯体14の表面及びAlパッ
ド12上以外のAl膜15をエッチング除去した。そしてA
lパッド12上のレジストを除去した。
Example 1 First, a method of manufacturing a conductive bump will be described. As shown in FIG. 1, a negative photosensitive polyimide 13 is provided on the Al pad 12 (the peripheral edge of which is covered with the protective film 11a) of the semiconductor element 11 on the Si wafer 10, as shown in FIG. It was applied and dried to a film thickness of 40 μm. Next, as shown in FIG. 3, a square Al pad 12 having a side of 100 μm was exposed in a circular size having a diameter of 40 μm. Then, it was developed and cured to form a vertically long polyimide core 14 having a diameter of 30 μm and a height of 30 μm. Then Si wafer 10 to 40P
a, after ashing with oxygen plasma 500W x 1 minute,
As shown in FIG. 4, an Al film 15 having a thickness of 1 μm was formed on the entire surface of the wafer 10 by sputtering (Ar gas, 0.67 Pa, 1 kw). Next, as shown in FIG.
16 is coated, dried, and exposed and developed so that the resist on the Al pad 12 remains as shown in FIG. The Al film 15 other than the above was removed by etching. And A
The resist on the l-pad 12 was removed.

【0018】次に図8に示すように第2感光性レジスト
18を全面に塗布し、乾燥し、露光、現像し、図9に示す
ように縦長のポリイミドの芯体14の頭部だけ露呈させ、
スパッタリング(Arガス、0.67Pa、1kw)により順
に厚さ2000ÅのTiと厚さ2000ÅのNiと厚さ2000Åの
Auの三層からなる金属層17を縦長のポリイミドの芯体
14の頭部に形成した。次いで、図10に示すようにレジス
トを除去して導電用バンプ19を形成した。
Next, as shown in FIG. 8, a second photosensitive resist is formed.
18 is applied to the entire surface, dried, exposed and developed, and only the head of the vertically elongated polyimide core 14 is exposed as shown in FIG.
By sputtering (Ar gas, 0.67 Pa, 1 kw), a metal layer 17 consisting of three layers of 2000 Å Ti, 2000 Å Ni and 2000 Å Au in the order of thickness was used as a vertical polyimide core.
Formed on 14 heads. Then, as shown in FIG. 10, the resist was removed to form conductive bumps 19.

【0019】この導電用バンプ19を用いて半導体素子11
を実装用基板20にSnろう21にてろう付けすると、 240
個の多数のバンプ19の中で高さに多少不揃いがあって
も、強い圧力をかけてろう付けすることにより、そのギ
ャップを縦長のポリイミド芯体14で吸収することができ
た。その際、Alパッド12には強い圧力がかからないの
で、クラックが入ることがなく、半導体素子11に悪影響
を及ぼすことがなかった。また、半導体素子11と実装用
基板20との熱的や機械的歪による膨脹差、収縮差による
変形に伴う歪みが生じても、縦長ポリイミドの芯体14の
部分でその歪みを吸収緩和することができ、このとき縦
長ポリイミドの芯体14が左右対称の位置にあれば、特に
よくでき、バンプ19の付根が破断することがない。しか
も、上記実施例の導電用バンプ19は導電用Al膜15に覆
われた縦長のポリイミドの芯体14の頭部がTi、Ni及
びAuの三層金属層17に覆われているので、相手方の実
装用基板20のSnろう21と接合すると、Au−Sn共晶
合金層が形成されて安定した強固な接合となる。
A semiconductor element 11 is formed by using the conductive bumps 19.
Is soldered onto the mounting board 20 with Sn solder 21,
Even if the heights of the large number of bumps 19 are not uniform, the gap can be absorbed by the vertically long polyimide core 14 by brazing with a strong pressure. At that time, since no strong pressure was applied to the Al pad 12, no crack was generated and the semiconductor element 11 was not adversely affected. Further, even if the distortion due to the deformation due to the expansion difference or the contraction difference between the semiconductor element 11 and the mounting substrate 20 due to the thermal or mechanical strain occurs, the distortion should be absorbed and relaxed at the portion of the vertically elongated polyimide core body 14. At this time, if the vertically elongated polyimide core body 14 is located in a symmetrical position, it is particularly good and the root of the bump 19 is not broken. Moreover, in the conductive bumps 19 of the above-described embodiment, the head of the vertically elongated polyimide core 14 covered with the conductive Al film 15 is covered with the three-layer metal layer 17 of Ti, Ni, and Au. When it is joined to the Sn solder 21 of the mounting substrate 20, the Au—Sn eutectic alloy layer is formed and stable and firm joining is achieved.

【0020】なお、上記実施例は半導体素子11上に導電
用バンプ19を形成した場合であるが、逆に実装用基板20
に導電用バンプ19を形成しても良いものである。また、
Ti、Ni及びAuの三層金属層17を縦長のポリイミド
の芯体14の頭部のみ被覆したが、全面に被覆してもよい
ものである。また、導電用バンプ19はその他導電用テー
プ、コネクタ、各種センサ、プローブ、液晶回路等の導
電要素同士を電気的に導通するために適宜設けることも
できる。
In the above embodiment, the conductive bumps 19 are formed on the semiconductor element 11. However, conversely, the mounting substrate 20 is used.
The conductive bumps 19 may be formed on. Also,
Although the three-layer metal layer 17 of Ti, Ni and Au is coated only on the head of the vertically elongated polyimide core body 14, it may be coated on the entire surface. Further, the conductive bumps 19 may be appropriately provided in order to electrically connect other conductive elements such as a conductive tape, a connector, various sensors, probes, and liquid crystal circuits.

【0021】[0021]

【実施例2】実施例1と同様にして、図7に示すように
縦長のポリイミドの芯体(縦方向の長さ/横方向の長さ
の割合= 1.0)14の表面及びAlパッド12上以外のAl
膜15をエッチング除去し、レジストを除去した。次に、
スパッタリング(Arガス、0.67Pa、1kw)により図
11に示すようにTi2000Å、その上にAu1μmの二層
金属層17で覆われた導電用バンプ19を作成した。この実
施例2の導電用バンプ19を用いて半導体素子11を実装用
基板20のAu端子22に超音波(圧力)により接合する
と、多数の導電用バンプ19の中で高さに多少不揃いがあ
ってもそのギャップを縦長のポリイミド芯体14が吸収す
るので、その際Alパッド12には強い圧力がかからず、
クラックが入ることがなく、半導体素子11に悪影響を及
ぼすことはない。また、半導体素子11と実装用基板20と
の熱的及び機械的歪みによる膨脹差、収縮差による変形
に伴う歪みが発生しても、縦長のポリイミドの芯体14の
部分でその歪みを吸収緩和することができ、導電用バン
プ19の付根が破断することがない。しかも、上記実施例
2の導電用バンプ19は、最外表面がTiとAuの二層金
属層22で被覆されているので、相手方の実装用基板20の
Au端子22と軟質金属であるAu同士がAu−Au接合
されて安定した強固な接合となる。
[Embodiment 2] In the same manner as in Embodiment 1, as shown in FIG. 7, the surface of the vertically elongated polyimide core body (the ratio of the length in the longitudinal direction / the length in the lateral direction = 1.0) 14 and the Al pad 12 are Al other than
The film 15 was removed by etching and the resist was removed. next,
Figure by sputtering (Ar gas, 0.67Pa, 1kw)
As shown in FIG. 11, a conductive bump 19 was formed on which Ti 2000Å was covered with a Au 1 μm two-layer metal layer 17. When the semiconductor element 11 is bonded to the Au terminal 22 of the mounting substrate 20 by ultrasonic waves (pressure) using the conductive bumps 19 of the second embodiment, there is a slight unevenness in height among the many conductive bumps 19. However, since the vertically long polyimide core 14 absorbs the gap, a strong pressure is not applied to the Al pad 12 at that time,
No cracks are formed and the semiconductor element 11 is not adversely affected. Further, even if strain occurs due to deformation due to expansion and contraction differences due to thermal and mechanical strain between the semiconductor element 11 and the mounting substrate 20, the strain is absorbed and relaxed in the vertically elongated polyimide core body 14. Therefore, the root of the conductive bump 19 is not broken. Moreover, since the outermost surface of the conductive bump 19 of the second embodiment is covered with the two-layer metal layer 22 of Ti and Au, the Au terminal 22 of the mounting substrate 20 on the other side and the Au which is a soft metal are bonded to each other. Is Au-Au joined to form a stable and strong joint.

【0022】なお、上記実施例2では導電用バンプ19の
最外表面がTiとAuの二層金属層17であるので、相手
方の実装用基板20のAu端子22との接合となったが、金
属層17がTiとCuの二層金属層の場合は、相手方の実
装用基板20とはCu端子22との接合になる。
In the second embodiment, since the outermost surface of the conductive bump 19 is the two-layer metal layer 17 of Ti and Au, it is bonded to the Au terminal 22 of the mounting board 20 on the other side. When the metal layer 17 is a two-layer metal layer of Ti and Cu, the other mounting substrate 20 is joined to the Cu terminal 22.

【0023】また、上記実施例2は半導体素子11上に導
電用バンプ19を形成した場合であるが、逆に実装用基板
20に導電用バンプ19を形成しても良いものである。さら
に導電用バンプ19はその他導電用テープ、コネクタ、各
種センサ、プローブ、液晶回路等の導電要素同士を、電
気的に導通するために適宜設けることもできる。
In the second embodiment, the conductive bumps 19 are formed on the semiconductor element 11. On the contrary, the mounting substrate is used.
The conductive bumps 19 may be formed on 20. Further, the conductive bumps 19 can be appropriately provided to electrically connect other conductive elements such as a conductive tape, a connector, various sensors, a probe, and a liquid crystal circuit.

【0024】[0024]

【実施例3】実施例1と同様にして、図12に示すように
縦長のポリイミドの芯体14の表面及びAlパッド12上以
外のAl膜15をエッチング除去し、レジストを除去し
た。次に、スパッタリング(Arガス、0.67Pa、1k
w)により、厚さ2000ÅのTiと厚さ2000ÅのNiと厚
さ2000ÅのAuの三層からなる金属層17を半導体素子11
の全面に形成した。次いで、図示していないが、感光性
レジストを塗布し、乾燥し、Alパッド12上のレジスト
が残るように露光、現像し、最終的に図11に示すように
縦長のポリイミドの芯体14の外表面及びAlパッド12上
以外の金属層17をエッチング除去した後、Alパッド12
上のレジストを除去して導電用バンプ19を形成した。
[Embodiment 3] As in Embodiment 1, as shown in FIG. 12, the Al film 15 other than the surface of the vertically elongated polyimide core 14 and the Al pad 12 was removed by etching, and the resist was removed. Next, sputtering (Ar gas, 0.67 Pa, 1 k
According to w), the metal layer 17 composed of three layers of 2000 Å Ti, 2000 Å Ni and 2000 Å Au was used as the semiconductor element 11.
Was formed on the entire surface of. Next, although not shown, a photosensitive resist is applied, dried, and exposed and developed so that the resist on the Al pad 12 remains, and finally, as shown in FIG. After removing the metal layer 17 other than the outer surface and the Al pad 12 by etching, the Al pad 12
The upper resist was removed to form conductive bumps 19.

【0025】しかして、半導体素子11を実装接続する図
12に示す基板20の接合位置に、前記実施例1で形成した
縦長のポリイミドの芯体14の最外表面の金属層17の表面
積に見合った所要量のPb−Sn合金のはんだプレート
21を設けた。然る後、半導体素子11の縦長のポリイミド
の芯体14の最外表面の金属層17を基板20のPb−Sn合
金のはんだプレート21に接触させてはんだプレート21を
溶かし、図14に示すように、導電用バンプ19を包んで外
形を縦断面鼓形状になして、相対向する半導体素子11と
基板20を接合した。このようにして作成された実施例3
の導電用バンプの接合構造は、半導体素子11と基板20を
接合したはんだ21′が導電用バンプ19を包んで外形が縦
断面形状になされているので、接合面積が大きくて接合
強度が高く、中間は細くて縦長のポリイミドの芯体の動
きに追従できる。従って、半導体素子11と基板20との熱
的な膨脹差や収縮差による歪及び機械的変形に伴う歪が
発生しても、その歪を縦長のポリイミドの芯体14で吸
収、緩和できて導電用バンプ19の付根で疲労破断しにく
く、バンプの寿命が増長した。
Then, a diagram for mounting and connecting the semiconductor element 11.
At a bonding position of the substrate 20 shown in FIG. 12, a required amount of a Pb-Sn alloy solder plate corresponding to the surface area of the outermost metal layer 17 of the vertically elongated polyimide core body 14 formed in the first embodiment.
21 was set up. After that, the metal layer 17 on the outermost surface of the vertically elongated polyimide core body 14 of the semiconductor element 11 is brought into contact with the solder plate 21 of the Pb-Sn alloy of the substrate 20 to melt the solder plate 21, and as shown in FIG. Then, the semiconductor device 11 and the substrate 20 facing each other were joined by enclosing the conductive bumps 19 and making the outer shape a vertical cross-section. Example 3 created in this way
In the conductive bump bonding structure, since the solder 21 'that bonds the semiconductor element 11 and the substrate 20 wraps the conductive bump 19 and has an outer shape of a vertical cross section, the bonding area is large and the bonding strength is high. The middle part can follow the movement of a thin and vertically long polyimide core. Therefore, even if the strain due to the thermal expansion difference or the contraction difference between the semiconductor element 11 and the substrate 20 and the strain due to the mechanical deformation occur, the strain can be absorbed and relaxed by the vertically elongated polyimide core body 14 and the conductivity can be obtained. The roots of the bumps 19 do not easily cause fatigue fracture and the life of the bumps is extended.

【0026】また、導電用バンプ19の芯体が縦長のポリ
イミド14であるから、半導体素子11と基板20との接合時
に多数のバンプの中で高さに多少の不揃いがあってもそ
のギャップを縦長のポリイミドの芯体14で吸収すること
ができる。従って、Alパッド12には圧力がかからず、
Alパッドにはクラックが入らず、安定した品質の導電
用バンプ構造となる。なお、上記実施例は、導電用バン
プ19の外表面がAuであるが、Cu、NiまたはPdで
も良いものである。また、上記実施例では導電用バンプ
19を半導体素子11側に設けたが、基板20側に設けても良
いものである。さらに、本発明の導電用バンプ接合構造
は、半導体素子11と基板20との接合に適用するばかりで
なく、導電テープ、コネクタ、各種センサ、プローブ、
液晶回路等の導電要素の接合にも適用できるものであ
る。
Further, since the core of the conductive bump 19 is the vertically long polyimide 14, even if there is some unevenness in height among the many bumps when the semiconductor element 11 and the substrate 20 are joined, the gap between them is reduced. It can be absorbed by the vertically long polyimide core 14. Therefore, no pressure is applied to the Al pad 12,
The Al pad has no cracks and has a stable conductive bump structure. Although the outer surface of the conductive bump 19 is Au in the above embodiment, Cu, Ni or Pd may be used. In the above embodiment, the conductive bump is used.
Although 19 is provided on the semiconductor element 11 side, it may be provided on the substrate 20 side. Furthermore, the conductive bump bonding structure of the present invention is not only applied to bonding the semiconductor element 11 and the substrate 20, but also a conductive tape, a connector, various sensors, a probe,
It can also be applied to joining conductive elements such as liquid crystal circuits.

【0027】[0027]

【実施例4】図1に示すように、Siウェハー10上の半
導体素子11のAlパッド12(周縁が保護膜11aで覆われ
ている)上に、図2に示すようにネガ型の感光性ポリイ
ミド13を塗布し、乾燥し、膜厚40μmとした。次に一辺
100μmの方形のAlパッド12に対し、直径40μmの円
形の大きさで露光した。次にこの露光された部分23の上
に、図15に示すように、ネガ型の感光性ポリイミド13′
を塗布し、乾燥し、総膜厚80μmとし、直径20μmの円
形の大きさで再露光した。その後、現像し、キュアする
と、この再露光された部分24を最初に露光された部分23
の断面形状は凸字形の縦長のポリイミドの芯体となって
いる。大きさは下段部分が直径30μm×高さ30μmであ
り、上段部分が直径15μm×高さ30μmである。その
後、実施例1と同様な手順を踏んで、厚さ2000ÅのTi
と厚さ2000ÅのNiと厚さ2000ÅのAuの三層からなる
金属層17を凸字形ポリイミドの芯体14の頭部Al膜上に
形成し、導電用バンプ19を形成した。この導電用バンプ
19を26,400個用いて半導体素子11を実装用基板20にAu
−Snろうにてろう付けしても、各Alパッド12にはク
ラック等が入ることは全くなかった。
[Embodiment 4] As shown in FIG. 1, as shown in FIG. 2, a negative type photosensitive film is formed on an Al pad 12 (a peripheral edge of which is covered with a protective film 11a) of a semiconductor element 11 on a Si wafer 10. Polyimide 13 was applied and dried to a film thickness of 40 μm. Next side
A 100 μm square Al pad 12 was exposed in a circular size having a diameter of 40 μm. Then, on this exposed portion 23, as shown in FIG. 15, a negative photosensitive polyimide 13 'is formed.
Was applied, dried to a total film thickness of 80 μm, and re-exposed in a circular size having a diameter of 20 μm. Then, when developed and cured, this re-exposed portion 24 is replaced by the first exposed portion 23.
The cross-sectional shape is a vertically elongated polyimide core. The size of the lower part is 30 μm in diameter × 30 μm in height, and the upper part is 15 μm in diameter × 30 μm in height. Then, following the same procedure as in Example 1, Ti with a thickness of 2000 Å
Then, a metal layer 17 consisting of three layers of Ni having a thickness of 2000Å and Au having a thickness of 2000Å was formed on the head Al film of the core body 14 of the convex-shaped polyimide, and the conductive bumps 19 were formed. This conductive bump
The semiconductor element 11 is mounted on the mounting substrate 20 using 26,400 19 Au.
Even when brazing with Sn brazing, no cracks or the like were formed in each Al pad 12.

【0028】[0028]

【発明の効果】以上の説明でわかるように、本発明の導
電用バンプは、相対向する導電要素同士の接合の際、多
数のバンプの中で多少の高さに不揃いがあったり、上面
に偏りがあっても、そのギャップをバンプの芯体である
縦長のポリイミドにより吸収することができ、機械的変
形に伴う歪に依ってはパッドにクラックが入らず、また
多数の導電要素同士の内の何個かに熱的膨脹差、収縮差
による歪や機械的変形を伴う歪が生じても、その歪を縦
長のポリイミドの芯体により吸収緩和できてバンプの付
根が破断することがないので、安定した品質の導電用バ
ンプが実現する。
As can be seen from the above description, the conductive bumps of the present invention have a large number of bumps with uneven heights or a plurality of bumps when the conductive elements facing each other are joined. Even if there is a bias, the gap can be absorbed by the vertically long polyimide that is the core of the bump, and the pad is not cracked due to strain due to mechanical deformation. Even if a strain due to a difference in thermal expansion or contraction or a strain accompanied by a mechanical deformation occurs in some of them, the strain can be absorbed and relaxed by the vertically elongated polyimide core and the root of the bump is not broken. A stable conductive bump is realized.

【0029】また、この縦長のポリイミドの芯体にAl
の乾式めっき膜を用いると、ポリイミド芯体との密着性
が良く、しかもその上の金属層との密着性もよい。ま
た、このAlの乾式めっき膜上にはんだ層を介して電気
的に導通するためにはAl膜上の金属層としてははんだ
に濡れやすい金属層が接合強度の点で効果があり、特に
Au−Sn共晶合金層が形成される場合には、安定した
強固な接合が得られるので、はんだ層を薄く、即ち、導
電要素同士の接合間隔を狭く、できる効果がある。これ
らの効果はAu−Au接合またはCu−Cu接合が形成
される場合でも同様である。
In addition, Al is added to the vertically long polyimide core body.
When the dry plating film is used, the adhesiveness with the polyimide core is good and the adhesiveness with the metal layer thereon is also good. Further, in order to establish electrical conduction on the Al dry plating film via the solder layer, a metal layer that is easily wetted by solder is effective as a metal layer on the Al film in terms of bonding strength. When the Sn eutectic alloy layer is formed, stable and strong bonding can be obtained, so that there is an effect that the solder layer can be thin, that is, the bonding interval between the conductive elements can be narrowed. These effects are the same even when Au-Au bonding or Cu-Cu bonding is formed.

【0030】また、本発明の導電用バンプの製造方法に
よれば、上記の優れた導電用バンプを精度良く、均一な
ものを多数同時に製造することができる。特に、レジス
トの一部を除去して縦長のポリイミドの芯体の頭部を露
呈させ、その頭部にだけ金属層を設けることが効率よく
製造できる。また、本発明の導電用バンプの製造方法に
より縦長のポリイミドの芯体を凸字形の階段形の形状に
すれば、機械的強度の強いものが得られ、しかも一回露
光よりも一層長い縦長のポリイミドの芯体が得られると
いう効果がある。
Further, according to the method for manufacturing a conductive bump of the present invention, a large number of the above-mentioned excellent conductive bumps can be manufactured with high accuracy and at the same time. In particular, it is possible to efficiently manufacture by removing a part of the resist to expose the head of the vertically long polyimide core body and providing the metal layer only on the head. Further, by forming the vertically elongated polyimide core by the method for producing conductive bumps of the present invention into a stepped shape having a convex shape, strong mechanical strength can be obtained. There is an effect that a polyimide core is obtained.

【0031】他方、本発明における導電用バンプの接合
構造によれば、導電要素同士の接合時に多数のバンプの
中で高さに多少の不揃いがあっても、そのギャップを上
記の縦長のポリイミドの芯体で吸収できて、パッドには
圧力がかからず、クラックが入らず、安定した品質の導
電用バンプ構造となる。なお、縦長のポリイミドの芯体
が相対向する基板から等しい距離にあれば機械的歪に対
する緩和効果がより一層発揮される。この場合、はんだ
層の外形が縦断面鼓形状に形成されていれば、接合面積
が大きく、かつ余分なはんだを使用していないので、基
板同士の間隔を縮めることができる。なお、上記の効果
は上述のAu−Sn共晶合金、Au−Au接合及びCu
−Cu接合の場合も同様である。
On the other hand, according to the bonding structure for the conductive bumps of the present invention, even if there is some unevenness in height among a large number of bumps when the conductive elements are bonded to each other, the gap is made between the above-mentioned vertically elongated polyimides. It can be absorbed by the core, pressure is not applied to the pad, cracks do not occur, and a stable conductive bump structure is obtained. It should be noted that if the vertically long polyimide cores are at the same distance from the opposing substrates, the effect of alleviating mechanical strain is further exerted. In this case, if the outer shape of the solder layer is formed in a vertical cross-section, the joining area is large and no extra solder is used, so that the distance between the substrates can be shortened. The above-mentioned effects are obtained by the above-mentioned Au-Sn eutectic alloy, Au-Au bonding, and Cu.
The same applies to the case of -Cu bonding.

【0032】また、本発明の導電用バンプ構造の製造方
法によれば、上記の優れたバンプ特性を備えた導電用バ
ンプ構造を容易かつ精度よく安定して作ることができ
る。
Further, according to the method for manufacturing the conductive bump structure of the present invention, the conductive bump structure having the above-mentioned excellent bump characteristics can be easily and accurately manufactured in a stable manner.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 1 is a diagram showing a step in one embodiment of a method of manufacturing a conductive bump and a conductive bump structure of the present invention.

【図2】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 2 is a diagram showing a step in one embodiment of a method for manufacturing a conductive bump and a conductive bump structure of the present invention.

【図3】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 3 is a diagram showing a step in one embodiment of a method of manufacturing a conductive bump and a conductive bump structure of the present invention.

【図4】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 4 is a diagram showing steps in one embodiment of a method of manufacturing a conductive bump and a conductive bump structure of the present invention.

【図5】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 5 is a diagram showing a step in one embodiment of a method of manufacturing a conductive bump and a conductive bump structure of the present invention.

【図6】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 6 is a diagram showing a step in one embodiment of a method of manufacturing a conductive bump and a conductive bump structure of the present invention.

【図7】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 7 is a diagram showing a step in one embodiment of the method of manufacturing the conductive bump and the conductive bump structure of the present invention.

【図8】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 8 is a diagram showing a step in one embodiment of a method for manufacturing a conductive bump and a conductive bump structure of the present invention.

【図9】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例における工程を示す図である。
FIG. 9 is a diagram showing a step in one embodiment of the method of manufacturing the conductive bump and the conductive bump structure of the present invention.

【図10】本発明の導電用バンプ構造の製造方法の一実施
例における各々の工程を示す図である。
FIG. 10 is a diagram showing each step in one embodiment of the method of manufacturing the conductive bump structure of the present invention.

【図11】本発明の導電用バンプ構造の製造方法の一実施
例における各々の工程を示す図である。
FIG. 11 is a diagram showing each step in one embodiment of the method of manufacturing the conductive bump structure of the present invention.

【図12】本発明の導電用バンプ構造の製造方法の一実施
例における各々の工程を示す図である。
FIG. 12 is a diagram showing each step in one embodiment of the method of manufacturing the conductive bump structure of the present invention.

【図13】本発明の導電用バンプ構造の一実施例を示す図
である。
FIG. 13 is a diagram showing an example of a conductive bump structure of the present invention.

【図14】本発明の導電用バンプ及び導電用バンプ構造の
製造方法の一実施例を示す図である。
FIG. 14 is a diagram showing an embodiment of a method for manufacturing a conductive bump and a conductive bump structure of the present invention.

【図15】本発明の導電用バンプ構造の製造方法の一実施
例を示す図である。
FIG. 15 is a diagram showing an example of a method for manufacturing a conductive bump structure of the present invention.

【図16】従来の導電用バンプを示す図である。FIG. 16 is a diagram showing a conventional conductive bump.

【図17】従来の導電用バンプを示す図である。FIG. 17 is a diagram showing a conventional conductive bump.

【図18】従来の導電用バンプを示す図である。FIG. 18 is a diagram showing a conventional conductive bump.

【符号の説明】[Explanation of symbols]

14 縦長のポリイミドの芯体 15 Al層 17 金属層 19 導電用バンプ 21 はんだ 14 Vertically long polyimide core 15 Al layer 17 Metal layer 19 Conductive bump 21 Solder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 蒲 保典 神奈川県平塚市新町2番73号 田中貴金属 工業株式会社技術開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yasunori Kamata 2-7-3 Shinmachi, Hiratsuka-shi, Kanagawa Tanaka Kikinzoku Kogyo Co., Ltd. Technology Development Center

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 相対向する多数の導電要素同士を電気的
に導通するためのバンプであって、そのバンプは一方の
導電要素を含む基板のパッド上に形成された縦長のポリ
イミドの芯体及びその芯体上の乾式めっき層からなるこ
とを特徴とする導電用バンプ。
1. A bump for electrically conducting a large number of conductive elements facing each other, wherein the bump is a vertically elongated polyimide core body formed on a pad of a substrate including one conductive element, and A conductive bump comprising a dry plating layer on the core.
【請求項2】 縦長のポリイミドの芯体の露出外表面が
Al乾式めっき膜で覆われていることを特徴とする請求
項1に記載の導電用バンプ。
2. The conductive bump according to claim 1, wherein the exposed outer surface of the vertically elongated polyimide core is covered with an Al dry plating film.
【請求項3】 相対向する多数の導電要素同士をはんだ
層を介して電気的に導通するためのバンプであって、そ
のバンプは一方の導電要素を含む基板のパッド上に形成
された縦長のポリイミドの芯体、この芯体の外表面がA
l乾式めっき膜からなり、さらにAl乾式めっき膜の上
部がTi、Ni及びAuの順で乾式めっきされた三層金
属層からなることを特徴とする導電用バンプ。
3. A bump for electrically connecting a large number of conductive elements facing each other through a solder layer, the bump having a vertically long shape formed on a pad of a substrate including one conductive element. A polyimide core, the outer surface of which is A
1. A conductive bump comprising a dry plating film, and an Al dry plating film having a three-layer metal layer dry-plated in the order of Ti, Ni, and Au.
【請求項4】 相対向する多数の導電要素同士をAu−
Au接合層又はCu−Cu接合層を介して電気的に導通
するためのバンプであって、そのバンプは一方の導電要
素を含む基板のパッド上に形成された縦長のポリイミド
の芯体、この芯体の外表面がAl乾式めっき膜からな
り、さらにAl乾式めっき膜の上部が、Ti及びAu又
はTi及びCuの順で乾式めっきされた二層金属層から
なることを特徴とする導電用バンプ。
4. A plurality of conductive elements facing each other are Au--
A bump for electrically conducting through an Au bonding layer or a Cu-Cu bonding layer, the bump being a vertically long polyimide core body formed on a pad of a substrate including one conductive element, and the core. A conductive bump, wherein the outer surface of the body is made of an Al dry plating film, and the upper portion of the Al dry plating film is made of a two-layer metal layer dry-plated in the order of Ti and Au or Ti and Cu.
【請求項5】 縦長のポリイミドの芯体が断面凸字形形
状であることを特徴とする請求項1又は2に記載の導電
性バンプ。
5. The conductive bump according to claim 1, wherein the vertically elongated polyimide core has a convex cross section.
【請求項6】 相対向する多数の導電要素同士が電気的
に導通されたバンプ接合構造であって、そのバンプ接合
構造は一方の導電要素を含む基板のパッド上に形成され
た縦長のポリイミドの芯体、その芯体上の乾式めっき層
及びその乾式めっき層上のはんだ層からなり、前記縦長
のポリイミドの芯体が相対向する基板から等しい距離に
あることを特徴とする導電用バンプ構造。
6. A bump-bonding structure in which a large number of conductive elements facing each other are electrically connected to each other, and the bump-bonding structure is formed of a vertically long polyimide film formed on a pad of a substrate including one conductive element. A conductive bump structure comprising a core body, a dry plating layer on the core body, and a solder layer on the dry plating layer, wherein the vertically elongated polyimide core bodies are located at equal distances from opposite substrates.
【請求項7】 はんだ層の外形が縦断面鼓形状に形成さ
れていることを特徴とする請求項6に記載の導電用バン
プ構造。
7. The conductive bump structure according to claim 6, wherein the outer shape of the solder layer is formed in a vertical drum shape.
【請求項8】 乾式めっき層が縦長のポリイミドの芯体
側から順にAl層及びはんだに濡れる金属層から形成さ
れていることを特徴とする請求項6又は7に記載の導電
用バンプ構造。
8. The conductive bump structure according to claim 6, wherein the dry plating layer is formed of an Al layer and a metal layer wettable by solder in this order from the vertically elongated polyimide core body side.
【請求項9】 はんだに濡れる金属層がAu、Cu、N
i及びPdの内の少なくとも1種の層からなることを特
徴とする請求項6ないし8のいずれか1つに記載の導電
用バンプ構造。
9. The solder wettable metal layer is Au, Cu, N.
9. The conductive bump structure according to claim 6, comprising at least one layer selected from i and Pd.
【請求項10】 電気的に導通する相対向する多数の導電
要素の一方に導電用バンプを製造する方法において、感
光性ポリイミドを塗布、乾燥及び露光した後、再度塗
布、乾燥及び露光を繰り返した後、現像を行なって、導
電要素のパッド上にポリイミドを残し、これを硬化して
縦長のポリイミドの芯体を形成することを特徴とする導
電用バンプの製造方法。
10. A method of manufacturing a conductive bump on one of a large number of electrically conductive elements facing each other that are electrically conductive, wherein a photosensitive polyimide is applied, dried and exposed, and then applied, dried and exposed again. After that, development is performed to leave the polyimide on the pad of the conductive element, and the polyimide is cured to form a vertically long polyimide core body.
【請求項11】 電気的に導通する相対向する多数の導電
要素の一方に感光性ポリイミドを塗布し、順次乾燥、露
光及び現像を行なって導電要素のパッド上にポリイイミ
ドを残し、これを硬化して縦長のポリイミドの芯体を形
成し、この縦長のポリイミドの芯体の最外表面にはんだ
に濡れる乾式めっき金属層を形成し、他方の導電要素の
接合位置に前記はんだに濡れる乾式めっき金属層の表面
積に見合った所要量のはんだプレートを設け、然る後一
方の導電要素のはんだに濡れる乾式めっき金属層を他方
の導電要素のはんだプレートに接触させ、はんだプレー
トを溶かしてはんだに濡れる乾式めっき金属層を包みか
つ縦断面鼓形状になして相対向する導電要素を接合する
ことを特徴とする導電用バンプ構造の製造方法。
11. A photosensitive polyimide is applied to one of a large number of electrically conductive elements facing each other which are electrically conductive, and is sequentially dried, exposed and developed to leave a polyimide on the pad of the electrically conductive element and then cured. Forming a vertically elongated polyimide core, forming a dry plating metal layer that wets the solder on the outermost surface of this vertically elongated polyimide core, and a dry plating metal layer that wets the solder at the joining position of the other conductive element. Dry plating that wets the solder of one conductive element by contacting the solder layer of the other conductive element with a required amount of solder plate that corresponds to the surface area of the other, and then wet the solder by melting the solder plate A method for manufacturing a conductive bump structure, which comprises wrapping a metal layer and forming a vertical cross-section in a drum shape and joining conductive elements facing each other.
【請求項12】 縦長のポリイミドの芯体の上にAl乾式
めっき層を形成した後、はんだに濡れる乾式めっき金属
層を形成することを特徴とする請求項11に記載の導電用
バンプ構造の製造方法。
12. The production of a conductive bump structure according to claim 11, wherein an Al dry plating layer is formed on a vertically long polyimide core, and then a dry plating metal layer wettable with solder is formed. Method.
【請求項13】 はんだに濡れる乾式めっき金属層がA
u、Cu、Ni及びPdの内の少なくとも1種の金属層
からなることを特徴とする請求項12又は13に記載の導電
用バンプ構造の製造方法。
13. The dry-plated metal layer that is wet with solder is A.
14. The method for manufacturing a conductive bump structure according to claim 12, comprising at least one metal layer selected from u, Cu, Ni and Pd.
JP26111494A 1994-09-30 1994-09-30 Conduction bump, conduction bump structure and their manufacture Pending JPH08102467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26111494A JPH08102467A (en) 1994-09-30 1994-09-30 Conduction bump, conduction bump structure and their manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26111494A JPH08102467A (en) 1994-09-30 1994-09-30 Conduction bump, conduction bump structure and their manufacture

Publications (1)

Publication Number Publication Date
JPH08102467A true JPH08102467A (en) 1996-04-16

Family

ID=17357290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26111494A Pending JPH08102467A (en) 1994-09-30 1994-09-30 Conduction bump, conduction bump structure and their manufacture

Country Status (1)

Country Link
JP (1) JPH08102467A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419680A (en) * 1992-11-25 1995-05-30 Nippondenso Co., Ltd. Multi-blade blower
JP2005303021A (en) * 2004-04-13 2005-10-27 Sony Corp Wiring substrate, semiconductor device and manufacturing method thereof
JP2006135313A (en) * 2004-11-03 2006-05-25 Shogen Koden Kofun Yugenkoshi Light emitting diode
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
JP2006351873A (en) * 2005-06-16 2006-12-28 Seiko Epson Corp Manufacturing method of semiconductor device
JP2009105119A (en) * 2007-10-22 2009-05-14 Spansion Llc Semiconductor device and its manufacturing method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5419680A (en) * 1992-11-25 1995-05-30 Nippondenso Co., Ltd. Multi-blade blower
US7449406B2 (en) 2002-02-07 2008-11-11 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US7135770B2 (en) 2002-02-07 2006-11-14 Nec Corporation Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection
US7268438B2 (en) 2002-02-07 2007-09-11 Nec Corporation Semiconductor element including a wet prevention film
US7749888B2 (en) 2002-02-07 2010-07-06 Nec Corporation Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JP2005303021A (en) * 2004-04-13 2005-10-27 Sony Corp Wiring substrate, semiconductor device and manufacturing method thereof
JP4525148B2 (en) * 2004-04-13 2010-08-18 ソニー株式会社 Semiconductor device and manufacturing method thereof
JP2006135313A (en) * 2004-11-03 2006-05-25 Shogen Koden Kofun Yugenkoshi Light emitting diode
JP2006351873A (en) * 2005-06-16 2006-12-28 Seiko Epson Corp Manufacturing method of semiconductor device
JP4595694B2 (en) * 2005-06-16 2010-12-08 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP2009105119A (en) * 2007-10-22 2009-05-14 Spansion Llc Semiconductor device and its manufacturing method
US8637986B2 (en) 2007-10-22 2014-01-28 Spansion Llc Semiconductor device and method for manufacturing thereof
US9437573B2 (en) 2007-10-22 2016-09-06 Cypress Semiconductor Corporation Semiconductor device and method for manufacturing thereof

Similar Documents

Publication Publication Date Title
JP2825083B2 (en) Semiconductor element mounting structure
JP5375708B2 (en) Manufacturing method of semiconductor device
JPH11340369A (en) Semiconductor device, its manufacture, circuit board and electronic apparatus
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JPH01238148A (en) Semiconductor device
JP3451987B2 (en) Functional element, substrate for mounting functional element, and method of connecting them
TW200812037A (en) Circuit substrate and semiconductor device
US20020190377A1 (en) Circuit device and method for fabricating the same
JPH10135404A (en) Semiconductor chip module and its manufacture
JP3356649B2 (en) Semiconductor device and manufacturing method thereof
JP2003007916A (en) Method of manufacturing circuit device
JP2003007922A (en) Method of manufacturing circuit device
JP2003007917A (en) Method manufacturing circuit device
JPH08102467A (en) Conduction bump, conduction bump structure and their manufacture
JP2000068328A (en) Wiring board for flip-chip mounting
JP7497576B2 (en) Wiring board and method for manufacturing the same
JP2989696B2 (en) Semiconductor device and mounting method thereof
JP4736762B2 (en) BGA type semiconductor device and manufacturing method thereof
JP3925752B2 (en) Bumped wiring board and manufacturing method of semiconductor package
JP4267549B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2978902B1 (en) BGA type semiconductor device and its manufacturing method
JP2002231765A (en) Semiconductor device
JP3947502B2 (en) Manufacturing method of sealing member made of anisotropic conductive film
JP2003152023A (en) Connecting structure for semiconductor device and method for manufacturing the same
JPH10308415A (en) Method for mounting electrode, electronic component, electronic device, and electronic component