JP2005184888A - Pulse generator - Google Patents

Pulse generator Download PDF

Info

Publication number
JP2005184888A
JP2005184888A JP2003418050A JP2003418050A JP2005184888A JP 2005184888 A JP2005184888 A JP 2005184888A JP 2003418050 A JP2003418050 A JP 2003418050A JP 2003418050 A JP2003418050 A JP 2003418050A JP 2005184888 A JP2005184888 A JP 2005184888A
Authority
JP
Japan
Prior art keywords
high voltage
semiconductor switch
voltage pulse
inductor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003418050A
Other languages
Japanese (ja)
Other versions
JP4516308B2 (en
Inventor
Osamu Oda
小田  修
Naohiro Shimizu
尚博 清水
Ika Kou
江  偉華
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2003418050A priority Critical patent/JP4516308B2/en
Publication of JP2005184888A publication Critical patent/JP2005184888A/en
Application granted granted Critical
Publication of JP4516308B2 publication Critical patent/JP4516308B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize supplying of a high-voltage pulse of, for example, 12 kV having abrupt rise time and a very narrow pulse width at a low DC power supply voltage, for example of, about 12 V with a simple circuit configuration, without using a plurality of semiconductor switches to which a high voltage is applied. <P>SOLUTION: A pulse generator 10 includes a high-voltage pulse generator 14, which converts the capacitive energy stored in a capacitor 20 into inductive energy by the switching operations of first and second semiconductor switches 26 and 28 to be outputted as high-voltage pulses, and a step-up chopper circuit 16 connected to the front stage of the high-voltage pulse generator 14, to supply the energy to the capacitor 20 of the high-voltage pulse generator 14 by a switching operation of the semiconductor switch 54. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源からインダクタに蓄積させた電磁エネルギを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給でき、かつ、ノイズ対策を考慮したパルス発生装置に関する。   The present invention can supply a high voltage pulse having a very short rise time and a very narrow pulse width by releasing electromagnetic energy accumulated in an inductor from a low voltage DC power supply with a simple circuit configuration, and The present invention relates to a pulse generator that takes noise countermeasures into consideration.

最近、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適応されるようになってきたが、このプラズマを発生させるためには、高電圧の極めて幅の狭いパルスを供給できるパルス発生装置が必要となる。   Recently, techniques for deodorization, sterilization, decomposition of harmful gases, etc. have been applied by plasma generated by high voltage pulse discharge, but in order to generate this plasma, the high voltage is extremely narrow. A pulse generator capable of supplying pulses is required.

従来のパルス発生装置100は、図7に示すように、高電圧パルスの波高値に略等しい直流高電圧を発生する充電装置102と、該充電装置102からの直流高電圧に充電されるキャパシタ104と、大きな耐電圧を得るために直列接続された複数個の静電誘導サイリスタ(以下、SIサイリスタと記す)等の半導体素子106によるスイッチ108と、該スイッチ108の高速スイッチングによってキャパシタ104に充電された直流高電圧が高電圧パルスとして供給される負荷110とを有する(例えば特許文献1参照)。   As shown in FIG. 7, a conventional pulse generator 100 includes a charging device 102 that generates a DC high voltage substantially equal to the peak value of a high voltage pulse, and a capacitor 104 that is charged with the DC high voltage from the charging device 102. In order to obtain a large withstand voltage, a switch 108 by a semiconductor element 106 such as a plurality of electrostatic induction thyristors (hereinafter referred to as SI thyristors) connected in series, and the capacitor 104 is charged by high-speed switching of the switch 108. And a load 110 to which a high DC voltage is supplied as a high voltage pulse (see, for example, Patent Document 1).

各半導体素子106には、これら半導体素子106をターンオンさせるために、ゲート駆動回路112が接続されている。また、各半導体素子106の非導通時におけるインピーダンスのばらつきによる各半導体素子106の分担電圧のアンバランスを小さくするために、バランサ抵抗114が半導体素子106に並列に接続されている。   A gate driving circuit 112 is connected to each semiconductor element 106 in order to turn on these semiconductor elements 106. In addition, a balancer resistor 114 is connected in parallel to the semiconductor element 106 in order to reduce the unbalance of the shared voltage of each semiconductor element 106 due to the impedance variation when each semiconductor element 106 is non-conductive.

すなわち、パルス発生装置100には、負荷110に対して直列に、複数個の半導体素子106とバランサ抵抗114とからなる多直列回路116が接続されている。   In other words, the pulse generator 100 is connected to a multi-series circuit 116 composed of a plurality of semiconductor elements 106 and balancer resistors 114 in series with the load 110.

一方、提案例に係るパルス発生装置118は、図8に示すように、半導体スイッチ126をターンオンすることによって、直流電源120(電源電圧E)から抵抗136(抵抗値R)→各磁性体コア128の1ターンの1次巻線→半導体スイッチ126→直流電源120に、略E/Rの大きさの電流が流れる。   On the other hand, as shown in FIG. 8, the pulse generator 118 according to the proposed example turns on the semiconductor switch 126 to turn on the resistance 136 (resistance value R) from the DC power supply 120 (power supply voltage E) to each magnetic core 128. A current of approximately E / R flows through the primary winding of one turn → the semiconductor switch 126 → the DC power source 120.

このとき、磁性体コア128のトランス作用により各磁性体コア128の1ターンの2次巻線にも同じ大きさの電流が各半導体素子134のゲート−カソードを経由して流れるため、全ての半導体素子134を同時にターンオンすることとなる(例えば非特許文献1参照)。   At this time, due to the transformer action of the magnetic core 128, the same magnitude of current also flows through the secondary winding of one turn of each magnetic core 128 via the gate-cathode of each semiconductor element 134. The element 134 is turned on at the same time (see, for example, Non-Patent Document 1).

これにより、半導体スイッチ126と直列接続された半導体素子134とが導通するため、インダクタ138には略Eの電圧が印加され、電流ILが直線状に増加して行き、電磁エネルギがインダクタに蓄積される。 Thus, since the semiconductor switch 126 and the series-connected semiconductor elements 134 is conductive, the voltage of approximately E is applied to the inductor 138, the current I L is gradually increased linearly, storing electromagnetic energy in the inductor Is done.

インダクタ138に流れる電流ILが増加して、所望の電磁エネルギが蓄積された段階で、半導体スイッチ126をターンオフさせると、インダクタの電流の流れる経路が断たれようとするため、インダクタの残留電磁エネルギによる誘起電圧が逆極性に発生する。 When the current I L flowing through the inductor 138 increases and the desired electromagnetic energy is accumulated, when the semiconductor switch 126 is turned off, the current flowing path of the inductor tends to be cut off. The induced voltage due to is generated in the reverse polarity.

その結果、ダイオード140が導通し、インダクタ138→各半導体素子134→各磁性体コア128の1次巻線→ダイオード140→インダクタ138という経路でインダクタの電流が引き続き流れるようになる。このとき、各磁性体コア128の2次巻線にも同じ大きさの電流が流れる。   As a result, the diode 140 becomes conductive, and the inductor current continues to flow in the path of the inductor 138 → each semiconductor element 134 → the primary winding of each magnetic core 128 → the diode 140 → the inductor 138. At this time, the same current flows through the secondary winding of each magnetic core 128.

つまり、各半導体素子134のアノードに流れ込む電流は全てゲートへ流れ出し、カソードには電流が流れなくなる。この電流は半導体素子134に蓄積された電荷が放出されるまで流れる。この状態では電流経路に大きな電圧降下は生じず、時間も極く短時間なため、インダクタの電流の減少は僅かであり、インダクタの電磁エネルギの減少も少ない。   That is, all of the current flowing into the anode of each semiconductor element 134 flows out to the gate, and no current flows to the cathode. This current flows until the charge accumulated in the semiconductor element 134 is released. In this state, a large voltage drop does not occur in the current path, and the time is extremely short. Therefore, the decrease in the inductor current is small, and the decrease in the electromagnetic energy in the inductor is also small.

この電荷の放出と共に、半導体素子134はオフ状態に移行し、急速に空乏層が形成されていき、これによる少量の電気容量でインダクタ電流が充電されるため、アノード−カソード間の電圧も急峻に立ち上がっていく。このため、インダクタ電圧は急速に増大し、電流は急速に減少する。言い換えれば、インダクタの電磁エネルギが半導体素子134のアノード−カソード間容量に静電エネルギとして移行することになる。この電圧は負荷142にも供給されるので、この移行の過程でインダクタの電磁エネルギ及び半導体素子134のアノード−カソード間容量による静電エネルギが負荷で消費される。   Along with the discharge of the electric charge, the semiconductor element 134 shifts to an off state, and a depletion layer is rapidly formed. The inductor current is charged with a small amount of electric capacity thereby, so that the voltage between the anode and the cathode is also steep. Stand up. Thus, the inductor voltage increases rapidly and the current decreases rapidly. In other words, the electromagnetic energy of the inductor is transferred to the anode-cathode capacitance of the semiconductor element 134 as electrostatic energy. Since this voltage is also supplied to the load 142, the electromagnetic energy of the inductor and the electrostatic energy due to the anode-cathode capacitance of the semiconductor element 134 are consumed by the load during this transition process.

パルス発生装置118では、直流電源120は低電圧でもよく、半導体素子134のターンオン及びターンオフは磁性体コア128の2次電流のみで行われ、ゲート駆動回路が不要になり、装置を簡単化することが可能となる。   In the pulse generator 118, the DC power source 120 may be at a low voltage, and the semiconductor element 134 is turned on and off only by the secondary current of the magnetic core 128, eliminating the need for a gate drive circuit and simplifying the device. Is possible.

特開2002−44965号公報(図3、図4)JP 2002-44965 A (FIGS. 3 and 4) 電気学会プラズマ研究会、講演番号PST−02−16号(図1)IEEJ Plasma Society, No. PST-02-16 (Figure 1)

しかしながら、図7に示す従来のパルス発生装置100は、回路構成が複雑である。また、充電装置102をはじめとして、全ての回路部品に高電圧が印加される。そのため、絶縁距離を大きく取る等、高電圧絶縁を行う必要がある。従って、パルス発生装置100の大型化とコストの増大化を招くという問題がある。   However, the conventional pulse generator 100 shown in FIG. 7 has a complicated circuit configuration. Further, a high voltage is applied to all circuit components including the charging device 102. For this reason, it is necessary to perform high voltage insulation such as a large insulation distance. Accordingly, there is a problem that the pulse generator 100 is increased in size and cost.

また、万一の誤動作により、直列された半導体素子106の一部のみが、ターンオンした場合には、残りの半導体素子106に定格を超えた過電圧の印加による破壊が生じるおそれがあり、高信頼性の動作が期待できないという問題がある。   In addition, if only a part of the serially connected semiconductor elements 106 are turned on due to a malfunction, the remaining semiconductor elements 106 may be damaged due to application of overvoltage exceeding the rating. There is a problem that the operation of can not be expected.

さらに、極めて急峻に立上がるパルス(10kV/μ秒以上)を発生させるために半導体素子106を急速にターンオンさせる必要があることから、半導体素子106へのゲート信号の印加タイミングのズレや各半導体素子106のターンオン時間のズレが、2n秒や3n秒のオーダーでもターンオン時の過渡電圧バランスが大きく崩れるという問題があり、通常のインバータ等(数百V/μ秒程度)のような半導体素子の直列接続の場合に比べて桁違いの困難さがある。   Further, since it is necessary to rapidly turn on the semiconductor element 106 in order to generate a pulse (10 kV / μsec or more) that rises extremely steeply, a shift in the application timing of the gate signal to the semiconductor element 106 and each semiconductor element Even if the deviation of the turn-on time of 106 is in the order of 2 ns or 3 ns, there is a problem that the transient voltage balance at the time of turn-on is greatly lost, and a series of semiconductor elements such as an ordinary inverter (about several hundred V / μsec) There are orders of magnitude more difficult than in the case of connection.

一方、図8に示す提案例に係るパルス発生装置118では、直流電源120は低電圧でよく、万一のターンオン誤動作等の場合において、半導体素子134に対して耐電圧以上の電圧が印加されるということが全くなく、その点での改良はなされているが、半導体素子134のターンオフ時間のばらつきにより、急速に行われるターンオフ時において過渡電圧バランスの崩れを防止するのが非常に難しい。つまり、複数の半導体素子の直列接続に伴う問題は相変わらず存在している。   On the other hand, in the pulse generator 118 according to the proposed example shown in FIG. 8, the DC power supply 120 may have a low voltage, and a voltage higher than the withstand voltage is applied to the semiconductor element 134 in the event of a turn-on malfunction. Although there has been no improvement at all in that respect, it is very difficult to prevent the transient voltage balance from being disturbed at the time of turn-off performed rapidly due to variations in the turn-off time of the semiconductor element 134. That is, the problem with the serial connection of a plurality of semiconductor elements still exists.

さらに、ダイオード140の直列回路に複数の磁性体コアが配されるため、これによる物理的な距離、並びに有限の1次巻線及び2次巻線間の漏れによるインダクタンスの存在により、半導体スイッチ126のターンオフによるインダクタ電流のダイオード140への転流に時間を要し、半導体素子134のターンオフゲート電流の増加率が抑えられてしまい、半導体素子134のカソードに電流が流れている間に空乏層が広がり始め(ターンオフ利得が1以上となり)、急峻なターンオフでは不安定となるおそれがあった。   Further, since a plurality of magnetic cores are arranged in the series circuit of the diode 140, the semiconductor switch 126 is caused by the physical distance due to this and the presence of inductance due to leakage between the finite primary winding and the secondary winding. It takes time to commutate the inductor current to the diode 140 due to the turn-off of the semiconductor element 134, the increase rate of the turn-off gate current of the semiconductor element 134 is suppressed, and a depletion layer is formed while the current flows to the cathode of the semiconductor element 134. It started to spread (turn-off gain became 1 or more), and there was a risk of becoming unstable at a sharp turn-off.

本発明はこのような課題を考慮してなされたものであり、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、かつ、例えば12V程度の低い直流電源電圧で、急峻な立ち上がり時間と極めて狭いパルス幅を有する例えば12kV以上の高電圧パルスを供給できるようにしたパルス発生装置を提供することを目的とする。   The present invention has been made in consideration of such a problem, and without using a plurality of semiconductor switches to which a high voltage is applied, has a simple circuit configuration and a low DC power supply voltage of, for example, about 12V. An object of the present invention is to provide a pulse generator capable of supplying a high voltage pulse of, for example, 12 kV or more having a steep rise time and an extremely narrow pulse width.

また、本発明の他の目的は、上述の事項に加えて、ノイズ対策も考慮したパルス発生装置を提供することにある。   Another object of the present invention is to provide a pulse generator in consideration of noise countermeasures in addition to the above-mentioned matters.

本発明に係るパルス発生装置は、コンデンサに蓄積された容量性エネルギをスイッチング動作によって誘導性エネルギに変換し、高電圧パルスとして出力する高電圧パルス発生回路と、該高電圧パルス発生回路の前段に接続され、スイッチング動作によって前記コンデンサにエネルギを供給する1以上の昇圧チョッパ回路とを有することを特徴とする。   A pulse generator according to the present invention converts a capacitive energy accumulated in a capacitor into inductive energy by a switching operation and outputs it as a high voltage pulse, and a high voltage pulse generator before the high voltage pulse generator. And one or more step-up chopper circuits connected to supply energy to the capacitor by a switching operation.

通常、高電圧パルス発生回路から例えば10kV〜数10kVの高電圧パルスを出力させる場合、高電圧パルス発生回路の入力電圧として数100Vが必要となる。   Usually, when a high voltage pulse of, for example, 10 kV to several tens of kV is output from a high voltage pulse generation circuit, several hundreds V is required as an input voltage of the high voltage pulse generation circuit.

しかし、この発明では、高電圧パルス発生回路の前段に昇圧チョッパ回路を接続することで、高電圧パルス発生回路のコンデンサに、前記昇圧チョッパ回路を通じてエネルギを供給するようにしたので、昇圧チョッパ回路の入力電圧を例えば10V〜数10Vという低電圧にしても、高電圧パルス発生回路における前記コンデンサの両端電圧を例えば100V〜数100V程度にすることができ、高電圧パルス発生回路からは例えば10kV〜数10kVの高電圧パルスを出力させることができる。   However, in the present invention, the boost chopper circuit is connected to the front stage of the high voltage pulse generation circuit so that energy is supplied to the capacitor of the high voltage pulse generation circuit through the boost chopper circuit. Even if the input voltage is set to a low voltage of, for example, 10 V to several tens of volts, the voltage across the capacitor in the high voltage pulse generating circuit can be set to, for example, about 100 V to several hundreds V. From the high voltage pulse generating circuit, for example, 10 kV to several A high voltage pulse of 10 kV can be output.

従って、本発明においては、高電圧パルスを発生させる場合に、一般家庭への商用電源電圧(100V等)や自動車のバッテリ電圧(12V等)を利用することができ、パルス発生装置の普及に寄与させることができる。   Therefore, in the present invention, when a high voltage pulse is generated, a commercial power supply voltage (100 V or the like) to a general household or a car battery voltage (12 V or the like) can be used, which contributes to the spread of the pulse generator. Can be made.

そして、本発明において、前記高電圧パルス発生回路は、外部の高電圧パルス用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う高電圧パルス用の半導体スイッチを有し、前記昇圧チョッパ回路は、外部の昇圧用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う昇圧用の半導体スイッチを有し、前記高電圧パルス発生回路及び前記昇圧チョッパ回路は、それぞれ個別のシールドケースに収納され、少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されていてもよい。   In the present invention, the high voltage pulse generation circuit includes a high voltage pulse semiconductor switch that performs the switching operation based on a control signal from an external high voltage pulse gate drive circuit, and the boost chopper The circuit includes a boosting semiconductor switch that performs the switching operation based on a control signal from an external boosting gate drive circuit, and the high-voltage pulse generation circuit and the boosting chopper circuit are individually shielded cases. And at least the high voltage pulse generation circuit and the boost chopper circuit may be connected by a coaxial cable.

すなわち、ノイズの発生源である高電圧パルス用のゲート駆動回路と昇圧用のゲート駆動回路がそれぞれ高電圧パルス発生回路と昇圧チョッパ回路の外部に設置されている。また、外部からのノイズの混入を抑圧するために、高電圧パルス発生回路と昇圧チョッパ回路はそれぞれ個別のシールドケースに収納されている。さらに、少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されている。   That is, a high voltage pulse gate drive circuit and a boost gate drive circuit, which are noise generation sources, are installed outside the high voltage pulse generation circuit and the boost chopper circuit, respectively. In addition, in order to suppress external noise contamination, the high voltage pulse generation circuit and the boost chopper circuit are housed in separate shield cases. Further, at least the high voltage pulse generation circuit and the boost chopper circuit are connected by a coaxial cable.

これにより、高電圧パルス発生回路でのスイッチング動作に伴うノイズが昇圧チョッパ回路に影響を与えるということがなく、また、昇圧チョッパ回路でのスイッチング動作に伴うノイズが高電圧パルス発生回路に影響を与えるということもない。   As a result, the noise associated with the switching operation in the high voltage pulse generation circuit does not affect the boost chopper circuit, and the noise associated with the switching operation in the boost chopper circuit affects the high voltage pulse generation circuit. There is no such thing.

また、前記構成において、前記高電圧パルス発生回路から負荷までの出力経路が同軸ケーブルでシールドされていてもよい。同軸ケーブルを使用することで、耐圧特性が向上し、長距離の電力伝送が可能となる。そのため、ノイズの最大の発生源である負荷(放電セル等)を高電圧パルス発生回路や昇圧チョッパ回路から遠ざけることができる。   In the above configuration, the output path from the high voltage pulse generation circuit to the load may be shielded by a coaxial cable. By using a coaxial cable, the pressure resistance is improved and long-distance power transmission is possible. Therefore, the load (discharge cell or the like) that is the largest source of noise can be kept away from the high voltage pulse generation circuit and the boost chopper circuit.

また、本発明において、前記高電圧パルス発生回路を、前記コンデンサと、該コンデンサの両端子間に直列接続されたインダクタ、第1の半導体スイッチ及び第2の半導体スイッチと、前記第1の半導体スイッチのアノード端子に接続された前記インダクタの他端にカソード端子が接続され、前記第1の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有するようにしてもよい。   In the present invention, the high voltage pulse generation circuit includes the capacitor, an inductor connected in series between both terminals of the capacitor, a first semiconductor switch, a second semiconductor switch, and the first semiconductor switch. And a diode having a cathode terminal connected to the other end of the inductor connected to the anode terminal of the first semiconductor switch and an anode terminal connected to the gate terminal of the first semiconductor switch.

この場合、まず、前記第2の半導体スイッチをターンオンすることにより、第1の半導体スイッチも導通し、前記インダクタに前記コンデンサの両端電圧が印加され、該インダクタに誘導エネルギが蓄積される。その後、前記第2の半導体スイッチをターンオフさせると、前記第1の半導体スイッチも急速にターンオフするため、前記インダクタに非常に急峻に立ち上がる極めて幅の狭い高電圧パルスが発生することとなる。   In this case, first, the first semiconductor switch is turned on by turning on the second semiconductor switch, the voltage across the capacitor is applied to the inductor, and inductive energy is accumulated in the inductor. Thereafter, when the second semiconductor switch is turned off, the first semiconductor switch is also turned off rapidly, so that a very narrow high voltage pulse that rises very steeply is generated in the inductor.

これにより、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧パルスを供給できる。   Accordingly, a high voltage pulse having a steep rise time and an extremely narrow pulse width can be supplied with a simple circuit configuration without using a plurality of semiconductor switches to which a high voltage is applied.

なお、前記インダクタで高電圧パルスの発生を行い、高電圧パルスの供給を受ける負荷は該インダクタと並列に接続する、あるいは前記第1の半導体スイッチと並列に接続してもよい。   Note that a high voltage pulse is generated by the inductor, and a load that receives the supply of the high voltage pulse may be connected in parallel with the inductor or in parallel with the first semiconductor switch.

また、本発明は、前記高電圧パルス発生回路と直流電源との間に1つ以上の前記昇圧チョッパ回路が接続される場合に、前記昇圧チョッパ回路を、前段に接続された別の昇圧チョッパ回路又は前記直流電源からのエネルギを容量性エネルギとして蓄積する昇圧用コンデンサと、前記昇圧用コンデンサの両端子間に直列接続された昇圧用インダクタ及び半導体スイッチとを有して構成し、前記半導体スイッチを、前記高電圧パルス発生回路のコンデンサと並列に接続してもよい。   Further, the present invention provides another boost chopper circuit connected to the preceding stage when one or more boost chopper circuits are connected between the high voltage pulse generation circuit and a DC power supply. Or a boosting capacitor that stores energy from the DC power source as capacitive energy, and a boosting inductor and a semiconductor switch connected in series between both terminals of the boosting capacitor, and the semiconductor switch The high voltage pulse generator circuit may be connected in parallel with the capacitor.

この場合、前記半導体スイッチのターンオンによって前記昇圧用インダクタへの誘導エネルギの蓄積を行い、該昇圧用インダクタに蓄積された前記誘導性エネルギを、前記半導体スイッチのターンオフによって前記高電圧パルス発生回路のコンデンサ又は後段に接続された別の昇圧チョッパ回路の昇圧用コンデンサに供給するようにしてもよい。   In this case, inductive energy is stored in the boosting inductor by turning on the semiconductor switch, and the inductive energy stored in the boosting inductor is converted into a capacitor of the high voltage pulse generating circuit by turning off the semiconductor switch. Alternatively, the voltage may be supplied to a boosting capacitor of another boosting chopper circuit connected to the subsequent stage.

以上説明したように、本発明に係るパルス発生装置によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、かつ、例えば12V程度の低い直流電源電圧で、急峻な立ち上がり時間と極めて狭いパルス幅を有する例えば12kV以上の高電圧パルスを供給できる。   As described above, according to the pulse generator of the present invention, a simple circuit configuration and a low DC power supply voltage of, for example, about 12 V can be used without using a plurality of semiconductor switches to which a high voltage is applied. For example, a high voltage pulse of 12 kV or more having a steep rise time and an extremely narrow pulse width can be supplied.

以下、本発明に係るパルス発生装置の実施の形態例を図1〜図6を参照しながら説明する。   Embodiments of the pulse generator according to the present invention will be described below with reference to FIGS.

本実施の形態に係るパルス発生装置10は、図1に示すように、直流電源12と、高電圧パルス発生回路14と、直流電源12と高電圧パルス発生回路14との間に接続された昇圧チョッパ回路16とを有する。   As shown in FIG. 1, the pulse generator 10 according to the present embodiment includes a DC power source 12, a high voltage pulse generator circuit 14, and a booster connected between the DC power source 12 and the high voltage pulse generator circuit 14. And a chopper circuit 16.

高電圧パルス発生回路14は、図2に示すように、前段の昇圧チョッパ回路16の出力電圧が印加されるコンデンサ20と、該コンデンサ20の両端子間に直列に接続されたインダクタ22の一部(1次巻線24)、第1の半導体スイッチ26及び第2の半導体スイッチ28と、前記インダクタ22の1次巻線24の一端30にカソード端子が接続され、かつ、第1の半導体スイッチ26のゲート端子Gにアノード端子が接続されたダイオード32と、第2の半導体スイッチ28をオン/オフ制御するゲート駆動回路34とを有する。   As shown in FIG. 2, the high voltage pulse generation circuit 14 includes a capacitor 20 to which the output voltage of the boost chopper circuit 16 in the previous stage is applied, and a part of the inductor 22 connected in series between both terminals of the capacitor 20. (Primary winding 24), the first semiconductor switch 26 and the second semiconductor switch 28, and a cathode terminal is connected to one end 30 of the primary winding 24 of the inductor 22, and the first semiconductor switch 26 A diode 32 having an anode terminal connected to the gate terminal G and a gate drive circuit 34 for controlling on / off of the second semiconductor switch 28.

インダクタ22は、前記1次巻線24と、該1次巻線24に対して直流的に絶縁せずに1次巻線24に加極となるように巻き足した2次巻線36とを有し、2次巻線36の一端38とGND(グランド)間から出力電圧Voutが取り出されるようになっている。   The inductor 22 includes the primary winding 24 and a secondary winding 36 which is not galvanically insulated from the primary winding 24 but is added to the primary winding 24 so as to be polarized. The output voltage Vout is taken out from between one end 38 of the secondary winding 36 and GND (ground).

従って、1次巻線24の巻数をN1、2次巻線36の巻数をN2、第1の半導体スイッチ26の両端電圧をVAGとしたとき、出力電圧Voutは、VAG×(N1+N2)/ N1となる。なお、1次巻線24と2次巻線36間の磁気結合を密にし、漏れ磁束の発生を抑制するために、これら1次巻線24及び2次巻線36は、磁性体コアに巻きつけることが好ましい。 Accordingly, when the number of turns of the primary winding 24 is N1, the number of turns of the secondary winding 36 is N2, and the voltage across the first semiconductor switch 26 is V AG , the output voltage Vout is V AG × (N1 + N2) / N1. In order to make the magnetic coupling between the primary winding 24 and the secondary winding 36 dense and to suppress the generation of leakage magnetic flux, the primary winding 24 and the secondary winding 36 are wound around the magnetic core. It is preferable to attach.

第2の半導体スイッチ28は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第1の実施の形態では、アバランシェ形ダイオード40が逆並列で内蔵された電力用金属酸化半導体電界効果トランジスタ(以下、パワーMOSFETと記す)42を使用している。なお、ゲート駆動回路34は、パワーMOSFET42のゲート端子Gとソース端子Sに接続されている。   As the second semiconductor switch 28, a self-extinguishing type or commutation-extinguishing type device can be used. In the first embodiment, a power metal in which an avalanche type diode 40 is built in reverse parallel is used. An oxide semiconductor field effect transistor (hereinafter referred to as a power MOSFET) 42 is used. The gate drive circuit 34 is connected to the gate terminal G and the source terminal S of the power MOSFET 42.

第1の半導体スイッチ26は、電流制御形のデバイス又は自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この第1の実施の形態では、ターンオフ時の電圧上昇率(dv/dt)に対する耐量が極めて大きく、かつ、電圧定格の高いSIサイリスタ44を用いている。   As the first semiconductor switch 26, a current control type device, a self-extinguishing type device, or a commutation-extinguishing type device can be used. In this first embodiment, the rate of voltage increase (dv at turn-off) (dv) / Dt) is used, and SI thyristor 44 with a high voltage rating is used.

一方、昇圧チョッパ回路16は、前段の直流電源12(図1参照)の電源電圧Vinが印加される昇圧用コンデンサ50と、該昇圧用コンデンサ50の両端子間に直列に接続された昇圧用インダクタ52及び半導体スイッチ54と、半導体スイッチ54をオン/オフ制御するゲート駆動回路56とを有する。半導体スイッチ54は、高電圧パルス発生回路14のコンデンサ20と並列に接続されている。   On the other hand, the step-up chopper circuit 16 includes a step-up capacitor 50 to which the power supply voltage Vin of the DC power supply 12 (see FIG. 1) of the previous stage is applied, and a step-up inductor connected in series between both terminals of the step-up capacitor 50. 52, a semiconductor switch 54, and a gate drive circuit 56 for controlling the semiconductor switch 54 on / off. The semiconductor switch 54 is connected in parallel with the capacitor 20 of the high voltage pulse generation circuit 14.

半導体スイッチ54は、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、アバランシェ形ダイオード58が逆並列で内蔵されたパワーMOSFET60を使用している。なお、ゲート駆動回路56は、パワーMOSFET60のゲート端子Gとソース端子Sに接続されている。   As the semiconductor switch 54, a self-extinguishing type or commutation-extinguishing type device can be used. In this embodiment, a power MOSFET 60 in which an avalanche type diode 58 is built in antiparallel is used. The gate drive circuit 56 is connected to the gate terminal G and the source terminal S of the power MOSFET 60.

なお、昇圧チョッパ回路16と高電圧パルス発生回路14との間には、電流の逆流を阻止するためのダイオード62を順方向に接続することが望ましい。   It is desirable to connect a diode 62 for preventing a backflow of current between the boost chopper circuit 16 and the high voltage pulse generation circuit 14 in the forward direction.

そして、この実施の形態に係るパルス発生装置10は、図1に示すように、高電圧パルス発生回路14のうち、ゲート駆動回路34を除く回路部分が、例えば金属製のシールドケース64に収納され、昇圧チョッパ回路16のうち、ゲート駆動回路56を除く回路部分が、例えば金属製の別のシールドケース66に収納されている。   In the pulse generator 10 according to this embodiment, as shown in FIG. 1, the circuit portion excluding the gate drive circuit 34 in the high voltage pulse generator 14 is housed in, for example, a metal shield case 64. Of the step-up chopper circuit 16, the circuit portion excluding the gate drive circuit 56 is housed in another shield case 66 made of metal, for example.

また、直流電源12と昇圧チョッパ回路16とが同軸ケーブル68にて接続され、昇圧チョッパ回路16と高電圧パルス発生回路14とが同軸ケーブル70にて接続され、高電圧パルス発生回路14と該高電圧パルス発生回路14の出力側に接続される図示しない負荷(放電セル等)とが同軸ケーブル72にて接続されている。   The DC power supply 12 and the step-up chopper circuit 16 are connected by a coaxial cable 68, and the step-up chopper circuit 16 and the high voltage pulse generation circuit 14 are connected by a coaxial cable 70, so that the high voltage pulse generation circuit 14 and the high voltage pulse generation circuit 14 are connected to the high voltage pulse generation circuit 14. A coaxial cable 72 is connected to a load (discharge cell or the like) (not shown) connected to the output side of the voltage pulse generation circuit 14.

また、ゲート駆動回路34及び56の各電源74及び76が直流電源12とは別の電源を使用し、この実施の形態では、それぞれ乾電池を使用した。電源74及び76の各電源電圧は、直流電源12の電源電圧と同じ12Vとし、動作電圧を12Vとした。   Further, the power sources 74 and 76 of the gate drive circuits 34 and 56 use a power source different from the DC power source 12, and in this embodiment, dry batteries are used. The power supply voltages of the power supplies 74 and 76 were set to 12V, which is the same as the power supply voltage of the DC power supply 12, and the operating voltage was set to 12V.

次に、この実施の形態に係るパルス発生装置10の回路動作について図2の回路図と図3A〜図4Eの波形図とを参照しながら説明する。   Next, the circuit operation of the pulse generator 10 according to this embodiment will be described with reference to the circuit diagram of FIG. 2 and the waveform diagrams of FIGS. 3A to 4E.

まず、時点t0において、昇圧チョッパ回路16におけるゲート駆動回路56からパワーMOSFET60のゲート−ソース間に制御信号Vc1が供給され、パワーMOSFET60がオフからオンになる(図3C参照)。パワーMOSFET60がオンになると、昇圧用インダクタ52に直流電源12の電源電圧Vin(例えば12V)とほぼ同じ電圧が印加され、昇圧用インダクタ52のインダクタンスをL1としたとき、図3Aに示すように、昇圧用インダクタ52に流れる電流Iiは勾配(Vi/L1)で時間の経過に伴って直線状に増加する。   First, at time t0, the control signal Vc1 is supplied between the gate and source of the power MOSFET 60 from the gate drive circuit 56 in the boost chopper circuit 16, and the power MOSFET 60 is turned on from off (see FIG. 3C). When the power MOSFET 60 is turned on, substantially the same voltage as the power supply voltage Vin (for example, 12V) of the DC power supply 12 is applied to the boosting inductor 52, and when the inductance of the boosting inductor 52 is L1, as shown in FIG. The current Ii flowing through the boosting inductor 52 increases linearly with the elapse of time at a gradient (Vi / L1).

そして、このパワーMOSFET60がオンとなっている期間To1においては、ダイオード62の整流作用によって、高電圧パルス発生回路14のコンデンサ20の両端電圧Vrは0Vを維持している。   In the period To1 in which the power MOSFET 60 is on, the voltage Vr across the capacitor 20 of the high voltage pulse generation circuit 14 is maintained at 0V due to the rectification action of the diode 62.

前記電流Iiは、時点t1で電流がIp1(=Vin・To1/L1)となり、所望の電磁エネルギ(=L1・(Ip1)2/2)が得られると、ゲート駆動回路56からの制御信号Vc1の供給を停止し、パワーMOSFET60をターンオフさせる(図3C参照)。 The current Ii, current Ip1 at time t1 (= Vin · To1 / L1 ) becomes, the desired electromagnetic energy (= L1 · (Ip1) 2 /2) is obtained, the control signal Vc1 from the gate drive circuit 56 Is stopped and the power MOSFET 60 is turned off (see FIG. 3C).

前記時点t1において、パワーMOSFET60がターンオフすると、昇圧用インダクタ52に発生する誘導起電力によって、昇圧チョッパ回路16の出力電圧(パワーMOSFET60の両端電圧)が急峻に上昇する。   When the power MOSFET 60 is turned off at the time t1, the output voltage of the boost chopper circuit 16 (the voltage across the power MOSFET 60) rises sharply due to the induced electromotive force generated in the boost inductor 52.

このとき、高電圧パルス発生回路14のコンデンサ20は、その両端電圧Vrが所定の電圧Vrp(例えば200V)になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、パワーMOSFET60がオン動作している期間To1に、前記昇圧用インダクタ52に蓄積されていた誘導性エネルギが、パワーMOSFET60をターンオフすることによって、高電圧パルス発生回路14のコンデンサ20に移動し、容量性エネルギとして蓄積されることになる。   At this time, the capacitor 20 of the high voltage pulse generation circuit 14 is rapidly charged until the voltage Vr between both ends reaches a predetermined voltage Vrp (for example, 200 V), and then the voltage value is maintained for a certain time. That is, the inductive energy stored in the boosting inductor 52 moves to the capacitor 20 of the high voltage pulse generation circuit 14 by turning off the power MOSFET 60 during the period To1 during which the power MOSFET 60 is on. It will be stored as capacitive energy.

その後、時点t2において、ゲート駆動回路34からパワーMOSFET42のゲート−ソース間に制御信号Vc2が供給され、パワーMOSFET42がオフからオンになる(図4E参照)。   After that, at time t2, the control signal Vc2 is supplied from the gate drive circuit 34 between the gate and source of the power MOSFET 42, and the power MOSFET 42 is turned on from off (see FIG. 4E).

このとき、ダイオード32の逆極性の極めて大きなインピーダンスにより、第1の半導体スイッチ26は、ゲートG及びカソードK間に正に印加される電界効果によりターンオンする。第1の半導体スイッチ26のアノード電流の立ち上がりは、インダクタ22により抑制されるため、電界効果だけでも、正常なターンオンが行われる。   At this time, the first semiconductor switch 26 is turned on by the electric field effect applied between the gate G and the cathode K due to the extremely large impedance of the reverse polarity of the diode 32. Since the rise of the anode current of the first semiconductor switch 26 is suppressed by the inductor 22, a normal turn-on is performed only by the field effect.

このようにして、時点t2で第2の半導体スイッチ28及び第1の半導体スイッチ26が導通すると(図4D参照)、インダクタ22にコンデンサ20の両端電圧Vrp(図3B参照)が印加されることから、インダクタ22のインダクタンスをL2とすると、図4Aに示すように、インダクタ22の電流ILは勾配(Vrp/L2)で時間の経過に伴って直線状に増加する。 In this way, when the second semiconductor switch 28 and the first semiconductor switch 26 are turned on at time t2 (see FIG. 4D), the voltage Vrp across the capacitor 20 (see FIG. 3B) is applied to the inductor 22. When the inductance of the inductor 22 and L2, as shown in FIG. 4A, the current I L of the inductor 22 increases linearly with time gradient (Vrp / L2).

パワーMOSFET42がオンしている期間をTo2としたとき、前記電流ILは、時点t3で電流がIp2(=Vrp・To2/L2)となり、所望の電磁エネルギ(=L2・(Ip2)2/2)が得られると、ゲート駆動回路34からの制御信号Vc2の供給を停止し、パワーMOSFET42をターンオフさせる(図4E参照)。 When the power MOSFET42 is the To2 a period on, the current I L, the current at the time t3, Ip2 (= Vrp · To2 / L2 ) , and the desired electromagnetic energy (= L2 · (Ip2) 2 /2 Is obtained, the supply of the control signal Vc2 from the gate drive circuit 34 is stopped, and the power MOSFET 42 is turned off (see FIG. 4E).

このとき、前記電流ILの通流経路に存在するインダクタ22以外の図示しない浮遊インダクタンス(主に配線インダクタンス)が大きいと、パワーMOSFET42は瞬時に遮断状態とはならず、若干、電流が流れ続ける時間があり、パワーMOSFET42の出力容量を充電し、ダイオード40のアバランシェ電圧に達すると、該ダイオード40がアバランシェ電圧を持ったまま導通し、大きな損失を発生させる。このため、前記浮遊インダクタンスを極力低減させることにより、ダイオード40がアバランシェまで至らないようにし、ほぼ理想的なターンオフが行われるようにする。 At this time, if a floating inductance (not shown) other than the inductor 22 existing in the current I L flow path is large, the power MOSFET 42 is not instantaneously cut off, and the current continues to flow slightly. When there is time, the output capacitance of the power MOSFET 42 is charged, and when the avalanche voltage of the diode 40 is reached, the diode 40 conducts with the avalanche voltage and generates a large loss. For this reason, the stray inductance is reduced as much as possible so that the diode 40 does not reach the avalanche and an almost ideal turn-off is performed.

パワーMOSFET42がターンオフすることにより、第1の半導体スイッチ26のカソードKからの電流もゼロ、つまり、開放状態となるため、インダクタ22に流れていた電流ILは遮断され、インダクタ22は残留電磁エネルギによって逆誘起電圧を発生させようとするが、ダイオード32が作用し、インダクタ22の電流ILは、第1の半導体スイッチ26のアノードA→第1の半導体スイッチ26のゲートG→ダイオード32のアノード→ダイオード32のカソードの経路に転流する。 When the power MOSFET 42 is turned off, the current from the cathode K of the first semiconductor switch 26 is also zero, that is, an open state, so that the current I L flowing through the inductor 22 is cut off, and the inductor 22 has residual electromagnetic energy. by it to try to generate a reverse induction voltage, the diode 32 acts, the current I L of the inductor 22, the anode of the gate G → diode 32 the anode a → first semiconductor switch 26 of the first semiconductor switch 26 → Commutates to the cathode path of the diode 32.

この場合、ダイオード32が存在する分岐回路の浮遊インダクタンスも極力低くし、転流が短時間で終了するように配慮する必要がある。第1の半導体スイッチ26は、今まで流れていた電流によって電荷が蓄積されており、この電荷がゼロとなるまでは(ストレージ期間)、第1の半導体スイッチ26のアノード−ゲート間は導通状態を維持するため、上記経路の電圧降下は少ない。   In this case, it is necessary to consider that the stray inductance of the branch circuit in which the diode 32 exists is as low as possible and that commutation is completed in a short time. In the first semiconductor switch 26, electric charges are accumulated by the current that has flown until now, and until the electric charge becomes zero (storage period), the anode-gate of the first semiconductor switch 26 is in a conductive state. In order to maintain, the voltage drop of the said path | route is small.

従って、インダクタ22の逆誘起電圧VLは十分低い値に抑えられるため、時間の短いストレージ期間(図4Aの時間T1)内の前記電流ILの減少はほとんどないが、該時間T1は第1の半導体スイッチ26のゲート端子Gから引き抜かれる電荷量により決まる。そのため、できるだけ大きな電流を急峻に流し、見かけ上のターンオフ利得を1以下として時間T1を短縮し、インダクタ22の電流ILの減少を極力抑える必要がある。 Accordingly, since the reverse induced voltage V L of the inductor 22 is suppressed to a sufficiently low value, there is almost no decrease in the current I L within a short storage period (time T1 in FIG. 4A), but the time T1 is the first time. This is determined by the amount of charge drawn from the gate terminal G of the semiconductor switch 26. Therefore, abruptly flowing a possible large current, reduces the time the turn-off gain apparent as 1 below T1, it is as much as necessary to suppress the reduction of the current I L in inductor 22.

時点t4で第1の半導体スイッチ26の内部に蓄積されていた電荷の引き抜きを完了し、空乏層がカソード側並びにゲート側からアノード側へ広がり、ターンオフ動作を開始する。空乏層は内蔵電位で決まる量により、接合にかかる電圧が増大し、ターンオフが進行するに従い拡大し、最終的にアノード近傍に到達する。   At time t4, the extraction of the charge accumulated in the first semiconductor switch 26 is completed, the depletion layer spreads from the cathode side and the gate side to the anode side, and a turn-off operation is started. The depletion layer has an amount determined by the built-in potential, so that the voltage applied to the junction increases, expands as the turn-off progresses, and finally reaches the vicinity of the anode.

従って、空乏層による電気容量は、アクティブな電荷が多数存在する飽和状態(導通状態)から、構造で決まる少量の電気容量まで変化していく。インダクタ22の電磁エネルギによる電流が引き続きアノード→ゲートに流れ、この空乏層の電気容量を充電する。この充電電圧、つまり、第1の半導体スイッチ26のアノード−ゲート間電圧VAGは、初めは大きい電気容量のため、比較的緩やかに上昇するが、空乏層の拡がりとともに急速に上昇していく(図4B参照)。 Therefore, the electric capacity due to the depletion layer changes from a saturated state (conducting state) where many active charges exist to a small amount of electric capacity determined by the structure. A current due to the electromagnetic energy of the inductor 22 continues to flow from the anode to the gate, and charges the electric capacity of the depletion layer. This charging voltage, that is, the anode-gate voltage V AG of the first semiconductor switch 26, increases at a relatively slow rate because of a large electric capacity at first, but rapidly increases as the depletion layer expands ( (See FIG. 4B).

時点t5で電流ILがゼロになると、図4B及び図4Cに示すように、電圧VAG及びVLが最大となり、それぞれVAP及びVLPとなる。この時点で、インダクタ22の電磁エネルギが全て第1の半導体スイッチ26の空乏層の電気容量に移行したことになる。 When the current I L becomes zero at the time point t5, as shown in FIGS. 4B and 4C, the voltages V AG and V L become maximum and become V AP and V LP , respectively. At this time, all the electromagnetic energy of the inductor 22 has shifted to the capacitance of the depletion layer of the first semiconductor switch 26.

また、この現象は、インダクタ22のインダクタンスと第1の半導体スイッチ26の電気容量とによる共振動作であるため、インダクタ22の電流ILはほぼ余弦波形、第1の半導体スイッチ26のアノード−ゲート間電圧VAGは正弦波形となる。 Furthermore, this phenomenon are the resonant operation by the inductance and capacitance of the first semiconductor switch 26 of the inductor 22, the current I L of the inductor 22 is substantially a cosine waveform, the anode of the first semiconductor switch 26 - gate The voltage V AG has a sine waveform.

従って、自由に定数を決められるインダクタ22のインダクタンスの値を選ぶことにより、インダクタ22並びに2次巻線36とGND(グランド)間に発生する高電圧パルスの幅をコントロールできる。つまり、第1の半導体スイッチ26の電気容量の等価容量をCとすると、パルス幅Tpは、   Therefore, the width of the high voltage pulse generated between the inductor 22 and the secondary winding 36 and GND (ground) can be controlled by selecting the inductance value of the inductor 22 whose constant can be freely determined. That is, if the equivalent capacitance of the electric capacitance of the first semiconductor switch 26 is C, the pulse width Tp is

Figure 2005184888
となる。
Figure 2005184888
It becomes.

時点t5で最大値VAPに充電された第1の半導体スイッチ26の空乏層の電気容量に蓄えられた電荷は、共振現象の継続により、インダクタ22及び蓄積電荷によって逆方向に導通状態のダイオード32の経路で放電が始まり、時点t6でダイオード32が逆回復し、非導通になるまで続く。時点t6でインダクタ22及び第1の半導体スイッチ26の空乏層の電気容量にエネルギが残存していれば、このエネルギによる電流は、コンデンサ20→第2の半導体スイッチ28のダイオード40→第1の半導体スイッチ26のカソードK→アノードAの経路で流れる。 First charge stored in the capacitance of the depletion layer of the semiconductor switch 26 which is charged to the maximum value V AP at time t5, due continuation of resonance, in the conducting state in the reverse direction by the inductor 22 and the accumulated charge diode 32 Discharge starts in the path of, and continues until the diode 32 reversely recovers and becomes non-conductive at time t6. If energy remains in the capacitance of the depletion layer of the inductor 22 and the first semiconductor switch 26 at the time t6, the current due to this energy is converted from the capacitor 20 → the diode 40 of the second semiconductor switch 28 → the first semiconductor. It flows through the path of the cathode K → the anode A of the switch 26.

コンデンサ20に電流が流れる時間T4は回生動作となり、インダクタ22及び第1の半導体スイッチ26の空乏層の電気容量に残存しているエネルギが回生され、運転効率の向上に大きく寄与する。従って、ダイオード32の逆回復時間を極力短縮し、時間T3を短くすることが重要となる。   The time T4 during which the current flows in the capacitor 20 is a regenerative operation, and the energy remaining in the electric capacity of the depletion layer of the inductor 22 and the first semiconductor switch 26 is regenerated, which greatly contributes to the improvement of the operation efficiency. Therefore, it is important to shorten the reverse recovery time of the diode 32 as much as possible and to shorten the time T3.

以上の説明では、2次巻線36とGND(グランド)間に抵抗負荷のような線形性の負荷が接続されたことを前提に説明したが、負荷が放電ギャップのような非線形なものでは、電圧の上昇中に負荷インピーダンスが急減し、その後の波形は図4Bや図4Cとは違ったものとなるが、この場合、図4Bや図4Cの波形よりもパルス幅の狭いパルス状の波形となる。   The above description is based on the assumption that a linear load such as a resistive load is connected between the secondary winding 36 and GND (ground). However, if the load is nonlinear such as a discharge gap, While the voltage rises, the load impedance suddenly decreases, and the subsequent waveform is different from those shown in FIGS. 4B and 4C. In this case, however, a pulse-like waveform having a narrower pulse width than the waveforms shown in FIGS. Become.

そして、2次巻線36の一端38とGND間には、上述したように、VAG×(N1+N2)/ N1の電圧Voutを有する高電圧パルスが出力される。 As described above, a high voltage pulse having a voltage Vout of V AG × (N1 + N2) / N1 is output between one end 38 of the secondary winding 36 and GND.

通常、高電圧パルス発生回路14から例えば10kV〜数10kVの高電圧パルスを出力させる場合、高電圧パルス発生回路14の入力電圧として数100Vが必要となる。   Usually, when a high voltage pulse of, for example, 10 kV to several tens of kV is output from the high voltage pulse generation circuit 14, several hundreds V is required as an input voltage of the high voltage pulse generation circuit 14.

しかし、この実施の形態では、高電圧パルス発生回路14の前段に昇圧チョッパ回路16を接続することで、高電圧パルス発生回路14のコンデンサ20に、昇圧チョッパ回路16を通じてエネルギを供給するようにしたので、昇圧チョッパ回路16の入力電圧を例えば10V〜数10Vという低電圧にしても、高電圧パルス発生回路14におけるコンデンサ20の両端電圧を例えば100V〜数100V程度にすることができ、高電圧パルス発生回路14からは例えば10kV〜数10kVの高電圧パルスを出力させることができる。   However, in this embodiment, the boost chopper circuit 16 is connected in front of the high voltage pulse generation circuit 14 so that energy is supplied to the capacitor 20 of the high voltage pulse generation circuit 14 through the boost chopper circuit 16. Therefore, even if the input voltage of the boost chopper circuit 16 is set to a low voltage of, for example, 10V to several tens of volts, the voltage across the capacitor 20 in the high voltage pulse generation circuit 14 can be set to, for example, about 100V to several hundreds of volts. The generation circuit 14 can output a high voltage pulse of 10 kV to several tens of kV, for example.

従って、この実施の形態においては、高電圧パルスを発生させる場合に、一般家庭への商用電源電圧(100V等)や自動車のバッテリ電圧(12V等)を利用することができ、パルス発生装置10の普及に寄与させることができる。   Therefore, in this embodiment, when a high voltage pulse is generated, a commercial power supply voltage (100 V or the like) to a general household or a car battery voltage (12 V or the like) can be used. Can contribute to popularization.

特に、この実施の形態では、ノイズの発生源である高電圧パルス用のゲート駆動回路34と昇圧用のゲート駆動回路56とをそれぞれ高電圧パルス発生回路14と昇圧チョッパ回路16の外部に設置している。また、外部からのノイズの混入を抑圧するために、高電圧パルス発生回路14(ゲート駆動回路34を除く回路部分)と昇圧チョッパ回路16(ゲート駆動回路56を除く回路部分)をそれぞれ個別のシールドケース64及び66に収納している。さらに、少なくとも高電圧パルス発生回路14と昇圧チョッパ回路16とを同軸ケーブル70にて接続している。   In particular, in this embodiment, a high voltage pulse gate drive circuit 34 and a boost gate drive circuit 56, which are noise sources, are provided outside the high voltage pulse generation circuit 14 and the boost chopper circuit 16, respectively. ing. Further, in order to suppress external noise, the high voltage pulse generation circuit 14 (circuit portion excluding the gate drive circuit 34) and the boost chopper circuit 16 (circuit portion excluding the gate drive circuit 56) are individually shielded. Cases 64 and 66 are accommodated. Further, at least the high voltage pulse generation circuit 14 and the boost chopper circuit 16 are connected by a coaxial cable 70.

これにより、高電圧パルス発生回路14でのスイッチング動作に伴うノイズが昇圧チョッパ回路16に影響を与えるということがなく、また、昇圧チョッパ回路16でのスイッチング動作に伴うノイズが高電圧パルス発生回路14に影響を与えるということもない。   As a result, the noise associated with the switching operation in the high voltage pulse generation circuit 14 does not affect the boost chopper circuit 16, and the noise associated with the switching operation in the boost chopper circuit 16 does not affect the high voltage pulse generation circuit 14. It does not affect

しかも、ゲート駆動回路34及び56の各電源74及び76を直流電源12とは別の電源を使用したので、各ゲート駆動回路からのノイズが直流電源を通じて昇圧チョッパ回路等に混入することもなくなる。   In addition, since the power sources 74 and 76 of the gate drive circuits 34 and 56 are different from the DC power source 12, noise from each gate drive circuit is not mixed into the boost chopper circuit or the like through the DC power source.

また、高電圧パルス発生回路14から負荷(図示せず)までの出力経路が同軸ケーブル72でシールドするようにしているため、出力経路の耐圧特性が向上し、長距離の電力伝送が可能となる。その結果、ノイズの最大の発生源である負荷(放電セル等)を高電圧パルス発生回路14や昇圧チョッパ回路16から遠ざけることができる。   Further, since the output path from the high voltage pulse generation circuit 14 to the load (not shown) is shielded by the coaxial cable 72, the withstand voltage characteristic of the output path is improved and long-distance power transmission is possible. . As a result, the load (discharge cell or the like) which is the largest noise generation source can be kept away from the high voltage pulse generation circuit 14 and the boost chopper circuit 16.

さらに、ゲート駆動回路34及び56の動作電圧を12Vとし、通常の論理回路に使用される3.3Vや5Vと比較して高めに設定するようにしたので、ノイズの影響を受けにくくなるという利点がある。   Further, the operating voltage of the gate drive circuits 34 and 56 is set to 12V, and is set higher than 3.3V and 5V used in a normal logic circuit, so that it is less susceptible to noise. There is.

次に、本実施の形態に係るパルス発生装置10の2つの変形例について図5及び図6を参照しながら説明する。   Next, two modifications of the pulse generator 10 according to the present embodiment will be described with reference to FIGS.

まず、第1の変形例に係るパルス発生装置10aは、図5に示すように、インダクタ22を、1次巻線80と、該1次巻線80と磁気的に結合された2次巻線82とを有するトランスとした点で異なる。   First, as shown in FIG. 5, the pulse generator 10 a according to the first modification includes an inductor 22, a primary winding 80, and a secondary winding that is magnetically coupled to the primary winding 80. 82 in that the transformer has 82.

この場合、1次巻線80の巻数をN1、2次巻線82の巻数をN2、第1の半導体スイッチ26の両端電圧をVAGとしたとき、出力電圧Voutは、VAG×N2/ N1となる。 In this case, when the number of turns of the primary winding 80 is N1, the number of turns of the secondary winding 82 is N2, and the voltage across the first semiconductor switch 26 is V AG , the output voltage Vout is V AG × N2 / N1. It becomes.

第2の変形例に係るパルス発生装置10bは、図6に示すように、直流電源12と高電圧パルス発生回路14との間に2つ以上の昇圧チョッパ回路16a、16b、16c・・・、16Eを縦続接続した点で異なる。この場合、各昇圧チョッパ回路間(16aと16bとの間、16bと16cとの間、以下同様)並びに最終段の昇圧チョッパ回路16Eと高電圧パルス発生回路14との間にそれぞれダイオード(図示せず)を順方向に接続することが好ましい。   As shown in FIG. 6, the pulse generator 10b according to the second modification includes two or more boost chopper circuits 16a, 16b, 16c,... Between the DC power supply 12 and the high voltage pulse generator circuit 14. The difference is that 16E is connected in cascade. In this case, diodes (not shown) are provided between the boost chopper circuits (between 16a and 16b, between 16b and 16c, and so on) and between the boost chopper circuit 16E at the final stage and the high voltage pulse generation circuit 14. Are preferably connected in the forward direction.

この場合も、図示しないが、各昇圧チョッパ回路16a、16b、16c・・・、16Eのうち、ゲート駆動回路を除く部分をそれぞれ個別のシールドケースに収納し、高電圧パルス発生回路14のゲート駆動回路34を除く部分を専用のシールドケースに収納する。また、直流電源12と初段の昇圧チョッパ回路16aとを同軸ケーブルにて接続し、各昇圧チョッパ回路16a、16b、16c・・・、16E間をそれぞれ同軸ケーブルにて接続し、最終段の昇圧チョッパ回路16Eと高電圧パルス発生回路14とを同軸ケーブルで接続し、高電圧パルス発生回路14の出力経路を同軸ケーブルにてシールドする。   In this case as well, although not shown in the drawing, portions of the boost chopper circuits 16a, 16b, 16c,..., 16E, except for the gate drive circuit, are housed in individual shield cases, and the gate drive of the high voltage pulse generation circuit 14 is performed. The portion excluding the circuit 34 is housed in a dedicated shield case. Further, the DC power source 12 and the first step-up booster chopper circuit 16a are connected by a coaxial cable, and the booster chopper circuits 16a, 16b, 16c,. The circuit 16E and the high voltage pulse generation circuit 14 are connected by a coaxial cable, and the output path of the high voltage pulse generation circuit 14 is shielded by the coaxial cable.

なお、本発明に係るパルス発生装置は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。   In addition, the pulse generator according to the present invention is not limited to the above-described embodiment, and it is needless to say that various configurations can be adopted without departing from the gist of the present invention.

本実施の形態に係るパルス発生装置を示す構成図である。It is a block diagram which shows the pulse generator which concerns on this Embodiment. 本実施の形態に係るパルス発生装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the pulse generator which concerns on this Embodiment. 図3A〜図3Cは、本実施の形態に係るパルス発生装置の回路動作、特に、昇圧チョッパ回路の回路動作を示す波形図である。3A to 3C are waveform diagrams showing the circuit operation of the pulse generator according to the present embodiment, in particular, the circuit operation of the boost chopper circuit. 図4A〜図4Eは、本実施の形態に係るパルス発生装置の回路動作、特に、高電圧パルス発生回路の回路動作を示す波形図である。4A to 4E are waveform diagrams showing the circuit operation of the pulse generation device according to the present embodiment, in particular, the circuit operation of the high voltage pulse generation circuit. 第1の変形例に係るパルス発生装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the pulse generator which concerns on a 1st modification. 第2の変形例に係るパルス発生装置を示す構成図である。It is a block diagram which shows the pulse generator which concerns on a 2nd modification. 従来技術に係るパルス発生装置を示す図である。It is a figure which shows the pulse generator which concerns on a prior art. 提案例に係るパルス発生装置を示す図である。It is a figure which shows the pulse generator which concerns on a proposal example.

符号の説明Explanation of symbols

10、10a、10b…パルス発生装置 12…直流電源
14…高電圧パルス発生回路 16…昇圧チョッパ回路
20…コンデンサ 22…インダクタ
26…第1の半導体スイッチ 28…第2の半導体スイッチ
32…ダイオード 50…昇圧用コンデンサ
52…昇圧用インダクタ 54…半導体スイッチ
64、66…シールドケース 68、70、72…同軸ケーブル
74、76…電源(乾電池)

DESCRIPTION OF SYMBOLS 10, 10a, 10b ... Pulse generator 12 ... DC power supply 14 ... High voltage pulse generator circuit 16 ... Boost chopper circuit 20 ... Capacitor 22 ... Inductor 26 ... First semiconductor switch 28 ... Second semiconductor switch 32 ... Diode 50 ... Boosting capacitor 52 ... Boosting inductor 54 ... Semiconductor switch 64, 66 ... Shield case 68, 70, 72 ... Coaxial cable 74, 76 ... Power supply (dry cell)

Claims (6)

コンデンサに蓄積された容量性エネルギをスイッチング動作によって誘導性エネルギに変換し、高電圧パルスとして出力する高電圧パルス発生回路と、該高電圧パルス発生回路の前段に接続され、スイッチング動作によって前記コンデンサにエネルギを供給する1以上の昇圧チョッパ回路とを有することを特徴とするパルス発生装置。   Capacitive energy stored in the capacitor is converted into inductive energy by a switching operation and output as a high voltage pulse, and is connected to the previous stage of the high voltage pulse generation circuit. One or more step-up chopper circuits for supplying energy. 請求項1記載のパルス発生装置において、
前記高電圧パルス発生回路は、外部の高電圧パルス用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う高電圧パルス用の半導体スイッチを有し、
前記昇圧チョッパ回路は、外部の昇圧用のゲート駆動回路からの制御信号に基づいて前記スイッチング動作を行う昇圧用の半導体スイッチを有し、
前記高電圧パルス発生回路及び前記昇圧チョッパ回路は、それぞれ個別のシールドケースに収納され、
少なくとも前記高電圧パルス発生回路と前記昇圧チョッパ回路とが同軸ケーブルにて接続されていることを特徴とするパルス発生装置。
The pulse generator according to claim 1, wherein
The high voltage pulse generation circuit includes a high voltage pulse semiconductor switch that performs the switching operation based on a control signal from an external high voltage pulse gate drive circuit,
The step-up chopper circuit includes a step-up semiconductor switch that performs the switching operation based on a control signal from an external step-up gate drive circuit,
The high voltage pulse generation circuit and the boost chopper circuit are housed in separate shield cases, respectively.
At least the high voltage pulse generation circuit and the step-up chopper circuit are connected by a coaxial cable.
請求項1記載のパルス発生装置において、
前記高電圧パルス発生回路から負荷までの出力経路が同軸ケーブルでシールドされていることを特徴とするパルス発生装置。
The pulse generator according to claim 1, wherein
An output path from the high voltage pulse generation circuit to a load is shielded by a coaxial cable.
請求項1〜3のいずれか1項に記載のパルス発生装置において、
前記高電圧パルス発生回路は、
前記コンデンサと、
前記コンデンサの両端子間に直列接続されたインダクタ、第1の半導体スイッチ及び第2の半導体スイッチと、
前記第1の半導体スイッチのアノード端子に接続された前記インダクタの他端にカソード端子が接続され、前記第1の半導体スイッチのゲート端子にアノード端子が接続されたダイオードとを有し、
前記第2の半導体スイッチのターンオンによる前記第1の半導体スイッチの導通に伴って前記インダクタへの誘導エネルギの蓄積が行われ、
前記第2の半導体スイッチのターンオフによる前記第1の半導体スイッチのターンオフに伴って前記インダクタにおいて前記高電圧パルスが発生することを特徴とするパルス発生装置。
In the pulse generator of any one of Claims 1-3,
The high voltage pulse generation circuit includes:
The capacitor;
An inductor, a first semiconductor switch and a second semiconductor switch connected in series between both terminals of the capacitor;
A diode having a cathode terminal connected to the other end of the inductor connected to the anode terminal of the first semiconductor switch, and an anode terminal connected to the gate terminal of the first semiconductor switch;
Inductive energy is stored in the inductor as the first semiconductor switch is turned on by turning on the second semiconductor switch.
The pulse generator according to claim 1, wherein the high voltage pulse is generated in the inductor when the first semiconductor switch is turned off by turning off the second semiconductor switch.
請求項1〜4のいずれか1項に記載のパルス発生装置において、
前記高電圧パルス発生回路と直流電源との間に1つ以上の前記昇圧チョッパ回路が接続される場合に、
前記昇圧チョッパ回路は、
前段に接続された別の昇圧チョッパ回路又は前記直流電源からのエネルギを容量性エネルギとして蓄積する昇圧用コンデンサと、
前記昇圧用コンデンサの両端子間に直列接続された昇圧用インダクタ及び半導体スイッチとを有し、
前記半導体スイッチは、前記高電圧パルス発生回路のコンデンサと並列に接続され、
前記半導体スイッチのターンオンによって前記半導体スイッチの導通に伴う前記昇圧用インダクタへの誘導エネルギの蓄積が行われ、
前記昇圧用インダクタに蓄積された前記誘導性エネルギを、前記半導体スイッチのターンオフによって前記高電圧パルス発生回路のコンデンサ又は後段に接続された別の昇圧チョッパ回路の昇圧用コンデンサに供給することを特徴とするパルス発生装置。
In the pulse generator according to any one of claims 1 to 4,
When one or more boosting chopper circuits are connected between the high voltage pulse generation circuit and a DC power source,
The step-up chopper circuit is
A boosting capacitor for storing energy from another boosting chopper circuit connected to the previous stage or the DC power source as capacitive energy;
A boosting inductor and a semiconductor switch connected in series between both terminals of the boosting capacitor;
The semiconductor switch is connected in parallel with a capacitor of the high voltage pulse generation circuit,
Accumulation of inductive energy in the boost inductor accompanying conduction of the semiconductor switch is performed by turning on the semiconductor switch,
The inductive energy stored in the boost inductor is supplied to a capacitor of the high voltage pulse generation circuit or a boost capacitor of another boost chopper circuit connected to a subsequent stage by turning off the semiconductor switch. Pulse generator.
請求項5記載のパルス発生装置において、
前記直流電源は、自動車のバッテリ電源であることを特徴とするパルス発生装置。

The pulse generator according to claim 5, wherein
The pulse generator according to claim 1, wherein the DC power source is a battery power source of an automobile.

JP2003418050A 2003-12-16 2003-12-16 Pulse generator Expired - Fee Related JP4516308B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418050A JP4516308B2 (en) 2003-12-16 2003-12-16 Pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418050A JP4516308B2 (en) 2003-12-16 2003-12-16 Pulse generator

Publications (2)

Publication Number Publication Date
JP2005184888A true JP2005184888A (en) 2005-07-07
JP4516308B2 JP4516308B2 (en) 2010-08-04

Family

ID=34780366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418050A Expired - Fee Related JP4516308B2 (en) 2003-12-16 2003-12-16 Pulse generator

Country Status (1)

Country Link
JP (1) JP4516308B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016176A (en) * 2010-07-01 2012-01-19 Ngk Insulators Ltd Pulse generation circuit
JP2014096976A (en) * 2012-10-10 2014-05-22 Daikin Ind Ltd Direct-type power conversion device and method of controlling direct-type power conversion device
CN106067786A (en) * 2016-06-27 2016-11-02 湖南正申科技有限公司 Micropower high-amplitude nanosecond ultra-narrow pulse produces circuit
JP2020010417A (en) * 2018-07-02 2020-01-16 大学共同利用機関法人 高エネルギー加速器研究機構 Pulse generation device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932898B (en) * 2016-06-02 2018-10-30 清华大学 A kind of hybrid inductive energy storage type pulse power of capacitance for Electromagnetic Launching

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139767U (en) * 1987-03-05 1988-09-14
JPH06197534A (en) * 1992-10-26 1994-07-15 Mitsubishi Electric Corp Pulse power supply apparatus
JPH07201481A (en) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd High pressure discharge lamp lighting device
JPH118987A (en) * 1997-06-17 1999-01-12 Meidensha Corp Pulse power source
JP2003348859A (en) * 2002-05-30 2003-12-05 Meidensha Corp Charger for capacitor
JP2004072994A (en) * 2002-06-12 2004-03-04 Ngk Insulators Ltd High voltage pulse generation circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139767U (en) * 1987-03-05 1988-09-14
JPH06197534A (en) * 1992-10-26 1994-07-15 Mitsubishi Electric Corp Pulse power supply apparatus
JPH07201481A (en) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd High pressure discharge lamp lighting device
JPH118987A (en) * 1997-06-17 1999-01-12 Meidensha Corp Pulse power source
JP2003348859A (en) * 2002-05-30 2003-12-05 Meidensha Corp Charger for capacitor
JP2004072994A (en) * 2002-06-12 2004-03-04 Ngk Insulators Ltd High voltage pulse generation circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012016176A (en) * 2010-07-01 2012-01-19 Ngk Insulators Ltd Pulse generation circuit
JP2014096976A (en) * 2012-10-10 2014-05-22 Daikin Ind Ltd Direct-type power conversion device and method of controlling direct-type power conversion device
CN106067786A (en) * 2016-06-27 2016-11-02 湖南正申科技有限公司 Micropower high-amplitude nanosecond ultra-narrow pulse produces circuit
JP2020010417A (en) * 2018-07-02 2020-01-16 大学共同利用機関法人 高エネルギー加速器研究機構 Pulse generation device
JP7106105B2 (en) 2018-07-02 2022-07-26 大学共同利用機関法人 高エネルギー加速器研究機構 pulse generator

Also Published As

Publication number Publication date
JP4516308B2 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
EP1376868B1 (en) High-voltage pulse generating circuit
EP1553475B1 (en) Pulse power supply for regenerating magnetic energy
JP4783740B2 (en) High voltage pulse generator
JP4516308B2 (en) Pulse generator
JP4418212B2 (en) High voltage pulse generator
US7499293B2 (en) High voltage pulse power circuit
US20070242492A1 (en) Pulse generator circuit
JP2004220985A (en) Plasma treatment device and plasma treatment method
WO2005096486A1 (en) High-voltage pulse generating circuit
EP1693945A1 (en) Pulse generator circuit
JP4783628B2 (en) Discharge device
JP4824419B2 (en) Discharge device
JP4740559B2 (en) Pulse power supply
Peterson Switch mode power supplies-a new approach for consumer audio systems
KR960016810B1 (en) Dust collector using pulse generating type
Kim et al. 200KV pulse power supply implementation
WO2012153764A1 (en) Pulse generating circuit
Redondo et al. Resonant converter topology for the new ISOLDE/CERN modulator
JP3379653B2 (en) Pulse generator and dust collector using the same
JP2004336923A (en) Power supply apparatus
Krasnikov et al. Use of snappy recovery diodes is a new way to increase efficiency and reliability of power conversion devices
JPH02106165A (en) Snubber circuit
JPH06112776A (en) Pulse generator and dust collector using this device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100514

R150 Certificate of patent or registration of utility model

Ref document number: 4516308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees