JP2005184245A - Coupler and high frequency module - Google Patents
Coupler and high frequency module Download PDFInfo
- Publication number
- JP2005184245A JP2005184245A JP2003419819A JP2003419819A JP2005184245A JP 2005184245 A JP2005184245 A JP 2005184245A JP 2003419819 A JP2003419819 A JP 2003419819A JP 2003419819 A JP2003419819 A JP 2003419819A JP 2005184245 A JP2005184245 A JP 2005184245A
- Authority
- JP
- Japan
- Prior art keywords
- strip line
- stripline
- substrate
- line
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、結合装置及び高周波モジュールに係り、特に、第1の伝送路と第2の伝送路とを電磁結合する結合装置及び高周波モジュールに関する。 The present invention relates to a coupling device and a high-frequency module, and more particularly to a coupling device and a high-frequency module that electromagnetically couple a first transmission path and a second transmission path.
従来、携帯電話機や無線通信装置などでは、アンテナなどの不平衡伝送路と、信号処理ICなどの平衡伝送路とを結合するとき、その整合をとるためにバラン素子とよばれる結合素子を用いている。近年、小型化のため、結合線が形成された誘電体層に積層して形成されたバラン素子チップが開発されている(特許文献1)。 2. Description of the Related Art Conventionally, in a mobile phone or a wireless communication device, when an unbalanced transmission line such as an antenna and a balanced transmission line such as a signal processing IC are coupled, a coupling element called a balun element is used for matching. Yes. In recent years, for the purpose of miniaturization, a balun element chip formed by being laminated on a dielectric layer on which a coupling line is formed has been developed (Patent Document 1).
このようなバラン素子は、高周波モジュールに搭載されて使用される。 Such a balun element is mounted and used in a high-frequency module.
図16は従来の高周波モジュールのブロック構成図示す。 FIG. 16 is a block diagram of a conventional high frequency module.
従来の高周波モジュール1は、不平衡−平衡変換回路11、整合回路12、バイアス調整回路13、信号処理IC14から構成されている。
The conventional high frequency module 1 includes an unbalanced-
不平衡−平衡変換回路11は、バラン素子などから構成されており、アンテナからの不平衡伝送路と平衡伝送路とを結合する。不平衡−平衡変換回路11に接続された平衡伝送路は、整合回路12に接続されている。整合回路12は、平衡伝送路のインピーダンスを信号処理IC14の入力インピーダンスに整合させる。
The unbalanced-
バイアス調整回路13は、整合回路と信号処理IC14との間に接続されたコンデンサC11、C12を有する。コンデンサC11、C12は、チップコンデンサから構成される。
The
信号処理IC14とコンデンサC11、C12との接続点には、バイアス電圧端子Tbias11、Tbias12からバイアス電圧が供給される。信号処理IC14は、バイアス調整回路13を通して平衡伝送路から供給された信号から元の信号を復調する。
A bias voltage is supplied from the bias voltage terminals Tbias11 and Tbias12 to the connection point between the
しかるに、従来のバラン素子チップは、回路基板上に表面実装して、使用するため、回路基板上にバラン素子チップを表面実装するためのスペースが必要であった。このため、更なる小型化が困難であった。 However, since the conventional balun element chip is surface-mounted on the circuit board and used, a space for surface-mounting the balun element chip on the circuit board is required. For this reason, further miniaturization has been difficult.
また、平衡伝送路を信号処理ICなどに接続する際にバイアス調整回路などが必要となり、チップコンデンサなどが必要となるため、表面実装面積が増大し、小型化を困難にしていた。 In addition, when a balanced transmission line is connected to a signal processing IC or the like, a bias adjustment circuit or the like is required, and a chip capacitor or the like is required, which increases the surface mounting area and makes it difficult to reduce the size.
本発明は上記の点に鑑みてなされたもので、小型化が可能となる結合装置及び高周波モジュールを提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a coupling device and a high-frequency module that can be miniaturized.
本発明は、不平衡伝送路と平衡伝送路とを電磁結合する結合装置(200)であって、 不平衡伝送路に接続された第1のストリップライン(151)と、不平衡伝送とに接続され、第1のストリップライン(151)と電磁結合した第2のストリップライン(152)とを有し、第2のストリップライン(151)の中間点に定電位が印加されることを特徴とする。 The present invention is a coupling device (200) for electromagnetically coupling an unbalanced transmission line and a balanced transmission line, which is connected to a first stripline (151) connected to the unbalanced transmission line and unbalanced transmission. And a second strip line (152) electromagnetically coupled to the first strip line (151), and a constant potential is applied to an intermediate point of the second strip line (151). .
また、本発明は、第1のストリップライン(151)に並列に接続された第1のキャパシタンス(C2)と、第2のストリップライン(152)に並列に接続された第2のキャパシタンス(C3)とを有することを特徴とする。 The present invention also provides a first capacitance (C2) connected in parallel to the first stripline (151) and a second capacitance (C3) connected in parallel to the second stripline (152). It is characterized by having.
さらに、本発明は、第1のストリップライン(151)を、少なくとも3層以上の基板(110、120、130)を積層した積層基板(101)の中間層に形成し、第2のストリップライン(152)を、積層基板(101)の中間層に形成されており、積層基板(101)上の、第1のストリップライン(151)及び第2のストリップライン(152)の上部に形成され、第1のストリップライン(151)及び第2のストリップライン(152)の上部をシールドする第1のシールド部(121b)と、積層基板(101)上の第1のストリップライン(151)及び第2のストリップライン(152)の下部に形成され、第1のストリップライン(151)及び第2のストリップライン(152)の下部をシールドする第2のシールド部(132a)とを設けたことを特徴とする。 Further, according to the present invention, the first stripline (151) is formed in the intermediate layer of the laminated substrate (101) in which the substrates (110, 120, 130) of at least three layers or more are laminated, and the second stripline ( 152) is formed in the intermediate layer of the multilayer substrate (101), and is formed on the multilayer substrate (101) above the first strip line (151) and the second strip line (152). A first shield part (121b) that shields the upper portions of the first strip line (151) and the second strip line (152), and the first strip line (151) and the second strip line on the laminated substrate (101). A second sheet is formed below the strip line (152) and shields the lower portions of the first strip line (151) and the second strip line (152). Characterized in that de unit and (132a) provided.
また、第1のストリップライン(151)と第2のストリップライン(152)とは、積層基板(101)の同一層に形成されたことを特徴とする。 In addition, the first strip line (151) and the second strip line (152) are formed in the same layer of the multilayer substrate (101).
さらに、第1のストリップライン(151)と第2のストリップライン(152)とは、積層基板(101)の互いに異なる層に形成されたことを特徴とする。 Further, the first strip line (151) and the second strip line (152) are formed in different layers of the multilayer substrate (101).
また、本発明は、回路基板(101)に、高周波回路と、不平衡伝送路と、平衡伝送路と、不平衡伝送路と平衡伝送路とを電磁結合する結合装置(200)とが搭載された高周波モジュール(100)であって、結合装置(200)は、不平衡伝送路に接続された第1のストリップライン(151)と、不平衡伝送とに接続され、第1のストリップライン(151)と電磁結合した第2のストリップライン(152)とを有し、第2のストリップライン(152)の中間点に定電位を印加されたことを特徴とする。 In the present invention, a high frequency circuit, an unbalanced transmission path, a balanced transmission path, and a coupling device (200) for electromagnetically coupling the unbalanced transmission path and the balanced transmission path are mounted on the circuit board (101). The high-frequency module (100) includes a coupling device (200) connected to the first stripline (151) connected to the unbalanced transmission line and the unbalanced transmission, and the first stripline (151). ) And a second stripline (152) electromagnetically coupled, and a constant potential is applied to an intermediate point of the second stripline (152).
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載を限定しようとするものではない。 The above reference numerals are only for reference, and are not intended to limit the description of the scope of claims.
本発明によれば、不平衡伝送路に接続された第1のストリップライン(151)と、不平衡伝送とに接続され、第1のストリップライン(151)と電磁結合した第2のストリップライン(152)とを有し、第2のストリップライン(151)の中間点に定電位を印加することにより、平衡伝送路をICなどに接続する際に定電圧を印加する必要がないので、コンデンサなどを挿入する必要がなく、よって、チップ部品数を削減できる。このため、高密度化が可能となり、装置の小型化が図れる。 According to the present invention, the first stripline (151) connected to the unbalanced transmission path and the second stripline (coupled to the unbalanced transmission and electromagnetically coupled to the first stripline (151) ( 152), and applying a constant potential to the intermediate point of the second strip line (151) eliminates the need to apply a constant voltage when connecting the balanced transmission line to an IC or the like. Therefore, the number of chip parts can be reduced. For this reason, it is possible to increase the density and reduce the size of the apparatus.
〔第1実施例〕
〔高周波モジュール100〕
図1は本発明の第1実施例のブロック構成図、図2は本発明の第1実施例の斜視図、図3は本発明の第1実施例の分解斜視図を示す。
[First embodiment]
[High-frequency module 100]
1 is a block diagram of the first embodiment of the present invention, FIG. 2 is a perspective view of the first embodiment of the present invention, and FIG. 3 is an exploded perspective view of the first embodiment of the present invention.
本実施例の高周波モジュール100は、例えば、無線LAN(local area
network)、無線通信システムなどに搭載される。高周波モジュール100は、回路基板101に、高周波回路を構成する電子部品102を搭載した構成とされ、不平衡−平衡変換回路103、整合回路104、信号処理IC105を有する構成とされている。
The high-
network), mounted in a wireless communication system and the like. The high-
不平衡−平衡変換回路103は、アンテナなどの不平衡伝送路からの高周波信号を平衡伝送路に供給するための回路である。整合回路104は、平衡伝送路と信号処理IC105とのインピーダンス整合をとるための回路である。信号処理IC105は、平衡伝送路上の高周波信号から伝送信号を復調するためのICである。
The unbalanced-
回路基板101は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅(Cu)、銀(Ag)ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第1の基板110、第2の基板120、第3の基板130の3枚の基板が積層された回路基板101が成形される。
The
第1の基板110には、電子部品102を搭載するとともに、互いに接続するプリント配線パターン111が形成されている。
On the
第2の基板120には、プリント配線パターン121が形成されている。また、第3の基板130には、上面にプリント配線パターン131が形成されており、下面にプリント配線パターン132が形成されている。
A printed
図4はプリント配線パターン111、121の平面図、図5はプリント配線パターン131、132の平面図を示す。図4(A)はプリント配線パターン111、図4(B)はプリント配線パターン121、図5(A)はプリント配線パターン131、図5(B)はプリント配線パターン132の平面図を示す。
FIG. 4 is a plan view of the printed
プリント配線パターン111は、電子部品102を搭載するとともに、電子部品102を互いに接続するためのパターンである。プリント配線パターン111は、ビアホール141を通して、他のプリント配線パターン121、131、132と接続されている。
The printed
プリント配線パターン121は、プリント配線パターン111の下部と通して配線パターン121aと下部の配線をシールドしたりするための接地パターン121bとを有する。プリント配線パターン121は、ビアホール141を通して他のプリント配線パターン111、131、132と接続されている。
The printed
配線パターン121aは、ビアホール141の間の接続を行う。配線パターン121aによって、プリント配線パターン111の下部を交差して配線を行える。接地パターン121bは、接地に接続されており、プリント配線パターン131の矢印Z1方向側のシールドを行う。
The wiring pattern 121a performs connection between the
プリント配線パターン131は外部との接続を行う配線パターン131a、接地パターン131b、結合パターン131cとから構成される。配線パターン131aは、端子パターン131dとビアホール141とを接続する配線パターンである。接地パターン131bは、接地に接続され、配線パターンをシールドするためのパターンである。
The printed
結合パターン131cは、第1のストリップライン151と第2のストリップライン152とを所定長にわたって、互いに平行となるように配線したパターンであり、アンテナなどの不平衡伝送路とアンテナからの信号をICなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部200を回路基板101内に構成するためのパターンである。
The
プリント配線パターン132は、接地パターン132a及び端子パターン132bから構成される。接地パターン132aは接地に接続され、少なくとも結合パターン131cの矢印Z2方向側をシールドする。
The printed
〔バラン素子部200〕
回路基板101には、アンテナなどの不平衡伝送路とアンテナからの信号をICなどに供給するための平衡伝送路とを結合するための結合装置であるバラン素子部200が第1〜第3の基板110〜130に亘って形成されている。バラン素子部200は、図1に示す不平衡−平衡変換回路103を構成している。
[Balance element 200]
The
図6はバラン素子部200の斜視図、図7はバラン素子部200の等価回路図を示す。
FIG. 6 is a perspective view of the
バラン素子部200は、第1のストリップライン151、第2のストリップライン152、第1のシールド部121b、第2のシールド部132b、キャパシタC1、C2、C3から構成されている。
The
第1のストリップライン151は、第3の基板130の上面側、すなわち、矢印Z1方向側に形成され、不平衡伝送路に接続されている。第2のストリップライン152は、第3の基板130の下面側に、第1のストリップライン151と所定の間隔で、平行に形成され、平衡伝送路に接続されている。第1のストリップライン151と第2のストリップライン152とは、電磁結合されている。
The
第1のシールド部123は、第2の基板120の上面側、すなわち、矢印Z1方向側の面に設けられ、第1のストリップライン151及び第2のストリップライン152の上面側、矢印Z1方向側をシールドする。第2のシールド部124は、第3の基板130の下面側、すなわち、矢印Z2方向側の面に設けられ、第1のストリップライン151及び第2のストリップライン152の下面側、すなわち、矢印Z2方向側をシールドする。
The first shield portion 123 is provided on the upper surface side of the
キャパシタC1は、チップコンデンサから構成され、第1の基板110のプリント配線パターン111上に表面実装される。キャパシタC1は、一端が不平衡伝送路に接続され、他端がビアホール141を通して第1のストリップライン151の一端に接続されている。
The capacitor C <b> 1 is composed of a chip capacitor and is surface-mounted on the printed
また、キャパシタC2は、チップコンデンサから構成され、第1の基板110のプリント配線パターン111上に表面実装される。キャパシタC2は、一端がビアホール141を通して第1のストリップライン151の一端に接続され、他端がビアホール141を通して第1のストリップライン151の他端に接続されている。
The capacitor C <b> 2 is composed of a chip capacitor and is surface-mounted on the printed
さらに、キャパシタC3は、チップコンデンサから構成され、第1の基板110のプリント配線パターン111上に表面実装される。キャパシタC3は、一端がビアホール141を通して第2のストリップライン152の一端に接続され、他端がビアホール141を通して第2のストリップライン152の他端に接続される。これらのキャパシタC1〜C3により、バラン素子部200のインピーダンス整合がとられる。
Further, the capacitor C3 is formed of a chip capacitor and is surface-mounted on the printed
なお、第2のストリップライン152には、その中間位置にビアホール141が接続されている。ビアホール141は、第1の基板110のプリント配線パターン111に接続され、接地される。これにより、図6に示すように第2のストリップライン152の中点が接地電位とされる。よって、平衡伝送路の基準電位を接地レベルとすることが可能となる。
A via
〔効果〕
本実施例によれば、バラン素子部200を構成する第1及び第2のストリップライン151、152とそれらをシールドするための接地パターン121b及び132aを回路基板101の中間層に内蔵した構造とすることにより、その上部にキャパシタC1〜C3などのチップ部品を表面実装できる。よって、その投影面積のサイズを小さくできる。
〔effect〕
According to the present embodiment, the first and
〔変形例〕
なお、本実施例では、第2のストリップライン152の中点を接地電位としたが、所定のバイアス電圧を印加するようにしてもよい。
[Modification]
In this embodiment, the middle point of the
図8は本発明の第1実施例の変形例の等価回路図を示す。 FIG. 8 shows an equivalent circuit diagram of a modification of the first embodiment of the present invention.
本変形例では、バラン素子部200を構成する第2のストリップライン152の中点P0にバイアス電圧生成回路210から所定のレベルのバイアス電圧を印加する構成としてなる。バイアス電圧生成回路210は、電圧源211及びキャパシタC11並びにチョークコイルLから構成され、回路基板101上に搭載されている。
In this modification, a bias voltage of a predetermined level is applied from the bias
電圧源211は、所定のレベルの電圧を第2のストリップライン152に印加する。なお、キャパシタC11は、電圧源211と第2のストリップライン152の中点との接続点と接地との間に接続され、第2のストリップライン152の中点P0に印加されるバイアス電圧の変動を吸収し、安定化させる。なお、チョークコイルLにより、高周波信号の電圧源211への流入が阻止される。
The
なお、バイアス電圧生成回路210は、かならずしも回路基板101上に搭載する必要はなく、高周波モジュール100が搭載される基板上に構成してもよい。
The bias
本変形例によれば、第2のストリップライン152の中点P0にバイアス電圧を印加することにより、平衡伝送路のバイアス調整が不要となり、信号処理ICの入力端でバイアス電圧を印加する必要がなくなる。このため、回路を簡略化できる。
According to this modification, by applying a bias voltage to the middle point P0 of the
〔第2実施例〕
図9は本発明の第2実施例の斜視図、図10は本発明の第2実施例の分解斜視図を示す。同図中、図2、図3と同一構成部分には同一符号を付し、その説明は省略する。
[Second Embodiment]
FIG. 9 is a perspective view of the second embodiment of the present invention, and FIG. 10 is an exploded perspective view of the second embodiment of the present invention. In the figure, the same components as those in FIGS. 2 and 3 are denoted by the same reference numerals, and the description thereof is omitted.
本実施例の高周波モジュール300は、回路基板301の構成が第1実施例とは相違する。本実施例の回路基板301は、各々ガラスエポキシ樹脂あるいはセラミックなどからなる未焼成のシート状基板に銅(Cu)、銀(Ag)ペーストを用いてシルクスクリーン法により配線を施し、この配線が施された複数のシートを積層して、圧力を加えつつ、焼成することにより、第1の基板310、第2の基板320、第3の基板330、第4の基板340を積層した構成とされている。
The
本実施例では、第1の基板310、第2の基板320、第3の基板330、第4の基板340の4枚の基板によりバラン素子部350を構成している。
In this embodiment, the
〔バラン素子部350〕
図11はバラン素子部350の斜視図を示す。同図中、図7と同一構成部分には同一符号を付し、その説明は省略する。
[Balance element 350]
FIG. 11 is a perspective view of the
本実施例のバラン素子部350は、第1のストリップライン151と第2のストリップライン152とを異なる層に形成した構成とされている。
The
第1のストリップライン151は第4の基板340の矢印Z1方向の面に形成されている。また、第2のストリップライン152は、第3の基板330の矢印Z1方向の面に形成されている。
The
第1のストリップライン151と第2のストリップライン152とは、矢印Z1、Z2方向で重なるような形状、配置とされており、第3の基板330の厚さ分の距離dで、回路基板の面311の面に沿って所定長に亘って形成されている。これによって、基板の面方向、矢印X、Y方向への広がりを低減できるため、投影面積を低減でき、よって、小型化が可能となる。
The
なお、本実施例では、第1のストリップライン151を第4の基板340の矢印Z1方向の面に形成し、第2のストリップライン152は、第3の基板330の矢印Z1方向の面に形成したが、第2のストリップライン152を第4の基板340の矢印Z1方向の面に形成し、第1のストリップライン151は、第3の基板330の矢印Z1方向の面に形成するようにしてもよい。
In the present embodiment, the
〔第3実施例〕
なお、キャパシタC1、C2、C3は、チップコンデンサに限定されるものではなく、バラン素子部200と同様にプリント配線パターンにより形成してもよい。チップコンデンサをプリント配線パターンにより形成することにより、チップ部品を削減できる。
[Third embodiment]
The capacitors C1, C2, and C3 are not limited to chip capacitors, and may be formed by a printed wiring pattern in the same manner as the
図12は本発明の第3実施例の斜視図、図13は本発明の第3実施例の分解斜視図を示す。同図中、図2、図3と同一構成部分には同一符号を付し、その説明は省略する。 FIG. 12 is a perspective view of a third embodiment of the present invention, and FIG. 13 is an exploded perspective view of the third embodiment of the present invention. In the figure, the same components as those in FIGS. 2 and 3 are denoted by the same reference numerals, and the description thereof is omitted.
本実施例の高周波モジュール400は、バラン素子部401を構成するキャパシタC1〜C3を積層回路基板111のプリント配線パターンにより形成した構成とされている。
The high-
図14はバラン素子部401の斜視図、図15はバラン素子部401の断面図を示す。同図中、図4と同一構成部分には同一符号を付し、その説明は省略する。
FIG. 14 is a perspective view of the
本実施例のバラン素子部401は、第3の基板上に第1のキャパシタ用配線パターン411及び第2のキャパシタ用配線パターン412並びに第3のキャパシタ用配線パターン413を形成した構成とされている。第1のキャパシタ用配線パターン411は、第1のストリップライン151に隣接して、第1のストリップライン151に並列接続されるように形成されている。また、第2のキャパシタ用配線パターン412は、第2のストリップライン152に隣接して、第2のストリップライン152に並列接続されるように形成されている。第3のキャパシタ用配線パターン413は、第1のストリップライン151の一端に接続され、他端に不平衡伝送路が接続された構成とされている。
The
第1のキャパシタ用配線パターン411及び第2のキャパシタ用配線412並びに第3のキャパシタ用配線413は、第2の基板120に形成された接地パターン121b及び第3の基板130に形成された接地パターン132aとの間にキャパシタが形成される。第1のキャパシタ用配線パターン411と接地パターン121b、132aにより、図6に示すキャパシタC2が構成され、第2のキャパシタ用配線パターン412と接地パターン121b、132aにより、図6に示すキャパシタC3が構成され、第3のキャパシタ用配線パターン413と接地パターン121b、132aにより例えば、図6に示すキャパシタC1が構成される。
The first
本実施例によれば、キャパシタC1、C2、C3に相当するチップコンデンサを削除できるため、第1の基板110上に他の電子部品を表面実装できるため、更なる小型化が可能となる。
According to the present embodiment, since chip capacitors corresponding to the capacitors C1, C2, and C3 can be eliminated, other electronic components can be surface-mounted on the
なお、第2実施例の構成で、第3実施例と同様にキャパシタC1、C2、C3を回路基板のプリント配線パターンとして形成することも可能である。 In the configuration of the second embodiment, capacitors C1, C2, and C3 can be formed as printed wiring patterns on the circuit board as in the third embodiment.
100、300、400 高周波モジュール
101 回路基板、102 電子部品
103 不平衡−平衡変換回路、104 整合回路、105 信号処理IC
110 第1の基板、120 第2の基板、130 第3の基板
111、121、131、132 プリント配線パターン
121a プリント配線パターン、121b 接地パターン
131a 配線パターン、131b 接地パターン、131c 結合パターン
131d 端子パターン
132a 接地パターン、132b 端子パターン
141 ビアホール
151 第1のストリップライン、152 第2のストリップライン
200 バラン素子部
210 バイアス電圧生成回路
211 電圧源211
301 回路基板
310 第1の基板、320 第2の基板、330 第3の基板、340 第4の基板
401 バラン素子部
411 第1のキャパシタ用配線パターン、412 第2のキャパシタ用配線パターン
413 第3のキャパシタ用配線パターン
C1、C2、C3、C11 キャパシタ
100, 300, 400 High-
110 1st board | substrate, 120 2nd board | substrate, 130 3rd board |
301
Claims (6)
前記不平衡伝送路に接続された第1のストリップラインと、
前記不平衡伝送とに接続され、前記第1のストリップラインと電磁結合した第2のストリップラインとを有し、
前記第2のストリップラインの中間点に定電位が印加されたことを特徴とする結合装置。 A coupling device for electromagnetically coupling an unbalanced transmission line and a balanced transmission line,
A first stripline connected to the unbalanced transmission line;
A second stripline connected to the unbalanced transmission and electromagnetically coupled to the first stripline;
A coupling device, wherein a constant potential is applied to an intermediate point of the second strip line.
前記第2のストリップラインに並列に接続された第2のキャパシタンスとを有することを特徴とする請求項1記載の結合装置。 A first capacitance connected in parallel to the first stripline;
The coupling device according to claim 1, further comprising a second capacitance connected in parallel to the second stripline.
前記第2のストリップラインは、前記積層基板の中間層に形成されており、
前記積層基板上の前記第1のストリップライン及び前記第2のストリップラインの上部に形成され、前記第1のストリップライン及び前記第2のストリップラインの上部をシールドする第1のシールド部と、
前記積層基板上の前記第1のストリップライン及び前記第2のストリップラインの下部に形成され、前記第1のストリップライン及び前記第2のストリップラインの下部をシールドする第2のシールド部とを設けたことを特徴とする請求項1又は2記載の結合装置。 The first strip line is formed in an intermediate layer of a laminated substrate in which at least three or more layers are laminated,
The second strip line is formed in an intermediate layer of the laminated substrate;
A first shield part formed on top of the first stripline and the second stripline on the multilayer substrate and shielding the top of the first stripline and the second stripline;
A second shield part formed on the laminated substrate below the first stripline and the second stripline and shielding the lower part of the first stripline and the second stripline; The coupling device according to claim 1 or 2, wherein
前記結合装置は、前記不平衡伝送路に接続された第1のストリップラインと、
前記不平衡伝送とに接続され、前記第1のストリップラインと電磁結合した第2のストリップラインとを有し、
前記第2のストリップラインの中間点に定電位を印加されたことを特徴とする高周波モジュール。 A high-frequency module comprising a circuit board and a high-frequency circuit, an unbalanced transmission path, a balanced transmission path, and a coupling device that electromagnetically couples the unbalanced transmission path and the balanced transmission path,
The coupling device includes a first strip line connected to the unbalanced transmission line;
A second stripline connected to the unbalanced transmission and electromagnetically coupled to the first stripline;
A high-frequency module, wherein a constant potential is applied to an intermediate point of the second strip line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419819A JP2005184245A (en) | 2003-12-17 | 2003-12-17 | Coupler and high frequency module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419819A JP2005184245A (en) | 2003-12-17 | 2003-12-17 | Coupler and high frequency module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005184245A true JP2005184245A (en) | 2005-07-07 |
Family
ID=34781587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419819A Pending JP2005184245A (en) | 2003-12-17 | 2003-12-17 | Coupler and high frequency module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005184245A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021928A (en) * | 2008-07-14 | 2010-01-28 | Alps Electric Co Ltd | Balanced-unbalanced conversion circuit |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0565102U (en) * | 1992-02-14 | 1993-08-27 | アルプス電気株式会社 | Balance-unbalance converter |
JPH05315844A (en) * | 1992-05-08 | 1993-11-26 | Sony Corp | Mixer input circuit |
JPH06283908A (en) * | 1993-03-24 | 1994-10-07 | Mitsubishi Electric Corp | Multi-layer printed circuit board |
JPH08125413A (en) * | 1994-10-26 | 1996-05-17 | Alps Electric Co Ltd | Balance unbalance conversion circuit |
JPH11274866A (en) * | 1998-03-25 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Power amplifier |
JP2000506344A (en) * | 1996-03-05 | 2000-05-23 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | High frequency balun provided on multilayer substrate |
JP2001168607A (en) * | 1999-12-06 | 2001-06-22 | Murata Mfg Co Ltd | Balanced-to-unbalanced transformer, frequency converter and mobile communication equipment |
JP2002217616A (en) * | 2001-01-15 | 2002-08-02 | Alps Electric Co Ltd | Balanced-to-unbalanced transformer |
JP2003007537A (en) * | 2001-04-19 | 2003-01-10 | Murata Mfg Co Ltd | Laminated balun transformer |
JP2003018039A (en) * | 2001-04-04 | 2003-01-17 | Hitachi Metals Ltd | Rf stage module |
-
2003
- 2003-12-17 JP JP2003419819A patent/JP2005184245A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0565102U (en) * | 1992-02-14 | 1993-08-27 | アルプス電気株式会社 | Balance-unbalance converter |
JPH05315844A (en) * | 1992-05-08 | 1993-11-26 | Sony Corp | Mixer input circuit |
JPH06283908A (en) * | 1993-03-24 | 1994-10-07 | Mitsubishi Electric Corp | Multi-layer printed circuit board |
JPH08125413A (en) * | 1994-10-26 | 1996-05-17 | Alps Electric Co Ltd | Balance unbalance conversion circuit |
JP2000506344A (en) * | 1996-03-05 | 2000-05-23 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | High frequency balun provided on multilayer substrate |
JPH11274866A (en) * | 1998-03-25 | 1999-10-08 | Matsushita Electric Ind Co Ltd | Power amplifier |
JP2001168607A (en) * | 1999-12-06 | 2001-06-22 | Murata Mfg Co Ltd | Balanced-to-unbalanced transformer, frequency converter and mobile communication equipment |
JP2002217616A (en) * | 2001-01-15 | 2002-08-02 | Alps Electric Co Ltd | Balanced-to-unbalanced transformer |
JP2003018039A (en) * | 2001-04-04 | 2003-01-17 | Hitachi Metals Ltd | Rf stage module |
JP2003007537A (en) * | 2001-04-19 | 2003-01-10 | Murata Mfg Co Ltd | Laminated balun transformer |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021928A (en) * | 2008-07-14 | 2010-01-28 | Alps Electric Co Ltd | Balanced-unbalanced conversion circuit |
JP4627791B2 (en) * | 2008-07-14 | 2011-02-09 | アルプス電気株式会社 | Balance-unbalance conversion circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6876273B2 (en) | Front end module | |
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
EP0793289A1 (en) | Multilayered frequency separator | |
WO2016121629A1 (en) | High frequency module | |
JP4508194B2 (en) | module | |
US8797117B2 (en) | Modulation circuit with balun shielding | |
JP2005184245A (en) | Coupler and high frequency module | |
JP2007123994A (en) | Bandpass filter | |
JP4009178B2 (en) | Low pass filter | |
JP2005184244A (en) | Coupler and high frequency module | |
JP2005333675A (en) | Module | |
JP3661326B2 (en) | Printed wiring board device | |
JP2004120291A (en) | Balun transformer | |
JP2003023332A (en) | Wiring board for electronic circuit | |
JPH1197962A (en) | High-frequency component | |
JP4130442B2 (en) | Front-end module for mobile communication equipment | |
JP4398201B2 (en) | Composite high frequency components | |
JP3505878B2 (en) | Printed wiring board device | |
JP2004282175A (en) | Diplexer incorporating wiring board | |
JP2005167624A (en) | Laminated electronic component and radio apparatus | |
JP2005192241A (en) | Front-end module for mobile communications equipment | |
JP2003023370A (en) | High frequency switch module | |
JP2005167625A (en) | Laminated electronic component and radio apparatus | |
JP2003037465A (en) | Electronic circuit wiring board | |
JP2013211605A (en) | High frequency module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |