JP2005183437A - エレクトレットコンデンサー及びその製造方法 - Google Patents

エレクトレットコンデンサー及びその製造方法 Download PDF

Info

Publication number
JP2005183437A
JP2005183437A JP2003417796A JP2003417796A JP2005183437A JP 2005183437 A JP2005183437 A JP 2005183437A JP 2003417796 A JP2003417796 A JP 2003417796A JP 2003417796 A JP2003417796 A JP 2003417796A JP 2005183437 A JP2005183437 A JP 2005183437A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
electret
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003417796A
Other languages
English (en)
Other versions
JP4419551B2 (ja
Inventor
Hiroshi Ogura
洋 小倉
Toru Yamaoka
徹 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003417796A priority Critical patent/JP4419551B2/ja
Publication of JP2005183437A publication Critical patent/JP2005183437A/ja
Application granted granted Critical
Publication of JP4419551B2 publication Critical patent/JP4419551B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

【課題】耐湿性に優れるエレクトレットコンデンサーを提供する。
【解決手段】シリコン基板6上に形成したエレクトレットシリコン酸化膜7を、絶縁膜9と金属膜8にて挟み込み、シリコン酸化膜7を露出させない構造とする。このとき、金属膜8をスパッタで形成する直前に、スパッタ装置の真空チャンバー内でシリコン酸化膜をプラズマを用いてエレクトレット化を行う。これにより、エレクトレットの吸湿を抑制し、信頼性の高いエレクトレットコンデンサーを提供することができる。
【選択図】図5

Description

本発明は振動電極を有するエレクトレットコンデンサーに関し、特にMEMS(Micro Electro Mechanical Systems)技術を用いて形成するエレクトレットコンデンサー及びその製造方法に関する。
従来、コンデンサーマイクロホンなどの素子に応用される永久的電気分極を有する誘電体であるエレクトレット素子として、FEP材などの有機系の高分子重合体が使用されていたが、耐熱性に劣る為、基板実装する場合のリフロー用素子としての使用が困難であるという問題があった。
近年、エレクトレットの薄膜化、小型化を達成するため、有機系の高分子重合体に代えて、特許文献1に示すような微細加工技術を利用したシリコン酸化膜を用いたエレクトレットが提案されている。
具体的には、基材表面にシリコン酸化膜を成膜し、成膜雰囲気から大気開放すること無く水分を含まない酸素を含有するガス雰囲気において、200℃〜400℃で熱処理し、その後に帯電処理を行うものである。
特開2002−33241号公報
しかしながら、エレクトレットは液体に触れると電荷が抜ける現象があり、たとえば、エレクトレット化したFEPをエタノールに浸すと、電荷は0にならないものの、大幅に電荷が減少する。本発明者の実験によれば、300Vに着電させたFEP(ステンレス基板上にFEPを12.5μm形成)を、エタノールに浸すと電荷は数Vとなった。この現象は、エタノールだけでなく、他の有機溶剤や水でも同様に発生する現象である。また、材料的にもFEP特有のものではなく、シリコン酸化膜を含むエレクトレット材料全般に発生する現象である。
本発明は、耐湿性に優れた構造を有するエレクトレット及びエレクトレットコンデンサーを提供することを目的とする。また、永久電荷を持つエレクトレットで構成したエレクトレットコンデンサーを微細加工技術により製作することにより、小型でチャージ供給回路が不要なエレクトレットコンデンサーマイクロホンを提供することを目的としている。
前記従来の課題を解決するために、本発明のエレクトレットは、エレクトレット化された領域を有するシリコン酸化膜を備え、少なくともシリコン酸化膜のエレクトレット化された領域は絶縁膜もしくは電極膜及び絶縁膜により覆われているものである。
本発明のエレクトレットコンデンサーは、シリコン酸化膜、第1の電極及び絶縁膜からなる振動膜と、第2の電極と、振動膜と第2の電極との間に空間を設けるための接着層とを備え、シリコン酸化膜はエレクトレット化された領域を有し、絶縁膜はシリコン酸化膜の表面に形成され、電極膜はシリコン酸化膜を介して絶縁膜と反対側に形成されているものである。
本発明のエレクトレットの製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、シリコン酸化膜上に絶縁膜を形成する工程と、シリコン基板の裏面側からエッチングを行い、シリコン基板を部分的に除去して、シリコン酸化膜を露出させる工程と、シリコン基板の裏面側からプラズマ照射を行い、露出した前記シリコン酸化膜をエレクトレット化する工程と、露出したシリコン酸化膜をエレクトレット化した後、シリコン基板の裏面側からシリコン基板及びシリコン酸化膜上に金属膜を形成するものである。
本発明のエレクトレットコンデンサーの製造方法は、第1のシリコン基板上にシリコン酸化膜を形成する工程と、シリコン酸化膜上に絶縁膜を形成する工程と、絶縁膜上に金を主成分とする第1の接着層を形成する工程と、第1のシリコン基板の裏面側からエッチングを行い、第1のシリコン基板を部分的に除去して、シリコン酸化膜を露出させる工程と、第1のシリコン基板の裏面側からプラズマ照射を行い、露出した前記シリコン酸化膜をエレクトレット化する工程と、露出したシリコン酸化膜をエレクトレット化した後、第1のシリコン基板の裏面側から第1のシリコン基板及びシリコン酸化膜上に金属膜を形成する工程と、第2のシリコン基板に金を主成分とする第2の接着層を形成する工程と、第1の接着層と第2の接着層を接続させる工程とを備えるものである。
本発明のエレクトレットコンデンサーマイクロホンは、基板上に、エレクトレットコンデンサー、コンデンサー及び電界効果型トランジスタを備え、エレクトレットコンデンサーはシリコン酸化膜、第1の電極及び絶縁膜からなる振動膜と、第2の電極と、振動膜と第2の電極との間に空間を設けるための接着層とを備え、シリコン酸化膜はエレクトレット化された領域を有し、絶縁膜は前記シリコン酸化膜の表面に形成され、電極膜はシリコン酸化膜を介して絶縁膜と反対側に形成されているものである。
以上のように、本発明によれば、信頼性の高い小型マイクが製作でき、それらを搭載した装置を広く社会に供給することが可能となる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
まず、最初に、本発明のエレクトレットコンデンサーマイクロホン(以下、ECM)について図1〜図2を用いて説明する。
図1は、ECMの構成を示す図である。図2は、ECMの回路を示す図である。
図1(a)に示すのは、本発明のエレクトレットコンデンサーを用いたECMの上面図であり、図1(b)に示すのは断面図である。プリント基板4の上に本発明のエレクトレットコンデンサー1、コンデンサーなどの表面実装部品(以下、SMD)2及び電界効果型トランジスタ(以下、FET)3が実装されている。また、図1(a)には、図示していないが、図1(b)に示すように、プリント基板4の上面はケース5で覆われている。ここで、エレクトレットコンデンサー1の上方のケース5の部分には孔が開いている。
次に、図2に示すECMの回路について説明する。ECMの内部回路14は、エレクトレットコンデンサー1、SMD2、FET3より構成されている。そして、出力端子15及び出力端子20から、外部端子16及び外部端子21へ信号を出力する構成となっている。実際の動作としては、端子17より2V程度の信号入力がなされ、端子18に数十mVの交流の信号出力がなされる。ここで、出力端子20、外部端子21及び端子22は図のように接続されておりGNDとなっている。
以下、図2に示したエレクトレットコンデンサーについて説明する。
(第1の実施の形態)
次に、図3を用いて、本発明の第1の実施の形態のエレクトレットコンデンサーについて説明する。
図3に示すように、シリコン基板6上に、永久電荷が形成されているエレクトレットとなるシリコン酸化膜7が形成されている。このシリコン基板6には、シリコン酸化膜7の一部を振動膜とするための開口部が設けてあり、シリコン酸化膜7の下面が露出している。さらにこのシリコン酸化膜7の上面は、BCB(ベンゾシクロブテン)膜からなる絶縁膜9が形成されている。この絶縁膜9をBCBで形成する利点として、以下の3点がある。(1)例えば半導体装置などの保護膜として用いられているシリコン窒化膜と比較して耐湿性に優れている。(2)BCBはスピンコート法で形成可能で、キュア温度も210℃程度と低温であるため、シリコン窒化膜などの無機材料で形成する場合と比べて形成プロセスが簡便である。(3)BCB膜はシリコン酸化膜とともに振動膜として機能するが、この振動膜の張力が高いほど振動膜は振動しにくくなる(振動のしやすさはコンプライアンスと呼ばれ、コンプライアンスは振動膜の張力に逆比例する)。BCBは低温で膜を形成できるため膜応力が、例えばシリコン窒化膜と比べて10分の1程度となるため、振動膜を構成する材料として好ましい。また、シリコン酸化膜7及びシリコン基板6の下面側には、金からなる導電膜8が形成されている。この絶縁膜9、シリコン酸化膜7及び導電膜8の積層膜は、振動膜を構成する。そして、絶縁膜9の上方には、金からなる接合層12を介してシリコン基板10が設置される。この接合層12は、シリコン基板6の上方、つまり、振動膜部分を除いた領域に形成されている。また、振動膜部分の上方のシリコン基板10には多数の貫通孔11が設けられている。
ここで、バンプ13は、特に絶縁膜9とシリコン基板10との間の距離が数μm程度の極狭ギャップの場合、絶縁膜9とシリコン基板10とが吸着することを防止するために設けるものであり、吸着が生じない場合は形成する必要はないものである。
また、シリコン酸化膜7の下面に形成された導電膜8は、エレクトレットコンデンサーの振動電極となり、低抵抗のシリコン基板10はエレクトレットコンデンサーの固定電極となるものである。このシリコン基板10上に導電膜を形成し、この導電膜とシリコン酸化膜7を固定電極とすることもできる。
ここで、ECMの動作原理を、図2及び図3を用いて説明する。
固定電極である低抵抗のシリコン基板10は、GNDである端子20に接続されている。一方、シリコン基板の下面には、導電膜8が形成され、導電膜8はFET3と電気的に接続されている。図3に示したエレクトレットコンデンサーでは、音圧をシリコン基板10上から受けたとき、音圧は貫通孔11を通して、絶縁膜9、シリコン酸化膜7及び導電膜8の積層膜である振動膜を振動させる。
例えば、この振動膜が図面の下方へ撓んだ場合、コンデンサー(平行平板型のコンデンサー)の容量(C)が変化する。これは、振動電極である振動膜と固定電極であるシリコン基板10との間の電荷(Q)は一定であるが、電極間距離が変動し容量が変化するため、振動電極と固定電極間との電位(V)が変化する。この理由は、物理的に、以下の式(1)の条件を満足する必要があるためである。
Q=C・V ・・・・(1)
振動電極は、FET3のゲートと電気的に接続された構成となっているので、FET3のゲートの電位は、振動膜の撓みに呼応して変化する。FET3のゲートの電位変化は、結果として外部出力端子18に電圧変化として出力されることとなる。
エレクトレットコンデンサーにおいて、コンデンサーを形成する振動膜の振動電極と固定電極との間の容量は、振動膜の撓みにより変化する容量と、振動電極と固定電極との間に形成されたエレクトレットの容量によって決定される。本発明は、大気中の水分吸着等が顕著な材料であるシリコン酸化膜の上下に、導電膜と有機膜を形成することにより、エレクトレット化しているシリコン酸化膜の劣化を防ぐことができる。これにより、外部環境にかかわらず、ECMの経時的信頼性を向上させることができる。
次に、図4から図6を用いて、本発明の第1の実施の形態のエレクトレットコンデンサーの製造方法について説明する。
本発明のエレクトレットコンデンサーは、固定電極部と振動電極部を形成した後に、接合するものである。図4は、固定電極部を形成する工程断面図である。図5は、振動電極部を形成する工程断面図である。図6は、固定電極部を形成する工程断面図である。
まず、エレクトレットコンデンサーの固定電極の形成方法について説明する。
図4(a)に示すように、シリコン基板10表面に、金からなる接合層12とバンプ13を電解メッキ法を用いて形成する。具体的には、シリコン基板10にスパッタ法により金属膜を形成したのち、この金属膜表面にレジスト膜を形成する。そして、レジスト膜において、メッキにより金属を成長させる部分を開口し、メッキ浴で電解メッキを実施し、メッキ膜を成長させる。その後、レジスト膜を除去し、最初につけたスパッタ膜を除去する。この金属膜の除去は、ウェットエッチングにより行い、接合層12とバンプ13を形成する。接合層12とバンプ13を金で形成するのは、固定電極部と振動電極部を接合することが容易な材質であるからである。
次に、図4(b)に示すように、シリコン基板10に貫通孔11を形成する。シリコン基板10上にシリコン基板を加工するためのレジストからなるマスク24を形成する。貫通孔11は、ウェットエッチングまたはドライエッチングで製作する。ドライエッチングの場合は、プラズマ密度1.0×1012cm-3程度となる高密度プラズマ源を搭載したドライエッチング装置を使用すると工程にかかる時間を短縮することができる。逆に、ドライエッチング装置のプラズマ密度が低いと、シリコン基板の貫通加工が実施できない。そして、この貫通孔11を形成後、図4(c)に示すようにマスク24を除去する。
次に、エレクトレットコンデンサーの振動電極の形成方法について説明する。
図5(a)に示すように、シリコン基板6の両面に、シリコン酸化膜7a及び7bを形成する。シリコン酸化膜7a及び7bは、シリコン基板6を炉の中で1000℃程度に加熱することで形成された、シリコン熱酸化膜である。このシリコン酸化膜7aは、後工程を経て、エレクトレットとして機能するものである。シリコン熱酸化膜をエレクトレット材料として用いる理由は、他のシリコン酸化膜では得ることができない利点が存在するためである。本発明者の実験によると、他のシリコン酸化膜であるLP−TEOSやP−TEOSが1000nmを超える膜厚を有しないとエレクトレット化のための着電が実施できなかった。これに対して、シリコン熱酸化膜(th−SiO2)は、500nmの膜厚においても、エレクトレット化が実現できる。本発明では、エレクトレット膜は振動板として機能する。このエレクトレット膜を薄くすることで振動板を薄くすることができ、エレクトレットコンデンサーの機能を向上させることができる。これは、振動板が薄ければ薄いほど、振動板に音による圧力が加わった際、振動板に大きな撓みが生じるため、より大きな出力を得ることが可能になるためである。従って、エレクトレット膜を薄くできるシリコン熱酸化膜(th−SiO2)を使用すれば、エレクトレットコンデンサーの性能が向上する。また、シリコン熱酸化膜はシリコン基板の裏面にも成膜されるので、後工程のSiエッチングの際のマスクを同時に形成することができる。
また、このシリコン酸化膜7aを形成する他の形成方法として、CVD法やスパッタ法があり、これらの場合は、裏面にもシリコン酸化膜7bを形成する必要がある。次に、図5(b)に示すように、シリコン酸化膜7aを形成した後、シリコン基板6の裏面からエッチングを行う。このとき、シリコン酸化膜7bをパターニングしてエッチング時のマスクにする。このシリコン基板のエッチングでは、KOHやTMAHなどを用いたシリコン異方性エッチングやSF6ガスを用いたドライエッチングを適用する。この場合、プラズマ密度1.0×1012cm-3程度となる高密度プラズマ源を搭載したドライエッチング装置を使用すると工程にかかる時間を短縮することができる。
次に、図5(c)に示すように、シリコン酸化膜7a上にBCB(ベンゾシクロブテン)からなる絶縁膜9を形成する。BCB膜の形成は、スピンコートとキュアで形成する。そして、シリコン酸化膜7a上に、金属からなる接合層12bを形成する。この接合層12bは、スパッタ装置を用いて、絶縁膜9上にチタン(Ti)形成した後、メッキ法により金(Au)を形成する。そして、金の上にレジストパターンを形成し、ウェットエッチングで不要な箇所のチタン(Ti)および金(Au)をエッチングし、レジストパターンを除去し、Au/Tiを積層させた接合層12bを形成する。その後、裏面から露出したシリコン酸化膜7aに対してコロナ放電26を行いシリコン酸化膜7aをエレクトレット化する。シリコン酸化膜7aに電荷を着電させて、エレクトレット化する方法として、コロナ放電やプラズマ放電を用いて実施することができる。
次に、図5(d)に示すように、シリコン基板6の裏面に導電膜8を形成する。これによりシリコン酸化膜7aは、絶縁膜9と導電膜8により挟まれる構造となる。シリコン酸化膜は、湿度に敏感であり、水分の吸着はエレクトレットの電荷の消失を招くが、本発明ではシリコン酸化膜7aが露出しない構造のため、シリコン酸化膜7aに蓄えられた電荷が消失することはない。また、導電膜8の形成にスパッタを用いると、シリコン酸化膜7aをエレクトレット化する着電工程と、導電膜8を形成する工程が、ひとつの真空容器内で連続して処理することが可能である。具体的には、シリコン酸化膜7aをスパッタ装置の真空容器内で、導電膜8の形成前に、逆スパッタ(金属ターゲットではなく、試料側に高周波印加)を実施することにより、シリコン酸化膜7aをエレクトレット化することができる。逆スパッタによるエレクトレット化についての詳細は後述する。次工程として、金属膜のスパッタリングを行えば、真空を破ることなくシリコン酸化膜をエレクトレット化することができるので、大気中の水分にシリコン酸化膜を触れさせることなくエレクトレットを形成できる。このため、信頼性の高いシリコン酸化膜のエレクトレット膜を形成することができる。
図6は、図4と図5を用いて形成した固定電極側の基板と振動電極側の基板を接合する工程を示している。
図6(a)は、2つの部品を接合する前の状態を表し、図6(b)は接合後の状態を表している。図6(a)において、接合層12a及び接合層12bの表面をプラズマにより洗浄すると、たとえばAu−Auの接合が、通常は300℃程度の接合温度が必要であるのに対し、150℃程度の低温で接合することができ、デバイス製作上都合が良い。低温での接合が可能となる理由は、Auの表面に付着した炭素元素(C)などの接合を妨げる物質が除去できるためである。
接合はAu−Auの直接接合に限定するものではなく、異方性導電樹脂を介在させても可能である。また、半導体装置の実装に用いられるAu−Sn(スズ)を主成分とするプリフォーム材を使用し、接合することも可能である。
ここで、シリコン基板の薄膜化について説明する。本発明の実施の形態のエレクトレットコンデンサーでは、固定電極側と振動電極側を2枚のシリコン基板で形成する。このため、シリコン基板の膜厚が厚い場合は、薄板化を行っている。一般に、8インチシリコン基板の厚みは725μm程度、6インチシリコン基板の厚みは625μm程度である。図5(c)で示すシリコン基板をエッチングでは、非常に時間を要する。そこで、あらかじめシリコン基板を研磨もしくはエッチングで薄板化すると、エッチングの際の処理時間を短縮できる。研磨ではなくエッチングを用いると、研磨によるシリコン基板の加工ダメージを防止することができる。このエッチングでは、KOHやTMAHなどを用いたウェットエッチングでも可能であるが、SF6ガスを用いたドライエッチングを行うと、ウェットエッチングの際に課題となる薬液の廃棄処理が必要なくなる。また、SF6ガスは、シリコン基板のドライエッチングにおいて、速いエッチングレート(10μm/分以上)を示すので、SF6ガスを用いたドライエッチングは、シリコン基板を薄板化する手法として優れている。
以下、プラズマ放電によるエレクトレット膜への電荷の供給方法について、説明する。
図7は、プラズマ放電を用いてシリコン酸化膜に着電させてエレクトレット化するための機構を示している。図7に示したプラズマ着電機構は、半導体装置の製造に用いられるドライエッチング装置の一種である反応性イオンエッチング装置を示している。図7において、エレクトレット化させる試料101(図5(c)と同じものが形成された基板)を真空チャンバー102のステージとなる下部電極103上に設置する。下部電極103は高周波電源104に電気的に接続されている。また、下部電極103に対向して設置されている上部電極105は、アース106(以下GNDと記す)に電気的に接続されている。また、真空チャンバー102には、ガスを導入するためのガス導入機構107及びガスを排気するためのガス排気機構108が設置されている。
真空チャンバー102の真空度は、ガス導入機構107とガス排気機構108を制御することにより所望の圧力となっている。上記のような状態で、高周波電源104を印加させると、真空チャンバー内の上部電極105と下部電極103の間でプラズマが生成される。プラズマ中には電子が生成されており、電子は上部電極105と下部電極103間で移動可能となる。このときの電子の移動109の状態を矢印で模式的に示す。このときの上部電極105と下部電極103の電位は、図7中のグラフ110に示した電位状態をとる。グラフ110は、縦軸に上部電極105と下部電極103との間の距離を、横軸に電位を示している。すなわち電荷状態は、上部電極105はGNDであるので電位は0Vであるが、下部電極103に向かって一時的にプラスの電位となり、さらに下部電極103に近づくと電位は反転し、下部電極103においては、マイナスの電位となる。この現象は、下部電極103付近にプラズマ中で発生するイオンが集中的に存在する(イオンシースと呼ばれる)状況が発生するために生じるものである。また一般的に、下部電極の電圧降下値は、Vdcと呼ばれる。図7で示した真空チャンバー102内に試料101を設置すると、試料101内に電子が供給されるため、試料101に着電することが可能となる。本発明者の実験によると、図7に示すような反応性イオンエッチング装置を用いて、Arガス:140sccm、真空度:3Pa、高周波(13.56MHz)印加:100Wのとき、エレクトレット膜に30Vの電荷が蓄えることを確認できた。
プラズマ放電の代わりにコロナ放電によりエレクトレット化を行う場合は、コロナ放電を起こすワイヤーが大気に曝されているため、ワイヤーにごみの付着(大気中のごみを引き寄せてしまう)が発生するので、コロナ放電の長期的な繰り返し安定度が低く、比較的頻繁にワイヤーの交換を実施しなければならない。これに対し、図7に示すようなプラズマ着電機構を用いると、半導体装置の製造工程と同様に、繰り返し安定度が高いため、量産安定性の優れたエレクトレット膜を供給することが可能となる。
また、ドライエッチング装置を基とするエレクトレット化以外にも、スパッタ装置を用いたエレクトレット化も可能である。
スパッタ装置もドライエッチング装置と同様にプラズマを利用した加工方法であるため、エレクトレット化の手法として有効となる。図8は、本発明の実施の形態を示すスパッタ装置である。図8において、エレクトレット化させる試料101(図5(c)と同じもの)を真空チャンバー102のステージとなる上部電極105表面に下向きに設置する。上部電極105は、アース106(以下GNDと記す)に電気的に接続されている。また、上部電極105に対向して設置されている下部電極103は、高周波電源104に電気的に接続されている。また、真空チャンバー102には、ガスを導入するためのガス導入機構107及びガスを排気するためのガス排気機構108が設置されている。また、下部電極103内に成膜を行うためのターゲット112が配置されていることであり、高周波電源104およびGNDの前には、それぞれスイッチ113と114が配置されている。
通常、スパッタリングによる成膜は、スイッチ113が高周波電源104に、スイッチ114がGNDに電気的に接続し実施されるが、一般のスパッタリング成膜の前には、主として成膜する基板の洗浄を目的として、逆スパッタ、すなわちスイッチ113をGNDに、スイッチ114を高周波電源104に電気的に接続し上部電極105に高周波印加を行う。このとき試料101を上部電極105に設置する本発明は、ドライエッチング装置を用いてエレクトレット化する機構と同様な構成となるため、スパッタ装置を用いてエレクトレット化することが可能となる。本発明によれば、試料101をエレクトレット化した後、真空を破ることなく金属膜の形成をすることができる。これにより、エレクトレット膜の製造工程が簡便になるばかりでなく、エレクトレット膜を大気中の水分に触れさせずに形成することができる。これにより、信頼性の高いエレクトレット膜を形成することができる。
なお、本実施の形態では、絶縁膜9を、BCBで形成したが、スパッタ法やCVD法を用いて、シリコン窒化膜で形成することができる。
なお、本実施の形態では、メッキ法により接合層12とバンプ13とを形成したが、メッキ法以外の方法として、ワイヤーボンディング法を応用したスタッドバンプ法でも同様な接合層とバンプを形成できる。このスタッドバンプ法について、図9を用いて説明する。
図6(a)で示した接合層12aおよび接合層12bをメッキ法で形成した金膜の代わりに、図9(a)に示すように、金からなるスタッドバンプ30と異方性導電樹脂31を用いて固定電極側の基板と振動電極側の基板を、図9(b)に示すように接合するものである。このスタッドバンプ30及び異方性導電樹脂31からなる接続部は一定間隔で形成するので、貴金属である金の使用量を削減することができ、低コスト化することができる。
(第2の実施の形態)
ここでは、図10を用いて、本発明の第2の実施の形態のエレクトレットコンデンサーについて説明する。
図10に示すように、シリコン基板6上に、絶縁膜23が形成されている。このシリコン基板6には、絶縁膜23の一部を振動膜とするための開口部が設けてあり、絶縁膜23の下面が露出している。また、絶縁膜23及びシリコン基板6の下面側には、金からなる導電膜8が形成されている。この絶縁膜23及び導電膜8の積層膜は、振動膜を構成する。そして、絶縁膜23の上方には、金からなる接合層12を介してBCB(ベンゾシクロブテン)膜からなる絶縁膜9が設置される。この接合層12は、シリコン基板6の上方、つまり、振動膜部分を除いた領域に形成されている。さらに、この絶縁膜9の上層には永久電荷が形成されているエレクトレットとなるシリコン酸化膜7、シリコン基板10が形成されている。そして、振動膜部分の上方の絶縁膜9、シリコン酸化膜7及びシリコン基板10からなる積層膜には多数の貫通孔11が設けられている。
ここで、バンプ13は、特に絶縁膜9と絶縁膜23との間の距離が数μm程度の極狭ギャップの場合、絶縁膜9と絶縁膜23とが吸着することを防止するために設けるものであり、吸着が生じない場合は形成する必要はないものである。
また、絶縁膜23の下面に形成された導電膜8は、エレクトレットコンデンサーの振動電極となり、低抵抗のシリコン基板10はエレクトレットコンデンサーの固定電極となるものである。このシリコン基板10上に導電膜を形成し、この導電膜とシリコン酸化膜7を固定電極とすることもできる。
なお、本実施の形態では、絶縁膜9を、BCBで形成しているが、シリコン窒化膜を形成してもよい。
本発明にかかるエレクトレット、エレクトレットコンデンサー及びエレクトレットコンデンサーマイクロホンは、耐湿性に優れ、エレクトレットを用いたデバイス、特にECMとして有用である。
本発明のエレクトレットコンデンサーを用いたマイクロホンの構成図 本発明のエレクトレットコンデンサーを用いたマイクロホンの回路構成図 本発明の第1の実施の形態のエレクトレットコンデンサーの断面図 本発明の第1の実施の形態のエレクトレットコンデンサーの工程断面図 本発明の第1の実施の形態のエレクトレットコンデンサーの工程断面図 本発明の第1の実施の形態のエレクトレットコンデンサーの工程断面図 プラズマ放電を用いたSiO2のエレクトレット化のための構成を示す断面図 プラズマ放電を用いたSiO2のエレクトレット化のための構成を示す断面図 本発明の第1の実施の形態のエレクトレットコンデンサーの工程断面図 本発明の第2の実施の形態のエレクトレットコンデンサーの断面図
符号の説明
1 エレクトレットコンデンサー
2 SMD
3 FET
4 プリント基板
5 ケース
6 シリコン基板
7a シリコン酸化膜
7b シリコン酸化膜
8 導電膜
9 絶縁膜
10 シリコン基板
11 貫通孔
12 接合層
12a 接合層
12b 接合層
13 バンプ
14 内部回路
15 出力端子
16 外部端子
17 端子
18 外部出力端子
20 出力端子
21 外部端子
22 端子
23 絶縁膜
24 マスク
30 スタッドバンプ
31 異方性導電樹脂
101 試料
102 真空チャンバー
103 下部電極
104 高周波電源
105 上部電極
106 アース
107 ガス導入機構
108 ガス排気機構
109 電子の移動
110 グラフ
113 スイッチ
114 スイッチ

Claims (16)

  1. エレクトレット化された領域を有するシリコン酸化膜を備え、
    少なくとも前記シリコン酸化膜のエレクトレット化された前記領域は絶縁膜もしくは電極膜及び絶縁膜により覆われていることを特徴とするエレクトレット。
  2. 前記電極膜は、金からなり、
    前記絶縁膜は、シリコン窒化膜またはベンゾシクロブテンであることを特徴とする請求項1に記載のエレクトレット。
  3. 前記シリコン酸化膜はシリコン熱酸化膜であることを特徴とする請求項1及び2に記載のエレクトレット。
  4. 前記電極膜は、シリコン基板からなり、
    前記絶縁膜は、シリコン窒化膜またはベンゾシクロブテンであることを特徴とする請求項1に記載のエレクトレット。
  5. シリコン酸化膜、第1の電極及び絶縁膜からなる振動膜と、
    第2の電極と、
    前記振動膜と前記第2の電極との間に空間を設けるための接着層とを備え、
    前記シリコン酸化膜はエレクトレット化された領域を有し、
    前記絶縁膜は前記シリコン酸化膜の表面に形成され、
    前記電極膜は前記シリコン酸化膜を介して前記絶縁膜と反対側に形成されていることを特徴とするエレクトレットコンデンサー。
  6. 前記電極膜は、シリコン基板または金からなり、
    前記絶縁膜は、シリコン窒化膜またはベンゾシクロブテンであることを特徴とする請求項5に記載のエレクトレットコンデンサー。
  7. 前記接着層がスタッドバンプ形状であることを特徴とする請求項5に記載のエレクトレットコンデンサー。
  8. シリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に絶縁膜を形成する工程と、
    前記シリコン基板の裏面側からエッチングを行い、前記シリコン基板を部分的に除去して、前記シリコン酸化膜を露出させる工程と、
    前記シリコン基板の裏面側からプラズマ照射を行い、露出した前記シリコン酸化膜をエレクトレット化する工程と、
    露出した前記シリコン酸化膜をエレクトレット化した後、前記シリコン基板の裏面側から前記シリコン基板及び前記シリコン酸化膜上に金属膜を形成することを特徴とするエレクトレットの製造方法。
  9. 前記シリコン酸化膜は、前記シリコン基板を熱酸化することにより形成することを特徴とする請求項8に記載のエレクトレットの製造方法。
  10. 前記プラズマ照射を行う工程と、前記金属膜を形成する工程は、連続して同一の真空容器内にて行われることを特徴とする請求項8に記載のエレクトレットの製造方法。
  11. 第1のシリコン基板上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上に絶縁膜を形成する工程と、
    前記絶縁膜上に金を主成分とする第1の接着層を形成する工程と、
    前記第1のシリコン基板の裏面側からエッチングを行い、前記第1のシリコン基板を部分的に除去して、前記シリコン酸化膜を露出させる工程と、
    前記第1のシリコン基板の裏面側からプラズマ照射を行い、露出した前記シリコン酸化膜をエレクトレット化する工程と、
    露出した前記シリコン酸化膜をエレクトレット化した後、前記第1のシリコン基板の裏面側から前記第1のシリコン基板及び前記シリコン酸化膜上に金属膜を形成する工程と、
    第2のシリコン基板に金を主成分とする第2の接着層を形成する工程と、
    前記第1の接着層と前記第2の接着層を接続させる工程とを備えることを特徴とするエレクトレットコンデンサーの製造方法。
  12. 前記シリコン酸化膜は、前記シリコン基板を熱酸化することにより形成することを特徴とする請求項11に記載のエレクトレットコンデンサーの製造方法。
  13. 前記プラズマ照射を行う工程と、前記金属膜を形成する工程は、連続して同一の真空容器内にて行われることを特徴とする請求項11に記載のエレクトレットコンデンサーの製造方法。
  14. 前記第1の接着層と前記第2の接着層を接続させる工程において
    プラズマを用いて接合することを特徴とする請求項11に記載のエレクトレットコンデンサーの製造方法。
  15. 第1のシリコン基板及び第2のシリコン基板は、予め研磨またはエッチングにより薄板化することを特徴とする請求項11に記載のエレクトレットコンデンサーの製造方法。
  16. 基板上に、エレクトレットコンデンサー、コンデンサー及び電界効果型トランジスタを備え、
    前記エレクトレットコンデンサーは
    シリコン酸化膜、第1の電極及び絶縁膜からなる振動膜と、
    第2の電極と、
    前記振動膜と前記第2の電極との間に空間を設けるための接着層とを備え、
    前記シリコン酸化膜はエレクトレット化された領域を有し、
    前記絶縁膜は前記シリコン酸化膜の表面に形成され、
    前記電極膜は前記シリコン酸化膜を介して前記絶縁膜と反対側に形成されていることを特徴とするエレクトレットコンデンサーマイクロホン。
JP2003417796A 2003-12-16 2003-12-16 エレクトレットコンデンサー及びその製造方法 Expired - Fee Related JP4419551B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003417796A JP4419551B2 (ja) 2003-12-16 2003-12-16 エレクトレットコンデンサー及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003417796A JP4419551B2 (ja) 2003-12-16 2003-12-16 エレクトレットコンデンサー及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005183437A true JP2005183437A (ja) 2005-07-07
JP4419551B2 JP4419551B2 (ja) 2010-02-24

Family

ID=34780190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003417796A Expired - Fee Related JP4419551B2 (ja) 2003-12-16 2003-12-16 エレクトレットコンデンサー及びその製造方法

Country Status (1)

Country Link
JP (1) JP4419551B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104467A (ja) * 2005-10-06 2007-04-19 Micro Precision Kk 音響センサおよびその製造方法
JP2007267272A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd コンデンサマイクロフォン
JP2007267273A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd コンデンサマイクロホンの製造方法およびコンデンサマイクロホン
JP2009038732A (ja) * 2007-08-03 2009-02-19 Panasonic Corp 電子部品とその製造方法及び該電子部品を備える電子装置
JP2010521861A (ja) * 2007-03-14 2010-06-24 エポス ディベロップメント リミテッド Memsマイクロホン
JP2010267884A (ja) * 2009-05-15 2010-11-25 Nippon Hoso Kyokai <Nhk> エレクトレットの製造方法及びその製造装置
US8248389B2 (en) 2005-03-23 2012-08-21 Epos Development Ltd. Method and system for digital pen assembly
US8546706B2 (en) 2002-04-15 2013-10-01 Qualcomm Incorporated Method and system for obtaining positioning data
WO2013168868A1 (ko) * 2012-05-09 2013-11-14 한국기계연구원 듀얼 백플레이트를 갖는 mems 마이크로폰 및 제조방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9446520B2 (en) 2002-04-15 2016-09-20 Qualcomm Incorporated Method and system for robotic positioning
US9195325B2 (en) 2002-04-15 2015-11-24 Qualcomm Incorporated Method and system for obtaining positioning data
US8546706B2 (en) 2002-04-15 2013-10-01 Qualcomm Incorporated Method and system for obtaining positioning data
US9632627B2 (en) 2005-03-23 2017-04-25 Qualcomm Incorporated Method and system for digital pen assembly
US8248389B2 (en) 2005-03-23 2012-08-21 Epos Development Ltd. Method and system for digital pen assembly
US8963890B2 (en) 2005-03-23 2015-02-24 Qualcomm Incorporated Method and system for digital pen assembly
JP2007104467A (ja) * 2005-10-06 2007-04-19 Micro Precision Kk 音響センサおよびその製造方法
JP2007267272A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd コンデンサマイクロフォン
JP2007267273A (ja) * 2006-03-29 2007-10-11 Matsushita Electric Ind Co Ltd コンデンサマイクロホンの製造方法およびコンデンサマイクロホン
US8861312B2 (en) 2007-03-14 2014-10-14 Qualcomm Incorporated MEMS microphone
JP2010521861A (ja) * 2007-03-14 2010-06-24 エポス ディベロップメント リミテッド Memsマイクロホン
JP2009038732A (ja) * 2007-08-03 2009-02-19 Panasonic Corp 電子部品とその製造方法及び該電子部品を備える電子装置
JP2010267884A (ja) * 2009-05-15 2010-11-25 Nippon Hoso Kyokai <Nhk> エレクトレットの製造方法及びその製造装置
WO2013168868A1 (ko) * 2012-05-09 2013-11-14 한국기계연구원 듀얼 백플레이트를 갖는 mems 마이크로폰 및 제조방법
US9656854B2 (en) 2012-05-09 2017-05-23 Korea Institute Of Machinery & Materials MEMS microphone with dual-back plate and method of manufacturing the same

Also Published As

Publication number Publication date
JP4419551B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
US7620192B2 (en) Electret covered with an insulated film and an electret condenser having the electret
US8237332B2 (en) Piezoelectric acoustic transducer and method of fabricating the same
US8320589B2 (en) Electret condenser
US8605920B2 (en) Condenser microphone having flexure hinge diaphragm and method of manufacturing the same
KR101150186B1 (ko) 멤스 마이크로폰 및 그 제조방법
KR101096548B1 (ko) 멤스 마이크로폰 및 그 제조방법
WO2006013717A1 (ja) 静電容量型超音波振動子、及びその製造方法
JP2004356707A (ja) 音響検出機構
US20070230722A1 (en) Condenser microphone
US10284986B2 (en) Piezoelectric speaker and method for forming the same
JP4419551B2 (ja) エレクトレットコンデンサー及びその製造方法
US20180103323A1 (en) Microphone and method for manufacturing the same
GB2467848A (en) MEMS transducer
JP4419563B2 (ja) エレクトレットコンデンサー
JP2006245398A (ja) エレクトレット構造及びその形成方法
US10448168B2 (en) MEMS microphone having reduced leakage current and method of manufacturing the same
JP2008021787A (ja) エレクトレット及びその製造方法、並びにエレクトレットを備えたコンデンサを有する音響感応装置
JP5407250B2 (ja) 角速度センサ素子、角速度センサ素子の製造方法、角速度センサ及び電子機器
KR100469885B1 (ko) 반도체 백-일렉트릿의 제조방법
KR20090119268A (ko) 실리콘 콘덴서 마이크로폰 및 이에 사용되는 실리콘칩의제조방법
JP5743383B2 (ja) 圧電素子及び圧電装置の製造方法
JP2002218594A (ja) シリコン酸化膜エレクトレットの製造方法、同製造方法によって得られたシリコン酸化膜エレクトレット、および、同シリコン酸化膜エレクトレットを備えたエレクトレットコンデンサマイクロホン
KR100469886B1 (ko) 콘덴서 마이크로폰용 다층 다이어프램의 제조방법
JP2004096543A (ja) 音響検出機構
JP2009022055A (ja) エレクトレットコンデンサー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060718

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees