JP2005174952A - Method of manufacturing ceramic circuit substrate - Google Patents
Method of manufacturing ceramic circuit substrate Download PDFInfo
- Publication number
- JP2005174952A JP2005174952A JP2003408007A JP2003408007A JP2005174952A JP 2005174952 A JP2005174952 A JP 2005174952A JP 2003408007 A JP2003408007 A JP 2003408007A JP 2003408007 A JP2003408007 A JP 2003408007A JP 2005174952 A JP2005174952 A JP 2005174952A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- circuit board
- layer
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
本発明は、同時焼成工程(co-fire process)によって、表層導体およびレジスタ、インダクタ、コンデンサ等の受動素子を有するセラミック回路基板を製造する方法と、その方法によって好適に製造されるセラミック回路基板に関する。特に、レジスタ(抵抗体)を表面に持つセラミック回路基板に関連が深い。また、セラミック回路基板が、分割により複数のセラミック回路基板となる連結セラミック回路基板である場合において好適なものである。 The present invention relates to a method of manufacturing a ceramic circuit board having a surface layer conductor and passive elements such as a resistor, an inductor, and a capacitor by a co-fire process, and a ceramic circuit board suitably manufactured by the method. . In particular, it is deeply related to a ceramic circuit board having a resistor (resistor) on its surface. Moreover, it is suitable when the ceramic circuit board is a connected ceramic circuit board that is divided into a plurality of ceramic circuit boards.
セラミックグリーンシートと導体層とを積層してなる未焼成回路基板を作製し、次いで、セラミック体と導体とを同時焼成(co-fire)することによってセラミック回路基板を製造する方法は、同時焼成工程(co-fire process)と呼ばれている。焼成済みのセラミック回路基板上に導体ペーストを印刷し、次いで、導体ペーストをセラミック回路基板に焼き付ける工程(post-fire process)と比較すると、同時焼成工程は、実装パッドなどの表層導体をセラミック体と一括形成できる大きな利点がある。また、近年においては、レジスタ、インダクタ、コンデンサ等の受動素子を同時焼成により内蔵したセラミック回路基板が種々検討されている(下記特許文献3〜5)。
A method of manufacturing a ceramic circuit board by manufacturing a green circuit board formed by laminating a ceramic green sheet and a conductor layer, and then co-fireing the ceramic body and the conductor is a simultaneous firing step. It is called (co-fire process). Compared with the process of printing a conductor paste on a fired ceramic circuit board and then baking the conductor paste onto the ceramic circuit board (post-fire process), the co-firing process is a process where the surface layer conductor such as a mounting pad is attached to the ceramic body. There is a great advantage that it can be formed in a batch. In recent years, various ceramic circuit boards in which passive elements such as resistors, inductors and capacitors are built in by simultaneous firing have been studied (
しかしながら、同時焼成工程においては、グリーンシートと導体と受動素子との焼成収縮のタイミングが異なるため、できあがったセラミック回路基板に反り等の焼成ひずみが生じやすい。焼成ひずみが実装工程における実装不良等の不具合を招くことはよく知られている。また、焼成ひずみが受動素子の電気特性に影響を及ぼして、電気特性のバラつきを招く場合もある。 However, in the co-firing process, the firing contraction timings of the green sheet, the conductor, and the passive element are different, so that firing distortion such as warpage is likely to occur in the finished ceramic circuit board. It is well known that firing strain causes defects such as mounting defects in the mounting process. In addition, the firing strain may affect the electrical characteristics of the passive element, resulting in variations in electrical characteristics.
焼成ひずみの問題を解決するために、種々の方法が検討されている。代表的な方法としては、未焼成回路基板を上下から物理的に拘束しながら焼成することで厚さ方向(Z方向)への焼成収縮を優位的に生じさせ、これにより焼成ひずみの小さいセラミック回路基板を作製する方法が知られている。具体的には、未焼成回路基板に上下面から圧力を加えて拘束しながら焼成する方法(下記特許文献1)や、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法(下記特許文献2)がある。
Various methods have been studied in order to solve the firing strain problem. As a representative method, firing is performed in a thickness direction (Z direction) by firing an unfired circuit board while being physically constrained from above and below, thereby producing a ceramic circuit having a small firing strain. A method for manufacturing a substrate is known. Specifically, a method of firing while restraining by applying pressure from above and below the unfired circuit board (
未焼成回路基板を拘束シートで上下から拘束しながら焼成する方法(上記特許文献2)においては、基板表面に形成された実装パッド等の表層導体に拘束シートが直接接することになる。そのため、表層導体の表面に不必要な凹凸をスタンプ(stamp)したり、異物付着を起こしたり、メッキ性や半田濡れ性を低下させる可能性がある。また、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法は、表層導体の密着強度や耐半田くわれ性を良好にするために表層導体を厚く形成(焼成後の厚みで15μm以上50μm以下)した場合に問題がある。具体的には、厚く形成された表層導体の凹凸によって拘束シートが部分的に密着し難くなり、拘束が不十分な部分に焼成ひずみが発生しやすい問題がある。 In the method of firing an unfired circuit board while restraining it from above and below with a restraint sheet (Patent Document 2), the restraint sheet comes into direct contact with a surface layer conductor such as a mounting pad formed on the substrate surface. Therefore, there is a possibility that unnecessary irregularities are stamped on the surface of the surface layer conductor, foreign matter adheres, and the plating property and solder wettability are deteriorated. In addition, the method of removing the constraining sheet after firing the unsintered circuit board between the constraining sheet that does not shrink during the firing process is a method for removing the constraining sheet in order to improve the adhesion strength and soldering resistance of the surface layer conductor. Is formed thickly (the thickness after firing is 15 μm or more and 50 μm or less). Specifically, there is a problem that the constraining sheet is difficult to partially adhere due to the unevenness of the thick surface layer conductor, and firing distortion is likely to occur in a portion where the constraining is insufficient.
また、これらの手段を用いて、レーザトリミング装置で特性値を調整することを前提にして基板表面上に受動素子を形成したセラミック回路基板を製造すると、拘束シートに含まれる粒子に起因する凹凸が受動素子にスタンプされたり、拘束シートを除去する際に受動素子が一緒に除去されたりする問題がある。表層導体や受動素子をpost-fire processにより形成する方法もあるが、焼成回数が増える問題があるし、ファインパターンの形成にpost-fire processは不向きである。 In addition, when a ceramic circuit board in which passive elements are formed on the substrate surface is manufactured on the premise that the characteristic value is adjusted with a laser trimming apparatus using these means, unevenness caused by particles contained in the restraint sheet is generated. There is a problem that the passive element is stamped on the passive element, or the passive element is removed together when the constraining sheet is removed. There is a method of forming a surface layer conductor or a passive element by a post-fire process, but there is a problem that the number of firings is increased, and the post-fire process is not suitable for forming a fine pattern.
本発明の1つの課題は、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ(stamp)したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる方法を提供することにある。他の1つの課題は、その方法によって製造が可能なセラミック回路基板を提供することにある。 One object of the present invention is to stamp unnecessary irregularities on surface layer conductors and passive elements, to cause foreign matter adhesion, in a method of manufacturing a ceramic circuit board by a simultaneous firing process using a constraining sheet, It is an object of the present invention to provide a method capable of reducing the firing strain while preventing the occurrence of problems such as deterioration in solderability and solder wettability. Another object is to provide a ceramic circuit board that can be manufactured by the method.
上記課題を解決するために本発明のセラミック回路基板の製造方法は、
第1のセラミックグリーンシートと導体層とを積層してなる積層体を作製する積層体作製工程と、第1支持体上に形成した表層導体を積層体に転写する操作と、第2支持体上に形成した受動素子を積層体に転写する操作とを行なうことにより、それら積層体、表層導体および受動素子を含んで構成された未焼成回路基板を作製する基板作製工程と、
未焼成回路基板の受動素子および表層導体を形成した面に、同時焼成により未焼成回路基板に一体化される第2のセラミックグリーンシートを積層して、受動素子および表層導体を被覆する被覆工程と、
受動素子および表層導体が被覆された未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートにより未焼成回路基板を拘束する拘束工程と、
拘束シートによって拘束された未焼成回路基板を、拘束シートが焼結されない範囲の温度で焼成して、拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、
拘束シートにより拘束されたセラミック回路基板から拘束シートと、第2のセラミックグリーンシートに基づくセラミック層のうち、表層導体を被覆するセラミック被覆層を除去し、表層導体を基板表面に露出させる除去工程と、を備えることを主要な特徴とする。
In order to solve the above problems, a method for manufacturing a ceramic circuit board according to the present invention includes:
A laminate manufacturing step of manufacturing a laminate formed by laminating the first ceramic green sheet and the conductor layer, an operation of transferring the surface layer conductor formed on the first support to the laminate, and the second support A substrate manufacturing step of manufacturing a green circuit board configured to include the multilayer body, the surface conductor, and the passive element by performing an operation of transferring the passive element formed in the multilayer body to the multilayer body;
A step of coating the passive element and the surface conductor by laminating a second ceramic green sheet integrated with the unfired circuit board by simultaneous firing on the surface of the green circuit board on which the passive element and the surface conductor are formed; ,
A constraining sheet mainly containing a non-sinterable inorganic material that is not sintered at the firing temperature of the unfired circuit board is laminated on both sides of the unfired circuit board coated with the passive element and the surface layer conductor. A restraining step of restraining the fired circuit board;
A firing step of firing the unfired circuit board restrained by the restraint sheet at a temperature in a range where the restraint sheet is not sintered, and producing a ceramic circuit board restrained by the restraint sheet;
A removing step of removing the ceramic covering layer covering the surface layer conductor from the ceramic circuit board constrained by the restraining sheet and the ceramic layer based on the second ceramic green sheet, and exposing the surface layer conductor to the substrate surface; The main feature is to comprise.
上記本発明によれば、未焼成回路基板を拘束シートで挟み込んだ状態で焼成するので、XY方向(面内方向)への焼成収縮が抑制され、Z方向(厚さ方向)への焼成収縮が優位となり、これにより焼成ひずみ(反り)を小さくできる。受動素子と拘束シートとの間には、第2のセラミックグリーンシートが介在するので、拘束シートの凹凸が受動素子にスタンプされることがない。また、焼成時においては、第2のセラミックグリーンシートが受動素子および表層導体に基づく凹凸を吸収する作用を奏するため、拘束シートが全面的に密着しやすくなり、未焼成回路基板の面内に均一な拘束力が働くようになる。すると、面内方向における焼成ひずみの発生バラつきが小さくなり、全体的な焼成ひずみをいっそう小さくできる。また、第2のセラミックグリーンシートは、同時焼成により積層体と一体化する。焼成後においては、第2のセラミックグリーンシートに基づくセラミック層のうち、表層導体を被覆するセラミック被覆層を除去し、表層導体を基板表面に露出させる。この際に、受動素子および表層導体に付着した異物(粗大なセラミック粒子等)をいっしょに除去することが可能である。このように、本発明の方法に拠れば、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ(stamp)したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる。ひいては、製品ごとに受動素子の電気特性のバラつきを小さくでき、安定した性能のセラミック回路基板を提供することにつながる。 According to the present invention, since firing is performed with the unfired circuit board sandwiched between restraining sheets, firing shrinkage in the XY direction (in-plane direction) is suppressed, and firing shrinkage in the Z direction (thickness direction). As a result, the firing strain (warpage) can be reduced. Since the second ceramic green sheet is interposed between the passive element and the constraining sheet, the concavity and convexity of the constraining sheet is not stamped on the passive element. Further, at the time of firing, the second ceramic green sheet acts to absorb irregularities based on the passive element and the surface layer conductor, so that the constraining sheet is easily adhered to the entire surface, and is uniform within the surface of the unfired circuit board. The restraint force comes to work. Then, the variation in firing strain in the in-plane direction is reduced, and the overall firing strain can be further reduced. Further, the second ceramic green sheet is integrated with the laminate by simultaneous firing. After firing, the ceramic covering layer that covers the surface conductor is removed from the ceramic layer based on the second ceramic green sheet to expose the surface conductor on the substrate surface. At this time, foreign substances (such as coarse ceramic particles) adhering to the passive element and the surface layer conductor can be removed together. As described above, according to the method of the present invention, in the method of manufacturing a ceramic circuit board by the co-firing process using the constraining sheet, unnecessary irregularities are stamped on the surface layer conductor and the passive element, or foreign matter is adhered. The firing strain can be further reduced while preventing the occurrence of problems such as the occurrence of plating problems and the deterioration of solderability. As a result, the variation in the electrical characteristics of the passive elements for each product can be reduced, leading to the provision of a ceramic circuit board with stable performance.
また、積層体の主表面上に表層導体および受動素子を直接形成せず、支持体上に形成した表層導体および受動素子を別々に転写することにより、次のようなメリットが得られる。まず、積層体に表層導体および受動素子を直接形成する場合には、スクリーンマスクによる印刷法を採用することが一般的であるが、こうした印刷法では、微細な配線をにじみ無く形成したり、表層導体の厚さを面内で異ならせたりすることは困難である。 Further, the following advantages can be obtained by separately transferring the surface conductor and the passive element formed on the support without directly forming the surface conductor and the passive element on the main surface of the multilayer body. First, when the surface conductor and passive elements are directly formed in the laminate, it is common to employ a printing method using a screen mask. In such a printing method, fine wiring can be formed without blurring or the surface layer can be formed. It is difficult to vary the thickness of the conductor in the plane.
他方、支持体に表層導体を別途形成しておき、積層体に転写する方法では、図15(断面図)に示すごとく、薄い部分80と厚い部分81を有する表層導体を一時に形成することが可能である。すると、受動素子77(たとえば抵抗体)を厚さが小の表層導体80に接続することにより、受動素子77の上面77pの高さ位置を表層導体81の上面81pの高さ位置よりも低くすることが可能となる。このようにすると、図16に示すごとく、焼成後に形成されるセラミック被覆層11Lを除去して表層導体81を基板の表面に露出させるときに、受動素子77に大きなダメージが及ぶことを防げる。また、厚い部分の表層導体81を、たとえば半田バンプの下地導体として好適に利用できるようになる。
On the other hand, in a method in which a surface layer conductor is separately formed on a support and transferred to a laminate, a surface layer conductor having a
上記した第1支持体および第2支持体は、凹版を用いるのがよい。ファインパターンを転写するのに好適だからである。そして、これら凹版は、可撓性を有することが望ましい。可撓性を有する凹版は、積層体に追従して変形可能であり、基板面への密着性が良好である。その結果、該凹版に形成した表層導体または受動素子を確実に積層体に転写することが可能である。可撓性を有する凹版は、可撓性を有する材料を用いて形成すればよいが、特には、樹脂材料を用いて形成するのがよい。レーザー加工やエッチング処理等によって容易に凹版が形成できるからである。特には、ポリイミド等の耐熱性、耐薬品性の高いエンジニアリングプラスチックであって、可撓性を付与した樹脂が好ましい。また、ペースト充填溝に充填したペーストを適度に乾燥させることで表層導体または受動素子を形成すれば、これを積層体に転写するときに、ペーストに含有される溶剤が積層体に過度に染み込む問題が起こりにくい。この点も、スクリーン印刷法に比して優れる点であり、ファインパターンの形成に好都合といえる。なお、凹版に形成した表層導体または受動素子を積層体に転写する順番は限定されない。製品の設計に応じて適宜順番を前後させることができる。 An intaglio is preferably used for the first support and the second support described above. This is because it is suitable for transferring a fine pattern. And it is desirable that these intaglios have flexibility. The intaglio having flexibility can be deformed following the laminate and has good adhesion to the substrate surface. As a result, the surface layer conductor or passive element formed on the intaglio can be reliably transferred to the laminate. The intaglio having flexibility may be formed using a flexible material, and in particular, it may be formed using a resin material. This is because the intaglio can be easily formed by laser processing or etching. In particular, a heat-resistant and chemical-resistant engineering plastic such as polyimide and a resin having flexibility are preferable. Also, if the surface layer conductor or passive element is formed by appropriately drying the paste filled in the paste filling groove, the solvent contained in the paste will soak into the laminate excessively when it is transferred to the laminate. Is unlikely to occur. This point is also superior to the screen printing method and can be said to be convenient for forming a fine pattern. The order of transferring the surface layer conductor or passive element formed on the intaglio to the laminate is not limited. The order can be changed appropriately according to the design of the product.
また、被覆工程においては、未焼成回路基板の表層導体が形成された面をプレス処理したのち、厚さ1μm以上50μm以下に成形した第2のセラミックグリーンシートを積層することが望ましい。表面導体の表面形状が整えられることで拘束シートの密着性を高めて、拘束力を面内で均一化することができるからである。より好ましくは、未焼成回路基板の表層導体が形成された面をプレス処理により平坦化したのち、厚さ1μm以上50μm以下に成形した第2のセラミックグリーンシートを積層することが望ましい。平坦化することで、拘束シートが基板面に対してより均一に密着し、より効果的に拘束力を面内で均一化することができるからである。第2のセラミックグリーンシートの厚さは、1μm以上50μm以下がよい。厚さが1μm未満の場合、拘束力を面内で均一化する作用を十分に得られなくなるからである。他方、厚さが50μmを超えると、焼成後において表面導体上に分厚いセラミック被覆層が形成されることとなり、これを除去することが困難となったり、除去工程に費やされる時間が著しく増大したりするからである。その結果、生産性が犠牲になる恐れがある。なお、ここにいう「平坦化」とは、完全に平面にすることのみを意味するものではなく、基板面と表層導体との段差が、プレス処理前よりも相対的に是正されることを意味する。 In the covering step, it is desirable to press the surface of the unfired circuit board on which the surface layer conductor is formed, and then laminate a second ceramic green sheet having a thickness of 1 μm to 50 μm. This is because, by adjusting the surface shape of the surface conductor, the adhesion of the restraining sheet can be improved and the restraining force can be made uniform in the surface. More preferably, the surface of the unfired circuit board on which the surface layer conductor is formed is flattened by a press treatment, and then a second ceramic green sheet molded to a thickness of 1 μm to 50 μm is laminated. This is because by flattening, the constraining sheet is more uniformly adhered to the substrate surface, and the constraining force can be more effectively uniformed in the surface. The thickness of the second ceramic green sheet is preferably 1 μm or more and 50 μm or less. This is because when the thickness is less than 1 μm, it is impossible to obtain a sufficient effect of uniforming the restraining force in the surface. On the other hand, if the thickness exceeds 50 μm, a thick ceramic coating layer will be formed on the surface conductor after firing, which makes it difficult to remove or significantly increases the time spent in the removal process. Because it does. As a result, productivity may be sacrificed. Note that “flattening” here does not mean that the surface is completely flat, but means that the step between the substrate surface and the surface layer conductor is corrected relative to that before pressing. To do.
また、上記した第2のセラミックグリーンシートを構成する無機材料と、第1のセラミックグリーンシートを構成する無機材料とは、実質的に同一組成のものを好適に使用できる。この構成によれば、第1のセラミックグリーンシートと第2のセラミックグリーンシートとの焼成温度、すなわち焼成タイミングが一致するので、容易かつ確実に両者を一体化できる。なお「実質的に同一」とは、不可避不純物の混入については無視することを意味する。 Moreover, the inorganic material which comprises the above-mentioned 2nd ceramic green sheet and the inorganic material which comprises the 1st ceramic green sheet can use the thing of substantially the same composition suitably. According to this configuration, since the firing temperatures of the first ceramic green sheet and the second ceramic green sheet, that is, the firing timing coincide with each other, both can be easily and reliably integrated. Note that “substantially the same” means that the inevitable impurities are ignored.
また、除去工程を経て露出された表層導体上にメッキ層を形成するメッキ工程を行なってもよい。表層導体上にメッキ層を形成することで、表層導体を良質化することができる。すなわち、半田濡れ性などの諸性質が向上し、集積回路チップ等の実装部品を実装する、いわゆる表面実装工程を良好に行なうことができる。 Moreover, you may perform the plating process which forms a plating layer on the surface layer conductor exposed through the removal process. By forming a plating layer on the surface conductor, the surface conductor can be improved. That is, various properties such as solder wettability are improved, and a so-called surface mounting process for mounting a mounting component such as an integrated circuit chip can be satisfactorily performed.
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図1は、本発明のセラミック回路基板1の断面構造を示すものである。セラミック回路基板1は、セラミック誘電体層5と導体層6とが交互に積層された多層構造を有する積層回路部2と、該積層回路部2の第1主表面CP上に形成された表層導体8および抵抗体7とを備えている。積層回路部2の第2主表面DP上には、他の実装基板等との電気的接続のための実装パッド12が形成されている。第2主表面DPは、抵抗体7が形成された側とは反対側の主表面を示す。積層回路部2には、導体層6,6同士、導体層6と表層導体8、さらには導体層6と実装パッド12を導通する複数のビア導体4が、セラミック誘電体層5,5の各々を厚さ方向に貫く形で設けられている。これらビア導体4により、層間の電気的接続がなされている。実装パッド12は、下地導体13とメッキ層14とで構成される。なお、図示しないが、実装パッド12上に、半田バンプや実装用ピンをロー材(半田を含む)を用いてロー付けした構造にすることもできる。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 shows a cross-sectional structure of a
積層回路部2の第1主表面CP側において、抵抗体7および表層導体8の非形成領域は、表層セラミック部11に被覆されている。この表層セラミック部11は、積層回路部2のセラミック誘電体層5と同一材料にて構成され、同時焼成によりセラミック誘電体層5に一体化されている。また、抵抗体7および表層導体8の上には、両者にまたがるオーバコート層9が設けられている。ガラス組成物で構成されたオーバコート層9には、表層導体8の一部を露出させる形で開口9aが設けられている。開口9aに露出する表層導体8は、メッキ層10によって被覆されている。このメッキ層10の上には、集積回路チップ等の電子部品をフリップチップ接続するための半田バンプを設けることができる。すなわちオーバコート層9はソルダーダムの働きを持つ。このように、半田バンプ形成のための端子パッド等についても表層導体8の概念に含まれる。なお、実装パッド12が形成された第2主表面DP側についても、同様のオーバコート層9’が設けられる。
On the first main surface CP side of the
図3に、図1のセラミック回路基板1の部分拡大図(断面図)を示す。図3に示すごとく、抵抗体7の上面7pと、表層導体8の上面8pとは、概ね面一となっている。抵抗体7は、基板面内において対向する1対の表層導体8,8の両者と、上下方向で重なり合っている。これにより抵抗体7と表層導体8,8、表層導体8,8同士の導通が図られている。なお、本明細書中において「上下方向」は当該セラミック回路基板1の厚さ方向を表す。
FIG. 3 shows a partially enlarged view (cross-sectional view) of the
ここで本発明のセラミック回路基板1のように、抵抗体7が表層導体8と面一になっている場合、抵抗体7に近接した位置に集積回路チップ等の電子部品を配置する上で有利である。セラミック回路基板1に電子部品を実装するためには、たとえば図1に示すごとく、オーバコート層9に開口9aを形成して半田バンプを設けることが行なわれる。オーバコート層9の平坦性が高い場合、電子部品の配置位置の自由度が高い。
Here, when the
これに対し、図5(断面図)に示す従来のセラミック回路基板のように、一定の厚さを持つ抵抗体71の両端に、回路パターンを構成する表層導体70,70がのりあげる配置で接続している場合、オーバコート層72は比較的大きな凹凸を呈することとなる。電子部品の配置位置としては、このような凹凸部分を避ける必要性がある。
On the other hand, like the conventional ceramic circuit board shown in FIG. 5 (cross-sectional view), the
要するに、図3に示す本構成によれば、図5の従来構成よりも高密度実装に向いている。もちろん、オーバコート層9の形成位置が抵抗体7を覆う位置に限定されるわけではない。しかしながら、たとえば集積回路チップを表面実装する場合には、基板表面の平坦性が強く要求されるので、本セラミック回路基板1のような構造が有利となる。
In short, the present configuration shown in FIG. 3 is more suitable for high-density mounting than the conventional configuration of FIG. Of course, the formation position of the
また、図3に示すごとく、抵抗体7には当該抵抗体7を掘削する形で、抵抗率調整のためのレーザトリミング部7aが形成されている。図4に、セラミック回路基板1の部分拡大上面図(正面図)を示す。図4から、各部分の相対位置関係が容易に理解できる。本実施形態では、レーザトリミング部7aをL字状としているが、形状については種々調整することができる。また、レーザトリミング部7aは、抵抗体7の酸化を防ぐためにエポキシ等の樹脂で保護(被覆)されていてもよい。オーバコート層9は、矩形状の抵抗体7、該抵抗体7と1対の表層導体8,8との接続箇所とをすっぽり覆う形で設けられる。
Further, as shown in FIG. 3, the
図1に戻って説明する。メッキ層10は、たとえばNi/Auメッキ層で構成することができる。また、表層導体8に含有される金属と同種金属(たとえばCu、Ag)によるメッキ層と、該メッキ層上に形成されるNi/Auメッキ層とにより構成してもよい。メッキ層10の厚さは、たとえば1μm以上100μm以下に調整される。一方、表層導体8は、メッキ層10の下地となるものであり、導体層6やビア導体4と同種の金属により構成されている。メッキ層10上にはSn−Pb共晶半田や、Sn−Ag−Cu半田、Sn−Ag半田などPbを含有しない半田による半田バンプを形成してもよい。
Returning to FIG. The
以下、上記セラミック回路基板1の製造工程について説明する。
セラミック回路基板1はセラミックグリーンシートを用いて製造される。該セラミックグリーンシートは、公知のドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末(たとえば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末と、アルミナ、ガーナイト、BaTiO3等のセラミックフィラー粉末との混合粉末:平均粒径は0.3μm以上1μm以下程度)に溶剤(アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど)、結合剤(アクリル系樹脂(たとえば、ポリアクリル酸エステル、ポリメチルメタクリレート)、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど)、可塑剤(ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど)、解膠剤(脂肪酸(グリセリントリオレートなど)、界面活性剤(ベンゼンスルホン酸など)、湿潤剤(アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど)などの添加剤を配合して混練し、スラリーを作る。このスラリーを、ドクターブレードを用いてPETなどのバックシート上に塗布し、適度に乾燥させることにより、セラミックグリーンシートを得る。
Hereinafter, the manufacturing process of the
The
次に、ビア導体形成用のメタライズペースト(以下、ビア導体用ペーストという)を調製する。使用する金属粉末は、たとえばAg、AgPt、AgPd、Au、NiおよびCuのいずれかにより構成され、平均粒径が2μm以上20μm以下の範囲で調整されたものである。この金属粉末に、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することによりビア導体用ペーストが得られる。 Next, a metallized paste for forming via conductors (hereinafter referred to as via conductor paste) is prepared. The metal powder to be used is made of, for example, any one of Ag, AgPt, AgPd, Au, Ni, and Cu, and the average particle diameter is adjusted in the range of 2 μm to 20 μm. A via conductor paste can be obtained by blending and preparing an organic solvent such as butyl carbitol in the metal powder so as to obtain an appropriate viscosity.
次に、表層導体8および導体層6の形成に使用するメタライズペースト(以下、導体層用ペーストという)を調製する。使用する金属粉末は、ビア導体用ペーストで用いたものと同種類、かつ平均粒径が0.1μm以上3μm以下と小さく調整されたものが好適である。この金属粉末に、平均粒径500nm以下(望ましくは100nm以下、さらに望ましくは50nm以下)の無機化合物粉末を0.5質量%以上30質量%以下の範囲にて配合し、さらに、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することにより導体層用ペーストが得られる。なお、上記の無機化合物粉末には、セラミックグリーンシートの原料セラミック粉末を使用してもよいし、酸化アルミニウム(Al2O3)、二酸化珪素(SiO2)および酸化チタン(TiO2)の少なくとも1種からなる無機化合物粉末(平均粒径100nm以下、望ましくは50nm以下)を配合して使用してもよい。
Next, a metallized paste (hereinafter referred to as a conductor layer paste) used to form the
次に、抵抗体7の形成に使用するペースト(以下、抵抗体用ペーストという)を調製する。具体的には、RuO2やLaB6などの導電体粉末、ホウケイ酸系ガラス組成物の粉末および有機バインダを混錬することにより、抵抗体用ペーストを作製できる。たとえば、平均粒径0.01μm以上20μm以下に調整したRuO2 粉末100質量部に対し、ガラス粉末を50質量部以上500質量部以下の範囲で混合し、前記した有機バインダをRuO2 粉末100質量部に対して5質量部以上20質量部以下の範囲で配合する。 Next, a paste used for forming the resistor 7 (hereinafter referred to as a resistor paste) is prepared. Specifically, a resistor paste can be prepared by kneading a conductor powder such as RuO 2 or LaB 6 , a powder of a borosilicate glass composition, and an organic binder. For example, with respect to 100 parts by mass of RuO 2 powder adjusted to an average particle size of 0.01 μm or more and 20 μm or less, glass powder is mixed in a range of 50 parts by mass or more and 500 parts by mass or less, and the organic binder described above is 100 parts by mass of RuO 2 powder. It mix | blends in 5 to 20 mass parts with respect to a part.
上記のようにして作製したセラミックグリーンシートおよびメタライズペーストを用い、次のようにして未焼成回路基板を作製する。まず、図6の上図に示すように、積層回路部2となるべき積層体20を作製する。
Using the ceramic green sheet and metallized paste produced as described above, an unfired circuit board is produced as follows. First, as shown in the upper diagram of FIG. 6, a
具体的には、予め作製したセラミックグリーンシート25の所定位置にパンチング、レーザ等の手法により貫通孔を形成し、ビア導体用ペーストを充填することで未焼成のビア導体4を形成する。こののち、スクリーン印刷法等の方法により導体層用ペーストを該セラミックグリーンシート25の主表面上に印刷することにより、未焼成の導体層6を形成する。こうしてビア導体4および導体層6の形成が完成すれば、その上に別のセラミックグリーンシート25を重ね、さらにパターン印刷/セラミックグリーンシート積層の工程を繰り返す。そして、一方の主表面(第1主表面CP)にはビア導体4が露出し、他方の主表面(第2主表面DP)上には実装パッド12の下地導体13を形成するようにして、未焼成の積層体20を得る(積層体作製工程)。
Specifically, the unfired via
なお、ビア導体4、導体層6、抵抗体7、表層導体8および下地導体13等については、便宜上、焼成前と焼成後の符号を同一にすることを断っておく。
In addition, about the via
次に、積層体20の第1主表面CP上に、表層導体8および抵抗体7を配置する。具体的には、積層体20とは別の支持体(転写治具)上にパターン形成した表層導体8および抵抗体7を、積層体20に転写する方法を採用することができる。転写工程は、図6から図7にかけて示している。
Next, the
上記の転写工程のために、まず図11に示すごとく、表層導体8を形成するためのペースト充填溝40aが形成された第1支持体40を準備する。この第1支持体40は、たとえばポリイミド、PET、PC、PEEKなどの樹脂材料からなり、可撓性を有するシート状のものとすることができる。ペースト充填溝40aは、レーザ加工または化学エッチングもしくはそれらの組み合わせによりパターニングされている。図11に示すように、ペースト充填溝40aに導体層用ペースト44をスキージ46で充填する。これにより、第1支持体40上で表層導体8が形成される。第1支持体40上に形成した表層導体8は、適度に乾燥させるようにしてもよい。また、一度乾燥させたのちに、ペースト充填溝40aに導体層用ペースト44を再度充填する操作を行なうこともできる。こうすれば、乾燥による体積減少分を補うことができ、表層導体8の形状精度の向上を図ることができる。
For the above transfer step, first, as shown in FIG. 11, a
図6に戻って説明する。上記したように、第1支持体40のペースト充填溝40aに形成した表層導体8は、別途作製した積層体20に転写される。すなわち、積層体20の第1主表面CPに第1支持体40を重ね合わせ、表層導体8が積層体20に密着するように適度に加圧する。その後、図7に示すごとく、第1支持体40のみを積層体20から離間させ、これにより表層導体8を積層体20に転写する。
Returning to FIG. As described above, the
なお、第1支持体40を積層体20から離間させる操作を行なうときに、表層導体8が積層体20からいっしょに剥がれてしまうことを防止するために、次のような措置を講じることが有効である。1つには、図12に示すごとく、第1支持体40のペースト充填溝40aに適度なテーパを付与することである。このようなテーパは、ペースト充填溝40aをレーザ加工で形成する際に、微細加工が可能な紫外波長領域のレーザ光を使用することで容易に付与できるようになる。具体的には、エキシマレーザ、Nd:YAGレーザの3倍高調波(355nm)または4倍高調波(266nm)などの短波長レーザを使用したレーザ加工を行なうことが好適である。
In order to prevent the
第1支持体40と表層導体8との剥離容易性を高めることが可能な他の1つの手段は、ペースト充填溝40aに導体層用ペースト44を充填する以前に、図13に示すごとく、第1支持体40のペースト充填溝40aが形成された面側に、剥離補助膜40tを形成しておくことである。剥離補助膜40tの具体例には、フッ化炭素膜を示せる。こうしたフッ化炭素膜は、フッ化炭素基およびクロロシラン基を含有する物質、たとえばCF3(CF2)7(CH2)2SiCl3を有機溶媒に溶かした溶液中に、O2プラズマアッシャーで表面を処理した第1支持体40を浸漬することで形成できる。剥離補助膜40tは、図13に示すように、ペースト充填溝40aにテーパを形成した第1支持体40に形成することが望ましい。以上のような措置を講じることにより、表層導体8が第1支持体40からスムーズに剥がれるようなり、表層導体8がうまく転写されないという不具合を防止できる。
Another means capable of enhancing the ease of peeling between the
図7に戻って説明する。積層体20上に表層導体8を形成したのち、表層導体8と積層体20との密着度を高めるために、積層体20の第1主表面CPを面押しすることができる(面押し工程)。この工程によれば、表層導体8が積層体20にやや沈み込むような形となる。すると、表層導体8と積層体20の第1主表面CPとの高さの差を減少でき、導体の表面が誘電体の表面に一致するフラッシュサーキットに近い形を実現できる。
Returning to FIG. After the
次に、表層導体8の形成手法(転写法)と同様の手法にて、積層体20上に抵抗体7を配置する。すなわち、第2支持体42のペースト充填溝42aに、予め調製した抵抗体用ペーストを充填して抵抗体7を成形する。そして、第2支持体42上に形成した抵抗体7を表層導体8が配置された積層体20に転写する。そして、抵抗体7が表層導体8にしっかり密着するように、積層体20の第1主表面CP側から面押しを行なう。以上の操作を行なうことにより、抵抗体7、表層導体8および積層体20で構成された未焼成回路基板30が得られる(基板作製工程)。なお、表層導体8および抵抗体7の配置順序は、本実施形態とは逆でもよい。
Next, the
次に、図8に示すように、未焼成回路基板30の両主面CP,DPに対し、第2のセラミックグリーンシート22,26を積層する(被覆工程)。第2のセラミックグリーンシート22,26の厚さは、抵抗体7および表層導体8を配置することによって形成された段差が埋まる程度の厚さがちょうどよい。このようにすれば、後述する拘束シート24,24の拘束力が面内で均一に作用するようになるので、焼成ひずみの低減効果をよりいっそう期待できる。
Next, as shown in FIG. 8, the second ceramic
また、第2のセラミックグリーンシート22,26は、未焼成回路基板30を構成する第1のセラミックグリーンシート25と実質的に同一組成の無機材料と、溶媒、結合剤等の有機材料とを調製したものを好適に使用できる。具体的には、第1のセラミックグリーンシート25の作製に用いたグリーンシート成形用スラリーを用い、ドクターブレード法等の成形方法により第2のセラミックグリーンシート22,26を作製できる。こうした場合に最も低コストを期待できる。ただし、焼成タイミングがほぼ一致する範囲内であれば、第1のセラミックグリーンシート25と第2のセラミックグリーンシート22,26とは、使用する無機材料については同一のまま組成を異ならせて作製してもよい。さらには、別材料を用いて作製してもよい。たとえば、第2のセラミックグリーンシート22,26に基づくセラミック層を、回路素子として機能させる場合には、積極的な誘電率調整等が必要となる場合も考え得るからである。なお、第2のセラミックグリーンシート22,26の代わりに、セラミックペーストを塗布して、セラミックペースト塗布層を形成するようにしてもよい。
The second ceramic
次に、図8に示すごとく、第2のセラミックグリーンシート22,26で被覆された未焼成回路基板30の両面側に、その未焼成回路基板30の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シート24,24を積層する(拘束工程)。本実施形態のように、セラミック回路基板1を低温焼成セラミック(ガラスセラミック)で構成する場合には、拘束シート24,24は、たとえばAl2O3、ZrO2およびBNから選択される1種以上の難焼結性無機材料を主体とするセラミックグリーンシートにより構成することができる。すなわち、この拘束シート24,24は、未焼成回路基板30の焼成温度では焼結されない組成のものであればよい。なお、「主体とする」若しくは「主体として含む」とは、質量%で最も多く含有することを意味する。
Next, as shown in FIG. 8, the non-sinterable inorganic material that is not sintered at the firing temperature of the
次に、図9に示すごとく、拘束シート24,24によって拘束された未焼成回路基板30を、拘束シート24,24が焼結されない範囲の温度で焼成する。この焼成温度域は、第2のセラミックグリーンシート22,26および未焼成回路基板30が焼結かつ一体化され、拘束シート24,24が焼結されない範囲の温度である。こうして、拘束シート24,24に拘束されたセラミック回路基板32を作製することができる(焼成工程)。なお、上記の焼成温度域は、低温焼成セラミックで一般的な800℃以上1000℃以下(たとえば950℃)とすることができる。また、大気圧よりも加圧した雰囲気で焼成したり、拘束シート24,24を機械的に加圧しながら焼成したりしてもよい。
Next, as shown in FIG. 9, the
焼成終了時のセラミック回路基板32(ワーク基板)は、第2のセラミックグリーンシート26に由来するセラミック層34を有する。セラミック層34は、抵抗体7および表層導体8を被覆するセラミック被覆層35と、隣り合う表層導体8,8間を埋める役割を持つ表層セラミック部11とで構成される。このセラミック回路基板32から、拘束シート24,24と、抵抗体7を被覆するセラミック被覆層35とを湿式サンドブラストや研磨により除去し、抵抗体7および表層導体8を基板表面に露出させる(除去工程)。拘束シート24,24とセラミック被覆層35の両者の除去容易性は互いに異なるので、それらの除去手法を互いに異ならせてもよい。具体的には、拘束シート24,24を湿式サンドブラストにより除去し、セラミック被覆層35については機械研磨や化学エッチング若しくはそれらの組み合わせにより除去するといった手順を示せる。
The ceramic circuit board 32 (work board) at the end of firing has a
セラミック被覆層35と表層セラミック部11とは、ともに第2のセラミックグリーンシート26が焼成されたものである。抵抗体7とセラミック被覆層35、さらには表層導体8とセラミック被覆層35とは一体化しているものの、セラミック被覆層35の厚さd1が十分に小さければ(たとえば50μm以下)、その除去は比較的容易であり、異物もほとんど残留しない。
Both the ceramic coating layer 35 and the surface
セラミック被覆層35の除去容易性を確保するため、未焼成回路基板30に積層する第2のセラミックグリーンシート22,26は、1μm以上50μm以下の厚さに成形したものを用いることが望ましい。第2のセラミックグリーンシート22,26の厚さが1μm未満の場合、拘束力を面内で均一化する作用を十分に得られなくなる。他方、厚さが50μmを超えると、焼成後において抵抗体7の表面上に分厚いセラミック被覆層35が形成されることとなり、これを除去することが困難となったり、除去工程に費やされる時間が著しく増大したりして、生産性が大きく犠牲になる恐れがある。
In order to ensure the ease of removal of the ceramic coating layer 35, it is desirable to use the second ceramic
なお、第2主表面DP側についても、第1主表面CP側と同様にして、下地導体13を覆うセラミック被覆層37を除去する。セラミック被覆層37は、第2主表面DP側に積層した第2のセラミックグリーンシート22に由来するセラミック層38の一部であり、その厚さd2は、第1主表面CP側のセラミック被覆層35の厚さd1に概ね等しい。セラミック層38の一部は、第2主表面DPを覆う表層セラミック部36として残余することとなる。
Also on the second main surface DP side, the
次に、図10に示すごとく、基板表面に露出した抵抗体7および表層導体8の上にオーバコート層9を形成する(オーバコート層形成工程)。オーバコート層9は、表層導体8と重なる位置において、外部接続端子用の開口9aが設けられる。同様のオーバコート層9’は、下地導体13が露出する裏面側にも形成される。オーバコート層9,9’は、鉛ケイ酸系あるいは鉛ホウケイ酸系低融点ガラス組成物を含有するガラスペーストをスクリーン印刷法等によって塗布し、これを焼き付けることによって形成できる。このガラスペーストの焼成温度域は、未焼成回路基板30の焼成温度域よりも低い温度域とする。
Next, as shown in FIG. 10, an
次に、オーバコート層9の開口9aから露出する表層導体8上にメッキ層10を形成する(メッキ工程)。同様に、反対側についても、下地導体13上にメッキ層14を形成して実装パッド12を得る。このメッキ工程は、表層導体8と同種金属のメッキ工程とすることができ、メッキ層10はたとえばCuメッキ層とすることができる。また、これらのメッキ層の上に、さらにNi/Auメッキ層を形成することで、ピット等の少ないメッキ金属層上にNi/Auメッキ層を形成することができる。この手順によれば、より緻密なNi/Auメッキ層を形成できることになり、メッキ層10の半田濡れ性の向上に寄与する。ただし、表層導体8上に無電解Ni/Auメッキ層を直接形成してもよい。また、メッキにより導電バンプを形成するようにしてもよい。
Next, the
次に、オーバコート層9を介して抵抗体7にレーザ光を照射し抵抗率調整を行なう(レーザトリミング工程)。この工程によって形成されるレーザトリミング部7aをエポキシ等の樹脂で被覆・保護すれば、抵抗体7の酸化防止を図れるので好適である。以上に説明した各工程を経て、セラミック回路基板1が作製される。
Next, the resistance is adjusted by irradiating the
なお、本実施形態で示したセラミック回路基板1は、一般には図2に示すように、多数個取りセラミック回路基板85の形で製造される。個々のセラミック回路基板1は、分割溝112に沿って折り取りされる。製造されるセラミック回路基板が、分割により複数のセラミック回路基板1となる連結セラミック回路基板85である場合には、反り問題がいっそう深刻となるので、本発明の製造方法を適用することが特に有効である。
The
ところで、本実施形態のように、樹脂製の支持体上に表層導体を形成し、該表層導体のみを別途作製した未焼成の積層体20に転写する方法によれば、同一面内で厚さの異なる表層導体を一時に形成することが可能である。図14に示すのは、半田バンプ形成用の表層導体81の厚さを大に調整する一方、抵抗体77と直接接する表層導体80の厚さを小に調整したセラミック回路基板100の断面模式図である。表層導体80,81、抵抗体77およびレーザトリミング部77aを除く部分は、図1の実施例と概ね同様の構成となっている。
By the way, according to the method of forming a surface layer conductor on a resin support and transferring only the surface layer conductor to the unfired
厚さが相違する表層導体80,81を形成することにより、次のような利点が生じる。まず、図15に示すごとく、積層体20の第1主表面CP上に表層導体80,81を形成する。こうした表層導体80,81は、図17に示すように、表層導体80,81を形成するための支持体48のペースト充填溝48a,48bの深さ調整を行なうことにより実現できる。さらに、積層体20には、抵抗体77を配置することとなるが、この際、厚さを小に調整した表層導体80のみに抵抗体77が重なり合う配置とする。こうすることにより、抵抗体77の上面77pの高さ位置を、厚さを大に調整した表層導体81の上面81pの高さ位置に一致させる、若しくはそれよりも低くすることが可能になる。本実施形態は、一致する例を示している。
By forming the
そして、図15の下図に示す状態で、前述したように第2のセラミックグリーンシート26および拘束シート24の積層工程、同時焼成工程を順次行なう。焼成工程終了後、未焼成のままの拘束シート24と、第2のセラミックグリーンシート26に基づくセラミック被覆層11Lをブラスト処理や研磨等により除去する(除去工程)。セラミック被覆層11Lを除去するとき、基板表面に露出させるべき表層導体81が嵩高く形成されているので、抵抗体77が大きく研削されたりすることが無い。つまり、設計通りの電気特性を得やすい。また、基板表面に露出された表層導体81は、図14に示すごとく、オーバコート層9の開口9aから露出する部分にメッキが施され、半田バンプ形成用の端子パッドとして好適に使用されることとなる。
Then, in the state shown in the lower diagram of FIG. 15, as described above, the stacking step and the simultaneous firing step of the second ceramic
また、抵抗体77を先に配置し、抵抗体77の上から被さるように表層導体80,81を配置する場合であっても、抵抗体77との重なり部分を薄い表層導体80で構成することにより、その重なり部分が突出することを防止できる。その結果、半田バンプ形成用の端子パッドとなるべき表層導体81を露出させる工程(除去工程)の困難性が低下する。
Further, even when the
1,100 セラミック回路基板
2 積層回路部
4 ビア導体
5 セラミック誘電体層
6 導体層
7,77 抵抗体
7a,77a レーザトリミング部
8,80,81 表層導体
9 オーバコート層
10 メッキ層
11,11K 表層セラミック部
20 積層体
22,25,26 セラミックグリーンシート
24 拘束シート
30 未焼成回路基板
34 セラミック層
35,11L セラミック被覆層
40,42 支持体
40a,42a ペースト充填溝
CP 第1主表面
DESCRIPTION OF SYMBOLS 1,100
Claims (5)
第1支持体上に形成した表層導体を前記積層体に転写する操作と、第2支持体上に形成した受動素子を前記積層体に転写する操作とを行なうことにより、それら積層体、表層導体および受動素子を含んで構成された未焼成回路基板を作製する基板作製工程と、
前記未焼成回路基板の前記受動素子および前記表層導体を形成した面に、同時焼成により前記未焼成回路基板に一体化される第2のセラミックグリーンシートを積層して、前記受動素子および前記表層導体を被覆する被覆工程と、
前記受動素子および前記表層導体が被覆された前記未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートにより前記未焼成回路基板を拘束する拘束工程と、
前記拘束シートによって拘束された前記未焼成回路基板を、前記拘束シートが焼結されない範囲の温度で焼成して、前記拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、
前記拘束シートにより拘束された前記セラミック回路基板から前記拘束シートと、前記第2のセラミックグリーンシートに基づくセラミック層のうち、前記表層導体を被覆するセラミック被覆層を除去し、前記表層導体を基板表面に露出させる除去工程と、
を備えることを特徴とするセラミック回路基板の製造方法。 A laminate production step of producing a laminate formed by laminating the first ceramic green sheet and the conductor layer;
By performing the operation of transferring the surface layer conductor formed on the first support to the laminate, and the operation of transferring the passive element formed on the second support to the laminate, the laminate and the surface conductor And a substrate manufacturing process for manufacturing an unfired circuit board configured to include passive elements,
On the surface of the green circuit board on which the passive element and the surface layer conductor are formed, a second ceramic green sheet that is integrated with the green circuit board by simultaneous baking is laminated to form the passive element and the surface layer conductor. A coating process for coating
A constraining sheet mainly comprising a hardly sinterable inorganic material that is not sintered at the firing temperature of the unfired circuit board is laminated on both sides of the unfired circuit board coated with the passive element and the surface layer conductor. A constraining step of constraining the green circuit board with a sheet;
Firing the unfired circuit board restrained by the restraining sheet at a temperature in a range where the restraining sheet is not sintered, and producing a ceramic circuit board restrained by the restraining sheet;
The ceramic covering layer covering the surface layer conductor is removed from the ceramic layer based on the restraint sheet and the second ceramic green sheet from the ceramic circuit board restrained by the restraint sheet, and the surface layer conductor is disposed on the substrate surface. Removing process to be exposed to,
A method for producing a ceramic circuit board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408007A JP2005174952A (en) | 2003-12-05 | 2003-12-05 | Method of manufacturing ceramic circuit substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003408007A JP2005174952A (en) | 2003-12-05 | 2003-12-05 | Method of manufacturing ceramic circuit substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005174952A true JP2005174952A (en) | 2005-06-30 |
Family
ID=34729878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003408007A Pending JP2005174952A (en) | 2003-12-05 | 2003-12-05 | Method of manufacturing ceramic circuit substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005174952A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183273A (en) * | 2013-03-21 | 2014-09-29 | Mitsubishi Electric Corp | Substrate and process of manufacturing the same |
-
2003
- 2003-12-05 JP JP2003408007A patent/JP2005174952A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014183273A (en) * | 2013-03-21 | 2014-09-29 | Mitsubishi Electric Corp | Substrate and process of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070278670A1 (en) | Multilayer electronic component, electronic device, and method for producing multilayer electronic component | |
KR100521941B1 (en) | Method of manufacturing a multi-layered ceramic substrate | |
JP5236371B2 (en) | Manufacturing method of ceramic parts | |
JP5409261B2 (en) | Manufacturing method of electronic component mounting board | |
JP2002353624A (en) | Multilayer ceramic board and method of manufacturing the same, unsintered ceramic laminate, and electronic device | |
US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
JP2005174952A (en) | Method of manufacturing ceramic circuit substrate | |
JP2007053294A (en) | Process for manufacturing multilayer ceramic electronic component | |
JP4562409B2 (en) | Manufacturing method of electronic parts | |
JP2005174957A (en) | Ceramic circuit substrate and method of manufacturing the same | |
JP2005174958A (en) | Ceramic circuit substrate and method of manufacturing the same | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
JP2005174953A (en) | Method of manufacturing ceramic circuit substrate | |
JP3823457B2 (en) | Manufacturing method of ceramic wiring board | |
JP3994795B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP3912129B2 (en) | Manufacturing method of multilayer ceramic substrate | |
JP2005085995A (en) | Manufacturing method of ceramic substrate | |
JP4404366B2 (en) | Multilayer ceramic substrate manufacturing method and multilayer ceramic substrate | |
WO2022270299A1 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
JP4570423B2 (en) | Manufacturing method of electronic parts | |
JP2006173240A (en) | Method for manufacturing ceramic substrate | |
JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
JP2006066626A (en) | Composite, manufacturing method thereof, manufacturing method of composite sheet, laminate, and lamination component | |
JP4610113B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP2004207592A (en) | Method of producing multilayer ceramics substrate |