JP2005174253A - 定電圧制御回路 - Google Patents

Abstract

【課題】 複数のボルテージレギュレータの起動タイミングを簡単に一致させるようにした定電圧制御回路を提供する。
【解決手段】 定電圧制御回路１００は、外部直流電源Ｖｄｄに接続された２つのボルテージレギュレータ１０，２０と、各ボルテージレギュレータ１０，２０に共通する内部基準電源２とを備え、所定の電圧値に制御された定電圧信号を生成して出力するものであって、各ボルテージレギュレータ１０，２０はそれぞれ電圧調節器１１，２１と、出力電圧を分圧する分圧回路として、抵抗Ｒ１１，Ｒ１２とＲ２１，Ｒ２２とを備える。ボルテージレギュレータ２０の入力端子Ｎ２には、電圧調節器２１に対する電圧設定信号として別のボルテージレギュレータ１０における分圧回路からの電圧帰還信号ＶＦＢ１を供給することにより、２つの出力端子に接続された負荷回路２００，３００の起動タイミングが一致する。
【選択図】 図１

Description

この発明は、集積回路内に複数のボルテージレギュレータを備えた定電圧制御回路に関する。

携帯電話のようなバッテリ駆動の電子機器には、複数のボルテージレギュレータを備えた定電圧制御回路が集積回路として組み込まれていて、各種の電子回路にそれぞれ適正な電源供給を行うようにしている。こうした定電圧制御回路では、バッテリからの入力電圧を複数のレギュレータによって定電圧制御し、複数の出力を安定化コンデンサによって充電して、それぞれの出力ラインから各回路素子に出力するような場合、複数のレギュレータの出力タイミングを、互いに異なるようにずらして、バッテリ充電時や回路起動時に発生する突入電流を分散させて、安定した定電圧を供給する方法が考えられている（下記の特許文献１参照）。

図５は、従来技術による定電圧制御回路の構成を示すブロック図である。この定電圧制御回路１００は、内部基準電源２と２つのボルテージレギュレータ１０，２０とを含む集積回路（ＩＣ）として構成され、それらは入力端子１を介して外部直流電源Ｖｄｄに接続されている。これらのボルテージレギュレータ１０，２０は、それぞれの出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２を分圧する分圧回路として、抵抗Ｒ１１，Ｒ１２とＲ２１，Ｒ２２を備え、それぞれＰチャネルＭＯＳＦＥＴなどの出力トランジスタＱ１，Ｑ２を、エラーアンプなどの電圧調節器１１，２１により制御する低ドロップアウト（ＬＤＯ）ボルテージレギュレータを構成している。ＬＤＯボルテージレギュレータは、入力端子１からの電源電圧の大きさを保持したまま、定電圧制御された出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２を出力端子３，４から出力できるように構成されたものであって、定電圧制御回路１００の出力端子３，４には、負荷ＲＬ１とそのバイパスコンデンサとなる容量Ｃ１からなる負荷回路２００、あるいは負荷ＲＬ２とそのバイパスコンデンサとなる容量Ｃ２からなる負荷回路３００がそれぞれ接続されている。

ボルテージレギュレータ１０は、入力電圧信号Ｖｉｎから所定の電圧値に制御された定電圧信号を生成して負荷回路２００に出力するものであって、内部基準電源２から所定の内部基準電圧信号Ｖｒｅｆと、出力電圧信号Ｖｏｕｔ１の検出を行う抵抗Ｒ１１、Ｒ１２によって出力電圧信号Ｖｏｕｔ１を分圧した電圧帰還信号ＶＦＢ１とがそれぞれ電圧調節器１１に入力される。電圧調節器１１では、電圧帰還信号ＶＦＢ１が内部基準電圧信号Ｖｒｅｆに等しくなるように出力トランジスタＱ１を制御して、負荷回路２００への出力電圧信号Ｖｏｕｔ１の電圧調整を行っている。

同様に、ボルテージレギュレータ２０の電圧調節器２１には、内部基準電源２から所定の内部基準電圧信号Ｖｒｅｆと、出力電圧信号Ｖｏｕｔ２の検出を行う抵抗Ｒ２１，Ｒ２２によって出力電圧信号Ｖｏｕｔ２を分圧した電圧帰還信号ＶＦＢ２とが入力され、電圧帰還信号ＶＦＢ２が内部基準電圧信号Ｖｒｅｆに等しくなるように、電圧調節器２１から出力トランジスタＱ２を制御して、負荷回路３００への出力電圧信号Ｖｏｕｔ２の電圧調整を行っている。

図６は、図５における電源投入時の回路動作を示す起動特性図である。
図５に示す定電圧制御回路１００において、入力電源投入後の各ボルテージレギュレータ１０，２０の出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２の立ち上がり時間ｔ１，ｔ２は、大きく異なることがある。ここでは図６（ｂ）（ｃ）に示すように、出力電圧信号Ｖｏｕｔ１が定電圧となる時刻ｔ１に対して、出力電圧信号Ｖｏｕｔ２が定電圧となる時刻ｔ２のほうが先行しているため、負荷回路３００が負荷回路２００より速く立ち上がる。この立ち上がり時間ｔ１，ｔ２は、一般に各ボルテージレギュレータ１０，２０の定格出力電流値の違い、各出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２を供給している負荷回路２００，３００の容量Ｃ１，Ｃ２の値、あるいは各出力端子３，４に接続される負荷ＲＬ１，ＲＬ２の大きさなどによって変わってくる。
特開２００２−２６８７５７号公報

ところで、上述した定電圧制御回路のような２つの出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２を同じマイコンシステムの電子回路における電源として使用する場合には、一般に周辺機器の電源はＣＰＵの電源よりも先に立ち上がってはいけないという制約がある。

ところが、出力電圧信号Ｖｏｕｔ１をＣＰＵの電源とし、出力電圧信号Ｖｏｕｔ２を周辺機器の電源としたとき、出力電圧の安定性や装置のコスト、あるいは負荷ＲＬ１，ＲＬ２の大きさによる出力電流容量の違い等の理由で、容量Ｃ２を容量Ｃ１より大きく設定することが困難な場合があって、図６に示すように、電源投入直後にＣＰＵの電源（出力電圧信号Ｖｏｕｔ１）よりも周辺機器の電源（出力電圧信号Ｖｏｕｔ２）が先に立ち上がる場合には、マイコンシステムが誤動作する。

そこで、特許文献１に記載されたように、遅延回路を設けて起動タイミングを調整することも考えられる。
しかし、上述の特許文献１に記載の遅延回路を設けて、マイコンシステムの起動タイミングを調整する場合、その周囲温度や負荷条件の変動などを考盧して遅延回路の遅延時間を最適に決定しなければならないという問題があり、また遅延回路を設けること自体にもコストの点で問題があった。

この発明は、こうした問題を解決するためになされたものであって、複数のボルテージレギュレータの起動タイミングを簡単に一致させるようにした定電圧制御回路を提供することを目的にしている。

この発明は、外部電源回路に接続された複数のボルテージレギュレータと、前記各ボルテージレギュレータに共通する基準電圧発生回路とを備え、所定の電圧値に制御された複数の定電圧信号を生成して出力する定電圧制御回路において、前記各ボルテージレギュレータはそれぞれ電圧調節器と出力電圧を分圧する分圧回路とを備え、前記ボルテージレギュレータの少なくとも一つの前記電圧調節器に対する電圧設定信号として、前記ボルテージレギュレータとは別のボルテージレギュレータにおける前記分圧回路から前記電圧調節器への電圧帰還信号を供給することを特徴とする。

マイコンシステムのＣＰＵ電源と周辺回路電源などに対して、複数のボルテージレギュレータからそれぞれ別個に定電圧信号を供給する場合に、簡単な回路構成で起動タイミングをそろえて、それらを同時に立ち上げるようにしたので、マイコンシステムなどにおける低コストの電源装置として動作し、しかもマイコンシステムの電源投入時における誤動作を確実に防止できる。

以下、この発明の実施の形態を、図面を参照して詳細に説明する。図１は、この発明による定電圧制御回路を示すブロック図である。
図５に示す従来の回路と異なる点は、内部基準電源２とボルテージレギュレータ２０とを切断して、ボルテージレギュレータ２０の電圧調節器２１の反転入力端子（−）に入力端子Ｎ２を介してボルテージレギュレータ１０の電圧帰還信号ＶＦＢ１を供給したことである。すなわち、ボルテージレギュレータ２０には、内部基準電圧信号Ｖｒｅｆの代わりに、立ち上がり速度の遅いボルテージレギュレータ１０から、その出力電圧信号Ｖｏｕｔ１を抵抗Ｒ１１，Ｒ１２で分圧した電圧帰還信号ＶＦＢ１が入力されている。その他の構成要素については、すでに従来回路として説明した図５のものと対応する部分に同じ符号を付けて、それらの説明を省略する。

図２は、図１における電源投入時の回路動作を示す起動特性図である。
最初に、同図（ａ）に示す入力電圧信号Ｖｉｎは、電源投入直後に外部直流電源Ｖｄｄの電圧値まで上昇する。これにより定電圧制御回路１００内の一方のボルテージレギュレータ１０では電圧調節器１１による制御で、時刻ｔ１になると電圧帰還信号ＶＦＢ１が内部基準電圧信号Ｖｒｅｆと等しくなる。また、その直後の時刻ｔ２０には、他方のボルテージレギュレータ２０側でも電圧調節器２１の制御によって電圧帰還信号ＶＦＢ２が電圧帰還信号ＶＦＢ１と等しくなるように調節される。

したがって、定常状態となったときボルテージレギュレータ２０の電圧帰還信号ＶＦＢ２も内部基準電圧信号Ｖｒｅｆと一致し、それぞれの出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２は図６に示す従来回路による制御状態における出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２と同じ電圧値で、各負荷回路２００，３００に電源供給をすることができる。なお、出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２の大きさは、内部基準電圧信号Ｖｒｅｆと各ボルテージレギュレータ１０，２０における分圧回路を構成している抵抗Ｒ１１，Ｒ１２とＲ２１，Ｒ２２により決定される。

この実施の形態では、ボルテージレギュレータ１０の出力電圧信号Ｖｏｕｔ１を抵抗Ｒ１１，Ｒ１２で分圧して生成される電圧帰還信号ＶＦＢ１を、電圧調節器１１の非反転入力端子（＋）に供給するとともに、ボルテージレギュレータ２０を構成する電圧調節器２１の反転入力端子（−）にも入力するようにしている。これによって、一つの電圧帰還信号ＶＦＢ１が互いに異なる起動タイミングで動作していたボルテージレギュレータ１０，２０に対して共通の電圧設定制御が行われるから、電源投入時のボルテージレギュレータ２０の出力電圧信号Ｖｏｕｔ２をボルテージレギュレータ１０の出力電圧信号Ｖｏｕｔ１と相似形に生成できる。したがって、起動時の出力電圧立ち上がり速度の速いボルテージレギュレータ２０の電圧設定信号に、電圧立ち上がり速度の遅いボルテージレギュレータ１０の電圧帰還信号ＶＦＢ１を用いるように構成した定電圧制御回路１００では、所定の電圧値に制御された２つの定電圧信号が同時に立ち上がり、従来回路における出力電圧信号の起動タイミングが逆転するという問題を解決できる。

なお、上述した定電圧制御回路をマイコンシステムの電源として利用する場合に、一般に同じ電圧値であっても独立した電源供給を必要とすることがある。周辺機器にはノイズを電源側に発生する電子回路が含まれ、あるいはモータ負荷のように起動時に大電流が流れて、電源側に電圧変動を誘発する負荷等があるときに、それぞれの電子回路毎に“電源の質”を分けてそれぞれに供給するようにして、これらの影響を避けるためである。したがって、ここでは複数の定電圧信号を生成する定電圧制御回路は、それぞれ同じマイコンシステムの別の電子回路に２つの出力電圧信号Ｖｏｕｔ１，Ｖｏｕｔ２をほぼ同じ大きさで供給するものとして説明した。しかし、定電圧制御回路で生成される複数の定電圧信号が互いに異なる電圧値であっても、その起動タイミングを制御するという点では同様の効果を奏する。

さて、上述した実施の形態では、ボルテージレギュレータ２０の電圧調節器２１に対する電圧設定信号として、ボルテージレギュレータ１０における分圧回路からの電圧帰還信号ＶＦＢ１が供給されていた。そこで、ボルテージレギュレータ１０により起動された負荷回路２００は、その負荷変動等によって出力電圧信号Ｖｏｕｔ１に過渡的変動を引き起こす場合がある。図１の定電圧制御回路は、そのような負荷変動がそのままボルテージレギュレータ２０に対して、その出力電圧信号Ｖｏｕｔ２における変動として影響するという問題があった。

図３は、この発明の別の定電圧制御回路を示すブロック図である。この実施の形態では、以下の点で、図１に示す回路とは構成が相違する。
まず、図１のボルテージレギュレータ１０では分圧回路が２つの抵抗Ｒ１１，Ｒ１２によって構成されていたが、ここでは抵抗Ｒ１１をさらに２つの抵抗Ｒ１３とＲ１４に分割し、それらの抵抗値を、
（Ｒ１３の抵抗値）＋（Ｒ１４の抵抗値）＝（Ｒ１１の抵抗値）
となる関係に選定している。ここでは、抵抗Ｒ１３と抵抗Ｒ１４との接続点からの分圧信号を第２の電圧帰還信号ＶＦＢ１０とする。

なお、第１の電圧帰還信号ＶＦＢ１は、抵抗Ｒ１２と抵抗Ｒ１４との接続点から電圧調節器１１の非反転入力端子（＋）に供給することで、ボルテージレギュレータ１０は図１の場合と同様の動作を行うように構成される。

つぎに、ボルテージレギュレータ２０を構成する電圧調節器２１には、その反転入力端子（−）に２つのダイオードＤ１，Ｄ２のアノードが共通に接続され、各カソードが新たな反転入力端子Ｎ２１，Ｎ２２を構成している。そして、一方の反転入力端子Ｎ２１にはボルテージレギュレータ１０からの第２の電圧帰還信号ＶＦＢ１０を入力し、他方の反転入力端子Ｎ２２には内部基準電源２からの内部基準電圧信号Ｖｒｅｆを入力して、これらの信号のうちどちらか小さい方の信号を電圧調節器２１の反転入力端子（−）に伝達するようにして、いわゆる最小値優先出力回路を構成している。なお、電圧調節器２１の反転入力端子（−）は、その内部抵抗Ｒｉにより高インピーダンスで＋電源側にプルアップされており、それにより２つのダイオードＤ１，Ｄ２は常に＋電位で順バイアスが印加されている。

したがって、ダイオードＤ１，Ｄ２は、２つの反転入力端子Ｎ２１とＮ２２に印加される信号のうち小さい電圧信号が印加されているものだけがオンして、その電圧信号を電圧調節器２１の反転入力端子（−）に伝達する最小値検出機能を持ち、大きい電圧信号が印加されているダイオードはオフする。したがって、電圧調節器２１の反転入力端子（−）の電位が高インピーダンスで＋電源側にプルアップされて反転入力端子Ｎ２１又はＮ２２の電圧信号のうち電圧値が小さいものとなっているから、ボルテージレギュレータ２０からの出力電圧信号Ｖｏｕｔは、反転入力端子Ｎ２１又はＮ２２の電圧信号のうち小さいものにより制御されることになる。

図４は、図３における電源投入時の回路動作を示す起動特性図である。同図（ａ）（ｂ）に示す入力電圧信号Ｖｉｎ、出力電圧信号Ｖｏｕｔ１の起動特性は、上述した図２に示すものと同じである。

２つのダイオードＤ１，Ｄ２によって構成した最小値優先出力回路では、一方の反転入力端子Ｎ２１に第２の電圧帰還信号ＶＦＢ１０が、他方の反転入力端子Ｎ２２に内部基準電圧信号Ｖｒｅｆが供給され、電圧調節器２１では、これらの信号ＶＦＢ１０とＶｒｅｆのうち小さい方の信号電圧が電圧設定信号として入力され、出力トランジスタＱ２を制御して出力電圧信号Ｖｏｕｔ２の制御を行っている。このとき、ボルテージレギュレータ１０の分圧回路は、それを構成する抵抗Ｒ１３とＲ１４の抵抗値が、起動後の定常状態で、負荷変動等が生じて出力電圧信号Ｖｏｕｔ１が過渡的に低下した場合でも、一方の反転入力端子Ｎ２１に印加された第２の電圧帰還信号ＶＦＢ１０が、他方の反転入力端子Ｎ２２に印加された内部基準電圧信号Ｖｒｅｆの電圧値を下回らない値に設定されている（図４（ｃ）参照）。これにより、起動完了後の定常状態において、出力電圧信号Ｖｏｕｔ１が負荷変動等で低下しても、ボルテージレギュレータ２０ではその出力電圧信号Ｖｏｕｔ２は内部基準電圧信号Ｖｒｅｆで制御され続けることになり、ボルテージレギュレータ１０における電圧変動の影響を受けない。

また、ボルテージレギュレータ２０は、その起動時において第２の電圧帰還信号ＶＦＢ１０が内部基準電圧信号Ｖｒｅｆ以下である間は、出力電圧信号Ｖｏｕｔ２の電圧値は第２の電圧帰還信号ＶＦＢ１０にしたがって上昇する。そして、出力電圧信号Ｖｏｕｔ１が上昇して、ＶＦＢ１０＞Ｖｒｅｆとなる時刻ｔ２１になって、電圧調節器２１の電圧設定信号は、最小値優先出力回路の２つの入力端子である反転入力端子Ｎ２１とＮ２２のうちから、小さい電圧信号である内部基準電圧信号Ｖｒｅｆに一致するから、出力電圧信号Ｖｏｕｔ２も内部基準電圧信号Ｖｒｅｆに応じた電圧値に制御される。

このように構成された定電圧制御回路では、起動時の出力電圧立ち上がり速度の速いボルテージレギュレータ２０を構成する電圧調節器２１において、最小値優先出力機能を持つ信号入力端子を２端子設け、その一方の入力端子には内部基準電圧信号Ｖｒｅｆを入力し、もう一方には電圧立ち上がり速度の遅いボルテージレギュレータ１０から第２の電圧帰還信号ＶＦＢ１０を供給しているので、ボルテージレギュレータ１０側での負荷変動等によって出力電圧信号Ｖｏｕｔ２が影響されない利点がある。

なお、上述した実施の形態では、２つのボルテージレギュレータ１０，２０だけを想定した定電圧制御回路について説明したが、３つ以上のボルテージレギュレータによりそれぞれ定電圧信号を生成して出力するように構成することもできる。

また、ボルテージレギュレータ１０，２０をＰチャネルＭＯＳＦＥＴなどの出力トランジスタＱ１，Ｑ２で構成されるＬＤＯとして構成しているが、複数のトランジスタスイッチを用いて出力電圧信号を制御するものであってもよい。

さらに、各ボルテージレギュレータ１０，２０の電圧調節器１１，２１は、電圧帰還信号を正帰還させるように構成しているが、負帰還信号によって電圧制御する構成としてもよい。

この発明による定電圧制御回路を示すブロック図である。 図１における電源投入時の回路動作を示す起動特性図である。 この発明の別の定電圧制御回路を示すブロック図である。 図３における電源投入時の回路動作を示す起動特性図である。 従来技術による定電圧制御回路を示すブロック図である。 図５における電源投入時の回路動作を示す起動特性図である。

符号の説明

１ 入力端子
２ 内部基準電源
３，４ 出力端子
１０，２０ ボルテージレギュレータ
１１，２１ 電圧調節器
１００ 定電圧制御回路
２００，３００ 負荷回路
Ｑ１，Ｑ２ 出力トランジスタ
Ｃ１，Ｃ２ 容量
ＲＬ１，ＲＬ２ 負荷
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ２１，Ｒ２２ 抵抗
Ｒｉ 内部抵抗
Ｖｒｅｆ 内部基準電圧信号
Ｖｏｕｔ１，Ｖｏｕｔ２ 出力電圧信号
ＶＦＢ１，ＶＦＢ２ 電圧帰還信号
ＶＦＢ１０ 第２の電圧帰還信号

Claims (8)

1. 外部電源回路に接続された複数のボルテージレギュレータと、前記各ボルテージレギュレータに共通する基準電圧発生回路とを備え、所定の電圧値に制御された複数の定電圧信号を生成して出力する定電圧制御回路において、
   前記各ボルテージレギュレータはそれぞれ電圧調節器と出力電圧を分圧する分圧回路とを備え、
   前記ボルテージレギュレータの少なくとも一つの前記電圧調節器に対する電圧設定信号として、前記ボルテージレギュレータとは別のボルテージレギュレータにおける前記分圧回路から前記電圧調節器への電圧帰還信号を供給することを特徴とする定電圧制御回路。
2. 前記複数のボルテージレギュレータの電源投入時における定電圧の出力信号の起動速度が各ボルテージレギュレータにそれぞれ接続された負荷回路に応じて異なる場合、高速で起動するボルテージレギュレータの前記電圧調節器に対する電圧設定信号として、より低速のボルテージレギュレータにおける前記分圧回路から前記電圧調節器への電圧帰還信号を供給することを特徴とする請求項１記載の定電圧制御回路。
3. 前記外部電源回路が接続される入力端子と前記ボルテージレギュレータの出力端子との間には、それぞれ出力トランジスタが設けられており、前記電圧調節器によって前記出力トランジスタのゲート電圧を制御するようにしたことを特徴とする請求項１記載の定電圧制御回路。
4. 前記各ボルテージレギュレータは、前記分圧回路を前記出力トランジスタの前記出力端子側に設けていることを特徴とする請求項３記載の定電圧制御回路。
5. 前記各ボルテージレギュレータの電圧調節器への電圧帰還信号は、正帰還信号であることを特徴とする請求項１記載の定電圧制御回路。
6. 前記ボルテージレギュレータの少なくとも一つは、
   前記別のボルテージレギュレータの電圧帰還信号と前記基準電圧発生回路の基準電圧信号とがそれぞれ供給される複数の入力端子を有し、これらの電圧帰還信号と基準電圧信号とのいずれか最小値の信号を優先して出力するように構成された最小値優先出力回路を備え、
   前記最小値優先出力回路を介して前記電圧調節器に対する電圧設定信号を供給することを特徴とする請求項１記載の定電圧制御回路。
7. 前記最小値優先出力回路は、前記電圧調節器の入力側にアノードを共通に接続した複数のダイオードによって構成したものであることを特徴とする請求項６記載の定電圧制御回路。
8. 前記最小値優先出力回路に供給される前記電圧帰還信号は、前記別のボルテージレギュレータの起動後における定常状態で、前記基準電圧発生回路の基準電圧信号の大きさを下回らない値に設定されていることを特徴とする請求項６記載の定電圧制御回路。

Images